JP4920748B2 - セキュリティ機能を備えた電子ボード、及び電子ボードのセキュリティを確実にする方法 - Google Patents

セキュリティ機能を備えた電子ボード、及び電子ボードのセキュリティを確実にする方法 Download PDF

Info

Publication number
JP4920748B2
JP4920748B2 JP2009513662A JP2009513662A JP4920748B2 JP 4920748 B2 JP4920748 B2 JP 4920748B2 JP 2009513662 A JP2009513662 A JP 2009513662A JP 2009513662 A JP2009513662 A JP 2009513662A JP 4920748 B2 JP4920748 B2 JP 4920748B2
Authority
JP
Japan
Prior art keywords
control
circuit
electrical
data
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009513662A
Other languages
English (en)
Other versions
JP2009540410A (ja
Inventor
ギロ,フィリップ
ヴィネロン,パトリック
ロネイ,フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2009540410A publication Critical patent/JP2009540410A/ja
Application granted granted Critical
Publication of JP4920748B2 publication Critical patent/JP4920748B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0086Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
    • G06K7/0091Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector the circuit comprising an arrangement for avoiding intrusions and unwanted access to data inside of the connector

Description

本発明は、保護機能を特徴とする電子カード、及び電子カードを保護する方法に関する。
電子装置は、電子部品が装着される1つ又は複数のプリント回路を含む。回路の密度を増加させ、多くのピンを有する回路の使用を可能にするように、プリント回路には、数層の銅片を装備し、よって、電気接続を行う。銅片の幅は通常、0.3ミリメートルである。数レベル間の電気接続を実現するために、最も一般的な手法は、スルーホール手法である。プリント回路は、穴があけられており、穴の中でメタラーゼーションを行って穴が交差する銅片全てを電気接続する。
装置には、セキュリティ機能を有するものもある。とりわけ、以下のもの(すなわち、銀行の装置、構内又はコンピュータに対するアクセス制御装置、危険な機器(放射線機器、兵器検査、軍用機等)の制御装置、暗号計算によって生成される対象の鍵又は署名をイネーブルするセキュリティ・モジュールを備える装置、テレビのデコーダ等)がある。前述の装置は一般に、セキュリティ・コードが正しく提示されると、データへのアクセスが可能になる。前述のセキュリティ・コードの検証は、部品のメモリに記録された鍵を使用して行われる。システムのセキュリティの大部分は、保護領域の外で前述の鍵を読み出すことが可能でないことによって生じる。機密データを含むメモリへのアクセスを保護するために、第1の方法は、樹脂又はポリマー接着剤に部品及びプリント回路全てを埋め込む工程を含む。樹脂ブロックに取り付けられたコネクタにより、通信(特に、アクセス・コードの導入)が可能になる。悪意を持った個人は、メモリ部品にアクセスしたい場合、プリント回路及び電子部品を劣化させることなく樹脂を分解しなければならない。難しいが、この作業は、有効な手段を使用することによって実現可能である。次に、悪意を持った個人は、回路をオンにし、非常に薄い先端部を有する金属製スタイラスを使用して、別々の部品間でやりとりされる信号をひそかに探ることが可能である。樹脂又はポリマー接着剤は、製造工程を複雑にし、プリント回路の価格を増加させる。スタイラスの挿入を妨げるための別の手段は、間隔が3ミリメートル以下になるように部品を近付けて保護する手段を含む。前述の距離を下回ると、スタイラスを滑り込ませることは可能でない。
一般に、部品の一部のみがセキュリティに直接関係する。前述の部品には通常、中央処理装置、リードオンリ・メモリ、及び暗号プロセッサが挙げられる。保護する対象のデータは一般に、通信バスでやりとりされる。多数の回路がデータをこのバス上で送受信し、必ずしも、保護機能を有しない。しかし、前述の回路は、バスにより、同じ保護対象データを受信し、よって、互いの離間距離は最大3ミリメートルでなければならない。部品が5個を超える場合、この3ミリメートルの規則に従って前述の部品を配置することはほぼ不可能である。
INNOVA CARDによって出願された仏国特許出願公開第2857534号明細書には、保護リンクにより、互いに接続された普通モジュール及び保護モジュールを含む集積回路が開示されている。保護モジュールに送信された要求は、通常のバス上を非符号化状態で流れ、保護バス上で暗号化される。モジュールは、マスタ・エレメント及びスレーブ・エレメントを含む。マスタ・エレメントから来る要求はそのスクランブリング・モジュールにより、スレーブ・エレメントに送信される前に送信される。これは次いで、保護モジュールによって復号される。保護モジュールはそれをスレーブ・エレメントにルーティングする。上記文献には、プリント回路に付着させた導電体によって、信号を探ることが制限されることを可能にする解決策は開示されていない。
本発明はとりわけ、プリント回路の特定のゾーンにおける高レベルのセキュリティを確実にする一方で、集積回路を実現するうえでの制約を制限することを可能にする。
本発明は、制御回路を含む複数の第1の電子回路を備える保護ゾーンであって、上記第1の電子回路は互いに最大、所定の距離だけ離れており、電気リンクが第1の回路に接続され、最大、上記所定の距離だけ第1の回路と離れて保護信号を伝送する保護ゾーンと、上記所定の距離を上回る距離だけ、第1の回路と離れているか、又は保護信号を伝送するその電気リンクが上記所定の距離を上回る距離だけ離れている第2の電子回路を備える非保護ゾーンとを備える電子カードにおいて、保護ゾーンは、第1の回路と第2の回路との間の信号の伝送を可能にする通信回路を備え、通信回路内の電気信号の伝送は、制御回路によって送出される電気制御信号によって調節される電子カードに関する。
このようにして、セキュリティ制約を受ける信号は、制御回路が認可した場合にのみ、保護ゾーンを離れる。
改良例によれば、いくつかの通信回路が、制御回路によって送出される同じ電気制御信号を受け取る。このようにして、比較的一般的な回路を電子カード上に使用し、配置して、信号全ての保護に必要な数を得ることが可能である。改良例によれば、第1の回路と第2の回路との間でやりとりされる信号の一部は通信回路を通過し、この回路を通過しない信号は、保護する対象としないとみなされる。このようにして、通信回路の数及び容量が最適化される。
改良例によれば、通信回路内の電気信号の伝送を調節する電気制御信号は、制御回路において実行される命令の動作コードに依存する。このようにして、データの保護は、命令毎に行われる。変形例によれば、電気制御信号は、制御回路において実行される命令の動作コードのアドレスに依存する。このようにして、プログラム・コード・バンクは、区画に分け、セキュリティ基準を割り当てることが可能である。変形例によれば、電気制御信号は、制御回路の出力ポートによって送出される。よって、非常に一般的な回路を使用し、ポートを使用して、次いで実行されることになる命令の保護ステータス又は非保護ステータスを電気レベルでセットすることが可能である。
改良例によれば、電気制御信号は、電子カード上に存在しているその電子ステータスを読み出すことができるように制御回路の入力ポートに接続される。制御回路は、入力ポートのレベルにおいて物理的に検出されたステータスが、制御回路によって課される論理ステータスに対応しない場合に遮断する。このようにして、電気制御信号をイナクティブなステータスに陥らせることが試行された場合、これを検出し、必要な場合、制御回路の動作を阻止することが可能である。改良例によれば、通信回路は、制御回路がデータをバックアップすることを可能にするメモリを含む。このようにして、通信回路及びメモリは単一の回路を構成するに過ぎない。したがって、保護ゾーンに集積させる対象の回路は1つ少なくなる。
本発明は、制御回路を含む複数の第1の電子回路を備える保護ゾーンであって、上記第1の電子回路は互いに少なくとも所定の距離だけ離れており、電気リンクが第1の回路に接続され、最大、上記所定の距離だけ第1の回路と離れて保護信号を伝送する保護ゾーンと、上記所定の距離を上回る距離だけ、第1の回路と離れているか、又は、保護信号を伝送するその電気リンクが上記所定の距離を上回る距離だけ離れている第2の回路を備える非保護ゾーンとを備える電子カード内のデータに対するアクセス制御方法であって、
保護ゾーンは、第1の回路と第2の回路との間の信号の伝送を可能にする通信回路を備え、通信回路内の電気信号の伝送は、制御回路によって送出される電気制御信号によって調節され、上記方法は、その電気ステータスを読み出すことができるように制御回路によって電気制御信号を読み出す読み出し工程と、検出された電気ステータスが、制御回路によって課されるステータスに対応しない場合、制御回路を遮断する遮断工程とを含むアクセス制御方法に関する。
本発明の他の特性及び利点は、本出願記載の図を使用して説明する本発明の非限定的な実施例の説明から分かるであろう。
好ましい実施例によれば、電子カードは、図1に示すような受信器(通常、表示装置2に接続されたデコーダ)において実現される。受信器は、番組メモリ6に接続された中央処理装置3と、リモコンの信号を受信するための赤外信号受信器7と、例えば前面パネル上にデータを表示するためのインタフェース回路5と、テレビ画面2に送出されるオーディオ/ビデオ信号を生成するためのオーディオ/ビデオ・デコード・ロジック9とを備える。受信器1は、OSD回路(画面上ディスプレイ(On Screen Display)の略)として表すことが多い、画面上にデータを表示する回路8も含む。OSD回路8は、メニュー、絵文字や他のグラフィクスの画面上の表示を可能にするテキスト及びグラフィクス生成器である。受信器は、特に、放送ネットワークのオーディオ及び/又はビデオ・データを、復調器4に接続された受信アンテナによって受信することを可能にするコネクタを有し、前述のネットワークは、無線、ケーブル又は衛星のタイプのものであり得る。コネクタにより、オーディオ・コンテンツの放送上で情報を受信することを可能にする局所の高ビットレートのディジタル・バスによる通信が提供される。インタフェース5は、他のコネクタにより、他の装置(例えば、USB、CVBS(コンポジット・ビデオ入力)又は4:2:2(CCIR656−ディジタル・ビデオ)のタイプの接続を装備した装置)を接続することも可能である。
言うまでもなく、電子カードを装備し、保護機能を有する装置は何れも、本発明の範囲内に収まる。例えば、電子カードは、銀行の装置、構内又はコンピュータへのアクセス制御装置、危険な機器の制御装置、暗号計算によって鍵又は署名を生成することを可能にするセキュリティ・モジュールを備える装置、テレビのデコーダ等の中に配置することが可能である。
図2は、保護する対象の回路、及び保護しなくてよい回路を略示した、印刷回路2.1の構成図を示す。保護する対象の回路を1つのプリント回路ゾーンにグループ化し、よって、保護ゾーンを規定する。前述の回路は、3ミリメートル(すなわち、互いの離間距離は3ミリメートル以内であり、保護ゾーンの回路間で保護するための信号を搬送するトラックは前述の距離よりも大きくなる)の規則に従う。前述の回路の中でも、場合によっては、実行可能なコード及び秘密データを格納するためのリードオンリ・メモリ2.3及び受信器1を大局的に制御する中央処理装置3であり得る制御装置2.2を見つけることが一般的である。他の回路2.4は、保護信号を受信しないように、それほど至近に設けなくてよい。保護信号を受信することを避けるために、保護ゾーンには、「アイソレーション出力を備えた論理バス用送信器回路」2.5、又は「バッファ」が装備される。バッファ2.5は、カードの保護ゾーンと電気回路の残りの部分との間で信号をやりとりすることができるポータル機能を実現する。実施例では、このドアは、双方向増幅器(又は「バッファ」)(例えば、74LVCR2245APWで表す回路)である。この回路は2つの制御入力を有する。DIR入力(図示せず)は、データの方向を規定し、バスのデータの伝送方向をどの時点でも規定する制御回路2.2に接続される。OE(出力イネーブル)入力は、バッファ2.5の出力をイネーブルするか、又はイネーブルしない。すなわち、前述の入力がイネーブルされない場合、出力は、トライステートロジックであり、その場合、入力に存在するデータを読み出すことは可能でない。OE入力がイネーブルされた場合、出力は、バッファ2.5の別々の入力線上に存在する信号を厳密に再生する。OE入力は配線2.6によって制御装置2.2に接続される。回路2.2、2.3及び2.5は全て、3ミリメートルの規則に従わなければならない。
保護は以下のように提供される。制御回路2.2は、保護ゾーン外でデータを捕捉してはならない旨の命令を実行すると、配線2.6上でコマンドを伝送することにより、バッファ2.5をディセーブルする。信号はその場合、保護ゾーン内で、局所化された状態に留まる。制御回路2.2によって実行される命令を保護しなくてよい場合、バッファ2.5をディセーブルして、保護ゾーン外の回路2.4にデータを一方又は他方の方向に転送することを可能にする。セキュリティを向上させるモードでは、保護ゾーンとその他の電子回路との間でやりとりされる信号は全て、バッファ2.5を通過する。参照記号74LVCR2245APWは、テスト・ポイントにおいてピンがアクセス可能でなく、8本の線上でデータの転送を可能にする回路に関する。よって、5本の制御線、16データ・ビット、及び24アドレス・ビットのバスの場合、6つのバッファ2.5が必要である。本発明の改良例によれば、交換されるデータ信号の一部はバッファ2.5を通過し、最も機密性の高いものが優先度を有する。バッファ2.5を通過する線の本数を2本乃至3本だけ、目に見えるほどセキュリティを低減させることなく削減することができることが経験上、明らかになっている。このようにして、実現する対象のバッファの数は制限することが可能である。バッファ2.5が、保護ゾーンにあり、よって、3ミリメートルの規則に従わなければならないので、この利点は、なおさら重要である。実現されたプロトタイプでは、バッファ2.5を通過する信号は、以下の信号である。
データ・バスの16本の線のうちの6本。線の選択は、絵文字機能に応じて行われる。
アドレス・バスの8本の最上位の配線。変動を解析することによって、動作コード・ブロックの変動を検出することが可能であるので、前述の配線は、機密性がより高いように思われる。
入出力をイネーブルするOE(出力イネーブル)制御信号、及び入出力の方向をイネーブルするRD/WR。
図3は、保護ゾーンの主回路をその主リンクとともに示す図である。「周辺TSOP」とマーキングされたインタフェース回路は、保護ゾーンに属さない。直線により、かつ、バッファ74LVCR2245APWを通過する線により、「BGA CPU」とマーキングされた制御回路に接続される。前述の直線は保護されない。
図4は、実現されるプロトタイプの実現形態例による、保護ゾーンの主回路を示す実施図である。特に、3ミリメートルの規則の適用が分かる。
好ましい実施例によれば、バッファ2.5の制御配線2.6の論理ステータスは、制御回路2.2によって現在実行されている命令の保護特性又は非保護特性に依存する。この回路は、動作コードによって識別される2つの命令の組を有し、保護命令の組の何れの命令も、バッファ2.5のイネーブルを配線2.6を介してトリガする。非保護の組の命令の実行は、バッファ2.5のイネーブルをトリガしない。変形例は、制御回路2.2が、実行する対象の命令のメモリ・アドレスに応じて制御配線2.6の論理ステータスを更新する。単純な方法は、バンク・プログラム・メモリを共用する工程、及び各バンクに、保護特性を規定する表示子を割り当てる工程を含む。バンクが、「保護する」としてマーキングされている場合、このバンク内の命令実行記録は何れも、バッファ2.5への制御配線2.6をイネーブルする。効果的には、表示子は、制御回路2.2に一体化されたEEPROMメモリ内にあり、その初期化は部品のカスタム化ノードにおいて、かつ、アクセス・コードの提示後に行われる。第3の変形例は、バッファ2.5の制御配線2.6が制御回路2.2のI/Oポートの出力ピンに接続されなければならないというものである。実行可能なコード・ルーチンを実行する前に、制御回路2.2は、配線2.6をイネーブルすることを可能にするビットの値を命令によって初期化する。ルーチンの最後では、別の命令により、制御回路2.2は配線をディセーブルする。
改良例によれば、制御回路2.2は、配線2.6の電気ステータスを読み出すことを可能にする入力回路を有する。この改良例は、前述の配線上でイナクティブ・ステータスを課すことを、悪意を持った個人が首尾良く行うケースにおいて特に有用である。それにより、バッファ2.5によって構成されるポータルが開状態のままにされ、その場合、保護信号を確かめることが可能になる。よって、実行可能なプログラムは、配線2.6の論理ステータスのコマンドが実際に、その電気レベルに対応するか否かを検査することが可能である。プログラムが、ディセーブル動作に対応する電気レベルを、そのコマンドがそれをイネーブルする一方で、検出した場合、遮断され、保護機能全ての実行を禁止する。遮断は、制御回路内のヒューズの溶断を含み得る。その後の電源オン動作中、制御装置2.2は、ヒューズのステータスを検査し、ヒューズが飛んだ場合、その動作を中断する。別の方法は、制御装置2.2内又は制御装置2.2外のメモリ内のEEPROMセルにヒューズのステータスに対応する情報を書き込む工程を含む。
本発明の別の実施例によれば、メモリ2.3の少なくとも1つの部分がバッファ2.5に一体化される。図5は、保護する対象の回路、及び保護しなくてよい回路を略示した、印刷回路2.1の構成図を示す。よって、メモリ3.1は、制御信号、アドレス・バス、及びデータ・バスに対する直接アクセス・ポート、並びに、印刷回路の非保護部分に対する信号の入力及び出力のための2次ポートを有する。この実施例では、2次ポートは、所定数のメモリ・ワードを備えた、メモリの一部としての制御回路2.2によってみられ、メモリ・ワードは特定数のデータ・ビットを有する。例えば、2次ポートは、データの方向、及びアドレス信号の構成が2次ポ―ト上で有効であることを表す、「R/w」及び{VWA」などの制御信号及び8本のデータ線、8本のアドレス線を備える。この例では、2次ポートは、256バイトのメモリとして制御回路2.2によってみられる。通信回路(2.5)は、データをバックアップし、電気制御信号(2.6)がイネーブルされると、保護部分における前述のデータの伝送は認可されない。このようにして、情報は、機密の場合、保護部分のメモリ内に留まり、非保護部分の電子回路によって読み出すことが可能でない。
図6は、その他の実施例による、保護ゾーンの主回路をその主リンクとともに示す図である。リードオンリ・メモリは、「フラッシュBGA」タイプのメモリ、及び少なくとも1つのバッファ74LVCR2245APWを備える。リンクの本数が削減されていることが、図3と比較すれば分かる。バッファ及びメモリを単一の回路に一体化したことにより、保護ゾーンの容量が削減される。
図7は、図4によって表すその他の実施例による、保護ゾーンの主回路の実施図を示す。図4と比較すれば、3回路から2回路になると、プリント回路上の保護環境によって占有される空間が削減される。
この実施例は、その目的が例証的であるとみなされなければならないが、特許請求の範囲記載の範囲によって規定される範囲において修正することが可能である。特に、本発明は、上記デコーダに限定されず、セキュリティ制約を有する回路を装備した何れの装置にも適用される。
電子カードの実施例を含むテレビ番組受信器の構成図である。 実施例による、保護ゾーンを示す電子カードを示す構成図である。 本発明の実現形態例による保護ゾーンの主回路を略示した図である。 実現形態例による、保護ゾーンの主回路を示す実施図である。 改良例による、保護ゾーンを示す電子カードを示す構成図である。 図5で示す改良例による、保護ゾーンの主回路を示す図である。 実現形態例による、保護ゾーンの主回路を示す実施図である。

Claims (10)

  1. 電子カーであって、制御回を含む複数の第1の電子回を備える保護ゾーンであって、前記第1の電子回路は互いに3ミリメートル以下だけ離れており、電気リンクが前記第1の回に接続され、3ミリメートルを上回る距離だけ前記第1の回路と離れて保護信号を伝送する保護ゾーンと、3ミリメートルを上回る距離だけ、前記第1の回と離れているか、又は前記保護信号を伝送するその電気リンクが3ミリメートルを上回る距離だけ離れている第2の電子回を備える非保護ゾーンとを備え、前記保護ゾーンは、前記第1の回路と前記第2の回路との間の信号の伝送を可能にする通信回を備え、前記通信回内の電気信号の伝送は、前記制御回によって送出される電気制御信によって調節される電子カード。
  2. 請求項1記載の電子カードであって、前記通信回内の電気信号の伝送を調節する前記電気制御信は、前記制御回において実行される命令の動作コードに依存する電子カード。
  3. 請求項1及び2の何れか一項に記載の電子カードであって、前記通信回内の電気信号の伝送を調節する前記電気制御信は、前記制御回において実行される命令の動作コードのアドレスに依存する電子カード。
  4. 請求項1乃至3の何れか一項に記載の電子カードであって、前記通信回内の電気信号の伝送を調節する前記電気制御信は、前記制御回の出力ポートによって送出される電子カード。
  5. 請求項1乃至4の何れか一項に記載の電子カードであって、前記電気制御信は、前記制御回の入力ポートに、その電気ステータスを読み出すことができるように接続され、前記制御回によって課される論理ステータスに、ポート上に存在しているステータスが対応しない場合に前記制御回が遮断される電子カード。
  6. 請求項1乃至5の何れか一項に記載の電子カードであって、前記通信回は、前記電子制御信がイネーブルされると、前記制御回がデータをバックアップすることを可能にし、よって、保護部分への前記データの出力を阻止する電子カード。
  7. 電子カー内のデータへのアクセス制御方法であって、制御回を含む複数の第1の電子回路を備える保護ゾーンであって、前記第1の電子回は互いに3ミリメートル以下だけ離れており、電気リンクが前記第1の回路に接続され、最大、3ミリメートルを上回る距離だけ前記第1の回路と離れて保護信号を伝送する保護ゾーンと、3ミリメートルを上回る距離だけ、前記第1の回と離れているか、又は、前記保護信号を伝送する電気リンクが3ミリメートルを上回る距離だけ離れている第2の電子回を備える非保護ゾーンとを備える電子カー内のデータへのアクセス制御方法において、
    前記保護ゾーンは、前記第1の回路と前記第2の回路との間の信号の伝送を可能にする通信回を備え、前記通信回内の電気信号の伝送は、前記制御回によって送出される電気制御信によって調節され、前記方法は、その電気ステータスを読み出すことができるように前記制御回によって前記電気制御信を読み出す読み出し工程と、検出された電気ステータスが、前記制御回路によって課されるステータスに対応しない場合、前記制御回を遮断する遮断工程とを含む、データへのアクセス制御方法。
  8. 請求項7記載の、データへのアクセス制御方法であって、前記電気制御信号のステータスは、前記制御回において実行される命令の動作コードに依存する、データへのアクセス制御方法。
  9. 請求項7記載の、データへのアクセス制御方法であって、前記電気制御信号のステータスは、前記制御回において実行される命令の動作コードのアドレスに依存する、データへのアクセス制御方法。
  10. 請求項7乃至9の何れか一項に記載の、データへのアクセス制御方法であって、前記電子制御信がイネーブルされると、前記通信回において記憶を行い、よって、非保護部分に対する前記データの出力を阻止するデータ記憶工程を含む、データへのアクセス制御方法。
JP2009513662A 2006-06-08 2007-06-04 セキュリティ機能を備えた電子ボード、及び電子ボードのセキュリティを確実にする方法 Expired - Fee Related JP4920748B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0652064 2006-06-08
FR0652064A FR2902213B1 (fr) 2006-06-08 2006-06-08 Carte electronique dotee de fonctions securitaires
PCT/EP2007/055458 WO2007141233A1 (fr) 2006-06-08 2007-06-04 Carte electronique dotee de fonctions securitaires et procede de securisation de la carte electronique

Publications (2)

Publication Number Publication Date
JP2009540410A JP2009540410A (ja) 2009-11-19
JP4920748B2 true JP4920748B2 (ja) 2012-04-18

Family

ID=37744086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513662A Expired - Fee Related JP4920748B2 (ja) 2006-06-08 2007-06-04 セキュリティ機能を備えた電子ボード、及び電子ボードのセキュリティを確実にする方法

Country Status (8)

Country Link
US (1) US8499332B2 (ja)
EP (1) EP2024909B1 (ja)
JP (1) JP4920748B2 (ja)
KR (1) KR101287480B1 (ja)
CN (1) CN101479746B (ja)
DE (1) DE602007008233D1 (ja)
FR (1) FR2902213B1 (ja)
WO (1) WO2007141233A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201227391A (en) * 2010-12-16 2012-07-01 Walton Advanced Eng Inc Storage device with a hidden space and its operation method
JP2014038408A (ja) 2012-08-13 2014-02-27 International Business Maschines Corporation 同時マルチスレッディング機能をもったプロセッサのパイプラインにおけるストール削減方法、削減装置及び削減プログラム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
JPH07272398A (ja) * 1994-03-28 1995-10-20 Hitachi Ltd ディスク装置の制御装置
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
JPH1165937A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp Icメモリカード
US6704871B1 (en) * 1997-09-16 2004-03-09 Safenet, Inc. Cryptographic co-processor
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
JPH11258293A (ja) * 1998-03-16 1999-09-24 Fujitsu Ltd プリント配線板電気試験装置
US6553496B1 (en) * 1999-02-01 2003-04-22 Koninklijke Philips Electronics N.V. Integration of security modules on an integrated circuit
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Icカードの製造方法
US6418552B1 (en) 1999-12-10 2002-07-09 Hewlett-Packard Company Method and apparatus for optimizing trace lengths to maximize the speed of a clocked bus
US20030212897A1 (en) * 2001-08-18 2003-11-13 Russell Dickerson Method and system for maintaining secure semiconductor device areas
US6996692B2 (en) * 2002-04-17 2006-02-07 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for providing security for the same
US7469420B2 (en) * 2002-05-21 2008-12-23 Thomson Licensing Key transport tamper protection
EP1795991A1 (en) * 2002-07-30 2007-06-13 Fujitsu Limited Method and apparatus for reproducing information using a security module
US7770008B2 (en) * 2002-12-02 2010-08-03 Silverbrook Research Pty Ltd Embedding data and information related to function with which data is associated into a payload
FR2857534B1 (fr) * 2003-07-09 2005-10-28 Innova Card Circuit integre comportant un module ordinaire et un module securise raccordes par une liaison protegee
ATE352815T1 (de) * 2003-09-09 2007-02-15 Siemens Ag Schaltungsanordnung als schnittstelle zwischen sim-karte und gsm-modem
JP2005250538A (ja) * 2004-03-01 2005-09-15 Kawasaki Microelectronics Kk デバイス間通信装置
US7644289B2 (en) * 2004-03-23 2010-01-05 Harris Corporation Modular cryptographic device providing enhanced communication control features and related methods
TW200538001A (en) * 2004-05-14 2005-11-16 Hon Hai Prec Ind Co Ltd System and method for verifying space of the pcb layout nets
DK3422583T3 (da) * 2004-08-30 2020-09-28 Google Llc System og fremgangsmåde for at tilvejebringe ikke-flygtig hukommelsesadministration i trådløse telefoner
JP2006127679A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 光ディスク装置及び光ディスク再生方法
US7549064B2 (en) * 2005-05-10 2009-06-16 Hewlett-Packard Development Company, L.P. Secure circuit assembly

Also Published As

Publication number Publication date
FR2902213B1 (fr) 2008-10-17
KR101287480B1 (ko) 2013-07-19
CN101479746B (zh) 2012-07-25
US8499332B2 (en) 2013-07-30
WO2007141233A1 (fr) 2007-12-13
DE602007008233D1 (de) 2010-09-16
EP2024909B1 (fr) 2010-08-04
CN101479746A (zh) 2009-07-08
FR2902213A1 (fr) 2007-12-14
EP2024909A1 (fr) 2009-02-18
JP2009540410A (ja) 2009-11-19
KR20090017542A (ko) 2009-02-18
US20100017852A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
US10515234B2 (en) Method and apparatus for securing KVM matrix
US4525599A (en) Software protection methods and apparatus
CN109643360B (zh) 用于储存于集成电路上的认证固件的系统和方法
US8185934B2 (en) Programmable data protection device, secure programming manager system and process for controlling access to an interconnect network for an integrated circuit
US9152576B2 (en) Mode-based secure microcontroller
US11003801B2 (en) Functional device and control apparatus
US9418251B2 (en) Mesh grid protection system
US6962294B2 (en) Integrated circuit having an active shield
JP4920748B2 (ja) セキュリティ機能を備えた電子ボード、及び電子ボードのセキュリティを確実にする方法
CN101615160B (zh) 用于码转储保护的安全系统及安全方法
WO2006052935A2 (en) Method and apparatus for conditionally obfuscating bus communications
US6665782B2 (en) Method and apparatus for preventing unauthorized access of memory devices
US11288405B2 (en) Integrated circuit(s) with anti-glitch canary circuit(s)
US6901343B2 (en) Multilayer board in which wiring of signal line that requires tamper-resistance is covered by component or foil, design apparatus, method, and program for the multilayer board, and medium recording the program
JP2007035729A (ja) 半導体集積回路装置
JP7446708B2 (ja) データを処理するための方法および装置
TWI807766B (zh) 安全之全晶片通信
KR101665562B1 (ko) 검출 회로, 그 검출 방법, 및 이를 포함하는 메모리 시스템
US20060253899A1 (en) Expansion connector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120201

R150 Certificate of patent or registration of utility model

Ref document number: 4920748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees