KR101287480B1 - 보안 기능들이 제공된 전자 기판과 전자 기판 안전을 보장하는 방법 - Google Patents

보안 기능들이 제공된 전자 기판과 전자 기판 안전을 보장하는 방법 Download PDF

Info

Publication number
KR101287480B1
KR101287480B1 KR1020087028945A KR20087028945A KR101287480B1 KR 101287480 B1 KR101287480 B1 KR 101287480B1 KR 1020087028945 A KR1020087028945 A KR 1020087028945A KR 20087028945 A KR20087028945 A KR 20087028945A KR 101287480 B1 KR101287480 B1 KR 101287480B1
Authority
KR
South Korea
Prior art keywords
circuit
electrical
electronic
control circuit
protected
Prior art date
Application number
KR1020087028945A
Other languages
English (en)
Other versions
KR20090017542A (ko
Inventor
필립 길로
파트릭 비뉴롱
필립 로네
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20090017542A publication Critical patent/KR20090017542A/ko
Application granted granted Critical
Publication of KR101287480B1 publication Critical patent/KR101287480B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
    • G06K7/0091—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector the circuit comprising an arrangement for avoiding intrusions and unwanted access to data inside of the connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

전자 기판(2.1) 상의 전자 회로들(2.2,2.3) 사이의 민감한 신호 인터셉션(interception)을 방지하기 위해, 이들 회로는 그것들이 미리 결정된 거리 이하로 떨어지는 방식으로 안전한 구역 내에 위치한다. 안전한 구역 내의 회로들은 최소한의 제어 회로(2.2)를 포함한다. 전자 기판은 또한 이격 제약(spacing constraint)들이 내부의 회로(2.4)에 적용하지 않는 비-안전(non-secure) 환경을 한정하는 추가 구역을 포함한다. 안전한 구역과 비-안전 환경에서의 회로들 사이의 통신은 통신 회로(2.5)를 통해 일어나는데, 이러한 통신 회로는 전기 신호를 통과하게 하거나 차단한다. 통신 회로를 통과하는 전기 신호들의 흐름은 제어 회로로부터의 전기적 제어 신호(2.6)에 의해 제어된다. 본 발명은 또한 신호 흐름 제어 신호의 전기적 상태가 제어 회로에 의해 적용된 상태와 매칭되지 않을 때 제어 회로를 잠그기 위한 방법에 관한 것이다.

Description

보안 기능들이 제공된 전자 기판과 전자 기판 안전을 보장하는 방법{ELECTRONIC BOARD PROVIDED WITH SECURITY FUNCTIONS AND METHOD FOR ENSURING ELECTRONIC BOARD SECURITY}
본 발명은 보호 기능이 특징인 전자 카드와 그러한 전자 카드를 보호하는 방법에 관한 것이다.
전자 디바이스들은 전자 구성 성분들이 조립되는 하나 이상의 인쇄 회로를 포함한다. 회로의 밀도를 증가시키고, 많은 핀들을 가지는 회로들을 사용할 수 있게 하는 방식으로, 인쇄 회로들은 구리 스트립의 여러 층을 구비하여 전기적 연결을 제공하고, 그러한 구리 스트립들의 폭은 통상 0.3㎜이다. 여러 레벨들 사이의 전기적 연결을 실현하기 위해서, 가장 흔한 기술은 관통공(through hole) 기술이다. 인쇄 회로는 드릴로 구멍이 뚫리고 그 구멍에 의해 교차된 구리 스트립들 전부를 전기적으로 연결하기 위해 그 구멍에서 금속화가 이루어진다.
일부 디바이스들은 보안 기능들을 가진다. 이들 중, 다음과 같은 것이 발견되는데, 즉 뱅크(bank) 디바이스, 구내 또는 컴퓨터들로의 액세스 제어 유닛들, 위험한 장비의 제어 유닛들{방사선 기계(radiological machines), 무기 검사(weapons checks), 군사 장비의 잠그기(locking of military craft) 등}, 키(key)나 서명이 암호 계산에 의해 발생될 수 있게 하는 보안 모듈을 포함하는 디바이스, 텔레비전 디코더 등이 있다. 이들 디바이스는 일반적으로 보안 코드가 올바르게 제시될 때 데이터로의 액세스를 가능하게 한다. 이들 보안 코드의 확인은 구성 성분의 메모리에 기록된 키들을 사용하여 이루어진다. 대부분의 보안 시스템은 이들 키가 보호된 영역 외부에서는 판독될 수 없다는 사실로부터 나온다. 민감한 데이터를 담고 있는 메모리로의 액세스를 보호하기 위해, 제 1 방법은 모든 구성 성분과 인쇄 회로를 수지나 중합된 아교(polymerised glue)에 끼워넣는 것으로 이루어진다. 수지 블록에 부착된 연결기는 통신, 특히 액세스 코드로의 도입을 가능하게 한다. 나쁜 의도를 가진 사람이 메모리 구성 성분에 액세스하려고 한다면, 인쇄 회로와 전자 구성 성분을 열화시키지 않고 수지를 녹여야 한다. 비록 어렵지만, 이러한 작업은 중요한 수단을 사용하여 실행될 수 있다. 그 다음, 나쁜 의도를 가진 사람은 회로를 스위칭 온(on)하고, 매우 얇은 말단을 지닌 금속 첨필(metal stylus)를 사용하여 상이한 구성 성분들 사이에 교환된 신호들에 대해 정찰할 수 있다. 수지 또는 중합된 아교는 제조 공정을 복잡하게 하고, 인쇄 회로의 가격을 증가시킨다. 첨필들의 삽입을 방지하기 위한 또 다른 수단은 그것들이 3㎜보다 많이 떨어지지 않는 방식으로 보호할 구성 성분들을 가까이 결합하는 것으로 이루어진다. 이러한 거리 아래에서는 첨필로 슬라이딩하는 것은 가능하지 않다고 간주된다.
일반적으로, 구성 성분 중 일부만이 보안에 의해 직접 관련되는데, 이들 구성 성분 중에는 통상 중앙 처리 유닛, 판독 전용 메모리, 암호화프로세서가 있다. 보호할 데이터는 일반적으로 통신 버스에 의해 교환된다. 많은 수의 회로가 이 통 신 버스 상에서 데이터를 수신 및/또는 송신하고, 반드시 보호 기능을 가질 필요는 없다. 하지만, 이들 회로는 버스에 의해 보호할 동일한 데이터를 수신하고, 따라서 이들 회로는 서로 최대 3㎜만큼 떨어져야 한다. 위 5개의 구성 성분에 관해, 3㎜의 이러한 규칙을 따르면서 이들 5개의 구성 성분의 위치를 정하는 것이 거의 불가능하다는 사실이 경험상 증명된다.
INNOVA CARD에 의해 제출된 문서 FR 2 857 534는 보호된 링크에 의해 서로 연결된 보통의 모듈과 보호된 모듈을 포함하는 집적 회로를 설명한다. 보호된 모듈에 송신된 요청들은 보통의 버스에서 코딩되지 않은 채로 순환하고 보호된 버스에서는 암호화된다. 모듈들은 마스터(master) 요소와 슬레이브(slave) 요소를 포함한다. 마스터 요소로부터 나오는 요청은 슬레이브 요소로 송신되기 전에 그것의 스크램블링(scrambling) 모듈에 의해 암호화된다. 이후 그 요청은 보호 모듈에 의해 해독되어 슬레이브 요소로 발송된다. 이 문서 FR 2 857 534는 인쇄 회로에 적용된 전기 도체들에 의해 신호들의 프로빙(probing)이 제한될 수 있게 하는 해결책들을 설명하지 않는다.
본 발명은 특히 인쇄된 회로의 특정 구역에서의 높은 레벨의 보안을 보장하면서, 집적된 회로들을 구현하는 제약이 제한되는 것을 가능하게 한다.
본 발명은 전자 카드에 관한 것으로, 이 전자 카드는 보호 구역과 비-보호 구역을 포함하는데, 상기 보호 구역은 제어 회로를 포함하는 복수의 제 1 전자 회로를 포함하고, 상기 제 1 전자 회로는 최소한의 결정된 거리만큼 서로 떨어져 있으며, 상기 제 1 전자 회로에 연결되고 보호된 신호들을 송신하는 전기적 링크들은 최소한의 상기 결정된 거리만큼 상기 제 1 회로들로부터 떨어져 있지 않게 되며, 비-보호 구역은 결정된 거리보다 더 멀리 상기 제 1 전자 회로로부터 떨어져 있고 보호된 신호들을 송신하는 전기적 링크들은 상기 결정된 거리보다 많이 떨어져 있는 제 2 전자 회로를 포함하고, 상기 보호된 구역은 제 1 회로와 제 2 회로 사이의 신호의 통과를 가능하게 하는 통신 회로를 포함하며, 통신 회로에서의 전기 신호들의 통과는 상기 제어 회로에 의해 보내진 전기적 제어 신호에 의해 조절되는 것을 특징으로 한다.
이러한 식으로, 보안 제약을 받는 신호들은, 단지 제어 회로가 그것을 인가하는 경우에만 보호된 구역을 떠난다.
일 개선예에 따르면, 여러 통신 회로들은 제어 회로에 의해 보내진 동일한 전기 제어 신호를 수신한다. 이러한 식으로, 비교적 일반적인 회로들이 사용될 수 있고, 모든 신호의 보호에 필요한 개수를 얻기 위해 전자 카드에 배치될 수 있다. 일 개선예에 따르면, 제 1 회로와 제 2 회로 사이에 교환된 신호들의 일부는 통신 회로와 교차하고, 그 회로를 교차하지 않는 신호는 보호되지 않는 것으로 간주된다. 이러한 식으로, 통신 회로의 개수와 크기는 최적화된다.
일 개선예에 따르면, 통신 회로에서 전기 신호들의 통과를 조절하는 전기적 제어 신호는 제어 회로에서 실행되는 명령어의 동작 코드에 의존한다. 이러한 식으로, 데이터의 보호는 명령어 단위로 제공된다. 일 변형예에 따르면, 전기적 제어 신호는 제어 회로에서 실행되는 명령어의 동작 코드의 어드레스에 의존한다. 이러한 식으로, 프로그램 코드 뱅크들이 구획되고 보안 표준이 할당될 수 있다. 일 변형예에 따르면, 전기적 제어 신호는 제어 회로의 출력 포트에 의해 보내진다. 그러므로 매우 흔한 회로를 사용하고, 이후 실행될 명령어들의 보호된 상태와 비 보호된 상태를 전기적 레벨에 의해, 설정하기 위해 포트를 사용하는 것이 가능하다.
일 개선예에 따르면, 전기적 제어 신호는 전자 카드에 존재하는 신호의 전기적 상태를 판독할 수 있는 식으로, 제어 회로의 입력 포트에 연결된다. 제어 회로는 입력 포트의 레벨에서 물리적으로 검출된 상태가 제어 회로에 의해 부과된 논리적 상태에 대응하지 않는다면 차단한다. 이러한 식으로, 활동중이지 않은 상태로 전기적 제어 신호를 강제하려는 시도가 이루어진다면, 검출될 수 있고, 필요하다면 제어 회로의 동작을 차단시킨다. 일 개선예에 따르면, 통신 회로는 제어 회로가 데이터를 백업(backup)하는 것을 가능하게 하는 메모리를 담고 있다. 이러한 식으로, 통신 회로와 메모리는 오직 단일 회로를 구성하고, 따라서 보호된 구역 내로 집적될 하나 적은 회로가 존재하게 된다.
본 발명은 또한 전자 카드 내의 데이터로의 액세스 제어 방법에 관한 것으로, 상기 전자 카드는 보호 구역과 비-보호 구역을 포함하는데, 상기 보호 구역은 제어 회로를 포함하는 복수의 제 1 전자 회로를 포함하고, 상기 제 1 전자 회로는 최소한의 결정된 거리만큼 서로 떨어져 있고, 상기 제 1 전자 회로에 연결되고 보호된 신호들을 송신하는 전기적 링크들은 최소한의 상기 결정된 거리만큼 상기 제 1 회로들로부터 떨어져 있지 않게 되며, 비-보호 구역은 결정된 거리보다 더 멀리 상기 제 1 전자 회로로부터 떨어져 있고 보호된 신호들을 송신하는 전기적 링크들은 상기 결정된 거리보다 많이 떨어져 있는 제 2 전자 회로를 포함하고,
상기 보호된 구역은 제 1 회로와 제 2 회로 사이의 신호의 통과를 가능하게 하는 통신 회로를 포함하고, 통신 회로에서의 전기 신호들의 통과는 상기 제어 회로에 의해 보내진 전기적 제어 신호에 의해 조절되며, 상기 방법은 제어 회로의 전기적 상태를 읽을 수 있도록 하는 방식으로 상기 제어 회로에 의해 상기 전기적 제어 신호를 읽는 단계와, 검출된 전기적 상태가 상기 제어 회로에 의해 부과된 상태에 대응하지 않는다면 상기 제어 회로를 차단하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 특징과 장점은, 본 명세서에서의 도면을 사용하여 설명되는, 본 발명의 비한정적인 실시예의 설명을 통해 분명해진다.
도 1은 전자 카드 실시예를 포함하는 텔레비전 프로그램 수신기의 블록도.
도 2는 일 실시예에 따라 보호된 구역을 보여주는 전자 카드의 블록도.
도 3은 본 발명의 일 구현예에 따라 보호된 구역의 주 회로들의 개략적인 예를 도시하는 도면.
도 4는 일 구현예에 따라 보호된 구역의 주 회로들의 구현예 그림을 도시하는 도면.
도 5는 본 발명에 따라 보호된 구역을 보여주는 전자 카드의 블록도.
도 6은 도 5에 의해 예시된 개선예에 따라 보호된 구역의 주 회로들의 그림을 도시하는 도면.
도 7은 일 구현예에 따라 보호된 구역의 주 회로들의 구현예 그림을 도시하는 도면.
바람직한 일 실시예에 따르면, 전자 카드는 통상 디스플레이 디바이스(2)와 연관된 디코더인, 도 1에 도시된 것과 같은 수신기에서 구현된다. 수신기는 프로그램 메모리(6)에 연결된 중앙 처리 유닛(3), 원격 제어 신호들을 수신하는 적외선 신호 수신기(7), 예컨대 프론트 패널(front panel) 상에 데이터를 디스플레이하기 위한 인터페이스 회로(5), 및 텔레비전 스크린(2)에 보내진 시청(audiovisual) 신호들을 발생시키기 위한 오디오/비디오 디코딩 로직(9)을 포함한다. 수신기(1)는 또한 "온 스크린 디스플레이"로부터 "종종 OSD(On Screen Circuit) 회로라고 부르는, 스크린 상에 데이터를 디스플레이하기 위한 회로(8)를 포함한다. OSD 회로(8)는 메뉴, 픽토그램(pictogram) 또는 다른 그래픽의 온-스크린(on-screen) 디스플레이를 가능하게 하는 텍스트 및 그래픽 발생기이다. 수신기는 특히 복조기(4)와 연관된 수신 안테나에 의해 방송 네트워크의 오디오 및/또는 비디오 데이터가 수신되는 것을 가능하게 하는 연결기를 가지고, 이러한 방송 네트워크는 무선, 케이블 또는 위성 타입일 수 있다. 연결기는 또한 오디오 콘텐츠 방송에서 정보가 수신되는 것을 가능하게 하는 국부적인 높은 비트율의 디지털 버스와의 통신을 제공한다. 인터페이스(5)는 또한 다른 연결기에 의해, USB, CVBS(composite video input: 복합 비디오 입력) 또는 4:2:2(CCIR 656-디지털 비디오)의 타입의 연결을 구비한 디바이스와 같은 다른 디바이스를 연결할 수 있다.
전자 카드를 구비하고 보호 기능을 가지는 임의의 디바이스가 본 발명의 범주 내에 있다는 것을 두말할 필요가 없다. 전자 카드는, 예컨대 뱅크 디바이스, 구내 또는 컴퓨터로의 액세스 제어 유닛, 위험한 장비의 제어 유닛, 키 또는 서명이 암호 계산에 의해 발생될 수 있게 하는 보안 모듈을 포함하는 디바이스, 텔레비전 디코더 등에 놓일 수 있다.
도 2는 보호할 회로와 보호될 필요가 없는 회로를 도식적으로 보여주는 인쇄 회로(2.1)의 블록도를 보여준다. 보호할 회로는 인쇄 회로의 한 구역에 모여져 보호된 구역을 한정한다. 이들 회로는 3㎜의 규칙을 따르는데, 즉 3㎜보다 많이 서로 떨어져 있지 않고, 보호된 구역의 회로들 사이에서 보호할 신호들을 운반하는 트랙도 이 거리보다 커지지 않는다. 이들 회로 중에서, 일부 경우에 수신기(1)를 전체적으로 제어하는 중앙 처리 유닛(3)일 수 있는 제어 유닛(2.2)과, 실행 가능한 코드 및 비밀 데이터의 저장을 위한 판독 전용 메모리(2.3)를 발견하는 것은 통상적이다. 다른 회로들(2.4)은 그것들이 보호된 신호들을 수신하지 않는 한 너무 가깝게 있을 필요는 없다. 보호된 신호들을 수신하는 것을 회피하기 위해, 보호된 구역은 "고립된 출력을 지닌 논리 버스용 송신기 회로"(2.5) 또는 "버퍼"를 구비한다. 버퍼(2.5)는 카드의 보호된 구역과 나머지 전기적 회로들 사이의 신호 교환을 가능하게 하는 문(portal) 기능을 실현한다. 이 실시예에서, 그 문은 74LVCR2245APW라고 하는 회로와 같은 양방향 증폭기(또는 "버퍼")이다. 이 회로는 2가지 제어 입력을 가지는데, 즉 하나는 데이터의 방향을 한정하는 DIR 입력(미도시)으로서, 이는 버스의 데이터의 송신 방향을 임의의 시각에 한정하는 제어 회로(2.2)에 연결된다. 나머지 하나는 OE(Output Enable) 입력으로, 이는 버퍼(2.5)의 출력을 인에이블하거나 인에이블하지 않게 하는 것으로, 즉 이 입력이 인에이블되지 않으면 출력은 3-상태(three-state) 로직에 있게 되고, 그러면 입력에 놓인 데이터를 판독하는 것이 가능하지 않다. OE 입력이 인에이블되면, 출력들은 버퍼(2.5)의 상이한 입력 라인들에 놓인 신호들을 정확히 재생한다. OE 입력은 와이어(wire)(2.6)에 의해 제어 유닛(2.2)에 연결된다. 모든 회로(2.2,2.3,2.5)가 3㎜의 규칙을 준수해야 하는 것이 주목된다.
다음과 같은 방식으로 보호 기능이 제공된다. 제어 회로(2.2)가 데이터가 보호된 구역의 외부에서는 포착되지 않아야 하는 명령어를 실행할 때에는, 와이어(2.6) 상에서 명령을 송신함으로써 버퍼(2.5)가 디스에이블(disable)된다. 이후 신호들은 보호된 구역에서 국부화된 상태로 남아 있는다. 제어 회로(2.2)에 의해 실행된 명령어가 보호될 필요가 없을 때에는, 버퍼(2.5)가 디스에이블되고 따라서 보호된 구역의 외부에서 회로(2.4)로의 데이터의 한 방향 또는 나머지 방향으로의 전송을 허용한다. 보안이 증가되는 모드에서는, 보호된 구역과 나머지 전자 회로들 사이에 교환된 모든 신호가 버퍼(2.5)를 통과한다. 기준(74LVCR2245APW)은 8개의 라인 상에서의 데이터의 전송을 허용하고 테스트 포인트에서 액세스 가능한 핀들이 없는 회로에 관한 것이다. 그러므로 16개의 데이터 비트들을 가진 버스의 경우, 24개의 어드레스 비트와 5개의 제어 라인, 6개의 버퍼(2.5)가 요구된다. 본 발명의 일 개선예에 따르면, 교환된 데이터 신호들 중 일부는 우선 순위를 가지는 가장 민감한 버퍼(2.5)를 통과한다. 경험상 보안을 주목할 만하게 감소시키지 않고, 버 퍼(2.5)를 통과하는 라인들의 개수를 2 내지 3만큼 감소시키는 것이 가능하다. 이러한 식으로, 구현할 버퍼의 개수는 제한될 수 있고, 이렇게 하는 장점은 버퍼(2.5)가 보호된 구역에 위치해야 하고, 따라서 3㎜의 규칙을 따를 때 한층 더 중요해진다. 실현된 예에서, 버퍼(2.5)를 통과하는 신호들은 신호들, 즉
- 라인 선택이 활판 인쇄(typography) 설비에 따라 이루어지는, 데이터 버스의 16개의 라인 중 6개,
- 어드레스 버스의 8개의 가장 중요한 와이어들로서, 이들 와이어는, 그것들의 변화를 분석함으로써, 동작 코드 블록 변화를 검출하는 것이 가능할 때, 더 민감한 것으로 드러나는 어드레스 버스의 8개의 가장 중요한 와이어들,
- 입력 출력들을 인에이블하는 OE(Output Enable) 제어 신호들과, 입력 출력들의 방향을 인에이블하는 RD/WR이다.
도 3은 주 링크들을 지닌, 보호된 구역의 주 회로들을 보여주는 그림이다. "PERIPHERAL TSOP"이라고 표시된 인터페이스 회로는 보호된 구역에 속하지 않는다. 이 인터페이스 회로는 버퍼들(74LVCR2245APW)을 통과하는 라인들과 직접적인 라인들에 의해 "BGA CPU"라고 표시된 제어 회로에 연결된다는 것이 보여지는데, 이들 직접적인 라인은 보호되지 않는다.
도 4는 실현된 예의 구현예에 따른 보호된 구역의 주 회로들을 구현한 그림을 보여준다. 3㎜의 규칙을 적용하는 것이 명료하게 보인다.
바람직한 일 실시예에 따르면, 버퍼(2.5)의 제어 와이어(2.6)의 논리적 상태는 제어 회로(2.2)에 의해 현재 실행된 명령어의 보호 및 비 보호 특성에 의존한 다. 이 회로는 동작 코드에 의해 식별된 명령어들의 2가지 세트를 가지는데, 보호 명령어들의 세트 중 임의의 명령어는 와이어(2.6)를 통해 버퍼(2.5)를 인에이블하는 것을 유발한다. 비-보호 세트의 명령어의 실행은 버퍼(2.5)를 인에이블하는 것을 유발하지 않는다. 일 변형예는 제어 회로(2.2)가 실행할 명령어의 메모리 어드레스에 따라 제어 와이어(2.6)의 논리 상태를 갱신하는 것이다. 간단한 방식은 뱅크 프로그램 메모리를 공유하고, 각 뱅크에 보호 특성을 명시하는 표시기를 할당하는 것으로 이루어진다. 뱅크가 "보호할(to protect)"로서 표시된다면, 이 뱅크에서 기록하는 임의의 명령어 실행은 버퍼(2.5)로의 제어 와이어(2.6)를 인에이블시킨다. 유리하게, 그러한 표시기는 제어 회로(2.2)로 집적된 EEPROM 메모리에 있고, 그것의 초기화는 구성 성분의 맞춤(customization)형 모드에서, 그리고 액세스 코드의 제시 후 실행된다. 제 3 변형예는 버퍼(2.5)의 제어 와이어(2.6)가 제어 회로(2.2)의 I/O 포트의 출력 핀에 연결되어야 하는 것이다. 실행 가능한 코드 루틴(routine)을 실행하기 전에, 제어 회로(2.2)는 하나의 명령어에 의해, 와이어(2.6)가 인에이블되는 것을 허용하는 비트의 값을 초기화한다. 그 루틴의 끝에서, 또 다른 명령어에 의해 제어 회로(2.2)는 와이어를 디스에이블한다.
일 개선예에 따르면, 제어 회로(2.2)는 와이어(2.6)의 전기적 상태가 판독되는 것을 허용하는 입력 회로를 가진다. 이 개선예는 나쁜 의도를 가진 사람이 이 와이어에 비활동적인 상태를 부과하는 것에 성공한 경우에 특히 유용한데, 이는 버퍼(2.5)에 의해 이루어진 문을 열린 상태로 놓아두고 이후 보호된 신호들이 보이게 되는 것을 허용한다. 그러므로 실행 가능한 프로그램은 와이어(2.6)의 논리 상태의 명령이 실제로 그것의 전기적 레벨에 대응하는지를 점검할 수 있다. 만약 이 프로그램이 디스에이블하는 동작에 대응하는 전기적 레벨을 검출하고, 이에 반해 그것의 명령은 동작을 인에이블시키는 경우라면, 차단되고 모든 보호 기능을 실행을 금지한다. 이러한 차단은 제어 회로 내의 퓨즈를 끊어뜨리는 것으로 이루어질 수 있다. 이어지는 파워링 업(powering up) 동작 동안에는 제어 유닛(2.2)이 퓨즈의 상태를 테스트하고, 퓨즈가 끊어진 경우라면 그것의 동작을 중단시킨다. 또 다른 방식은 제어 회로(2.2)의 내부 또는 외부에 있는 메모리 내의 EEPROM 셀에 퓨즈의 상태에 대응하는 정보를 기입하는 것으로 이루어진다.
본 발명의 또 다른 실시예에 따르면, 메모리(2.3)의 최소한의 부분이 버퍼(2.5) 내로 집적된다. 도 5는 보호할 회로와 보호될 필요가 없는 회로를 도식적으로 보여주는 인쇄 회로(2.1)의 블록도를 보여준다. 그러므로 메모리(3.1)는 데이터 버스, 어드레스 버스 및 제어 신호를 위한 직접적인 액세스 포트, 및 인쇄 회로의 비-보호 부분으로의 신호의 출력과 입력을 위한 제 2 포트를 가진다. 이 실시예에서, 제 2 포트는 제어 회로(2.2)에 의해 메모리의 한 부분으로서 보이는데, 이 메모리의 한 부분은 결정된 개수의 메모리 워드들을 포함하고, 이 메모리 워드는 일정한 개수의 데이터 비트를 가진다. 예컨대, 제 2 포트는 8개의 어드레스 라인, 8개의 데이터 라인 및 데이터의 방향과 어드레스 신호들의 구성이 제 2 포트 상에서 유효하다는 사실을 나타내는 "R/W"와 "VMA"와 같은 제어 신호들을 포함한다. 이 예에서, 제 2 포트는 제어 회로(2.2)에 의해 256 바이트의 메모리로서 보이게 된다. 통신 회로(2.5)는 데이터를 백업하고, 전기적 제어 신호(2.6)가 인에이블될 때 보호된 부분에서 이 데이터의 송신을 인가하지 않는다. 이러한 식으로, 정보가 민감할 때에는, 보호된 부분의 메모리에 남아 있고, 비-보호된 부분의 전자 회로들에 의해 판독될 수 없게 된다.
도 6은 다른 실시예에 따른 주 링크들을 지닌 보호된 구역의 주 회로들의 도면이다. 읽기-전용 메모리는 "FLASH BGA" 타입의 메모리와 최소한의 버퍼(74LVCR2245APW)를 포함한다. 도 3과 비교시 링크들의 개수가 감소했다는 것이 보여진다. 버퍼와 메모리를 단일 회로에 집적하기 때문에, 보호된 구역의 크기가 줄어든다.
도 7은 도 4에 의해 설명된 다른 실시예에 따라 보호된 구역의 주 회로들을 구현한 도면을 보여준다. 도 4와 비교시, 3개의 회로로부터 2개의 회로로 간다는 사실은 인쇄 회로 상의 보호된 환경에 의해 점유된 공간을 감소시킨다.
본 실시예들은 예시적인 목적으로 고려되어야 하지만 첨부된 청구항의 범주에 의해 한정된 영역(domain)에서는 수정될 수 있다. 특히, 본 발명은 전술한 디코더들로 제한되지 않지만 보안 제약(security constraint)을 가지는 회로들을 구비한 임의의 디바이스로 제한된다.
전술한 바와 같이, 본 발명은 보호 기능이 특징인 전자 카드와 그러한 전자 카드를 보호하는 방법에 이용 가능하다.

Claims (10)

  1. 전자 카드(2.1)로서, 상기 전자 카드는 보호 구역과 비-보호 구역(non-protected)을 포함하는데, 상기 보호 구역은 제어 회로(2.2)를 포함하는 복수의 제 1 전자 회로(2.2,2.3,2.5)를 포함하고, 상기 제 1 전자 회로는 적어도 하나의 결정된 거리만큼 서로 떨어져 있고, 상기 제 1 전자 회로(2.2,2.3,2.5)에 연결되고 보호된 신호들을 송신하는 전기적 링크들은 적어도 하나의 상기 결정된 거리만큼 상기 제 1 회로들로부터 떨어져 있지 않게 되며, 비-보호 구역은 결정된 거리보다 더 멀리 상기 제 1 전자 회로(2.2,2.3,2.5)로부터 떨어져 있고 보호된 신호들을 송신하는 전기적 링크들은 상기 결정된 거리보다 많이 떨어져 있는 제 2 전자 회로(2.4)를 포함하는, 전자 카드(2.1)에 있어서,
    상기 보호된 구역은 제 1 회로와 제 2 회로 사이의 신호의 통과를 가능하게 하는 통신 회로를 포함하고, 통신 회로(2.5)에서의 전기 신호들의 통과는 상기 제어 회로(2.2)에 의해 보내진 전기적 제어 신호(2.6)에 의해 조절되는 것을 특징으로 하는, 전자 카드.
  2. 제 1항에 있어서, 통신 회로(2.5)에서 전기적 신호들의 통과를 조절하는 상기 전기적 제어 신호(2.6)는, 상기 제어 회로(2.2)에서 실행되는 명령어의 동작 코드에 의존하는 것을 특징으로 하는, 전자 카드.
  3. 제 1항 또는 제 2항에 있어서, 통신 회로(2.5)에서 전기적 신호들의 통과를 조절하는 상기 전기적 제어 신호(2.6)는 상기 제어 회로(2.2)에서 실행되는 명령어의 동작 코드의 어드레스에 의존하는 것을 특징으로 하는, 전자 카드.
  4. 제 1항 또는 제 2항에 있어서, 통신 회로(2.5)에서 전기적 신호들의 통과를 조절하는 상기 전기적 제어 신호(2.6)는 상기 제어 회로(2.2)의 출력 포트에 의해 보내지는 것을 특징으로 하는, 전자 카드.
  5. 제 1항 또는 제 2항에 있어서, 상기 전기적 제어 신호(2.6)는 제어 회로(2.2)의 전기적 상태를 읽을 수 있도록 하는 방식으로 상기 제어 회로(2.2)의 입력 포트에 연결되고, 상기 포트 상에 존재하는 상태가 상기 제어 회로(2.2)에 의해 부과된 논리 상태에 대응하지 않는다면 상기 제어 회로(2.2)가 차단되는 것을 특징으로 하는, 전자 카드.
  6. 제 1항 또는 제 2항에 있어서, 상기 통신 회로(2.5)는 전자 제어 신호(2.6)가 인에이블될 때, 상기 제어 회로(2.2)가 데이터를 백업하는 것을 허용하여, 비-보호된 부분으로의 데이터의 출력을 차단하는 메모리를 포함하는 것을 특징으로 하는, 전자 카드.
  7. 전자 카드(2.1) 내의 데이터로의 액세스 제어 방법으로서,
    상기 전자 카드는 보호 구역과 비-보호 구역을 포함하는데, 상기 보호 구역은 제어 회로(2.2)를 포함하는 복수의 제 1 전자 회로(2.2,2.3,2.5)를 포함하고,
    상기 제 1 전자 회로(2.2,2.3,2.5)는 적어도 하나의 결정된 거리만큼 서로 떨어져 있고, 상기 제 1 전자 회로에 연결되고 보호된 신호들을 송신하는 전기적 링크들은 적어도 하나의 상기 결정된 거리만큼 상기 제 1 회로들로부터 떨어져 있지 않게 되며, 상기 비-보호 구역은 결정된 거리보다 더 멀리 상기 제 1 전자 회로(2.2,2.3,2.5)로부터 떨어져 있고 보호된 신호들을 송신하는 전기적 링크들은 상기 결정된 거리보다 많이 떨어져 있는 제 2 전자 회로(2.4)를 포함하는, 전자 카드 내의 데이터로의 액세스 제어 방법에 있어서,
    상기 보호된 구역은 제 1 회로와 제 2 회로 사이의 신호의 통과를 가능하게 하는 통신 회로(2.5)를 포함하고, 통신 회로(2.5)에서의 전기 신호들의 통과는 상기 제어 회로(2.2)에 의해 보내진 전기적 제어 신호(2.6)에 의해 조절되며, 상기 방법은 제어 회로(2.2)의 전기적 상태를 읽을 수 있도록 하는 방식으로 상기 제어 회로(2.2)에 의해 상기 전기적 제어 신호(2.6)를 읽는 단계와, 검출된 전기적 상태가 상기 제어 회로(2.2)에 의해 부과된 상태에 대응하지 않는다면 상기 제어 회로(2.2)를 차단하는 단계를 포함하는 것을 특징으로 하는, 전자 카드 내의 데이터로의 액세스 제어 방법.
  8. 제 7항에 있어서, 상기 전기적 제어 신호의 상태는, 상기 제어 회로(2.2)에서 실행되는 명령어의 동작 코드에 의존하는 것을 특징으로 하는, 전자 카드 내의 데이터로의 액세스 제어 방법.
  9. 제 7항에 있어서, 상기 전기적 제어 신호의 상태는, 상기 제어 회로(2.2)에서 실행되는 명령어의 동작 코드의 어드레스에 의존하는 것을 특징으로 하는, 전자 카드 내의 데이터로의 액세스 제어 방법.
  10. 제 7항 내지 제 9항 중 어느 한 항에 있어서, 상기 통신 회로(2.5)에서, 상기 전기적 제어 신호(2.6)가 인에이블되어 비-보호된 부분으로의 데이터의 출력을 차단하는 데이터 메모리화(memorization) 단계를 포함하는 것을 특징으로 하는, 전자 카드 내의 데이터로의 액세스 제어 방법.
KR1020087028945A 2006-06-08 2007-06-04 보안 기능들이 제공된 전자 기판과 전자 기판 안전을 보장하는 방법 KR101287480B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0652064 2006-06-08
FR0652064A FR2902213B1 (fr) 2006-06-08 2006-06-08 Carte electronique dotee de fonctions securitaires
PCT/EP2007/055458 WO2007141233A1 (fr) 2006-06-08 2007-06-04 Carte electronique dotee de fonctions securitaires et procede de securisation de la carte electronique

Publications (2)

Publication Number Publication Date
KR20090017542A KR20090017542A (ko) 2009-02-18
KR101287480B1 true KR101287480B1 (ko) 2013-07-19

Family

ID=37744086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028945A KR101287480B1 (ko) 2006-06-08 2007-06-04 보안 기능들이 제공된 전자 기판과 전자 기판 안전을 보장하는 방법

Country Status (8)

Country Link
US (1) US8499332B2 (ko)
EP (1) EP2024909B1 (ko)
JP (1) JP4920748B2 (ko)
KR (1) KR101287480B1 (ko)
CN (1) CN101479746B (ko)
DE (1) DE602007008233D1 (ko)
FR (1) FR2902213B1 (ko)
WO (1) WO2007141233A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201227391A (en) * 2010-12-16 2012-07-01 Walton Advanced Eng Inc Storage device with a hidden space and its operation method
JP2014038408A (ja) 2012-08-13 2014-02-27 International Business Maschines Corporation 同時マルチスレッディング機能をもったプロセッサのパイプラインにおけるストール削減方法、削減装置及び削減プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418552B1 (en) 1999-12-10 2002-07-09 Hewlett-Packard Company Method and apparatus for optimizing trace lengths to maximize the speed of a clocked bus
FR2857534A1 (fr) 2003-07-09 2005-01-14 Innova Card Circuit integre comportant un module ordinaire et un module securise raccordes par une liaison protegee
US20050257182A1 (en) 2004-05-14 2005-11-17 Hon Hai Precision Industry Co., Ltd. System and method for verifying trace distances of a PCB layout

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860351A (en) * 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
JPH07272398A (ja) * 1994-03-28 1995-10-20 Hitachi Ltd ディスク装置の制御装置
US5861662A (en) * 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit
JPH1165937A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp Ｉｃメモリカード
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
US6704871B1 (en) * 1997-09-16 2004-03-09 Safenet, Inc. Cryptographic co-processor
JPH11258293A (ja) * 1998-03-16 1999-09-24 Fujitsu Ltd プリント配線板電気試験装置
US6553496B1 (en) * 1999-02-01 2003-04-22 Koninklijke Philips Electronics N.V. Integration of security modules on an integrated circuit
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US20030212897A1 (en) * 2001-08-18 2003-11-13 Russell Dickerson Method and system for maintaining secure semiconductor device areas
CN1292356C (zh) * 2002-04-17 2006-12-27 松下电器产业株式会社 非易失性半导体存储装置及其机密保护方法
US7469420B2 (en) * 2002-05-21 2008-12-23 Thomson Licensing Key transport tamper protection
EP1387238B1 (en) * 2002-07-30 2011-06-15 Fujitsu Limited Method and apparatus for reproducing information using a security module
US7399043B2 (en) * 2002-12-02 2008-07-15 Silverbrook Research Pty Ltd Compensation for uneven printhead module lengths in a multi-module printhead
WO2005026971A1 (de) * 2003-09-09 2005-03-24 Siemens Aktiengesellschaft Schaltungsanordnung als schnittstelle zwischen sim-karte und gsm-modem
JP2005250538A (ja) * 2004-03-01 2005-09-15 Kawasaki Microelectronics Kk デバイス間通信装置
US7644289B2 (en) * 2004-03-23 2010-01-05 Harris Corporation Modular cryptographic device providing enhanced communication control features and related methods
EP1797645B1 (en) * 2004-08-30 2018-08-01 Google LLC Systems and methods for providing nonvolatile memory management in wireless phones
JP2006127679A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 光ディスク装置及び光ディスク再生方法
US7549064B2 (en) * 2005-05-10 2009-06-16 Hewlett-Packard Development Company, L.P. Secure circuit assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418552B1 (en) 1999-12-10 2002-07-09 Hewlett-Packard Company Method and apparatus for optimizing trace lengths to maximize the speed of a clocked bus
FR2857534A1 (fr) 2003-07-09 2005-01-14 Innova Card Circuit integre comportant un module ordinaire et un module securise raccordes par une liaison protegee
US20050257182A1 (en) 2004-05-14 2005-11-17 Hon Hai Precision Industry Co., Ltd. System and method for verifying trace distances of a PCB layout

Also Published As

Publication number Publication date
JP2009540410A (ja) 2009-11-19
CN101479746B (zh) 2012-07-25
US20100017852A1 (en) 2010-01-21
CN101479746A (zh) 2009-07-08
FR2902213B1 (fr) 2008-10-17
DE602007008233D1 (de) 2010-09-16
WO2007141233A1 (fr) 2007-12-13
EP2024909A1 (fr) 2009-02-18
EP2024909B1 (fr) 2010-08-04
KR20090017542A (ko) 2009-02-18
FR2902213A1 (fr) 2007-12-14
JP4920748B2 (ja) 2012-04-18
US8499332B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
US4525599A (en) Software protection methods and apparatus
US10970423B2 (en) Method and apparatus for securing KVM matrix
US9501157B2 (en) Secure KVM system having multiple emulated EDID functions
CA2799932C (en) Computer motherboard having peripheral security functions
EP3490190B1 (en) Communication system
US8185934B2 (en) Programmable data protection device, secure programming manager system and process for controlling access to an interconnect network for an integrated circuit
KR20060135467A (ko) 보호된 비휘발성 메모리를 사용하는 시스템 및 방법
US20150324583A1 (en) Method for operating a control unit
US11003801B2 (en) Functional device and control apparatus
US9418251B2 (en) Mesh grid protection system
CN101615160B (zh) 用于码转储保护的安全系统及安全方法
KR101287480B1 (ko) 보안 기능들이 제공된 전자 기판과 전자 기판 안전을 보장하는 방법
US20210312092A1 (en) Integrated circuit(s) with anti-glitch canary circuit(s)
US8095805B2 (en) Security flash memory, data encryption device and method for accessing security flash memory
CN106709329A (zh) 由处理单元处理期间对经加密的信息的保护
CN109002256B (zh) 一种用于可信计算环境的存储系统
CN114257877A (zh) 宽带数字视频保护hdcp的秘钥部署及使用方法以及装置
JPH04148257A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190712

Year of fee payment: 7