JP4916152B2 - 半導体装置 - Google Patents

Description

本発明は、III-V族化合物半導体を用いた半導体装置に関する。

窒化ガリウム（III-V族化合物半導体の一例）を用いた半導体装置の開発が進められている。窒化ガリウムは、高い破壊電界強度と高い飽和電子移動度を備えているので、高耐圧、高周波、高温動作を実現する半導体装置の半導体材料として期待されている。
一般的に、半導体装置には複数のスイッチング素子が作り込まれている。本明細書では、スイッチング素子が形成されている領域をスイッチング素子領域という。スイッチング素子領域は半導体装置内に分散して形成されている。隣接するスイッチング素子領域とスイッチング素子領域の間には、両者間を絶縁分離するための素子分離領域が形成されている。
非特許文献１には、スイッチング素子領域が凸状立体構造内に形成されており、スイッチング素子領域が隣接するスイッチング素子領域から空間的に分離された構造が記載されている。非特許文献１のような構造は、その形状が複雑であり、製造の難易度及び製造に要する工程数が多くなるという問題がある。
このため、扁平状の半導体層を利用して、その半導体層内に複数のスイッチング素子が作り込まれた半導体装置の開発が望まれている。

吉田清輝著、「AlGaN/GaNパワーFET」、古河電工時報 古河電工株式会社、平成１４年１月 第１０９号 T. E. Cook, jr., C. C. Fulton, W. J. Mecouch, K. M. Tracy, R. F. Davis, E. H. Hurt, G. Lucovsky, and R. J. Nemanich, "Measurement of the band offsets of SiO2 on clean n- and p-type GaN(0001)", Journal of applied physics, volume 93, number 7, p.3995-4004

扁平状な半導体層に複数のスイッチング素子を作り込むと、スイッチング素子領域／素子分離領域／スイッチング素子領域が半導体層内の水平方向に連続して配置される。シリコン等を用いた半導体装置の場合、ゲート酸化膜より厚いフィールド酸化膜やイオン注入により寄生トランジスタの閾値電圧を制御することによって、スイッチング素子領域とスイッチング素子領域の間の絶縁分離を保証している。
本発明者らは、窒化ガリウムを用いて同様な構造に関して検討してみると、スイッチング素子領域とスイッチング素子領域の間にリーク電流が流れることを見出した。この現象をより詳細に検討してみると、素子分離領域の半導体層の表面に反転層が形成され、その反転層を介してリーク電流が流れていることを突き止めた。この物理現象は、窒化ガリウムの半導体層の表面に酸化シリコンの層間絶縁膜が形成されている場合、その層間絶縁膜に接する半導体層の界面の導電型が反転することが原因であることを突き止めた。上記の反転現象は、非特許文献２に紹介されている。ただし、非特許文献２は、反転が生じるという一般的知見を述べるにとどまっており、それが現在の素子に与える影響については考察していない。ましてや、素子分離領域にリーク電流が流れるために、スイッチング素子領域の絶縁分離が不十分となることを認識していない。
本発明は、扁平状な半導体層を利用しながらも、スイッチング素子領域とスイッチング素子領域の間の絶縁分離を確保することができる構造を提供することを目的としている。

前記したように、本発明者らは、III-V族化合物半導体に特有な特性が、半導体装置の素子分離領域においてリーク電流を発生させる原因であることを突き止めた。本発明は、今まで認識されていなかった現象を認識して、その原因を突き止めたことによって創作されたものである。
ここで、本明細書で用いられる用語に関して説明する。
「スイッチング素子」とは、電流の導通状態と非導通状態を経時的に切り替えるために必要な最低限の構成要素を備えた基本的な構造をいう。例えば、トランジスタ、ダイオード等を含む。ダイオードは、順方向の電流に対しては導通し、逆方向の電流に対しては非導通状態になることから、スイッチング素子ということができる。ここでいうスイッチング素子は、広義に理解するべきものである。
「III-V族化合物半導体」とは、III族原子とV族原子の組合せを主材料とする半導体である。本発明は、表面に層間絶縁膜を形成すると表面の導電型が反転してしまうIII-V族化合物半導体に対して有用な技術である。この種のIII-V族化合物半導体には、GaN系、ＩｎＮ系等が含まれる。

本発明で創作された一つの半導体装置は、その内部に複数のスイッチング素子が作り込まれている。本発明の半導体装置は、第１導電型の不純物を含むIII-V族化合物半導体の半導体層を備えている。その半導体層の表面部の一部に、第２導電型の不純物を含むIII-V族化合物半導体のソース領域が形成されている。ソース領域には、ソース電極が電気的に接続されている。半導体層の表面部の一部にはさらに、第２導電型の不純物を含むIII-V族化合物半導体のドレイン領域が形成されている。ドレイン領域には、ドレイン電極が電気的に接続されている。ソース領域とドレイン領域は、半導体層によって隔てられている。本発明の半導体装置はさらに、ソース領域とドレイン領域の間に位置する半導体層の表面にゲート絶縁膜を介して対向しているゲート電極を備えている。本発明の半導体装置は、ソース領域及びドレイン領域を含むスイッチング素子領域の周囲に位置する半導体層の表面が反転するのを抑制する反転抑制構造を備えていることを特徴としている。
前記したように、本発明者らは、III-V族化合物半導体の半導体層を用いた半導体装置において、隣接するスイッチング素子領域とスイッチング素子領域の間に流れるリーク電流の原因が、反転層の発生によるものであるということを突き止めた。隣接するスイッチング素子領域とスイッチング素子領域の間の半導体層の表面に反転層が形成されるのを抑制する構造を形成することによって、隣接するスイッチング素子領域とスイッチング素子領域の間にリーク電流が流れることを抑制することができることを確認した。扁平状の半導体層を利用する場合でも、反転層が形成されるのを抑制することによって、リーク電流が流れることを抑制することができる。

反転抑制構造には、ソース領域及びドレイン領域を含むスイッチング素子領域の周囲に位置する半導体層の表面に形成されている層間絶縁膜と、その層間絶縁膜の表面に形成されている反転抑制膜を備えた構造を採用する。この場合、反転抑制膜の仕事関数が、半導体層の表面の導電型が反転するのを抑制する大きさであることを特徴としている。
素子分離領域の半導体層の表面に層間絶縁膜が形成されていると、半導体層に対して縦方向には絶縁分離することができる。これにより、層間絶縁膜上に多層配線構造を形成することができる。しかしながら、前記したように、不用意に層間絶縁膜を形成すると、半導体層の表面に反転層が形成されるという問題が起きる。そこで、本発明では、層間絶縁膜の表面に仕事関数の大きい反転抑制膜が設けられた構造を採用する。これにより、半導体層の表面が反転する現象を抑制できる。隣接するスイッチング素子領域とスイッチング素子領域の間にリーク電流が流れることを抑制できるので、半導体層を横方向にも絶縁分離することができる。
隣接するスイッチング素子領域とスイッチング素子領域の間の半導体層の表面に、層間絶縁膜と反転抑制膜を備えた反転抑制構造を形成することによって、隣接するスイッチング素子とスイッチング素子の間の絶縁分離が縦方向及び横方向の両方向に保証された半導体装置を得ることができる。

層間絶縁膜と反転抑制膜の組合せ構造は、半導体層がｐ型のガリウムナイトライド（GaN）を主材料とする場合、層間絶縁膜の主材料に酸化シリコン（SiO₂）を選択し、反転抑制膜の主材料に硫黄カドニウム（CdS）を選択する。
あるいは、層間絶縁膜と反転抑制膜の組合せ構造は、半導体層がｐ型のガリウムナイトライド（GaN）を主材料とする場合、層間絶縁膜の主材料に窒化シリコンを選択し、反転抑制膜の主材料にプラチナ又はセレンを選択する。
これらの材料の組合せを選択すると、半導体層の表面の導電型が反転する現象が抑制され、リーク電流が流れることを抑制できる。

本発明で創作された他の一つの半導体装置は、第１導電型の不純物を含むIII-V族化合物半導体の半導体層に複数のスイッチング素子が作り込まれている。本発明の半導体装置では、スイッチング素子が作り込まれているスイッチング素子領域が、半導体層に分散して形成されている。スイッチング素子領域内の半導体層の表面部の一部に、電極に接続されている第２導電型の不純物を含むIII-V族化合物半導体の半導体領域が形成されている。隣接するスイッチング素子領域とスイッチング素子領域の間に位置する半導体層の表面の導電型が反転するのを抑制する反転抑制構造が設けられていることを特徴としている。
さらに反転抑制構造は、隣接するスイッチング素子領域とスイッチング素子領域の間に位置する半導体層の表面に形成されている層間絶縁膜と、その層間絶縁膜の表面に形成されている反転抑制膜を備えている。反転抑制膜の仕事関数が、半導体層の表面の導電型が反転するのを抑制する大きさである。層間絶縁膜の主材料が、酸化シリコン又は窒化シリコンである。

本発明によると、扁平状のIII-V族化合物半導体の半導体層を利用する場合でも、隣接するスイッチング素子領域とスイッチング素子領域の間の半導体層の表面に反転層が形成されるのを抑制することができ、リーク電流が流れることを抑制することができる。

本発明の特徴を列記する。
（第１形態） 半導体層が窒化ガリウムであり、層間絶縁膜が酸化シリコンの場合は、反転抑制膜の材料に仕事関数が6.4 eV以上のものを採用するのが好ましい。この条件を満たしていると、半導体層の表面に反転層が形成されるのを抑制できる。この種の反転抑制膜の材料には、硫黄カドニウム（CdS）を用いることができる。
（第２形態） 半導体層が窒化ガリウムであり、層間絶縁膜が窒化シリコンの場合は、反転抑制膜の材料に仕事関数が5.8 eV以上のものを採用するのが好ましい。この条件を満たしていると、半導体層の表面に反転層が形成されるのを抑制できる。この種の反転抑制膜の材料には、プラチナ（Pt）、セレン（Se）等を用いることができる。

図１に、半導体装置１０の要部断面図を模式的に示す。
半導体装置１０は、複数のスイッチング素子領域１２、１６を備えている。スイッチング素子領域１２、１６には、MOS（Metal Oxide Semiconductor）型のゲート構造を備えた横型MOSFET（スイッチング素子の一例）が形成されている。紙面右側のスイッチング素子領域１２（以下、右側スイッチング素子領域１２という）と紙面左側のスイッチング素子領域１６（以下、左側スイッチング素子領域１６という）の間には、素子分離領域１４が設けられており、右側スイッチング素子領域１２と左側スイッチング素子領域１６の間の絶縁分離を保証している。
半導体装置１０は、ｐ型の窒化ガリウム（GaN）の半導体層２６を備えている。半導体層２６は、サファイア基板２２上に窒化ガリウムのバッファ層２４を介して形成されている。半導体層２６の表面部の一部に、ｎ^＋型の窒化ガリウムのソース領域３２が形成されている。ソース領域３２には、チタン（Ti）とアルミニウム（Al）の積層からなるソース電極３１が電気的に接続されている。半導体層２６の表面部の一部に、ｎ^＋型の窒化ガリウムのドレイン領域３６が形成されている。ドレイン領域３６には、チタン（Ti）とアルミニウム（Al）の積層からなるドレイン電極３５が電気的に接続されている。ソース領域３２とドレイン領域３６は、半導体層２６によって隔てられている。半導体装置１０はさらに、ソース領域３２とドレイン領域３６の間に位置する半導体層２６の表面に、ゲート絶縁膜３３を介して対向しているゲート電極３４を備えている。ゲート絶縁膜３３の主材料には酸化シリコン（SiO₂）が用いられており、ゲート電極３４の主材料にはアルミニウム（Al）又はニッケル（Ni）が用いられている。
ソース領域３２、ドレイン領域３６等は紙面垂直方向に長く伸びており、平面視したときに、ストライプ状に配置されており、紙面左右方向に繰返し形成されている。

半導体装置１０は、素子分離領域１４に位置する半導体層２６の表面に、層間絶縁膜４２と、その層間絶縁膜４２の表面に形成されている反転抑制膜４４を備えている。層間絶縁膜４２の主材料には酸化シリコン（SiO₂）が用いられており、反転抑制膜４４の主材料には硫黄カドニウム（CdS）が用いられている。層間絶縁膜４２と反転抑制膜４４の組合せ構造を反転抑制構造４０という。なお、層間絶縁膜４２とゲート絶縁膜３３は、後の製造方法で説明するように、同一工程で作成されており、その材料及び厚み等は共通している。
反転抑制構造４０は、右側スイッチング素子領域１２と左側スイッチング素子領域１４の間に位置する半導体層２６の表面部４６において、半導体層２６の導電型が反転するのを抑制することができる。

反転抑制膜４４の仕事関数は、半導体層２６の表面部４６が反転するのを抑制する大きさとなっている。半導体層２６の表面４６に反転層が形成されないためには、少なくとも以下の要素を加味して反転抑制膜４４の材料（即ち、反転しないために必要とされる仕事関数を有する材料）が選択されるのが望ましい。
（１）半導体層２６の導電型（真性の場合も含む）
（２）半導体層２６の不純物濃度
（３）層間絶縁膜４２の材料
（４）層間絶縁膜４２の厚み
上記の（１）〜（４）を加味したした上で、半導体層２６の表面４６に反転層が形成されないために必要な反転抑制膜４２の仕事関数を求めてもよい。ただし、実際には、上記の（１）〜（４）以外の要素によって必要とされる仕事関数は変動することが多く、経験則に基づいた補正を加えることが望ましい。

図２に、反転抑制構造４０直下の半導体層２６の表面部４６のエネルギーバンド図を示す。
図２（ａ）は、本実施例のエネルギーバンド図である。図２（ｂ）は、反転抑制膜４４が形成されていない場合の比較例のエネルギーバンド図である。
まず、図２（ｂ）の比較例に示すように、反転抑制膜４４が形成されていない場合、半導体層２６の表面４６において、エネルギーバンドが大きく湾曲することによって、半導体層２６の表面４６の真性フェルミ準位（Ei）がフェルミ準位（E_F）よりも下側に位置している。このため、半導体層２６の表面４６に電子の存在できる状態が形成されている。半導体層２６の表面４６に偏在した電子によって反転層が形成される。したがって、右側スイッチング素子領域１２のドレイン領域３６と、左側スイッチング素子領域１６のソース領域３２が反転層を介して導通するので、この間にリーク電流が発生してしまう。
一方、図２（ａ）に示すように、反転抑制膜４４が形成されている場合、エネルギーバンドの湾曲の程度が低減される。このため、半導体層２６の表面４６において、半導体層２６の表面４６の真性フェルミ準位（Ei）がフェルミ準位（E_F）よりも上側に位置するようになる。これにより、半導体層２６の表面４６に電子が存在することができなくなり、反転層は形成されない。したがって、右側スイッチング素子領域１２のドレイン領域３６と、左側スイッチング素子領域１６のソース領域３２の間の絶縁性が保証される。

絶縁分離領域１４において、半導体層２６の表面に層間絶縁膜４２が形成されていると、半導体層２６に対して縦方向の絶縁分離を確保できる。図１に図示されていないが、層間絶縁膜４２上に多層配線構造が形成されていたとしても、半導体層２６と多層配線構造の間は層間絶縁膜４２によって絶縁分離することができる。さらに、半導体装置１０では、層間絶縁膜４２の表面に仕事関数の大きい反転抑制膜４４が採用されているので、半導体層２６の表面４６が反転する現象を抑制できる。これにより、右側スイッチング素子領域１２と左側スイッチング素子領域１６の間にリーク電流が流れることを抑制できるので、半導体層２６の横方向の絶縁分離も確保できる。
右側スイッチング素子領域１２と左側スイッチング素子領域１６の間の半導体層２６の表面に、層間絶縁膜４２と反転抑制膜４４を備えた反転抑制構造４０を形成することによって、右側スイッチング素子領域１２と左側スイッチング素子領域１６の間の絶縁分離が縦方向及び横方向にも保証された半導体装置１０を得ることができる。

（半導体装置１０の製造方法）
まず、図３に示すように、サファイア（Al₂O₃）を主材料とするサファイア基板２２を用意する。次に、MOCVD（Metal Organic Chemical Vapor Deposition）法を利用して、サファイア基板２２上にバッファ層２４を介してｐ型の窒化ガリウム（GaN）を主材料とする半導体層２６を結晶成長する。半導体層２６の厚みは約２μmであり、そのキャリア濃度は１×１０¹⁸cm^-3に調整されている。
次に、図４に示すように、半導体層２６の表面全体にマスク膜５２を形成した後に、マスク膜５２の一部をエッチングして除去する。マスク膜５２には、USG（Undoped Silicon Glass）膜などが用いられる。次に、エッチング技術を利用して、露出する半導体層２６の表面から所定の深さまで半導体層２６をエッチングし、半導体層２６の表面部に溝５４を形成する。溝５４の深さは、例えば０．５μｍである。
次に、MOCVD（Metal Organic Chemical Vapor Deposition）法を利用して、溝５４内にｎ^＋型の窒化ガリウム（GaN）のソース領域３２及びドレイン領域３６を選択成長して形成する。ソース領域３２及びドレイン領域３６のキャリア濃度は、例えば１×１０¹⁸cm^-3に調整されている。次に、マスク膜５２を除去した後に、CVD（Chemical Vapor Deposition）法を利用して、半導体層２６、ソース領域４２及びドレイン領域３６の表面全体に酸化シリコンの絶縁膜３０を形成する。絶縁膜３０には、HTO（High Temperature Oxide）膜が用いられる。なお、この絶縁膜３０は、後にゲート絶縁膜３３又は層間絶縁膜４２になる。この状態を図５に示す。
次に、図６に示すように、素子分離領域１４に対応する絶縁膜３０の表面に、MOCVD（Metal Organic Chemical Vapor Deposition）法を利用して、反転抑制膜４４を形成する。反転抑制膜４４には、硫黄カドニウム（CdS）が用いられている。
次に、ソース領域４２及びドレイン領域３６に対応する絶縁膜３０にコンタクトホールを形成した後に、チタン／アルミニウムをそれぞれ１０nm／１００nmで蒸着し、ソース電極とドレイン電極を形成する。
次に、リフトオフ法を利用して、ゲート電極を形成する。
ソース電極とドレイン電極のコンタクト性を向上させるために、熱処理（N₂雰囲気下、５００℃、２分）を実施する。
これらの工程を経て、図１に示す半導体装置１０を得ることができる。

（参考例１）
図７に、半導体装置１００の要部断面図を模式的に示す。
半導体装置１００では、素子分離領域１４の層間絶縁膜４２の一部が除去され、開口１４４が形成されている。このため、開口１４４に対応する半導体層２６の表面部は層間絶縁膜４２が接しておらず、半導体層２６の表面部に反転層が形成されない。したがって、右側スイッチング素子領域１２と左側スイッチング素子領域１６の間にリーク電流が流れることを抑制できる。
なお、素子分離領域１４の縦方向の絶縁分離も確保したい場合は、開口１４４に窒化シリコンを主材料とする絶縁膜を形成するのが好ましい。窒化シリコンと窒化ガリウムの接合面には、酸化シリコンと窒化ガリウムの接合面よりも反転層が形成され難い。したがって、窒化シリコンの絶縁膜を利用すると、縦方向の絶縁分離を確保しながら、リーク電流の発生を低減できる。なお、より確実に反転層の形成を防止したい場合は、窒化シリコンの絶縁膜上にも反転抑制膜を形成するのが好ましい。

（参考例２）
図８に、半導体装置２００の要部断面図を模式的に示す。
半導体装置２００では、素子分離領域１４に位置する半導体層２６の表面から深部に向けて伸びる絶縁壁２４４が形成されている。絶縁壁２４４は、例えば、半導体層２６に形成したトレンチ内に、有機オキシラン（TEOS：Si(OC2H5)4）を充填し、熱分解法で硬化させることによって形成することができる。有機オキシランは被膜性が良いので、深いトレンチであっても十分に充填することができ、良質な絶縁壁を形成することができる。
右側スイッチング素子領域１２と左側スイッチング素子領域１６の間に絶縁壁２４４が形成されていると、右側スイッチング素子領域１２と左側スイッチング素子領域１６の間にリーク電流が流れることを抑制できる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

実施例の半導体装置の要部断面図を模式的に示す。 素子分離領域におけるエネルギーバンド図を示す。 実施例の半導体装置の製造過程を示す（１）。 実施例の半導体装置の製造過程を示す（２）。 実施例の半導体装置の製造過程を示す（３）。 実施例の半導体装置の製造過程を示す（４）。 参考例１の半導体装置の要部断面図を模式的に示す。 参考例２の半導体装置の要部断面図を模式的に示す。

符号の説明

１２、１６：スイッチング素子領域
１４：素子分離領域
２２：サファイア基板
２４：バッファ層
２６：半導体層
３１：ソース電極
３２：ソース領域
３３：ゲート絶縁膜
３４：ゲート電極
３５：ドレイン電極
３６：ドレイン領域
４０：反転抑制構造
４２：層間絶縁膜
４４：反転抑制膜

Claims (4)

1. 複数のスイッチング素子が作り込まれている半導体装置であり、
   第１導電型の不純物を含むIII-V族化合物半導体の半導体層と、
   その半導体層の表面部の一部に形成されており、第２導電型の不純物を含むIII-V族化合物半導体のソース領域と、
   ソース領域に電気的に接続されているソース電極と、
   前記半導体層の表面部の一部に形成されており、前記半導体層によって前記ソース領域から隔てられており、第２導電型の不純物を含むIII-V族化合物半導体のドレイン領域と、
   ドレイン領域に電気的に接続されているドレイン電極と、
   ソース領域とドレイン領域の間に位置する前記半導体層の表面にゲート絶縁膜を介して対向しているゲート電極と、
   ソース領域及びドレイン領域を含むスイッチング素子領域の周囲に位置する前記半導体層の表面の導電型が反転するのを抑制する反転抑制構造と、を備えており、
   前記反転抑制構造は、ソース領域及びドレイン領域を含むスイッチング素子領域の周囲に位置する前記半導体層の表面に形成されている層間絶縁膜と、その層間絶縁膜の表面に形成されている反転抑制膜を備えており、
   前記反転抑制膜の仕事関数が、前記半導体層の表面の導電型が反転するのを抑制する大きさであり、
   層間絶縁膜の主材料が、酸化シリコン又は窒化シリコンである半導体装置。
2. 前記半導体層は、ｐ型の窒化ガリウム（GaN）を主材料としており、
   層間絶縁膜と反転抑制膜の主材料が、以下の（１）又は（２）の関係である請求項１の半導体装置。
   （１）層間絶縁膜が酸化シリコンの場合、反転抑制膜が硫化カドニウムである、
   （２）層間絶縁膜が窒化シリコンの場合、反転抑制膜がプラチナ又はセレンである。
3. 第１導電型の不純物を含むIII-V族化合物半導体の半導体層に複数のスイッチング素子が作り込まれている半導体装置であり、
   スイッチング素子が作り込まれているスイッチング素子領域は、前記半導体層に分散して形成されており、
   スイッチング素子領域内の前記半導体層の表面部の一部に、電極に接続されている第２導電型の不純物を含むIII-V族化合物半導体の半導体領域が形成されており、
   隣接するスイッチング素子領域とスイッチング素子領域の間に位置する前記半導体層の表面の導電型が反転するのを抑制する反転抑制構造が設けられており、
   前記反転抑制構造は、隣接するスイッチング素子領域とスイッチング素子領域の間に位置する前記半導体層の表面に形成されている層間絶縁膜と、その層間絶縁膜の表面に形成されている反転抑制膜を備えており、
   前記反転抑制膜の仕事関数が、前記半導体層の表面の導電型が反転するのを抑制する大きさであり、
   層間絶縁膜の主材料が、酸化シリコン又は窒化シリコンである半導体装置。
4. 前記半導体層は、ｐ型の窒化ガリウム（GaN）を主材料としており、
   層間絶縁膜と反転抑制膜の主材料が、以下の（１）又は（２）の関係である請求項３の半導体装置。
   （１）層間絶縁膜が酸化シリコンの場合、反転抑制膜が硫化カドニウムである、
   （２）層間絶縁膜が窒化シリコンの場合、反転抑制膜がプラチナ又はセレンである。
   

Images