JP4911355B2 - テストシステム - Google Patents

テストシステム Download PDF

Info

Publication number
JP4911355B2
JP4911355B2 JP2007138580A JP2007138580A JP4911355B2 JP 4911355 B2 JP4911355 B2 JP 4911355B2 JP 2007138580 A JP2007138580 A JP 2007138580A JP 2007138580 A JP2007138580 A JP 2007138580A JP 4911355 B2 JP4911355 B2 JP 4911355B2
Authority
JP
Japan
Prior art keywords
probe card
test system
prober
information circuit
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007138580A
Other languages
English (en)
Other versions
JP2008292332A (ja
Inventor
淳 高島
祐介 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007138580A priority Critical patent/JP4911355B2/ja
Publication of JP2008292332A publication Critical patent/JP2008292332A/ja
Application granted granted Critical
Publication of JP4911355B2 publication Critical patent/JP4911355B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、被試験対象、例えば、IC,LSI等を搭載するウェハを試験するテストシステムに関し、プローブカードの取り付けミスを防止するテストシステムに関するものである。
プローバは、下記特許文献1に示されるように、プローブカードを自動搬送して、プローブカードをICテスタのテストヘッドと電気的に接続させ、ICテスタが、ウェハのIC、LSI等の被試験対象(以下DUTと略す)の試験を行っている。
特開2003−218176号公報
従来、プローブカードの挿入の向きを一方向にしか挿入できなかったが、プローブカードは高額なため、設計ミス等により、プローブカードが使用できなくならないように、プローブカードを回転させて、設計ミス等をカバーして取り付けられるようになった。また、特許文献1のように、搬送時、プローブカードが回転し、プローブカードが取り付けられるプローバもあるので、プローブカードの回転を考慮しても、プローバのトレーに間違えて取り付けてしまう場合がある。このため、プローブカードの取り付けミスが発生してしまうという問題点があった。
また、4つのDUTが同時に測定できるプローブカードの場合、ICテスタ側が4つのDUTに対応して、4つの領域に分けて対応している。このため、プローブカードの取り付けミスをしても、プローブカードとICテスタとの接続は同じになるので試験ができてしまう。DUTが、デジタル回路のみでなく、アナログ回路を有している場合、プローブカードとICテスタの相性を調整するため、プローブカードにコンデンサや抵抗を設けている。このため、プローブカードの取り付けミスをすると、良品のDUTが不良と判定されてしまう可能性があるという問題点があった。
そこで、本発明の目的は、プローブカードの取り付けミスを防止するテストシステムを実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
被試験対象を試験するテストシステムにおいて、
前記被試験対象に電気的に接続すると共に、場所を特定するための場所情報回路が少なくとも1つ設けられるプローブカードと、
このプローブカードと電気的に接続し、前記場所情報回路と電気的に接続するICテスタと
を備え、前記ICテスタは、前記場所情報回路により、前記プローブカードの方向を検出することを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明であって、
場所情報回路が場所を示す抵抗値を有する抵抗であることを特徴とするものである。
請求項3記載の発明は請求項1または2記載の発明であって、
プローブカードを自動搬送するプローバを設けたことを特徴とするものである。
本発明によれば、ICテスタがプローブカードの場所情報回路と電気的に接続し、プローブカードの方向を確認できるので、プローブカードの取り付けミスを防止することができる。
以下本発明を、図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。
図1において、プローブカード1は、円形状のプリント基板で、図示しない複数のプローブが中心部に設けられ、周囲に約90度ごとに穴11〜14、抵抗R1〜R4が設けられる。抵抗R1〜R4は、それぞれが四方向の約90度ごとの場所を特定する異なる抵抗値を有する。プローバ2は、挿入口21、この挿入口21に挿入され、プローブカード1が取り付けられるトレー22が設けられ、図示しないウェハやプローブカード1を搬送する。トレー22は、プローブカード1のプローブが挿入される穴23、穴11〜14のいずれかが挿入されるピン24,25が設けられる。テストヘッド3は、図示しない本体に接続し、プローバ2に回転可能に取り付けられ、プローブカード1と電気的に接続し、ウェハのチップ(DUT)を試験すると共に、抵抗R1〜R4の測定結果により、本体がプローブカード1の方向を検出する。そして、テストヘッド3と本体とがICテスタを構成する。
このような装置の動作を以下に説明する。図2は図1に示す装置のプローバ動作を説明する上面構成図である。
プローブカード1の穴11,13を、例えば、トレー22のピン24,25に挿入し、プローブカード1をトレー22に設置する。トレー22は、挿入口21からプローバ2に取り込まれる。そして、プローバ2が、内部でプローブカード1をトレー22から取り外し、テストヘッド3へ電気的に接続させる。プローブカード1は、テストヘッド3の複数のピンと接触する。
そして、図2に示すように、プローバ2は、内部で、ウェハ4を前後、左右、上下、回転させ、所望の4つのチップ41をプローブカード1のプローブに接続させる。図2では、破線で示されるチップ41がプローブカード1のプローブに接続されている。
次に、プローブカード1の方向判断動作を、図3,4を用いて説明する。図3は図1に示す装置の動作を説明する概念図、図4は図1に示す動作を示すフローチャートである。
ウェハ4のチップ41を試験する場合、プローブカード1の全てのプローブがウェハ4のチップ41に接触しているとは限らない。特に、最初に試験する場合、1つのチップ41しか接触していない場合もある。図3では、プローブカード1がウェハのチップaのみ接続され、チップb〜dは接続されていない例を示す。テストヘッド3が、プローバ2からチップaのみの試験を指示され、抵抗R1に対して、電流を発生し、電圧を測定する(S1)。この測定結果を、テストヘッド3から図示しない本体が受け取り、プローブカード1の方向を判断し(S2)、本体は、方向が正しいか判断する(S3)。方向が正しい場合、処理を終了する。正しくない場合、本体は、正しい方向、例えば、「プローブカードの向きが間違っています。プローブカードを右に90度回転させ載せ替えて下さい。」と図示しない表示部に表示させ(S4)、処理を終了する。この場合、プローブカード1を、右に90度回転させて、穴12,14をピン24,25に挿入して、トレー22に設置し、プローブカード1の載せ替えを行う。
このように、テストヘッド3がプローブカード1の抵抗を測定し、この測定結果により、プローブカード1の方向を確認できるので、プローブカード1の取り付けミスを防止することができる。
また、四方向の場所の抵抗を設けたので、1つのチップの試験でも、プローブカード1の方向を確認できる。
なお、本発明はこれに限定されるものではなく、穴11〜14、抵抗R1〜R4のプローブカード1における位置はどこでもよい。すなわち、抵抗R1〜R4は、プローブカード1とテストヘッド3の接触点、つまり、抵抗を測定する接触点の場所を特定できればよいので、抵抗自体の位置はどこでもよい。
また、場所情報回路は抵抗R1〜R4としたが、プローブカード1の特定の場所を示す場所データを記憶するメモリでもよい。この場合、測定ではなく、メモリからデータの読み出しをテストヘッド3が行うことはいうまでもない。
また、抵抗R1〜R4の数は、4つでなくてもよく、プローブカード1により試験が行える数のチップ41を同時に最初から試験する場合は、抵抗が1つでもよい。すなわち、プローブカード1に少なくとも1つの抵抗を設ける構成であればよい。
また、四方向の約90度ごとの場所を特定する抵抗を設けた例を示したが、二方向、つまり、約180度の関係をなす場所を特定する異なる抵抗値を有する2つの抵抗をプローブカード1に設ける構成でもよい。
そして、プローブカード1のプローブの配列は、田の字の4マルチだけでなく、図5に示すように、(a)は横4マルチ、(b)は斜め4マルチ、(c)は横8マルチ等、どのような配列でもよい。
本発明の一実施例を示した構成図である。 図1に示す装置のプローバ動作を説明する上面構成図である。 図1に示す装置の動作を説明する概念図である。 図1に示す装置の示したフローチャートである。 図1に示すプローブカード1のプローブの配列例を示した図である。
符号の説明
1 プローブカード
R1〜R4 抵抗
2 プローバ
3 テストヘッド

Claims (3)

  1. 被試験対象を試験するテストシステムにおいて、
    前記被試験対象に電気的に接続すると共に、場所を特定するための場所情報回路が少なくとも1つ設けられるプローブカードと、
    このプローブカードと電気的に接続し、前記場所情報回路と電気的に接続するICテスタと
    を備え、前記ICテスタは、前記場所情報回路により、前記プローブカードの方向を検出することを特徴とするテストシステム。
  2. 場所情報回路が場所を示す抵抗値を有する抵抗であることを特徴とする請求項1記載のテストシステム。
  3. プローブカードを自動搬送するプローバを設けたことを特徴とする請求項1または2記載のテストシステム。
JP2007138580A 2007-05-25 2007-05-25 テストシステム Expired - Fee Related JP4911355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007138580A JP4911355B2 (ja) 2007-05-25 2007-05-25 テストシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007138580A JP4911355B2 (ja) 2007-05-25 2007-05-25 テストシステム

Publications (2)

Publication Number Publication Date
JP2008292332A JP2008292332A (ja) 2008-12-04
JP4911355B2 true JP4911355B2 (ja) 2012-04-04

Family

ID=40167206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007138580A Expired - Fee Related JP4911355B2 (ja) 2007-05-25 2007-05-25 テストシステム

Country Status (1)

Country Link
JP (1) JP4911355B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法
CN117706414B (zh) * 2024-02-06 2024-07-02 湖南尚智通信科技有限公司 一种通信电源模块测试装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148652A (ja) * 1986-12-12 1988-06-21 Canon Inc ウエハプロ−バ
JP2534882B2 (ja) * 1987-12-25 1996-09-18 東京エレクトロン株式会社 プロ―ブ装置
JPH0221269A (ja) * 1988-07-08 1990-01-24 Tokyo Electron Ltd プローブ装置
JPH10335397A (ja) * 1997-05-29 1998-12-18 New Japan Radio Co Ltd ウエハープローバー
JP3874667B2 (ja) * 2002-01-24 2007-01-31 東京エレクトロン株式会社 プローブ装置

Also Published As

Publication number Publication date
JP2008292332A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
US6677744B1 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
EP2064562B1 (en) Testable integrated circuit and ic test method
EP0714032B1 (en) Manufacturing defect analyzer
WO2001079863A2 (en) Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester
US7495464B2 (en) Inspection device of a semiconductor device
JP4911355B2 (ja) テストシステム
TWI539166B (zh) Check the wafer and test system
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
JP2020160057A (ja) 電子デバイスを自動テストするための装置及び方法
JP4857628B2 (ja) 磁気センサモジュールの検査方法
US20040148122A1 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
JP6482784B2 (ja) 欠陥のある電気ケーブルの特定
US11269020B2 (en) Method for testing solder balls between two substrates by using dummy solder balls
JP2015225040A (ja) 基板検査装置、及び検査治具
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
CN110398631B (zh) 电路板检测组件
JP6417716B2 (ja) 基板検査装置、及び検査治具
JP4121923B2 (ja) 電気回路のための異常検出方法及び異常検出装置
CN114487909A (zh) 用于测试接口单元的短路检测方法和系统
WO2000002057A1 (en) Apparatus for detecting electrical shorts and opens on circuit boards having a plurality of bus lines
JP3114655B2 (ja) 半導体集積回路のテストボード不良検出用集積回路
JP2800507B2 (ja) 診断装置および診断方法
JP2000258501A (ja) Ic試験装置用電源装置
JP2010080742A (ja) 半導体装置の試験方法及び半導体装置の試験装置
JP2006337188A (ja) 半導体検査装置及び半導体検査用回路基板の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees