JP4911198B2 - ストレージ制御装置、ストレージシステムおよびストレージ制御方法 - Google Patents
ストレージ制御装置、ストレージシステムおよびストレージ制御方法 Download PDFInfo
- Publication number
- JP4911198B2 JP4911198B2 JP2009133798A JP2009133798A JP4911198B2 JP 4911198 B2 JP4911198 B2 JP 4911198B2 JP 2009133798 A JP2009133798 A JP 2009133798A JP 2009133798 A JP2009133798 A JP 2009133798A JP 4911198 B2 JP4911198 B2 JP 4911198B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- data
- read
- temporary storage
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/224—Disk storage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
図1は、第1の実施の形態に係るストレージシステムの構成例を示す図である。
図1に示すストレージシステムには、一次ストレージ1と、この一次ストレージ1より大容量であるがアクセス速度の低い二次ストレージ2と、ストレージ制御装置10とが接続されている。さらに、本実施の形態のストレージシステムには、要求受け付け装置20およびインタフェース装置30も接続されている。
次に、ストレージ制御装置10が備える機能について説明する。ストレージ制御装置10は、通信可否判定部11、データ記録判定部12、読み出し制御部13、書き込み制御部14および復帰制御部15を備えている。なお、これらの各機能は、例えば、ストレージ制御装置10が備えるCPU(Central Processing Unit)が、所定のプログラムを実行することで実現される。
復帰制御部15は、要求受け付け装置20により書き込み要求が受け付けられたとき、通信可否判定部11によりストレージ制御装置10と一次ストレージ1との通信が不可能と判定された場合に動作する機能である。復帰制御部15は、ストレージ制御装置10と一次ストレージ1との通信が回復したときのデータ書き込み動作を制御する。
要求受け付け装置20により読み出し要求が受け付けられると、通信可否判定部11は、ストレージ制御装置10と一次ストレージ1との通信が可能であるか否かを判定する。ストレージ制御装置10と一次ストレージ1との通信が可能であった場合、データ記録判定部12は、読み出しを要求されたデータが一次ストレージ1にキャッシュされているかを判定する。
要求受け付け装置20により読み出し要求が受け付けられたとき、通信可否判定部11によりストレージ制御装置10と一次ストレージ1との通信が不可能と判定されると、データ記録判定部12は、読み出しを要求されたデータが一時記憶領域21に記憶されているか否かを判定する。ここで、一時記憶領域21とは、ストレージシステムが備える情報処理装置のうち、一次ストレージ1および二次ストレージ2を除く情報処理装置に対して個別に接続された記憶装置内に設定される記憶領域である。図1では、このような情報処理装置としてストレージ制御装置10、要求受け付け装置20およびインタフェース装置30が適用可能である。また、一時記憶領域21は、例えば、これらの情報処理装置の内部に搭載されたHDDなどの不揮発性記憶装置に設定される。
図2は、第2の実施の形態に係るストレージシステムの全体構成例を示す図である。
チャネルプロセッサ200a,200b、VL制御プロセッサ300a,300bおよびデバイスプロセッサ500a,500bのそれぞれは、例えば、光ファイバだけでなく、LAN(Local Area Network)によっても接続されていてもよい。図3の例では、各プロセッサは、LANスイッチ610a,610bを介してLANに接続されている。このように接続経路を冗長化することで、耐故障性が向上する。
VL制御プロセッサ300は、例えば、図4に示すようなコンピュータによって実現される。このコンピュータは、CPU301、RAM(Random Access Memory)302、HDD303、グラフィック処理部304,入力インタフェース(I/F)305、読み取り部306および通信インタフェース(I/F)307を備えており、これらの各部はバス308によって相互に接続されている。
ディスクアレイ装置400は、制御回路401、メモリ402、ディスクインタフェース403、ディスクアレイ404および通信インタフェース405を備えている。
VL制御プロセッサ300は、VL制御部321、障害制御部322および一時記憶処理部323を備えている。これらの機能は、例えば、VL制御プロセッサ300が備えるCPUが、所定のプログラムを実行することにより実現される。
VL管理テーブル331には、基本的に、テープライブラリ装置510内の記憶領域とディスクアレイ装置400内の記憶領域とを対応付けるための情報が格納されている。図7の例では、このような情報として、テープライブラリ装置510内の記憶領域を示す物理ボリュームと、ディスクアレイ装置400におけるデータの仮想的な記憶領域および記憶位置をそれぞれ示す論理ボリュームおよびアドレスとが格納されている。1つの物理ボリュームは、例えば、1つのテープカセットに対応している。また、図7の例では、1つの物理ボリュームに対して複数の論理ボリュームを割り当てることが可能になっている。
一時記憶管理テーブル332には、一時記憶領域231,333,531に格納されたデータを管理するための情報が格納される。図8の例では、一時記憶領域におけるデータのアドレスと、その一時記憶領域を識別するための記憶領域種別とが、一次ストレージとしてのディスクアレイ装置400上のアドレスと対応付けられている。ここで、記憶領域種別は、そのデータが格納された一時記憶領域がどの制御プロセッサに設けられたものかを識別するためのものである。本実施の形態では、記憶領域種別により、そのデータが一時記憶領域231,333,531のうちのどこに格納されているかが識別可能になる。
まず、図9を用いて、主に、ディスクアレイ装置400に障害が発生していない場合の処理について説明する。
[ステップS18]VL制御部321は、ステップS17での処理に従い、VL管理テーブル331を更新する。ここでは例えば、対応するデータステータスが“Hit”に設定される。これにより、ホスト装置100からデータの書き込みが要求された場合の一連の処理が終了する。
[ステップS31]VL制御プロセッサ300の障害制御部322は、デバイスプロセッサ500の一時記憶領域531に空き領域があるか否かを、デバイスプロセッサ500の一時記憶処理部522に問い合わせる。一時記憶領域531に空き領域がある場合には、ステップS32の処理が実行され、空き領域がない場合には、ステップS33の処理が実行される。
[ステップS32]ホスト装置100から書き込みを要求されたデータが、デバイスプロセッサ500の一時記憶領域531に書き込まれる。
[ステップS51]ステップS32,S35において一時記憶領域531にデータが格納された後、デバイスプロセッサ500の記憶装置に対して他の種類の処理によりデータが記録されると、デバイスプロセッサ500の記憶装置の残容量が低下する。障害制御部322は、デバイスプロセッサ500の記憶装置の残容量が一定値以下に低下したか否かを判定する。この判定は、例えば、デバイスプロセッサ500の一時記憶処理部522からの通知を基に行われる。記憶装置の残容量が一定値以下に低下した場合には、ステップS52の処理が実行され、低下していない場合には、ステップS53の処理が実行される。
[ステップS71]障害制御部322は、一時記憶管理テーブル332を基にデータが格納済みの一時記憶領域を探索し、読み出しを要求されたデータが一時記憶領域に格納されているか否かを判定する。ここでは、チャネルプロセッサ200の一時記憶領域231またはVL制御プロセッサ300の一時記憶領域333に、データが格納されているか否かが判定される。また、データが格納されていた場合、そのデータは、ステップS71の処理以前にホスト装置100から読み出しが要求されて、テープライブラリ装置510から読み出されたものである。なお、VL制御プロセッサ300では、一時記憶領域333に格納されたデータが、読み出しを要求されたデータか、あるいは書き込みを要求されたデータかを識別できるようにしておく必要がある。
[ステップS72]一時記憶領域に格納されていたデータが、ホスト装置100に転送される。
[ステップS73]障害制御部322は、読み出しを要求されたデータに対応するテープライブラリ装置510上のデータが最新のものであるか否かを、VL制御部321に問い合わせる。VL制御部321は、VL管理テーブル331を参照する。そして、読み出しを要求されたデータに対応するデータステータスが“Hit”または“Miss”であった場合は、テープライブラリ装置510上のデータが最新であると判定し、判定結果を一時記憶処理部323に通知する。一方、読み出しを要求されたデータに対応するデータステータスが“Dirty”であった場合は、テープライブラリ装置510上のデータが最新でないと判定して、判定結果を一時記憶処理部323に通知する。
[ステップS77]障害制御部322は、VL制御プロセッサ300内の一時記憶領域333に空き領域があるか否かを、一時記憶処理部323に問い合わせる。一時記憶領域333に空き領域がある場合には、ステップS79の処理が実行され、空き領域がない場合には、ステップS78の処理が実行される。
図14に示すストレージ制御装置700は、ホストインタフェース処理部221a、VL制御部321a、障害制御部322a、一時記憶処理部323およびテープインタフェース処理部521aを備えている。なお、ストレージ制御装置700は、例えば、図3に示した構成のコンピュータとして実現可能である。この場合、上記各機能は、CPUにより所定のプログラムを実行することで実現可能である。
ところで、上記のストレージシステムに設けられた各装置が有する機能や、ストレージ制御装置が有する機能の少なくとも一部は、コンピュータによって実現することができる。その場合には、上記機能の処理内容を記述したプログラムが提供される。そして、そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。
(付記1) 一次ストレージと二次ストレージとを備える階層型ストレージシステムの動作を制御するストレージ制御装置において、
前記二次ストレージに記録されたデータの読み出し要求を受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、前記階層型ストレージシステムが備える情報処理装置のうち前記一次ストレージおよび前記二次ストレージを除く情報処理装置に個別に接続された記憶装置内に設定された一時記憶領域に、読み出しを要求されたデータが記憶されているか否かを判定するデータ記録判定部と、
読み出しを要求されたデータが前記一時記憶領域に記憶されていた場合に、当該データを前記一時記憶領域から読み出して、前記読み出し要求に対する応答として出力するように制御する第1の読み出し制御部と、
読み出しを要求されたデータが前記一時記憶領域に記憶されていなかった場合に、当該データを前記二次ストレージから読み出して前記一時記憶領域に格納するとともに、当該データを前記読み出し要求に対する応答として出力するように制御する第2の読み出し制御部と、
を有することを特徴とするストレージ制御装置。
前記第1の読み出し制御部は、読み出しを要求されたデータを、前記要求受け付け装置の前記一時記憶領域または当該ストレージ制御装置の前記一時記憶領域から読み出して、前記読み出し要求に対する応答として前記要求受け付け装置が出力するように制御する、
ことを特徴とする付記3記載のストレージ制御装置。
前記一次ストレージとの通信が再開された場合に、前記一時記憶領域に格納された、書き込みを要求されたデータを、前記一次ストレージに移動させ、その後、当該データを前記二次ストレージにも記憶させる復帰制御部と、
をさらに有することを特徴とする付記1記載のストレージ制御装置。
前記移動制御部により移動されたデータにより前記二次ストレージ上のデータが更新され、なおかつ、その更新前のデータが前記一次ストレージに記憶されている場合に、前記一次ストレージとの通信が再開されたとき、前記一次ストレージに記憶されていた更新前のデータを削除する削除制御部と、
をさらに有することを特徴とする付記5記載のストレージ制御装置。
二次ストレージと、
前記一次ストレージと前記二次ストレージとを階層型ストレージシステムとして動作させるストレージ制御装置と、
前記一次ストレージを介した前記二次ストレージへのアクセス要求を受け付ける要求受け付け装置と、
を有し、
前記ストレージ制御装置は、
前記二次ストレージに記録されたデータの読み出し要求を前記要求受け付け装置が受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、前記要求受け付け装置に個別に接続された記憶装置内に設定された一時記憶領域に、読み出しを要求されたデータが記憶されているか否かを判定するデータ記録判定部と、
読み出しを要求されたデータが前記要求受け付け装置の一時記憶領域に記憶されていた場合に、当該データを当該一時記憶領域から読み出して、前記読み出し要求に対する応答として前記要求受け付け装置が出力するように制御する第1の読み出し制御部と、
読み出しを要求されたデータが前記要求受け付け装置の一時記憶領域に記憶されていなかった場合に、当該データを前記二次ストレージから読み出して前記要求受け付け装置の一時記憶領域に格納するとともに、当該データを前記読み出し要求に対する応答として前記要求受け付け装置が出力するように制御する第2の読み出し制御部と、
を有することを特徴とするストレージシステム。
前記ストレージ制御装置は、
前記二次ストレージに対するデータの書き込み要求を前記要求受け付け装置が受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、書き込みを要求されたデータを前記一時記憶領域に格納するように制御する書き込み制御部と、
前記一次ストレージとの通信が再開された場合に、前記一時記憶領域に格納された、書き込みを要求されたデータを、前記一次ストレージに移動させ、その後、当該データを前記二次ストレージにも記憶させる復帰制御部と、
をさらに有することを特徴とする付記9記載のストレージシステム。
データ記録判定手段が、前記二次ストレージに記録されたデータの読み出し要求を受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、前記階層型ストレージシステムが備える情報処理装置のうち前記一次ストレージおよび前記二次ストレージを除く情報処理装置に個別に接続された記憶装置内に設定された一時記憶領域に、読み出しを要求されたデータが記憶されているか否かを判定し、
第1の読み出し制御手段が、読み出しを要求されたデータが前記一時記憶領域に記憶されていた場合に、当該データを前記一時記憶領域から読み出して、前記読み出し要求に対する応答として出力するように制御し、
第2の読み出し制御手段が、読み出しを要求されたデータが前記一時記憶領域に記憶されていなかった場合に、当該データを前記二次ストレージから読み出して前記一時記憶領域に格納するとともに、当該データを前記読み出し要求に対する応答として出力するように制御する、
ことを特徴とするストレージ制御方法。
2 二次ストレージ
10 ストレージ制御装置
11 通信可否判定部
12 データ記録判定部
13 読み出し制御部
14 書き込み制御部
15 復帰制御部
20 要求受け付け装置
21,31 一時記憶領域
30 インタフェース装置
Claims (8)
- 一次ストレージと二次ストレージとを備える階層型ストレージシステムの動作を制御するストレージ制御装置において、
前記二次ストレージに記録されたデータの読み出し要求を受け付けたとき、前記一次ストレージとの通信が可能であり、かつ、読み出しを要求されたデータが前記一次ストレージに記憶されている場合に、当該データを前記一次ストレージから読み出して前記読み出し要求に対する応答として出力するように制御する第1の制御部と、
前記読み出し要求を受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、前記階層型ストレージシステムが備える情報処理装置のうち前記一次ストレージおよび前記二次ストレージを除く情報処理装置に個別に接続された記憶装置内に設定された一時記憶領域に、読み出しを要求されたデータが記憶されているか否かを判定し、読み出しを要求されたデータが前記一時記憶領域に記憶されていた場合に、当該データを前記一時記憶領域から読み出して、前記読み出し要求に対する応答として出力するように制御し、読み出しを要求されたデータが前記一時記憶領域に記憶されていなかった場合に、当該データを前記二次ストレージから読み出して前記一時記憶領域に格納するとともに、当該データを前記読み出し要求に対する応答として出力するように制御する第2の制御部と、
を有することを特徴とするストレージ制御装置。 - 前記ストレージ制御装置が、前記一次ストレージを介した前記二次ストレージへのアクセス要求を受け付ける要求受け付け装置を通じて前記読み出し要求を受け付ける場合、前記一時記憶領域は、前記要求受け付け装置に個別に接続された記憶装置内に設定されることを特徴とする請求項1記載のストレージ制御装置。
- 前記第2の制御部は、
前記二次ストレージに対するデータの書き込み要求を受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、書き込みを要求されたデータを前記一時記憶領域に格納するように制御し、
前記一次ストレージとの通信が再開された場合に、前記一時記憶領域に格納された、書き込みを要求されたデータを、前記一次ストレージに移動させ、その後、当該データを前記二次ストレージにも記憶させる、
ことを特徴とする請求項1記載のストレージ制御装置。 - 前記一時記憶領域は、前記二次ストレージにアクセスするためのインタフェース機能を提供するインタフェース装置に個別に接続された、前記二次ストレージ以外の記憶装置内に設定されることを特徴とする請求項3記載のストレージ制御装置。
- 前記第2の制御部は、
前記一次ストレージとの通信が再開される前に、前記一時記憶領域に格納された、書き込みが要求されたデータを、前記二次ストレージに移動させ、
移動させたデータにより前記二次ストレージ上のデータが更新され、なおかつ、その更新前のデータが前記一次ストレージに記憶されている場合に、前記一次ストレージとの通信が再開されたとき、前記一次ストレージに記憶されていた更新前のデータを削除する、
ことを特徴とする請求項3記載のストレージ制御装置。 - 一次ストレージと、
二次ストレージと、
前記一次ストレージと前記二次ストレージとを階層型ストレージシステムとして動作させるストレージ制御装置と、
前記一次ストレージを介した前記二次ストレージへのアクセス要求を受け付ける要求受け付け装置と、
を有し、
前記ストレージ制御装置は、
前記二次ストレージに記録されたデータの読み出し要求を前記要求受け付け装置が受け付けたとき、前記一次ストレージとの通信が可能であり、かつ、読み出しを要求されたデータが前記一次ストレージに記憶されている場合に、当該データを前記一次ストレージから読み出して前記読み出し要求に対する応答として出力するように制御する第1の制御部と、
前記読み出し要求を前記要求受け付け装置が受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、前記要求受け付け装置に個別に接続された記憶装置内に設定された一時記憶領域に、読み出しを要求されたデータが記憶されているか否かを判定し、読み出しを要求されたデータが前記要求受け付け装置の一時記憶領域に記憶されていた場合に、当該データを当該一時記憶領域から読み出して、前記読み出し要求に対する応答として前記要求受け付け装置が出力するように制御し、読み出しを要求されたデータが前記要求受け付け装置の一時記憶領域に記憶されていなかった場合に、当該データを前記二次ストレージから読み出して前記要求受け付け装置の一時記憶領域に格納するとともに、当該データを前記読み出し要求に対する応答として前記要求受け付け装置が出力するように制御する第2の制御部と、
を有することを特徴とするストレージシステム。 - 一次ストレージと二次ストレージとを備える階層型ストレージシステムの動作を制御するためのストレージ制御方法において、
第1の制御部が、前記二次ストレージに記録されたデータの読み出し要求を受け付けたとき、前記一次ストレージとの通信が可能であり、かつ、読み出しを要求されたデータが前記一次ストレージに記憶されている場合に、当該データを前記一次ストレージから読み出して前記読み出し要求に対する応答として出力するように制御し、
第2の制御部が、
前記読み出し要求を受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、前記階層型ストレージシステムが備える情報処理装置のうち前記一次ストレージおよび前記二次ストレージを除く情報処理装置に個別に接続された記憶装置内に設定された一時記憶領域に、読み出しを要求されたデータが記憶されているか否かを判定し、読み出しを要求されたデータが前記一時記憶領域に記憶されていた場合に、当該データを前記一時記憶領域から読み出して、前記読み出し要求に対する応答として出力するように制御し、読み出しを要求されたデータが前記一時記憶領域に記憶されていなかった場合に、当該データを前記二次ストレージから読み出して前記一時記憶領域に格納するとともに、当該データを前記読み出し要求に対する応答として出力するように制御する、
ことを特徴とするストレージ制御方法。 - 一次ストレージと二次ストレージとを備える階層型ストレージシステムの動作を制御するためのストレージ制御装置において、
ホスト装置から、前記二次ストレージに記録されたデータのアクセス要求を受け付ける第1のインタフェース制御部と、
前記一次ストレージを前記二次ストレージに対するキャッシュとして機能させるストレージ制御部と、
前記二次ストレージに対するデータ送受信を制御する第2のインタフェース制御部と、
を有し、
前記ストレージ制御部は、
前記第1のインタフェース制御部が前記ホスト装置から前記二次ストレージに記録されたデータの読み出し要求を受け付けたとき、前記一次ストレージとの通信が可能であり、かつ、読み出しを要求されたデータが前記一次ストレージに記憶されている場合に、当該データを前記一次ストレージから読み出して前記読み出し要求に対する応答として出力するように制御する第1の制御部と、
前記第1のインタフェース制御部が前記読み出し要求を受け付けたとき、前記一次ストレージとの通信が不可能であった場合に、前記第1のインタフェース制御部、前記第2のインタフェース制御部および前記ストレージ制御部のいずれかに設けられた一時記憶領域に、読み出しを要求されたデータが記憶されているか否かを判定し、読み出しを要求されたデータが前記一時記憶領域に記憶されていた場合に、当該データを前記一時記憶領域から読み出して、前記読み出し要求に対する応答として出力するように制御し、読み出しを要求されたデータが前記一時記憶領域に記憶されていなかった場合に、当該データを前記二次ストレージから読み出して前記一時記憶領域に格納するとともに、当該データを前記読み出し要求に対応する応答として出力するように制御する第2の制御部と、
を有することを特徴とするストレージ制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133798A JP4911198B2 (ja) | 2009-06-03 | 2009-06-03 | ストレージ制御装置、ストレージシステムおよびストレージ制御方法 |
US12/790,035 US8321628B2 (en) | 2009-06-03 | 2010-05-28 | Storage system, storage control device, and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133798A JP4911198B2 (ja) | 2009-06-03 | 2009-06-03 | ストレージ制御装置、ストレージシステムおよびストレージ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010282324A JP2010282324A (ja) | 2010-12-16 |
JP4911198B2 true JP4911198B2 (ja) | 2012-04-04 |
Family
ID=43301567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009133798A Expired - Fee Related JP4911198B2 (ja) | 2009-06-03 | 2009-06-03 | ストレージ制御装置、ストレージシステムおよびストレージ制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8321628B2 (ja) |
JP (1) | JP4911198B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124100A1 (ja) * | 2011-03-17 | 2012-09-20 | 富士通株式会社 | 情報処理装置、ストレージシステムおよび書き込み制御方法 |
JP5577471B2 (ja) * | 2011-09-14 | 2014-08-20 | 株式会社日立製作所 | サーバ計算機、サーバ計算機システム、及びサーバ計算機制御方法 |
US10223431B2 (en) * | 2013-01-31 | 2019-03-05 | Facebook, Inc. | Data stream splitting for low-latency data access |
KR102079620B1 (ko) * | 2013-11-12 | 2020-02-21 | 에스케이하이닉스 주식회사 | 전자 장치 |
JP6326898B2 (ja) * | 2014-03-26 | 2018-05-23 | 日本電気株式会社 | ストレージ装置、ストレージシステムおよびデータ配置方法 |
JP6497122B2 (ja) * | 2015-02-24 | 2019-04-10 | 富士通株式会社 | ストレージ制御装置、およびストレージ制御プログラム |
US10157112B2 (en) * | 2015-09-03 | 2018-12-18 | Toshiba Memory Corporation | Storage device |
JP6927100B2 (ja) * | 2018-03-13 | 2021-08-25 | 日本電気株式会社 | ストレージシステム、ストレージ装置、データ移行方法、及びプログラム |
US11604771B2 (en) * | 2019-09-30 | 2023-03-14 | Dell Products L.P. | Method and system for data placement in a linked node system |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06175922A (ja) * | 1992-12-08 | 1994-06-24 | Oki Electric Ind Co Ltd | キャッシュ管理装置 |
JPH096678A (ja) * | 1995-06-19 | 1997-01-10 | Toshiba Corp | 階層記憶装置 |
JP3070453B2 (ja) | 1995-09-20 | 2000-07-31 | 日本電気株式会社 | 計算機システムのメモリ障害回復方法および回復システム |
JP3618552B2 (ja) * | 1998-06-30 | 2005-02-09 | 富士通株式会社 | 記憶装置 |
JP2003316525A (ja) * | 2002-04-26 | 2003-11-07 | Seiko Epson Corp | ディスクアレイ制御装置 |
JP4159506B2 (ja) * | 2004-04-28 | 2008-10-01 | Necソフトウェア東北株式会社 | 階層記憶装置、その復旧方法、及び復旧プログラム |
JP2006059110A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | ライブラリ制御方法、ライブラリ制御装置、及びライブラリ制御プログラム |
JP2006079273A (ja) * | 2004-09-08 | 2006-03-23 | Sony Corp | ファイル管理装置、ネットワークシステム、ファイル管理方法及びプログラム |
JP2006113882A (ja) * | 2004-10-15 | 2006-04-27 | Fujitsu Ltd | データ管理装置 |
JP2006134049A (ja) * | 2004-11-05 | 2006-05-25 | Hitachi Ltd | ホスト装置が接続される制御装置の接続部とその制御装置が備える記憶デバイスとの間の論理パスを生成する装置及び方法 |
JP4457019B2 (ja) * | 2005-01-05 | 2010-04-28 | 富士通株式会社 | 情報処理システム及び一次ストレージ装置 |
WO2006085357A1 (ja) * | 2005-02-08 | 2006-08-17 | Fujitsu Limited | ディスクアレイ装置の記憶制御装置および冗長性復旧方法 |
JP4648751B2 (ja) * | 2005-05-02 | 2011-03-09 | 株式会社日立製作所 | 記憶制御システム及び記憶制御方法 |
JP4756545B2 (ja) * | 2006-05-15 | 2011-08-24 | 株式会社日立製作所 | 複数のテープ装置を備えるストレージシステム |
JP4863765B2 (ja) * | 2006-05-15 | 2012-01-25 | 株式会社日立製作所 | バックアップ及び/又はリストアを行う記憶制御方法及びシステム |
-
2009
- 2009-06-03 JP JP2009133798A patent/JP4911198B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-28 US US12/790,035 patent/US8321628B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100312958A1 (en) | 2010-12-09 |
JP2010282324A (ja) | 2010-12-16 |
US8321628B2 (en) | 2012-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4911198B2 (ja) | ストレージ制御装置、ストレージシステムおよびストレージ制御方法 | |
JP4738941B2 (ja) | ストレージシステム及びストレージシステムの管理方法 | |
US6912669B2 (en) | Method and apparatus for maintaining cache coherency in a storage system | |
JP4958739B2 (ja) | 障害の発生した記憶装置に記憶されているデータを修復するストレージシステム | |
US7421550B2 (en) | Storage system and storage system management method | |
JP6056453B2 (ja) | プログラム、データ管理方法および情報処理装置 | |
US6381674B2 (en) | Method and apparatus for providing centralized intelligent cache between multiple data controlling elements | |
JP4901316B2 (ja) | ストレージシステム及び記憶制御装置 | |
JP5390067B2 (ja) | データのブロックを伝送するための優先順位方式 | |
US7461201B2 (en) | Storage control method and system for performing backup and/or restoration | |
US20130132767A1 (en) | Information system and i/o processing method | |
JP5310480B2 (ja) | ストレージ制御装置および方法 | |
US8255649B2 (en) | Remote copy control method and system in storage cluster environment | |
US7080207B2 (en) | Data storage apparatus, system and method including a cache descriptor having a field defining data in a cache block | |
JP2007265403A (ja) | 階層型ストレージシステム間でのリモートミラー方式 | |
CN113360082B (zh) | 存储系统及其控制方法 | |
JP2007310618A (ja) | 階層型ストレージ装置及びその記録媒体管理方法 | |
JP4454299B2 (ja) | ディスクアレイ装置及びディスクアレイ装置の保守方法 | |
JP2009026091A (ja) | 接続管理プログラム、接続管理方法および情報処理装置 | |
JP2003015826A (ja) | ディスクアレイ制御装置における共有メモリコピー機能 | |
JP6005446B2 (ja) | ストレージシステム、仮想化制御装置、情報処理装置、および、ストレージシステムの制御方法 | |
JP5198659B2 (ja) | 記憶制御装置及び記憶制御装置の制御方法 | |
JP2006146661A (ja) | レプリケーションシステム、方法、レプリカストレージ、およびプログラム | |
JP2012022645A (ja) | データ記憶システムおよび非同期レプリケーション方法 | |
JP2007128551A (ja) | ストレージエリアネットワークシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |