JP4909664B2 - パチンコ機 - Google Patents

Description

本発明は、不正対策が施されたパチンコ機に関するものである。

従来より、パチンコ機は制御部（主制御基板）により各種制御が行われている。この主制御基板はＣＰＵ（マイクロプロセッサ）等を備えており、このマイクロプロセッサが大当り遊技状態を発生させるか否かの決定に用いられる大当り判定用乱数のカウンタを更新している。このカウンタは上限値に達すると、周期性を排除するために初期値として固定値に戻されず、ランダムな値に戻される（「初期値更新型」という。）パチンコ機が提案されている（例えば、特許文献１）。

ところで、パチンコ機が停電又は瞬停（突発的に電力の供給が一時停止する現象）したりすると、主制御基板等に供給されている電圧が下がる。この電圧は停電監視回路によって監視されている。停電監視回路は、供給されている電圧が所定電圧以下になると、停電予告として停電予告信号をマイクロプロセッサに出力する。マイクロプロセッサは、停電予告信号が入力されると、電源断時処理を行う。この電源断時処理では、例えばマイクロプロセッサの内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計を算出し、その値（サム値）を内蔵ＲＡＭに記憶する。一方、停電予告信号が入力されない状態でリセットがかかると、マイクロプロセッサは、電源断時処理を行わないためリセット直前における内蔵ＲＡＭに記憶されている情報からサム値の算出を行わない。

マイクロプロセッサは、電源投入時の他にリセット時にも内蔵ＲＡＭに記憶されている情報からサム値を算出する。リセット時において算出したサム値は、正常に電源断時処理が行なわれたときには、電源断時処理において算出したサム値と一致するが、正常に電源断時処理が行われなかったとき、あるいは電源断時処理が行われなかったときには、リセット直前における内蔵ＲＡＭに記憶されている情報からサム値を算出しても一致しない。

リセット時において算出したサム値が一致したとき、つまり電源断時処理が行われたときには、内蔵ＲＡＭに記憶されている情報に基づいてマイクロプロセッサが復帰し、一方、リセット時において算出したサム値が一致しなかったとき、つまり電源断時処理が行われなかったときには、内蔵ＲＡＭに記憶されている情報をクリアして内蔵ＲＯＭから初期情報を読み出し、この初期情報に基づいてマイクロプロセッサが復帰する。

このように、電源断時処理が行われなかったときには内蔵ＲＡＭに記憶されている情報がクリアされるため、上述した特許文献１に記載される初期値更新型のカウンタは初期値０からカウントアップされることとなる。

主制御基板は、電源基板から種々の電圧が供給されており、これらの電圧からマイクロプロセッサの作動電圧を作成するレギュレータを備えている。このレギュレータは、高周波が照射されると、出力電圧が低下する特性を有している。このため、高周波が照射されて出力電圧がマイクロプロセッサの作動電圧より低くなると、マイクロプロセッサが作動しなくなる（気絶した状態となる）。
特開平１１−７０２５２号公報（図４）

ところで、初期値更新型によるカウンタの更新方法と、高周波によるレギュレータの特性と、を悪用した不正行為が実際に行われている。この不正行為としては、まずパチンコ機が停電又は瞬定していない状態で、主制御基板のレギュレータに高周波を照射してその出力電圧を低下させ、マイクロプロセッサを気絶させる。そしてその照射を止めてレギュレータの出力電圧を上昇させ、マイクロプロセッサの作動電圧に戻し、マイクロプロセッサを作動開始させる。このように、停電又は瞬定していない状態では停電監視回路からマイクロプロセッサに停電予告信号を出力しないため、この状態でマイクロプロセッサにリセットがかかると、上述したように、マイクロプロセッサは電源断時処理を行わないためリセット直前における内蔵ＲＡＭに記憶されている情報からサム値を算出せず、リセット時において算出するサム値と一致しなくなる。そうすると、マイクロプロセッサは、内蔵ＲＡＭに記憶されている情報をクリアして内蔵ＲＯＭから初期情報を読み出し、この初期情報に基づいて復帰することとなる。このため、初期値更新型のカウンタは、初期値０からカウントアップされることとなる。

このように、主制御基板のレギュレータに所定間隔ごとに高周波を照射すると、マイクロプロセッサを所定間隔ごとにリセットすることができる。そうすると、所定間隔ごとにカウンタが初期値０からカウントアップされるため、カウンタの大当り判定値となるタイミングも所定間隔ごとに生じることとなる。つまり、所定間隔ごとに始動入賞を狙うことによって頻繁に大当り遊技状態を発生させることができるようになる。

本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、高周波による不正行為を防止することができるパチンコ機を提供することにある。

上述の目的を達成するための有効な解決手段を以下に示す。なお、必要に応じてその作用等の説明を行う。また、理解の容易のため、発明の実施の形態において対応する構成等についても適宜示すが、何ら限定されるものではない。

（解決手段１）
遊技の進行を制御するマイクロプロセッサを備えた主制御基板と、該主制御基板に種々の電圧を供給する電源基板と、を備えたパチンコ機であって、前記主制御基板には、前記電源基板から供給される前記種々の電圧から前記マイクロプロセッサの作動電圧を作成するレギュレータと、該レギュレータが作成した前記マイクロプロセッサの作動電圧の低下を監視し、予め定めた作動電圧用しきい値より小さくなると、停電予告として作動電圧停電予告割り込み信号を前記マイクロプロセッサに出力する作動電圧停電監視回路と、前記電源基板から供給される前記種々の電圧の低下を監視し、予め定めた供給電圧用しきい値より小さくなると、停電予告として供給電圧停電予告信号を前記マイクロプロセッサに出力する供給電圧停電監視回路と、を備え、前記マイクロプロセッサは、前記供給電圧停電予告信号が入力された際に、当該マイクロプロセッサの内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計を算出する停電予告時サム値算出制御手段と、該停電予告時サム値算出制御手段が算出した値を前記内蔵ＲＡＭに記憶する停電予告時サム値記憶制御手段と、該停電予告時サム値記憶制御手段による記憶のあと、当該マイクロプロセッサにリセットをかける停電予告時リセット制御手段と、前記作動電圧停電予告割り込み信号が入力された際に、その旨を示す割り込み発生フラグをオンに設定する割り込み発生フラグ設定制御手段と、該割り込み発生フラグ設定制御手段が設定した前記割り込み発生フラグを前記内蔵ＲＡＭに記憶する割り込み発生フラグ記憶制御手段と、該割り込み発生フラグ記憶制御手段による記憶のあと、当該マイクロプロセッサにリセットをかける割り込み発生時リセット制御手段と、前記停電予告時リセット制御手段によるリセット後に前記内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計を算出するリセット後サム値算出制御手段と、該リセット後サム値算出制御手段が算出した値と、前記停電予告時サム値記憶制御手段が記憶した値と、が一致しているか否かを判定するサム値判定制御手段と、前記停電予告時リセット制御手段によるリセット後又は前記割り込み発生時リセット制御手段によるリセット後に前記割り込み発生フラグがオンに設定されているか否かを判定する割り込み発生フラグ判定制御手段と、前記内蔵ＲＡＭに記憶されている情報を消去する情報消去制御手段と、当該マイクロプロセッサの内蔵ＲＯＭから初期情報を読み出す初期情報読出制御手段と、該初期情報読出制御手段が読み出した前記初期情報を前記内蔵ＲＡＭに記憶する初期情報記憶制御手段と、前記サム値判定制御手段により、前記リセット後サム値算出制御手段が算出した値と、前記停電予告時サム値記憶制御手段が記憶した値と、が一致していると判定されたときには、前記内蔵ＲＡＭに記憶されている情報に基づいて復帰する第１の復帰制御手段と、前記サム値判定制御手段により、前記リセット後サム値算出制御手段が算出した値と、前記停電予告時サム値記憶制御手段が記憶した値と、が一致していないと判定されたときには、前記情報消去制御手段により前記内蔵ＲＡＭに記憶されている情報を消去したあと、前記初期情報読出制御手段により前記内蔵ＲＯＭから読み出された前記初期情報を前記初期情報記憶制御手段により前記内蔵ＲＡＭに記憶し、その記憶された当該初期情報に基づいて復帰する第２の復帰制御手段と、前記割り込み発生フラグ判定制御手段により、前記割り込み発生フラグがオンに設定されていると判定されたときには、前記第１の復帰制御手段による復帰及び前記第２の復帰制御手段による復帰を阻止する復帰阻止制御手段と、を備えることを特徴とするパチンコ機。

このパチンコ機は、主制御基板、電源基板を備えている。主制御基板はマイクロプロセッサを備えており、このマイクロプロセッサが遊技の進行を制御している。電源基板は主制御基板に種々の電圧を供給している。

主制御基板には、レギュレータ、作動電圧停電監視回路、供給電圧停電監視回路を備えている。レギュレータは電源基板から供給される種々の電圧からマイクロプロセッサの作動電圧を作成し、作動電圧停電監視回路はレギュレータが作成したマイクロプロセッサの作動電圧の低下を監視して予め定めた作動電圧用しきい値より小さくなると停電予告として外部割り込み信号である作動電圧停電予告割り込み信号をマイクロプロセッサに出力し、供給電圧停電監視回路は電源基板から供給される種々の電圧の低下を監視して予め定めた供給電圧用しきい値より小さくなると停電予告として外部割り込み信号でない供給電圧停電予告信号をマイクロプロセッサに出力する。このように、マイクロプロセッサには、外部割り込み信号である作動電圧停電予告割り込み信号と、外部割り込み信号でない供給電圧停電予告信号と、がそれぞれ入力される。

マイクロプロセッサは、停電予告時サム値算出手段、停電予告時サム値記憶制御手段、停電予告時リセット制御手段と、割り込み発生フラグ設定制御手段と、割り込み発生フラグ記憶制御手段と、割り込み発生時リセット制御手段と、リセット後サム値算出制御手段、サム値判定制御手段、割り込み発生フラグ判定制御手段と、情報消去制御手段、初期情報読出制御手段、初期情報記憶制御手段、第１の復帰制御手段、第２の復帰制御手段、復帰阻止制御手段を備えている。停電予告時サム値算出手段は、供給電圧停電監視回路からの外部割り込み信号でない供給電圧停電予告信号が入力された際に、マイクロプロセッサの内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計（サム値）を算出する。停電予告時サム値記憶制御手段は、停電予告時サム値算出制御手段が算出したサム値を内蔵ＲＡＭに記憶する。停電予告時リセット制御手段は、停電予告時サム値記憶制御手段によるサム値の記憶のあとマイクロプロセッサにリセットをかける。

割り込み発生フラグ設定制御手段は、作動電圧停電監視回路からの外部割り込み信号である作動電圧停電予告割り込み信号が入力された際に、割り込みがかかった旨を示す割り込み発生フラグをオンに設定する。割り込み発生フラグ記憶制御手段は、割り込み発生フラグ設定制御手段が設定した割り込み発生フラグを内蔵ＲＡＭに記憶する。割り込み発生時リセット制御手段は、割り込み発生フラグ記憶制御手段による割り込み発生フラグの記憶のあとマイクロプロセッサにリセットをかける。

リセット後サム値算出制御手段は、停電予告時リセット制御手段によるリセット後に内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計（サム値）を算出する。サム値判定制御手段は、リセット後サム値算出制御手段が算出したサム値と、停電予告時サム値記憶制御手段が記憶したサム値と、が一致しているか否かを判定する。割り込み発生フラグ判定制御手段は、停電予告時リセット制御手段によるリセット後又は割り込み発生時リセット制御手段によるリセット後に割り込み発生フラグがオンに設定されているか否かを判定する。

第１の復帰制御手段は、サム値判定制御手段により、リセット後サム値算出制御手段が算出したサム値と、停電予告時サム値記憶制御手段が記憶したサム値と、が一致していると判定されたときには、内蔵ＲＡＭに記憶されている情報に基づいて復帰する。

第２の復帰制御手段は、サム値判定制御手段により、リセット後サム値算出制御手段が算出したサム値と、停電予告時サム値記憶制御手段が記憶したサム値と、が一致していないと判定されたときには、情報消去制御手段により内蔵ＲＡＭに記憶されている情報を消去したあと、初期情報読出制御手段によりマイクロプロセッサの内蔵ＲＯＭから初期情報を読み出し、この初期情報を、初期情報記憶制御手段により内蔵ＲＡＭに記憶し、その記憶された初期情報に基づいて復帰する。

復帰阻止制御手段は、割り込み発生フラグ判定制御手段により、割り込み発生フラグがオンに設定されていると判定されたときには、第１の復帰制御手段による復帰及び第２の復帰制御手段による復帰を阻止する。

レギュレータは、高周波が照射されると、出力電圧が低下する特性を有している。高周波が照射されてレギュレータの出力電圧が作動電圧用しきい値より小さくなると、作動電圧停電監視回路から外部割り込み信号である作動電圧停電予告信号がマイクロプロセッサに入力される。この作動電圧停電予告信号が入力されると、マイクロプロセッサは、割り込み発生時リセット制御手段によりリセットがかかり、復帰阻止制御手段によって第１の復帰制御手段による復帰及び第２の復帰制御手段による復帰が阻止される。このように、レギュレータに高周波が照射されると、遊技を開始することができない状態となる。したがって、高周波による不正行為を防止することができる。

本実施形態では、図９の主制御ＭＰＵ６５ａがマイクロプロセッサに相当し、図９の主制御基板６５が主制御基板に相当し、図４の電源基板７３が電源基板に相当し、図１のパチンコ機１がパチンコ機に相当し、図５の主制御シリーズレギュレータ６５ｃがレギュレータに相当し、しきい値（例えば、４．２５Ｖ）が予め作動電圧用しきい値に相当し、図１０の高周波停電予告信号が作動電圧停電予告割り込み信号に相当し、図１０の高周波停電監視回路６５ｋが作動電圧停電監視回路に相当し、図１７のリファレンス電圧Ｖｒｅｆ（本実施形態では、２．４９５Ｖが設定されている。）が予め定めた供給電圧用しきい値に相当し、図１０の停電予告信号が供給電圧停電予告信号に相当し、図１０の停電監視回路６５ｉが供給電圧停電監視回路に相当し、主内蔵ＲＡＭがマイクロプロセッサの内蔵ＲＡＭに相当し、図２０の主制御側電源投入時処理（主制御側電源断時処理）におけるステップＳ６０のチェックサム算出記憶が停電予告時サム値算出制御手段及び停電予告時サム値記憶制御手段に相当し、図２０の主制御側電源投入時処理（主制御側電源断時処理）におけるステップＳ６６のウォッチドックタイマのクリアに続く無限ループが停電予告時リセット制御手段に相当し、高周波照射フラグＲＦ−ＦＬＧが割り込み発生フラグに相当し、図２１の主制御側ＩＮＴ処理におけるステップＳ６８の高周波照射フラグＲＦ−ＦＬＧへのセットが割り込み発生フラグ設定制御手段及び割り込み発生フラグ記憶制御手段に相当し、図２１の主制御側ＩＮＴ処理におけるステップＳ６８の高周波照射フラグＲＦ−ＦＬＧへのセットに続く無限ループが割り込み発生時リセット制御手段に相当し、図２０の主制御側電源投入時処理におけるステップＳ３２のチェックサムの算出がリセット後サム値算出制御手段に相当し、図２０の主制御側電源投入時処理におけるステップＳ３４のチェックサムの値の判定がサム値判定制御手段に相当し、図２０の主制御側電源投入時処理におけるステップＳ３１の高周波照射フラグＲＦ−ＦＬＧの判定が割り込み発生フラグ判定制御手段に相当し、図２０の主制御側電源投入時処理におけるステップＳ４２のＲＡＭの全領域クリアが情報消去制御手段に相当し、主内蔵ＲＯＭがマイクロプロセッサの内蔵ＲＯＭに相当し、図２０の主制御側電源投入時処理におけるステップＳ４４のＲＡＭ作業領域の初期設定が初期情報読出制御手段及び初期情報記憶制御手段に相当し、例えば図２０の主制御側電源投入時処理におけるステップＳ４０の電源投入時コマンド作成処理が第１の復帰制御手段に相当し、例えば図２０の主制御側電源投入時処理におけるステップＳ４６のＲＡＭクリア報知及びテストコマンド作成処理が第２の復帰制御手段に相当し、図２０の主制御側電源投入時処理におけるステップＳ３３の外部端子板への出力に続く無限ループが復帰阻止制御手段に相当する。

（解決手段２）
解決手段１に記載のパチンコ機であって、ベース部材と、該ベース部材に組み合わされるカバー部材と、の間に前記主制御基板が収容される基板ボックスを備え、前記基板ボックスは、封印ねじを用いて前記ベース部材と前記カバー部材とを相互に締結することで封印され、前記基板ボックスを開封する開封部に切除部が設けられ、該開封部を切断する際に、該切除部が切除されることを特徴とするパチンコ機。例えば主制御基板から作動電圧停電監視回路を取り除いて高周波による不正行為を試みようとすると、基板ボックスを開封して主制御基板を改変する必要がある。ところが、基板ボックスを開封すると、切除部が切除された状態となるため痕跡が残る。これにより、例えばホールの店員等は、切除部を目視することによって基板ボックスの開封有無を容易に確認にすることができ、また主制御基板の改変有無の確認に役立つ。

本実施形態では、図５のベース部材１０１がベース部材に相当し、図５のカバー部材１００がカバー部材に相当し、図６の切除ブロックＢ１〜Ｂ３が開封部に相当し、図６の切除部１０９が切除部に相当する。

本発明の請求項１においては、高周波による不正行為を防止することができる。本発明の請求項２においては、切除部を目視することによって基板ボックスの開封有無を容易に確認にすることができ、また主制御基板の改変有無の確認に役立つ。

次に、本発明の好適な実施形態について図面に基づいて説明する。まず、パチンコ機の構成について説明し、続いてパチンコ機の背面構成について説明する。図１はパチンコ機の正面図であり、図２は本体枠及び前面枠を開放した状態のパチンコ機を示す斜視図であり、図３は本体枠及び遊技盤を分離した状態を示す斜視図であり、図４はパチンコ機の背面図である。
［１．パチンコ機の構成］

パチンコ機１は、図１及び図２に示すように、外枠２、本体枠３、遊技盤４、前面枠５等を備えて構成されている。外枠２は、上下左右の枠材により縦長四角形の枠状に形成され、外枠２の前側下部には、本体枠３の下面を受ける下受板６を有している。外枠２の前面一側には、ヒンジ機構７により本体枠３が前方に開閉可能に装着されている。また、本体枠３は、前枠体８、遊技盤装着枠９及び機構装着枠１０を合成樹脂材により一体成形することで構成されている。本体枠３の前側に形成された前枠体８は、外枠２前側の下受板６を除く外郭形状に対応する大きさの矩形枠状に形成されている。

前枠体８の後部に一体的に形成された遊技盤装着枠９には、遊技盤４が前方から着脱交換可能に装着されるようになっている。遊技盤４の盤面（前面）には、外レールと内レールとを備えた案内レール１１が設けられ、この案内レール１１の内側には、遊技領域１２が区画形成されている。

この遊技領域１２には、各種入賞口を備えた各種ユニット等が設けられており、遊技領域１２の中央（中央上側寄り）にセンター役物装置が設けられている。このセンター役物装置は、その詳細な説明については後述するが、演出効果を高めるさまざまな工夫が施されており、液晶表示器、演出ランプ、階調ランプ及び可動体等を備えて構成されている。演出ランプは点灯し、階調ランプはその明るさが滑らかに変化して階調点灯する。可動体は液晶表示器で繰り広げられる演出（画像）に合わせて可動する。

遊技盤装着枠９よりも下方に位置する前枠体８の前側下部の一側寄りには、スピーカ装着板１３を介して低音用スピーカ１４が装着されている。また、前枠体８前面の下部領域内の上側部分には、遊技盤４の発射通路に向けて遊技球を導く発射レール１５が傾斜状に装着されている。一方、前枠体８前面の下部領域内の下側部分には、下前面部材１６が装着されている。下前面部材１６前面のほぼ中央には、下皿１７が設けられ、片側寄りには操作ハンドル１８が設けられている。なお、下皿１７には下皿用球排出ボタン１７ａが設けられており、この下皿用球排出ボタン１７ａを操作すると、下皿１７に貯留された遊技球を図示しない受け箱（ドル箱）に排出することができるようになっている。

本体枠３（前枠体８）のヒンジ機構７が設けられる側とは反対側となる開放側の後面には、外枠２に対して本体枠３を施錠する機能と、本体枠３に対して前面枠５を施錠する機能と、を兼ね備えた施錠装置１９が装着されている。施錠装置１９は、外枠２に設けられた閉止具２０に係脱可能に係合して本体枠３を閉鎖状態に施錠する上下複数の本体枠施錠フック２１と、前面枠５の開放側の後面に設けられた閉止具２２に係脱可能に係合して前面枠５を閉鎖状態に施錠する上下複数の扉施錠フック２３と、を備えている。そして、シリンダー錠２４の鍵穴に鍵が挿入されて一方向に回動操作されることにより本体枠施錠フック２１と外枠２の閉止具２０との係合が解除されて本体枠３が解錠され、これとは逆方向に鍵が回動操作されることにより扉施錠フック２３と前面枠５の閉止具２２との係合が解除されて前面枠５が解錠されるようになっている。なお、シリンダー錠２４の前端部は、パチンコ機１の前方から鍵を挿入して解錠操作が行えるように前枠体８及び下前面部材１６を貫通して下前面部材１６の前面に露出して配置されている。

本体枠３前面の一側には、ヒンジ機構２５により前面枠５が前方に開閉可能に装着されている。前面枠５は、扉本体フレーム２６、サイド装飾装置２７、上皿２８及び音響電飾装置２９を備えて構成されている。扉本体フレーム２６は、プレス加工された金属製フレーム部材により構成され、前枠体８の上端から下前面部材１６の上縁に亘る部分を覆う大きさに形成されている。扉本体フレーム２６のほぼ中央には、遊技盤４の遊技領域１２を前方から透視可能なほぼ円形状の開口窓３０が形成されている。また、扉本体フレーム２６の後側には、開口窓３０よりも大きい矩形枠状をなす窓枠３１が設けられ、この窓枠３１には、透明板３２が装着されている。

扉本体フレーム２６の前側には、開口窓３０の周囲において、左右両側部にサイド装飾装置２７、下部に上皿２８及び上部に音響電飾装置２９がそれぞれ装着されている。サイド装飾装置２７は、ランプ基板が内部に配置され且つ合成樹脂材により形成されたサイド装飾体３３を主体として構成されている。サイド装飾体３３には、横方向に長いスリット状の開口孔が上下方向に複数配列されており、この開口孔には、ランプ基板に配置された光源に対応するレンズ３４が組み込まれている。音響電飾装置２９は、透明カバー体３５、中高音用スピーカ３６、スピーカカバー３７、賞球ランプ３８及び図示しないリフレクタ体等を備え、これらの構成部材が相互に組み付けられてユニット化されている。賞球ランプ３８は、例えば遊技者が下皿１７に遊技球を満タンにした状態で遊技を続け、所定の条件が成立すると、ホールの店員等に賞球ストック（未払出分）が生じている旨を伝えるため点灯する。なお、パチンコ機１と隣接してプリペイドカードユニット１ａが配置されている。このプリペイドカードユニット１ａはパチンコ機１と電気的に接続されており、パチンコ機１に貸球に関する信号等を出力する。

本体枠３の機構装着枠１０には、図３に示すように、その上側に球タンク３９、その左側に払出装置４０が装着されている。球タンク３９は図示しないパチンコ島設備から供給される遊技球を貯留している。貯留された遊技球は、後述するタンクレールに沿って転動し、払出装置４０で取り込まれている。払出装置４０は払出モータ４１を備えている。

払出装置４０の下方には、球誘導構成部４２が機構装着枠１０に設けられている。この球誘導構成部４２には、その内部に、上皿用球誘導通路４３及び球抜き用球誘導通路４４が形成されている。また球誘導構成部４２には、球抜き用球排出構成部材４６が装着されている。この球抜き用連絡排出構成部材４６には、その内部に、球抜き用連絡球排出通路４７が形成されており、遊技盤装着枠９の下側に設けられている球抜き用球排出通路４８と接続されている。

払出装置４０で取り込んだ遊技球は、払出モータ４１の回転によって上皿用球誘導通路４３又は球抜き用球誘導通路４４のいずれかに切り出される。上皿用球誘導通路４３に切り出された遊技球は、上皿用球貯留部４５に落下して図１に示した上皿２８に誘導される。一方、球抜き用球誘導通路４４に切り出された遊技球は、球抜き用連絡球排出通路４７、そして球抜き用球排出通路４８に沿って落下し、抜き球としてパチンコ島設備に排出される。

球誘導構成部４２の下方には、球誘導カバー４９が機構装着枠１０に装着されている。この球誘導カバー４９には、その内部に、下皿用球誘導通路５０が形成されており、上皿２８及び上皿用球貯留部４５が遊技球で満タンになると、上皿用球誘導通路４３に切り出された遊技球は、上皿用球貯留部４５から溢れて下皿用球誘導通路５０に落下し、この下皿用球誘導通路５０に沿って転動し、下皿用球貯留部５１に落下して図１に示した下皿１７に誘導される。

本体枠３の遊技盤装着枠９の下側には、セーフ球用球排出通路５２及びアウト球用球排出通路５３が設けられている。セーフ球用球排出通路５２は、遊技盤４の遊技領域１２に設けられた各種入賞口に入球した遊技球をセーフ球としてパチンコ島設備に排出する。一方、アウト球用球排出通路５３は、それらの各種入賞口に入球しなかった遊技球をアウト球としてパチンコ島設備に排出する。

次に、パチンコ機１の背面構成について説明する。パチンコ機１の背面には、図４に示すように、上述した、球タンク３９及び払出装置４０が機構装着枠１０に装着されている。球タンク３９の下方には、球タンク３９から払出装置４０に向けて遊技球が転動するよう傾斜した状態（図４中、右下がりの勾配を持たせた状態）でタンクレール５５が機構装着枠１０に設けられている。

タンクレール５５の下方には、遊技盤装着枠９に装着された遊技盤４が配置されている。この遊技盤４の中央上寄りにはセンター役物装置が配置されており、このセンター役物装置の最後部には液晶モジュール５６が取り付けられている。この液晶モジュール５６は、液晶表示器５７、液晶制御基板５８が収容された液晶制御基板ボックス５９等を備えて構成されている。液晶制御基板５８は、液晶表示器５７にさまざまな画像を表示する制御を行う。

遊技盤４の裏面左側には、ランプ駆動基板６０が収容されたランプ駆動基板ボックス６１が配置されている。ランプ駆動基板６０は、センター役物装置に備えた演出ランプへの点灯信号及び階調ランプへの階調信号を出力する制御を行う一方、ステッピングモータ及びソレノイド等の可動体の電気的駆動源への駆動信号を出力する制御も行う。

遊技盤４の裏面下側には、ボックス装着台６２が配置されている。このボックス装着台６２は、サブ統合基板６３が収容されたサブ統合基板ボックス６４と、主制御基板６５が収容された主制御基板ボックス６６と、が装着されている。具体的には、サブ統合基板ボックス６４に重ね合わされた状態で主制御基板ボックス６６が装着されている。ボックス装着台６２は、サブ統合基板ボックス６４及び主制御基板ボックス６６が装着された状態でもサブ統合基板ボックス６４及び主制御基板ボックス６６が遊技盤４の外郭より外側にはみ出さないように配置されている。なお、サブ統合基板６３は音声、演出ランプ、階調ランプ及び可動体の駆動源等の各種制御を行い、主制御基板６５は遊技の進行の各種制御を行う。

このように、タンクレール５５の下方には、液晶モジュール５６（後述するセンター役物装置）及び主制御基板ボックス６６等が突出している。このため、球タンク３９から落下した遊技球による損傷又は電気的な短絡が生じないよう後カバー６７が設けられている。この後カバー６７は、液晶モジュール５６（センター役物装置）及び主制御基板ボックス６６の上側を覆いかぶさる大きさの矩形状に形成されており、図示しないカバーヒンジ機構により開閉及び着脱可能に機構装着枠１０に装着されている。なお、後カバー６７は半透明の合成樹脂材により形成されており、後カバー６７が閉状態であっても、例えば作業者が液晶モジュール５６及びランプ駆動基板ボックス６１等を目視できるようになっている。

主制御基板ボックス６６は、その上側のみ後カバー６７に覆われており、その上側以外は露出されている。主制御基板６５は、その下側に検査用コネクタ６８及びＲＡＭクリアスイッチ６９等が配置されており、検査用コネクタ６８及びＲＡＭクリアスイッチ６９が主制御基板ボックス６６から露出されている。このため、後カバー６７が閉状態であっても、検査用コネクタ６８に図示しない基板検査装置のコネクタを差し込むことができ、主制御基板６５の検査を行うことができる。また、ＲＡＭクリアスイッチ６９を操作して、主制御基板６５から遊技に関する各種情報を消去（クリア）することができる。

遊技盤装着枠９の下方、前枠体８の後下側領域（以下、単に「下側領域」と記載する。）には、その左側に発射装置７０が配置されている。この発射装置７０は、発射モータ７１及び発射ハンマー７２等を備えて構成されている。発射モータ７１は、発射ハンマー７２を作動させて遊技球を図１に示した遊技領域１２に向けて発射する。発射装置７０の上方には、電源基板７３が収容された電源基板ボックス７４と、発射制御基板７５が収容された発射制御基板ボックス７６と、が配置されている。具体的には、電源基板ボックス７４に重ね合わされた状態で発射制御基板ボックス７６が装着されている。電源基板７３の上方には、電源基板中継端子板装着部７７が遊技盤装着枠９に設けられており、この電源中継端子板装着部７７には電源中継端子板７８が装着されてカバー７９によって覆われている。なお、電源基板７３は電源中継端子板７８を介して主制御基板６５等の各種制御基板に電力を供給し、発射制御基板７５は発射装置７０の各種制御を行う。

下側領域の中央には、払出制御基板８０が収容された払出制御基板ボックス８１が配置されている。払出制御基板８０は、払出装置４０の払い出しに関する各種制御を行い、その下側にエラーＬＥＤ表示器８２及びエラー解除スイッチ８３、その上側に球抜きスイッチ８４等が配置されている。エラーＬＥＤ表示器８２は、球切れ、球がみ、賞球ストック（未払出分あり）、接続異常等の動作エラー状態を表示する。エラー解除スイッチ８３を操作すると、図１に示した低音用スピーカ１４及び中高音用スピーカ３６から動作エラー状態に応じたエラー解除法を伝える音声案内が流れる。球抜きスイッチ８４は、球タンク３９及びタンクレール５５に貯留されている遊技球を排出開始するスイッチである。

下側領域の右側には、上述した球誘導カバー４９が配置されており、インターフェース基板８５が収容されたインターフェース基板ボックス８６が装着されている。インターフェース基板８５は、パチンコ機１に隣接して設置されている、プリペイドカードユニット１ａと払出制御基板８０とを電気的に接続し、貸球に関する信号等を送受信する。

払出装置４０の上方には、段差状を有して、上段に分電基板ボックス装着部８７、下段に外部端子板ボックス装着部８８が機構装着枠１０に設けられている。分電基板ボックス装着部８７には分電基板８９が収容された分電基板ボックス９０が装着され、外部端子板装着部８８には外部端子板９１が収容された外部端子板ボックス９２が装着される。分電基板８９は、電源基板コネクタ９３、電源スイッチ９４等を備えて構成されており、電源基板コネクタ９３及び電源スイッチ９４が分電基板ボックス９０から露出されている。電源基板コネクタ９３は図示しない電源コードと電気的に接続することでき、電源コードのプラグは図示しないパチンコ島設備の電源コンセントに差し込まれており、パチンコ島設備からの電力がパチンコ機１に供給されている。電源スイッチ９４を操作すると、パチンコ島設備からの電力が分電基板８９から上述した電源基板７３に供給され、パチンコ機１の電源投入を行うことができる。外部端子板９１は、複数の外部出力端子９５等を備えて構成されており、外部出力端子９５が分電基板ボックス９０から露出されている。外部出力端子９５は、例えば、主制御基板６５の遊技に関する各種情報（遊技情報）、払出制御基板８０の払い出しに関する各種情報（払出情報）等をホールに設置された図示しないホールコンピュータに出力している。このホールコンピュータは、これらの遊技情報及び払出情報により遊技者の遊技を監視している。
［２．主制御基板ボックスの構成］

次に、図４に示した主制御基板ボックス６６の構成について説明する。まず、主制御基板ボックス６６の構成部材について説明し、続いて主制御基板ボックス６６の開封方法について説明する。図５は主制御基板ボックスの分解斜視図であり、図６は主制御基板ボックスの開封方法を示す概略図である。
［２−１．主制御基板ボックスの構成部材］

主制御基板ボックス６６は、図５に示すように、カバー部材１００、ベース部材１０１を備えて構成されており、ボックス形状を有している。カバー部材１００及びベース部材１０１は透明な合成樹脂材により形成されており、その内部には上述した主制御基板６５が収容されている。

主制御基板６５は、図４に示した、検査用コネクタ６８、ＲＡＭクリアスイッチ６９の他に、主制御ＭＰＵ６５ａ、主制御Ｉ／Ｏポート６５ｂ、主制御シリーズレギュレータ６５ｃを備えて構成されている。主制御ＭＰＵ６５ａはマイクロプロセッサであり、入出力デバイスである主制御Ｉ／Ｏポート６５ｂを介して、サブ統合基板６３、払出制御基板８０等と信号をやり取りする。主制御シリーズレギュレータ６５ｃは主制御基板６５の基準電圧である制御電圧（主制御ＭＰＵ６５ａの作動電圧）を作成する。なお、主制御基板６５には、停電予告信号を出力する停電監視回路、主制御シリーズレギュレータ６５ｃに高周波が照射されると高周波停電予告信号を出力する高周波停電監視回路等も備えており、これらの詳細な説明は後述する。

また主制御基板６５は、払出制御接続基板コネクタ６５ｅ、サブ統合接続基板コネクタ６５ｆ、電源接続コネクタ６５ｇ、各種の基板コネクタ６５ｈ等が設けられている。払出制御接続基板コネクタ６５ｅは図４に示した払出制御基板８０と主制御基板６５とを電気的に接続する基板コネクタであり、サブ統合接続基板コネクタ６５ｆは図４に示したサブ統合基板６３と主制御基板６５とを電気的に接続する基板コネクタであり、電源供給基板コネクタ６５ｇは図４に示した電源中継端子板７８と主制御基板６５とを電気的に接続する基板コネクタである。電源中継端子７８から供給される電源については後述する。

カバー部材１００の上辺左右側にはカバー部材側封印部１０２、カバー部材１００の下辺にはＬ字係合片１０３が設けられており、一方、ベース部材１０１の上辺左右側にはベース部材側封印部１０４、ベース部材１０１の下辺には係合孔１０５が設けられている。カバー部材１００の上辺左右側に設けられたカバー部材側封印部１０２には所定個数（本実施形態では、４つ。）のカバー部材側挿入孔１０６が所定間隔を隔ててそれぞれ設けられており、ベース部材１０１の上辺左右側に設けられたベース部材側封印部１０４にはそれらカバー部材側挿入孔１０６に対応するようにベース部材側挿入孔１０７がそれぞれ設けられている。

主制御基板６５はベース部材１０１の下側内壁二隅で図示しないねじでねじ止めされている。カバー部材１００のＬ字係合片１０３をベース部材１０１の係合孔１０５に挿入したままの状態で、その係合孔１０５を回転中心として、カバー部材１００のカバー部材側封印部１０２をベース部材１０１のベース部材側封印部１０４に近づけることで回転させ、カバー部材１００をベース部材１０１に嵌め合わす。そして、カバー部材側封印部１０２のカバー部材側挿入孔１０６に挿入されている封印ねじを、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。これにより、カバー部材側封印部１０２とベース部材側封印部１０４とが相互に締結してカバー部材１００とベース部材１０１とが密着し、主制御基板ボックス６６が封印される。封印後、ねじ込んだ封印ねじのカバー部材側挿入孔１０６には図示しない蓋部材が挿入される。

具体的に説明すると、カバー部材側封印部１０２のカバー部材側挿入孔１０６に図示しないかしめ部材が挿入されて回り止めされた状態で固定されている。このかしめ部材に封印ねじがねじ込まれると、ベース部材側封印部１０４のベース部材側挿入孔１０７に突出している、かしめ部材の部位がその外径を大きくする方向に塑性変形して拡開し、ベース部材側挿入孔１０７の内壁と干渉する。これにより、カバー部材１００とベース部材１０１とを相互に締結することができる。

なお、図示しないねじを、ベース部材１０１の裏面上側二隅からカバー部材１００に向かってねじ込むことにより、主制御基板６５は主制御基板ボックス６６の内部で固定された状態で収容される。

また、カバー部材１００には、検査用コネクタ６８、ＲＡＭクリアスイッチ６９、払出制御接続基板コネクタ６５ｅ、サブ統合接続基板コネクタ６５ｆ、電源接続コネクタ６５ｇ、各種の基板コネクタ６５ｈが露出するように挿通孔１０８がそれぞれ設けられている。
［２−２．主制御基板ボックスの開封方法］

次に主制御基板ボックス６６の開封方法について説明する。主制御基板ボックス６６は、図５に示したように、カバー部材側封印部１０２のカバー部材側挿入孔１０６からベース部材側封印部１０４のベース部材側挿入孔１０７に向かって封印ねじがねじ込まれている。この封印ねじが挿入されたカバー部材側挿入孔１０６を切除することによって、カバー部材１００をベース部材１０１から取り外すことができる。つまり、主制御基板ボックス６６を開封することができる。

カバー部材側封印部１０２は、図６に示すように、三角形状を有する切除部１０９が隆起状に設けられている。この切除部１０９は、封印ねじ１１０が挿入されている、カバー部材側挿入孔１０６を切除する切断経路Ｃ１〜Ｃ３上にそれぞれ配置されている。例えば、図中番号１に封印ねじ１１０がねじ込まれている場合には（図中番号１のカバー部材側挿入孔１０６には蓋部材１１１が挿入されている。）、切断経路Ｃ１に沿って、ニッパー、ナイフ等の切断工具を用いて切断すると（このとき、図中番号１の切除部１０９が破壊される。）、封印ねじ１１０がねじ込まれたままの状態で、切除ブロックＢ１をカバー部材側封印部１０２から切除することができる。これにより、切除ブロックＢ１のみがベース部材１０１に残された状態になり、カバー部材１００をベース部材１０１から取り外すことができる。つまり、主制御基板ボックス６６を開封することができる。

開封後、主制御基板ボックス６６を封印する場合には、図中番号２のカバー部材側挿入孔１０６に、挿入されている封印ねじ１１０を、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。この封印された状態で、主制御基板ボックス６６を開封する場合には、切断経路Ｃ２に沿って、切断工具で切断し（このとき、図中番号２の切除部１０９が破壊される。）、切除ブロックＢ２をカバー部材側封印部１０２から切除する。開封後さらに、主制御基板ボックス６６を封印する場合には、図中番号３のカバー部材側挿入孔１０６に、挿入されている封印ねじ１１０を、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。この封印された状態で、主制御基板ボックス６６を開封する場合には、切断経路Ｃ３に沿って、切断工具で切断し（このとき、図中番号３の切除部１０９が破壊される。）、切除ブロックＢ３をカバー部材側封印部１０２から切除する。開封後さらにまた、主制御基板ボックス６６を封印する場合には、図中番号４のカバー部材側挿入孔１０６に、挿入されている封印ねじ１１０を、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。図中番号４のカバー部材側挿入孔１０６に挿入されている封印ねじ１１０は、主制御基板ボックス６６を最終的に封印する。このため、上述した切断経路Ｃ１〜Ｃ３のような切断経路が設けられていない。

このように、図５に示した、主制御ＭＰＵ６５ａ、主制御Ｉ／Ｏポート６５ｂ、主制御シリーズレギュレータ６５ｃ等は、封印された主制御基板ボックス６６に収容されているため、図６に示した、切除ブロックＢ１〜Ｂ３を切除して主制御基板ボックスを開封しない限り、主制御基板６５を直接触れることができない構造となっている。また、切除ブロックＢ１〜Ｂ３を切除するためには、図６に示した切除部１０９を破壊しなければならないため、例えばホールの店員等は、切除部１０９を目視することで容易に主制御基板ボックス６６が開封されたか否かを確認することできる。したがって、例えば主制御基板６５が不正に改変されても、切除部１０９を目視することによって、改変の有無を確認することができる。
［３．遊技盤の構成］

次に、上述した遊技盤４の構成について説明する。まず、遊技盤４の遊技領域１２内に設けられた各種構成部材について説明し、続けて遊技盤４の各種構成部材について説明する。図７は遊技盤の正面図であり、図８は遊技盤の構成を示す斜視図である。なお、遊技領域１２内に打ち込まれた遊技球が落下するとき、遊技球を弾いて遊技球の進行方向を複雑にする複数の障害釘は、図面の見やすさの関係上、図示を省略した。
［３−１．遊技領域内の各種構成部材］

遊技盤４の遊技領域１２には、図７に示すように、センター役物装置１２０、入賞口ユニット１２１及び装飾ユニット１２２が設けられている。センター役物装置１２０は遊技領域１２の中央上寄りに配置され、その下方には入賞口ユニット１２１が配置されている。装飾ユニット１２２はセンター役物装置１２０の左下方（入賞口ユニット１２１の左方）に配置されている。
［３−１−１．センター役物装置］

センター役物装置１２０は、その上側に点灯する演出ランプ１２３、右側に明るさが滑らかに変化して階調点灯する階調ランプ１２４が設けられている。そして下側に遊技球が左右に揺動するステージ１２５と、入賞口ユニット１２１に遊技球を誘導する、球誘導孔１２６及び球誘導路１２７とが設けられており、左側にステージ１２５に遊技球を誘導するワープ孔１２８と、遊技球が通過することができるゲート１２９とが設けられている。このゲート１２９に進入した遊技球はゲートスイッチ１３０により検出されて再び遊技領域１２内に戻るようになっている。ゲート１２９の下方には、ワープ孔１２８が配置されている。このワープ孔１２８に進入した遊技球はステージ１２５に誘導されて揺動したり又は球誘導孔１２６に進入して球誘導路１２７を通過したりして、再び遊技領域１２内に戻るようになっている。

センター役物装置１２０に進入した遊技球がセンター役物装置１２０からパチンコ機１の内部に進入しないようセンター役物装置１２０には隔壁板１３１が設けられている。上述した球誘導孔１２６は隔壁板１３１に設けられており、球誘導路１２７と連結されている。これにより、球誘導孔１２６に進入した遊技球は球誘導路１２７を通過して遊技領域１２内に再び戻るようになっている。また、隔壁板１３１は、上述した液晶表示器５７の表示領域１３２に遊技球が衝突するのを防いでいる。

なお、センター役物装置１２０の上側及び下側には可動体がそれぞれ配置されており、視認できない位置（原位置）で待機している。これらの可動体は、隔壁板１３１と表示領域１３２との間で可動するようになっており、所定の条件が成立したとき、原位置から表示領域１３２の前面側にそれぞれ出現して再び原位置に戻るようになっている。
［３−１−２．入賞口ユニット］

入賞口ユニット１２１は、上始動入賞口１３３、下始動入賞口１３４、大入賞口装置１３５を備えて構成されている。入賞口ユニット１２１の上側には上始動入賞口１３３が配置されており、この上始動入賞口１３３の下方には下始動入賞口１３４が配置されている。上始動入賞口１３３に入球した遊技球は上始動口スイッチ１３６により検出され、下始動入賞口１３４に入球した遊技球は下始動口スイッチ１３７により検出される。下始動入賞口１３４には開閉翼１３８が設けられており、開閉翼ソレノイド１３９に駆動信号が出力されると、開閉翼１３８が開くようになっている。一方、駆動信号が出力されないと、開閉翼１３８が閉じるようになっている。開閉翼１３８が開くと、下始動入賞口１３４に遊技球が入球しやすい開状態となる。一方、開閉翼１３８が閉じると、下始動入賞口１３４に遊技球が入球することができない閉状態となる。

ここで、その詳細な説明については後述するが、所定の条件が成立したとき、開閉翼ソレノイド１３９に駆動信号が出力されると、開閉翼１３８が開いて下始動入賞口１３４が閉状態から開状態となる。このとき、遊技球が下始動入賞口１３４に入球しやすくなる。一方、開閉翼ソレノイド１３９に駆動信号が出力されなくなると、開閉翼１３８が閉じて下始動入賞口１３４が開状態から閉状態となる。このとき、下始動入賞口１３４の左方又は右方から進入してくる遊技球は開閉翼１３８によりブロックされる。なお、下始動入賞口１３４の上方には上始動入賞口１３３が配置されている。このため、上方から進入してくる遊技球は上始動入賞口１３３によりブロックされている。下始動入賞口１３４が閉状態から開状態となると、その左方又は右方から進入してくる遊技球に加えて、上始動入賞口１３３に入球しなかった遊技球、つまり下始動入賞口１３４の上方から進入してくる遊技球は、下始動入賞口１３４に入球する機会を得ることができる。

下始動入賞口１３４の下方には大入賞口装置１３５が配置されている。この大入賞口装置１３５は、大入賞口１４０、開閉板１４１、開閉板ソレノイド１４２、カウントスイッチ１４３を備えて構成されている。大入賞口１４０は横長四角形状を有しており、開閉板ソレノイド１４２に駆動信号が出力されると、開閉板１４１が開くようになっている。一方、駆動信号が出力されないと、開閉板１４１が閉じるようになっている。開閉板１４１が開くと、大入賞口１４０に遊技球が入球しやすい開放状態となる。一方、開閉板１４１が閉じると、大入賞口１４０に遊技球が入球することができない閉鎖状態となる。

ここで、その詳細な説明については後述するが、所定の条件が成立したとき、開閉板ソレノイド１４２に駆動信号が出力されると、開閉板１４１が開いて大入賞口１４０が閉鎖状態から開放状態となる。このとき、遊技球が大入賞口１４０に入球しやすくなり、この入球した遊技球はカウントスイッチ１４３により検出される。一方、開閉板ソレノイド１４２に駆動信号が出力されなくなると、開閉板１４１が閉じて大入賞口１４０が開放状態から閉鎖状態となる。このとき、遊技球が大入賞口１４０に入球できなくなる。

なお、入賞口ユニット１２１には、大入賞口装置１３５の左側に左普通入賞口１４４、右側に右普通入賞口１４５が設けられている。左普通入賞口１４４に入球した遊技球は左入賞口スイッチ１４６により検出され、一方、右普通入賞口１４５に入球した遊技球は右入賞口スイッチ１４７により検出される。
［３−１−３．装飾ユニット］

装飾ユニット１２２は、上特別図柄表示器１４８、下特別図柄表示器１４９、上特別図柄記憶ランプ１５０、下特別図柄記憶ランプ１５１、普通図柄表示器１５２、普通図柄記憶ランプ１５３、遊技状態表示ランプ１５４、小当り表示ランプ１５５、ラウンド表示ランプ１５６、演出ランプ１５７を備えて構成されている。

装飾ユニット１２２の上側には上特別図柄表示器１４８が配置されている。この上特別図柄表示器１４８の下方に下特別図柄表示器１４９が配置されている。上特別図柄表示器１４８は、上始動入賞口１３３に遊技球が入球すると、所定の特別図柄を変動表示する。一方、下特別図柄表示器１４９は、下始動入賞口１３４に遊技球が入球すると、上特別図柄表示器１４８と同様に、所定の特別図柄を変動表示する。なお、上始動入賞口１３３及び下始動入賞口１３４に入球した遊技球は、特別図柄の変動表示で使用されないときには、入球した遊技球の球数を保留数として上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１にそれぞれ表示する。

上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１の下方には普通図柄表示器１５２が配置されており、この普通図柄表示器１５２の右方に普通図柄記憶ランプ１５３が配置されている。普通図柄表示器１５２は、ゲート１２９を遊技球が通過すると、所定の普通図柄を変動表示する。なお、ゲート１２９を通過した遊技球は、普通図柄の変動表示で使用されないときには、通過した遊技球の球数を保留数として普通図柄記憶ランプ１５３に表示する。

普通図柄表示器１５２の下方には遊技状態表示ランプ１５４が配置されており、この遊技状態表示ランプ１５４に左方には小当り表示ランプ１５５が配置され、この小当り表示ランプ１５５の左方にはラウンド表示ランプ１５６が配置されている。遊技状態表示ランプ１５４は遊技状態として確率変動が生じているときには赤色で点灯し、確率変動が生じていないときにはランプが消灯する。小当り表示ランプ１５５は遊技状態として小当りが生じたときに点灯する。ラウンド表示ランプ１５６は大入賞口１４０が閉鎖状態から開放状態となる回数（「ラウンド」という。）に応じた色で点灯する。例えば、２ラウンドのときには赤色で点灯し、１５ラウンドのときには緑色で点灯する。

なお、装飾ユニット１２２の下側には、装飾ユニット側普通入賞口１５８，１５９が設けられており、これらの装飾ユニット側普通入賞口１５８，１５９に遊技球が入球すると、上述した左入賞口スイッチ１４６で検出される。装飾ユニット側普通入賞口１５８，１５９の下側には、点灯する演出ランプ１５７が設けられている。遊技領域１２内に発射された遊技球が入賞口ユニット１２１及び装飾ユニット１２２に設けた各種入賞口のいずれにも入球しなかったときにはアウト口１６０で回収される。
［３−２．遊技盤の各種構成部材］

次に、遊技盤４の各種構成部材について説明する。遊技盤４は、図８に示すように、前構成部材１６５、遊技盤本体１６６を備えて構成されている。前構成部材１６５は、ほぼ円形の開口１６７を有しており、この開口１６７内に遊技球を案内する上述した案内レール１１が遊技盤本体１６６の前面側に装着されている。これにより、案内レール１１の内側に遊技領域１２が区画形成されている。また、前構成部材１６５の下側には上述したアウト口１６０が設けられている。遊技盤本体１６６は、適宜形状の貫通孔１６８を複数有しており、これらの貫通孔１６８を覆うように、センター役物装置１２０、入賞口ユニット１２１及び装飾ユニット１２２が装着されている。

遊技盤本体１６６の裏面下側には、セーフ球用球回収部材１６９が装着されている。このセーフ球用球回収部材１６９は、入賞口ユニット１２１及び装飾ユニット１２２の各種入賞口に入球した遊技球をセーフ球として回収する。セーフ球用球回収部材１６９を覆うように上述したボックス装着台６２が装着されている。このボックス装着台６２には、セーフ球用球誘導溝１７０が設けられており、このセーフ球用球誘導溝１７０に、セーフ球用球回収部材１６９で回収されたセーフ球が落下するようになっている。落下したセーフ球は、セーフ球用球誘導溝１７０に沿って転動し、図３に示したセーフ球用球排出通路５０に誘導されて図示しないパチンコ島設備に排出されるようになっている。なお、ボックス装着台６２には、上述したように、サブ統合基板６３が収容されたサブ統合基板ボックス６４が装着され、このサブ統合基板ボックス６４の後部に重ね合わされた状態で、主制御基板６５が収容された主制御基板ボックス６６が装着されている。

また遊技盤本体１６６の裏面下側には、アウト球用球誘導溝１７１が設けられている。このアウト球用球誘導溝１７１は、アウト口１６０に対応する位置に設けられており、アウト口１６０で回収された遊技球が貫通孔１６８を介してアウト球用球誘導溝１７１に流入するようになっている。流入した遊技球は、アウト球としてアウト球用球誘導溝１７１に沿って落下し、図３に示したアウト球用球排出通路５３に誘導されてパチンコ島設備に排出されるようになっている。

センター役物装置１２０は、前装飾体１７２、後装飾体１７３、上述した液晶モジュール５６を備えて構成されている。前装飾体１７２は貫通孔１６８を覆うように遊技盤本体１６６の前面側に装着され、後装飾体１７３は遊技盤本体１６６の裏面に前装飾体１７２と対応して装着され、液晶モジュール５６は後装飾体１７３の後側に取り付けられている。つまり液晶モジュール５６は、センター役物装置１２０の最後部に取り付けられている。

前装飾体１７２は、上述した、演出ランプ１２３、階調ランプ１２４、ステージ１２５、ワープ孔１２８、ゲート１２９、隔壁板１３１等を備えている。一方、後装飾体１７３は、その上側に上あご可動体１７４、下側に下あご可動体１７５を備えており、上あご可動体１７４を可動する上あご可動装置１７６及び下あご可動体１７５を可動する下あご可動装置１７７も備えている。
［４．主基板及び周辺基板］

次に、パチンコ機１の各種制御を行う制御基板について説明する。図９は主基板及び周辺基板のブロック図である。パチンコ機１の制御構成は、図９に示すように、主基板１８０のグループ及び周辺基板１８１のグループから構成されており、これら２つのグループにより各種制御が分担されている。まず、主基板１８０のグループについて説明し、続けて周辺基板１８１のグループについて説明する。
［４−１．主基板のグループ］

主基板１８０のグループは、図９に示すように、上述した、主制御基板６５及び払出制御基板８０を備えて構成されている。
［４−１−１．主制御基板］

主制御基板６５は、図９に示すように、上述した、マイクロプロセッサとしての主制御ＭＰＵ６５ａと、入出力デバイス（Ｉ／Ｏデバイス）としての主制御Ｉ／Ｏポート６５ｂと、検査用コネクタ６８及びＲＡＭクリアスイッチ６９と、を備えて構成されている。主制御ＭＰＵ６５ａには、各種処理プログラムや各種コマンドを記憶するＲＯＭと、一時的にデータを記憶するＲＡＭと、が内蔵されており、その動作（システム）を監視するウォッチドックタイマと、不正を防止するための機能等も内蔵されている。

主制御ＭＰＵ６５ａは、上述した、ゲートスイッチ１３０、左入賞口スイッチ１４６、右入賞口スイッチ１４７、上始動口スイッチ１３６、下始動口スイッチ１３７及びカウントスイッチ１４３からの検出信号が主制御Ｉ／Ｏポート６５ｂを介して入力されており、これらの検出信号に基づいて、その詳細な説明については後述するが、上述した、開閉翼ソレノイド１３９、開閉板ソレノイド１４２、上特別図柄表示器１４８、下特別図柄表示器１４９、上特別図柄記憶ランプ１５０、下特別図柄記憶ランプ１５１、普通図柄表示器１５２、普通図柄記憶ランプ１５３、遊技状態表示ランプ１５４、小当り表示ランプ１５５及びラウンド表示ランプ１５６への駆動信号を、主制御Ｉ／Ｏポート６５ｂを介して出力する。

また主制御ＭＰＵ６５ａは、遊技に関する各種情報（遊技情報）等を、主制御Ｉ／Ｏポート６５ｂを介して上述した外部端子板９１に出力する。この外部端子板９１は、上述したように、図示しないホールに設置されたホールコンピュータと電気的に接続されている。このホールコンピュータは、パチンコ機１の遊技情報等を把握することにより遊技者の遊技を監視している。更に主制御ＭＰＵ６５ａは、払い出しに関する各種コマンドを、主制御Ｉ／Ｏポート６５ｂを介して払出制御基板８０に送信したり、この払出制御基板８０からのパチンコ機１の状態に関する各種コマンドを主制御Ｉ／Ｏポート６５ｂを介して受信したりする。更にまた主制御ＭＰＵ６５ａは、遊技演出の制御に関する各種コマンド及びパチンコ機１の状態に関する各種コマンドを、主制御Ｉ／Ｏポート６５ｂを介して後述する周辺基板１８１のサブ統合基板６３に送信したりする。なお、主制御ＭＰＵ６５ａは、払出制御基板８０からパチンコ機１の状態に関する各種コマンドを受信すると、これらの各種コマンドを整形してサブ統合基板６３に送信する。

主制御基板６５は、その詳細な説明は後述するが、図４に示した、電源基板７３から電源中継端子板７８等を介して電力が供給されており、主制御基板６５に備えた停電監視回路によって停電又は瞬停（突発的に電力の供給が一時停止する現象。）の有無が監視されている。電源基板７３は、電源遮断時にでも所定時間、主制御基板６５に電力を供給するバックアップ電源としての電気二重層キャパシタ（以下、単に「キャパシタ」と記載する。）を備えている。このキャパシタにより供給される電力によって主制御ＭＰＵ６５ａは、その詳細な説明は後述するが、電源遮断時にでも電源断時処理において各種の情報をその内蔵ＲＡＭに記憶することができるようになっている。なお、記憶した各種の情報は、電源投入時に主制御基板６５のＲＡＭクリアスイッチ６９が操作されると、その内容が内蔵ＲＡＭから消去（クリア）されるようになっている。
［４−１−２．払出制御基板］

払出制御基板８０は、図９に示すように、マイクロプロセッサとしての払出制御ＭＰＵ８０ａと、Ｉ／Ｏデバイスとしての払出制御Ｉ／Ｏポート８０ｂと、上述した、エラーＬＥＤ表示器８２、エラー解除スイッチ８３及び球抜きスイッチ８４と、を備えて構成されている。払出制御ＭＰＵ８０ａには、各種処理プログラムや各種コマンドを記憶するＲＯＭと、一時的にデータを記憶するＲＡＭと、が内蔵されており、不正を防止するため機能等も内蔵されている。

払出制御ＭＰＵ８０ａは、主制御基板６５からの払い出しに関する各種コマンドを払出制御Ｉ／Ｏポート８０ｂを介して受信し、主制御基板６５からのＲＡＭクリアスイッチ６９の操作信号（検出信号）が払出制御Ｉ／Ｏポート８０ｂを介して入力されている。

また払出制御ＭＰＵ８０ａは、受信した払い出しに関する各種コマンドに基づいて払出モータ４１への駆動信号を出力したり、球抜きスイッチ８４が操作されると、この操作信号（検出信号）に基づいて図４に示した、球タンク３９及びタンクレール５５に貯留された遊技球を排出する（球抜きする）ために払出モータ４１への駆動信号を出力したり、プリペイドカードユニット１ａからの貸球要求信号が上述したインターフェース基板８５を介して入力されると、この貸球要求信号に基づいて払出モータ４１への駆動信号を出力したりする。更に払出制御ＭＰＵ８０ａは、パチンコ機１の状態に関する各種コマンドを、払出制御Ｉ／Ｏポート８０ｂを介して主制御基板６５に送信したり、払出モータ４１が実際に払い出した遊技球の球数を、払出制御Ｉ／Ｏポート８０ｂを介して上述した外部端子板９１に出力したりする。この外部端子板９１は、上述したように、図示しないホールに設置されたホールコンピュータと電気的に接続されている。このホールコンピュータは、パチンコ機１が払い出した遊技球の球数を把握している。

なお、プリペイドカードユニット１ａがインターフェース基板８５に電気的に接続されると、プリペイドカードユニット１ａからの遊技球の発射許可信号がインターフェース基板８５そして払出制御基板８０を介して上述した発射制御基板７５に入力されるようになっている。この発射許可信号が入力されることによって、発射制御基板７５は上述した発射装置７０による遊技球の発射可能状態となる。図１に示したハンドル１８には図示しないタッチセンサが設けられており、ハンドル１８を操作すると、このタッチセンサからの検出信号が発射制御基板７５に入力され、発射装置７０によって遊技球が発射される。

払出制御基板８０は、その詳細な説明は後述するが電源基板７３から電源中継端子板７８を介して電力が供給されている。この電源基板７３は、上述したように、電源遮断時にでも所定時間、払出制御基板８０に電力を供給するキャパシタを備えている。このキャパシタにより供給される電力により払出制御ＭＰＵ８０ａは電源遮断時にでも払い出しに関する各種の払出情報をその内蔵ＲＡＭに記憶することができるようになっている。なお、記憶した払出情報は、電源投入時に主制御基板６５のＲＡＭクリアスイッチ６９が操作されると、その内容が内蔵ＲＡＭから消去（クリア）されるようになっている。
［４−２．周辺基板のグループ］

周辺基板１８１は、図９に示すように、上述した、サブ統合基板６３及び液晶制御基板５８を備えて構成されている。
［４−２−１．サブ統合基板］

サブ統合基板６３は、図９に示すように、マイクロプロセッサとしてのサブ統合ＭＰＵ６３ａと、各種処理プログラムや各種コマンドを記憶するサブ統合ＲＯＭ６３ｂと、高音質の演奏を行う音源ＩＣ６３ｃと、この音源ＩＣ６３ｃが参照する音楽及び効果音等の音情報が記憶されている音ＲＯＭ６３ｄと、を備えて構成されている。

サブ統合ＭＰＵ６３ａは、パラレル入出力ポート及びシリアル入出力ポート等の各種入出力ポートを内蔵しており、主制御基板６５から各種コマンドを受信すると、この各種コマンドに基づいて、サイド装飾装置２７に点灯信号を出力したり、賞球ランプ３８に点灯信号を出力したり、演出ランプ１２３，１５７に点灯信号を、階調ランプ１２４に階調点灯信号を、上あご可動装置１７６及び下あご可動装置１７７に駆動信号を、ランプ駆動基板６０を介してそれぞれ出力したり、演出に関する演出コマンドを作成したりする。この演出コマンドは、音源ＩＣ６３ｃ及び液晶制御基板５８に出力されている。なお、サブ統合ＭＰＵ６３ａには、上あご可動体装置１７６及び下あご可動体装置１７７から図８に示した上あご可動体１７４及び下あご可動体１７５の原位置検出信号がランプ駆動基板６０を介してそれぞれ入力され、液晶制御基板５８が正常動作している旨を伝える信号（動作信号）が液晶制御基板５８から入力されている。

音源ＩＣ６３ｃは、サブ統合ＭＰＵ６３ａから出力された演出コマンドに基づいて、音ＲＯＭ６３ｄから音情報を読み込み、低音用スピーカ１４及び中高音用スピーカ３６から各種演出に合わせた音楽及び効果音等が流れるよう制御を行う。
［４−２−２．液晶制御基板］

液晶制御基板５８は、図９に示すように、マイクロプロセッサとしての液晶制御ＭＰＵ５８ａと、各種処理プログラムや各種コマンドを記憶する液晶制御ＲＯＭ５８ｂと、液晶表示器５７を表示制御するＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒの略）５８ｃと、液晶表示器５７に表示する各種画像を記憶する画像ＲＯＭ５８ｄと、を備えて構成されている。

液晶制御ＭＰＵ５８ａは、サブ統合基板６３から上述した演出コマンドを受信すると、この演出コマンドに基づいてＶＤＰ５８ｃを制御する。このＶＤＰ５８ｃは、画像ＲＯＭ５８ｄから画像を読み出して液晶表示器５７の表示制御を行う。なお、液晶制御ＭＰＵ５８ａは、上述したように、正常に動作していると、その旨を伝える動作信号をサブ統合基板６３に出力する。
［５．電源システム］

次に、パチンコ機１に供給される電力について説明する。まず、図４に示した、分電基板８９、電源基板７３及び電源中継端子板７８について説明し、続いて各制御基板等に供給される電源について説明する。図１０はパチンコ機の電源システムを示すブロック図である。
［５−１．分電基板、電源基板及び電源中継端子板］

分電基板８９は、図４に示した電源基板コネクタ９３が電源コードと電気的に接続されており、この電源コードのプラグがパチンコ島設備の電源コンセントに差し込まれている。図４に示した電源スイッチ９４を操作すると、パチンコ島設備から供給されている電力が分電基板８９を介して図４に示した電源基板７３に供給され、パチンコ機１の電源投入を行うことができる。

分電基板８９は、図１０に示すように、パチンコ島設備から交流２４ボルト（ＡＣ２４Ｖ）が供給されており、パチンコ機１の電源投入が行われると、そのＡＣ２４Ｖが電源基板７３に供給されるようになっている。この電源基板７３は、＋３４Ｖ作成回路７３ａ、＋１８Ｖ作成回路７３ｂ、＋９Ｖ作成回路７３ｃを備えて構成されている。＋３４Ｖ作成回路７３ａはＡＣ２４Ｖを整流して直流＋３４Ｖ（ＤＣ＋３４Ｖ、以下、＋３４Ｖと記載する。）を作成する。＋１８Ｖ作成回路７３ｂはＡＣ２４Ｖを整流して直流＋１８Ｖ（ＤＣ＋１８Ｖ、以下、＋１８Ｖと記載する。）を作成する。＋９Ｖ作成回路７３ａは＋１８Ｖ作成回路７３ｂが作成した＋１８Ｖから直流＋９Ｖ（ＤＣ＋９Ｖ、以下、＋９Ｖと記載する。）を作成する。＋３４Ｖ作成回路７３ａ、＋１８Ｖ作成回路７３ｂ、＋９Ｖ作成回路７３ｃがそれぞれ作成した電力は、電源中継端子板７８を介して、サブ統合基板６３及び払出制御基板８０に供給されている。このように、分電基板８９はパチンコ島設備からのＡＣ２４Ｖを受け、電源基板７３はそのＡＣ２４Ｖを整流して種々の直流（＋３４Ｖ、＋１８Ｖ及び＋９Ｖ）を作成し、電源中継端子板７８はそれら種々の直流をサブ統合基板６３及び払出制御基板８０に供給しており、機能が分担された構成となっている。
［５−２．各制御基板等に供給される電源］

次に、各制御基板等に供給される電源について説明する。電源中継端子板７８から供給される、＋３４Ｖ、＋１８Ｖ及び＋９Ｖは、図１０に示すように、払出制御基板８０及びサブ統合基板６３にそれぞれ供給されるようになっており、それら＋３４Ｖ、＋１８Ｖ及び＋９Ｖは、払出制御基板８０を介して、主制御基板６５及び発射制御基板７５にそれぞれ供給される一方、サブ統合基板６３を介して、ランプ駆動基板６０に供給されている。なお、液晶制御基板５８には、電源中継端子板７８から供給される＋１８Ｖのみがサブ統合基板６３を介して供給されている。ここでは、まず、払出制御基板８０に供給される電源について説明し、続いて主制御基板６５に供給される電源、発射制御基板７５に供給される電源、サブ統合基板６３に供給される電源、液晶制御基板５８に供給される電源、ランプ駆動基板６０に供給される電源について説明する。
［５−２−１．払出制御基板に供給される電源］

払出制御基板８０は、払出制御ＭＰＵ８０ａ等の他に、払出制御シリーズレギュレータ８０ｄも備えている。この払出制御シリーズレギュレータ８０ｄは、電源中継端子板７８から供給された＋９Ｖが入力されており、この＋９Ｖから払出制御基板８０の基準電圧である直流＋５Ｖ（ＤＣ＋５Ｖ、以下、＋５Ｖと記載する。）を作成する。この＋５Ｖは、払出制御ＭＰＵ８０ａの他に、図９に示した、払出制御Ｉ／Ｏ８０ｂ、外部ＷＤＴ８０ｃ等にも供給されている。図９に示した払出装置４０の駆動制御を行う払出装置駆動回路８０ｅは、電源中継端子板７８から供給された＋３４Ｖ及び＋１８Ｖが入力されており、＋３４Ｖを、図９に示した払出モータ４１の駆動電源として使用し、＋１８Ｖを、払出モータ４１の回転角を検出する図示しない回転角スイッチ等の電源として使用している。
［５−２−２．主制御基板に供給される電源］

主制御基板６５は、主制御ＭＰＵ６５ａ、図５に示した主制御シリーズレギュレータ６５ｃ等の他に、停電監視回路６５ｉ及び高周波停電監視回路６５ｋ等も備えている。主制御シリーズレギュレータ６５ｃは、払出制御基板８０から供給された＋９Ｖが入力されており、この＋９Ｖから主制御基板６５の基準電圧である＋５Ｖを作成する。この＋５Ｖは、主制御ＭＰＵ６５ａの他に、図９に示した、主制御Ｉ／Ｏポート６５ｂ等にも供給されている。停電監視回路６５ｉは、払出制御基板８０から供給された＋１８Ｖ及び＋９Ｖが入力されており、これら＋１８Ｖ及び＋９Ｖの停電又は瞬停の兆候を監視している。停電監視回路６５ｉは、それらの停電又は瞬停の兆候を検出すると、停電予告として停電予告信号を、主制御ＭＰＵ６５ａの他に、払出制御基板８０及びサブ統合基板６３に出力する。主制御ＭＰＵ６５ａは、停電予告信号を、主制御Ｉ／Ｏポート６５ｂを介して外部端子板９１に出力する。外部端子板９１は、上述したように、図示しないホールに設置されたホールコンピュータと電気的に接続されており、パチンコ機１の停電又は瞬停、その発生回数等を監視することができるようになっている。なお、液晶制御基板５８にはサブ統合基板６３を介して停電予告信号が伝達される。

高周波停電監視回路６５ｋは、主制御シリーズレギュレータ６５ｃが作成した＋５Ｖが入力されており、この＋５Ｖの停電又は瞬停の兆候を監視している。高周波停電監視回路６５ｋは、その停電又は瞬停の兆候を検出すると、停電予告として高周波停電予告信号を、主制御ＭＰＵ６５ａに出力する。主制御ＭＰＵ６５ａは、高周波停電予告信号を、主制御Ｉ／Ｏポート６５ｂを介して外部端子板９１に出力する。外部端子板９１は、上述したように、図示しないホールに設置されたホールコンピュータと電気的に接続されており、遊技者がパチンコ機１に対して高周波による不正行為を行っているか否かを把握することができるようになっている。

払出制御基板８０から供給された＋３４Ｖ及び＋１８Ｖは、＋３４Ｖを、例えば開閉翼ソレノイド１３９等の駆動電源として使用し、＋１８Ｖを、例えば上始動スイッチ１３６等の電源として使用している。
［５−２−３．発射制御基板に供給される電源］

発射制御基板７５は、発射制御シリーズレギュレータ７５ａを備えている。この発射制御シリーズレギュレータ７５ａは、払出制御基板８０から供給された＋９Ｖが入力されており、この＋９Ｖから発射制御基板７５の基準電圧である＋５Ｖを作成する。図９に示した発射装置７０の駆動制御を行う発射装置駆動回路７５ｂは、発射制御シリーズレギュレータ７５ａが作成した＋５Ｖ、払出制御基板８０から供給された＋３４Ｖ及び＋１８Ｖがそれぞれ入力されており、＋３４Ｖを、例えば図３に示した発射モータの駆動電源として使用し、＋１８Ｖを、例えば図１に示した操作ハンドル１８に遊技者が触れているか否かを検出するタッチスイッチ等の電源として使用している。
［５−２−４．サブ統合基板に供給される電源］

サブ統合基板６３は、サブ統合ＭＰＵ６３ａ、音源ＩＣ６３ｃ等の他に、サブ統合シリーズレギュレータ６３ｅも備えている。サブ統合シリーズレギュレータ６３ｅは、電源中継端子板７８から供給された＋９Ｖが入力されており、この＋９Ｖからサブ統合ＭＰＵ６３ａの基準電圧である＋５Ｖと、音源ＩＣ６３ｃの基準電圧である直流＋３．３Ｖ（ＤＣ＋３．３Ｖ、以下、＋３．３Ｖと記載する。）を作成する。＋５Ｖは、サブ統合ＭＰＵ６３の他に、例えば図示しないバスバッファ回路にも供給されており、このバスバッファ回路を、サブ統合ＭＰＵ６３ａと図９に示したサブ統合ＲＯＭ６３ｂとのバスライン用のインターフェイス等として使用している。一方、＋３．３Ｖは、音源ＩＣ６３ｃの他に、例えば図９に示した、サブ統合ＲＯＭ６３ｂ及び音ＲＯＭ６３ｄにも供給されている。電源中継端子板７８から供給された＋１８Ｖは、例えば図９に示した、低音用スピーカ１４及び中高音用スピーカ３６から出力する音楽及び効果音等を増幅するパワーアンプに入力されている。なお、電源中継端子板７８から供給された＋３４Ｖは、液晶制御基板５８及びランプ駆動基板６０にそのまま出力されており、サブ統合基板６３では使用されていない。
［５−２−５．液晶制御基板に供給される電源］

液晶制御基板５８は、液晶制御ＭＰＵ５８ａ、ＶＤＰ５８ｃ等の他に、液晶制御電源回路５８ｅも備えている。この液晶制御電源回路５８ｅは、サブ統合基板６３から供給された＋１８Ｖのみが入力されており、この＋１８Ｖから液晶制御基板５８の基準電圧である＋３．３Ｖと、ＶＤＰ５８ｃの電源である直流＋１．５Ｖ（ＤＣ＋１．５Ｖ、以下、＋１．５Ｖと記載する。）及び直流２．５Ｖ（ＤＣ＋２．５Ｖ、以下、＋２．５Ｖと記載する。）と、を作成する。＋３．３Ｖを、液晶制御ＭＰＵ５８ａの他に、ＶＤＰ５８ｃ、図９に示した、液晶制御ＲＯＭ５８ｂ及び画像ＲＯＭ５８ｄ等にも供給されている。このように、ＶＤＰ５８ｃは、＋１．５Ｖ、＋２．５Ｖ及び＋３．３Ｖが入力されている。
［５−２−６．ランプ駆動基板に供給される電源］

ランプ駆動基板６０は、ランプ駆動シリーズレギュレータ６０ａを備えている。このランプ駆動シリーズレギュレータ６０ａは、サブ統合基板６３から供給された＋９Ｖが入力されており、この＋９Ｖからランプ駆動基板６０の基準電圧である＋５Ｖを作成する。この＋５Ｖは、例えば図９に示した階調ランプ１２４の階調点灯を行う階調制御ＩＣ６０ｂ等に供給されている。一方、サブ統合基板６３から供給された＋３４Ｖ、＋１８Ｖは、例えば図９に示した上あご可動体装置１７６の駆動制御を行う上あご可動体装置駆動回路６０ｃ等に入力されており、＋３４Ｖを、例えば図８に示した上あご可動体１７４の図示しない駆動モータの駆動電源として使用し、＋１８Ｖを、例えば上あご可動体１７４の原位置を検出する図示しないフォトセンサ等の電源として使用している。
［６．高周波試験］

次に、高周波試験について説明する。この高周波試験では、水平又は垂直に設置したアンテナから主制御基板に高周波を照射させて主制御基板の挙動を調べた。まず、試験方法について説明し、続いて高周波試験結果について説明する。図１１は試験に用いた主制御基板ボックスの分解斜視図であり、図１２は高周波試験の概略図であり、図１３は試験データを示すテーブルであり、図１４はアンテナ水平時における試験データをグラフ化した図であり、図１５はアンテナ垂直時における試験データをグラフ化した図である。なお、本実施形態における「高周波」とは、２００メガヘルツ（ＭＨｚ）〜１０００ＭＨｚ（＝１ギガヘルツ（ＧＨｚ））をいう。
［６−１．高周波試験方法］

高周波試験は電波暗室において行った。この「電波暗室」とは、室外の電磁波と遮蔽するためにその室内全体が電磁波遮蔽材で覆われ、また、その天井及び壁による電波の反射を防止するために室内の天井及び壁に電波吸収体が貼り巡らされた構造となっており、特殊な部屋である。
［６−１−１．被試験基板］

高周波試験に用いた被試験基板は、図１１に示すように、主制御基板６５’である。この主制御基板６５’は、図１０に示した高周波停電監視回路６５ｋを備えていないタイプのものであり、その他の構成は図５に示した主制御基板６５と同一であるため、ここでの詳細な説明を省略する。
［６−１−２．アンテナの設置］

高周波照射用のアンテナ２００は、主制御基板ボックス６６のカバー部材１００の表面から所定距離ｄ（本高周波試験では、約３センチメートル（ｃｍ））だけ離れたところに配置した。具体的には、図１２（ａ）に示すように、アンテナ２００を水平に設置した場合、図１２（ｂ）に示すように、アンテナ２００を垂直に設置した場合について、主制御基板６５’の挙動をそれぞれ調べた。なお、図１２（ａ）（ｂ）は、図面の見やすさの関係上、遊技盤４の下側部分のみを図示しているが、高周波試験では、主制御基板６５’が収容された主制御基板ボックス６６をパチンコ機１に装着して行った。

図４に示した電源スイッチ９４を操作してパチンコ機１の電源投入を行うと、主制御基板６５’は、図１０に示したように、払出制御基板８０から＋９Ｖ、＋１８Ｖ及び＋３４Ｖが供給される。そして主制御シリーズレギュレータ６５ｃは、その＋９Ｖから主制御基板６５’の基準電圧である＋５Ｖを作成する。高周波試験では、これらの＋１８Ｖ、＋９Ｖ及び＋５Ｖの電圧を電波暗室外に設置されている計測器で測定してその電圧変化を調べ、また主制御ＭＰＵ６５ａの動作状態についても調べた。なお、アンテナ２００から主制御基板６５’に照射される周波数としては、２００ＭＨｚ〜１ＧＨｚまでの範囲に設定し、その範囲のうち、２００ＭＨｚ、２７０ＭＨｚ、３００ＭＨｚ、４００ＭＨｚ、４４０ＭＨｚ、５００ＭＨｚ、６００ＭＨｚ、７００ＭＨｚ、８００ＭＨｚ、８６０ＭＨｚ、９００ＭＨｚ及び１ＧＨｚ（＝１０００ＭＨｚ）、計１２ポイントについての高周波実験を行った。
［６−２．試験結果］

次に、高周波試験の結果について説明する。まず、アンテナ２００を水平に設置した場合の試験結果について説明し、続いてアンテナ２００を垂直に設置した場合の試験結果について説明する。なお、高周波試験を行う前に＋１８Ｖ、＋９Ｖ及び＋５Ｖの各電圧を上述した電波暗室外に設置されている計測器でそれぞれ測定すると、＋１８．０Ｖ、＋８．９Ｖ、＋４．９Ｖであった。
［６−２−１．水平時における試験結果］
［６−２−１（ａ）．電圧の変化］

アンテナ２００を水平に設置した場合の試験結果は、図１３（ａ）に示すように、照射周波数２７０ＭＨｚ及び８６０ＭＨｚにおいて、＋１８Ｖの電圧は、＋１８．０Ｖから０．０Ｖに変化した。これは、図１０に示した＋１８Ｖ作成回路７３ｂが照射周波数２７０ＭＨｚ及び８６０ＭＨｚの影響を受けると、ＡＣ２４Ｖから＋１８Ｖを作成することができないことを意味している。これにより、図１０に示した＋９Ｖ作成回路７３ｃは＋１８Ｖから＋９Ｖを作成することができなくなり、＋９Ｖの電圧が＋８．９Ｖから＋１．０Ｖに変化し、図１０に示した主制御シリーズレギュレータ６５ｃは＋９Ｖから＋５Ｖを作成することができなくなり、＋５Ｖの電圧が＋４．９Ｖから＋１．０Ｖに変化したと考えられる。なお、＋９Ｖ及び＋５Ｖの電圧が０．０Ｖに変化しなかったのは、各種制御基板等に備えた図示しない電解コンデンサ等による放電によるものと考えられる。

＋９Ｖの電圧は、＋１８Ｖの電圧が＋１８．０Ｖから０．０Ｖに変化した以外、つまり照射周波数２７０ＭＨｚ及び８６０ＭＨｚ以外では、照射周波数３００ＭＨｚ、４００ＭＨｚ、４４０ＭＨｚ及び５００ＭＨｚにおいて、＋８．９Ｖから＋１．０Ｖに変化した。これは、＋９Ｖ作成回路７３ｂが照射周波数３００ＭＨｚ、４００ＭＨｚ、４４０ＭＨｚ及び５００ＭＨｚの影響を受けると、＋１８Ｖから＋９Ｖを作成することができないことを意味している。これにより、主制御シリーズレギュレータ６５ｃは＋９Ｖから＋５Ｖを作成することができなくなり、＋５Ｖの電圧が＋４．９Ｖから＋１．０Ｖに変化したと考えられる。

＋５Ｖの電圧は、＋１８Ｖの電圧が＋１８．０Ｖから０．０Ｖに変化し、かつ、＋９Ｖの電圧が＋８．９Ｖから１．０Ｖに変化した以外、つまり照射周波数２７０ＭＨｚ、３００ＭＨｚ、４００ＭＨｚ、４４０ＭＨｚ、５００ＭＨｚ及び８６０ＭＨｚ以外では、照射周波数７００ＭＨｚにおいて、＋４．９Ｖから＋１．０Ｖに変化した。これは、主制御シリーズレギュレータ６５ｃが照射周波数７００ＭＨｚの影響を受けると、＋９Ｖから＋５Ｖを作成することができないことを意味している。このとき、＋１８Ｖの電圧は＋１８．０Ｖと安定しており、＋９Ｖの電圧は＋８．９Ｖから＋８．４Ｖに変化したが、照射周波数７００ＭＨｚの影響は弱いと考えられる。
［６−２−１（ｂ）．主制御基板等の動作状況］

次に、水平時における主制御基板６５’の動作状況について説明する。主制御基板６５’は、図１３（ａ）に示すように、照射周波数２００ＭＨｚ、８００ＭＨｚ、９００ＭＨｚ及び１０００ＭＨｚ（１ＧＨｚ）では、＋１８Ｖ、＋９Ｖ及び＋５Ｖの電圧の変化はほとんど見られず、正常動作していた。照射周波数２７０ＭＨｚ、３００ＭＨｚ、４００ＭＨｚ、４４０ＭＨｚ、５００ＭＨｚ及び８６０ＭＨｚでは、上述したように、＋１８Ｖの電圧が＋１８．０Ｖから０．０Ｖに変化したり、＋９Ｖの電圧が＋８．９Ｖから１．０Ｖに変化したところであり、リセットがかかった。このとき、図１０に示した、液晶制御基板５８、サブ統合基板６３及び払出制御基板８０もリセットがかかった。サブ統合基板６３及び払出制御基板８０は、図１０に示したように、電源中継端子板７８を介して＋９Ｖ作成回路が作成した＋９Ｖ等が入力されるが、この＋９Ｖから＋５Ｖを、サブ統合シリーズレギュレータ６３ｅ及び払出制御シリーズレギュレータ８０ｄがそれぞれ作成することができなくなり、リセットがかかったと考えられる。一方、液晶制御基板５８は、図１０に示したように、サブ統合基板６３から供給される＋９Ｖ等が入力されるが、この＋９Ｖから＋３．３Ｖ等を、液晶制御電源回路５８ｅが作成することができなくなり、リセットがかかったと考えられる。

照射周波数６００ＭＨｚでは、＋１８Ｖの電圧は安定しており、＋９Ｖの電圧は＋８．９Ｖから＋６．２Ｖに変化し、＋５Ｖの電圧は安定していた。これらの電圧では、主制御基板６５’、サブ統合基板６３、払出制御基板８０及び液晶制御基板５８等にリセットがかかったりしない。ところが、主制御基板６５’がフリーズした。このとき、サブ統合基板６３及び液晶制御基板５８等もフリーズした。ここで「フリーズ」とは、処理の進行が突然止まり、動作不能に陥る現象であり、例えば、図７に示した、上始動入賞口１３３に遊技球を入球させて上特別図柄表示器１４８を変動表示させようとしても、主制御基板６５’の反応のない状態、つまり変動表示を開始しない状態に陥ることをいう。

照射周波数７００ＭＨｚでは、上述したように、＋５Ｖの電圧が＋４．９Ｖから１．０Ｖに変化し、フリーズした後、リセットがかかった。照射周波数７００ＭＨｚでは、上述したように、＋１８Ｖ及び＋９Ｖの電圧の変化がほとんどない。これにより、サブ統合シリーズレギュレータ６３ｅ及び払出制御シリーズレギュレータ８０ｄは＋９Ｖから＋５Ｖをそれぞれ作成することができ、液晶制御電源回路５８ｅは＋９Ｖから＋３．３Ｖ等を作成することができる。このため、サブ統合基板６３、払出制御基板８０及び液晶制御基板５８にリセットがかからず、またフリーズすることもなく正常動作していた。このように、照射周波数７００ＭＨｚでは、主制御基板６５’のみにリセットがかかり、サブ統合基板６３、払出制御基板８０及び液晶制御基板５８は正常動作していた。
［６−２−２．垂直時における試験結果］
［６−２−２（ａ）．電圧の変化］

アンテナ２００を垂直に設置した場合の試験結果は、図１３（ｂ）に示すように、照射周波数２７０ＭＨｚにおいて、＋１８Ｖの電圧は、＋１８．０Ｖから０．０Ｖに変化した。これは、上述したように、＋１８Ｖ作成回路７３ｂが照射周波数２７０ＭＨｚの影響を受けると、ＡＣ２４Ｖから＋１８Ｖを作成することができないことを意味している。これにより、＋９Ｖ作成回路７３ｃは＋１８Ｖから＋９Ｖを作成することができなくなり、＋９Ｖの電圧が＋８．９Ｖから＋１．０Ｖに変化し、主制御シリーズレギュレータ６５ｃは＋９Ｖから＋５Ｖを作成することができなくなり、＋５Ｖの電圧が＋４．９Ｖから＋１．０Ｖに変化したと考えられる。

＋９Ｖの電圧は、＋１８Ｖの電圧が＋１８．０Ｖから０．０Ｖに変化した以外、つまり照射周波数２７０ＭＨｚ以外では、照射周波数４００ＭＨｚ、４４０ＭＨｚ、５００ＭＨｚ、６００ＭＨｚ、８００ＭＨｚ、８６０ＭＨｚ及び９００ＭＨｚにおいて、＋８．９Ｖから＋１．０Ｖに変化した。これは、＋９Ｖ作成回路７３ｂが照射周波数４００ＭＨｚ、４４０ＭＨｚ、５００ＭＨｚ、６００ＭＨｚ、８００ＭＨｚ、８６０ＭＨｚ及び９００ＭＨｚの影響を受けると、＋１８Ｖから＋９Ｖを作成することができないことを意味している。これにより、主制御シリーズレギュレータ６５ｃは＋９Ｖから＋５Ｖを作成することができなくなり、＋５Ｖの電圧が＋４．９Ｖから＋１．０Ｖに変化したと考えられる。

＋５Ｖの電圧は、＋１８Ｖの電圧が＋１８．０Ｖから０．０Ｖに変化し、かつ、＋９Ｖの電圧が＋８．９Ｖから１．０Ｖに変化した以外、つまり照射周波数２７０ＭＨｚ、４００ＭＨｚ、４４０ＭＨｚ、５００ＭＨｚ、６００ＭＨｚ、８００ＭＨｚ、８６０ＭＨｚ及び９００ＭＨｚ以外では、照射周波数１０００ＭＨｚ（１ＧＨｚ）において、＋４．９Ｖから＋１．０Ｖに変化した。これは、主制御シリーズレギュレータ６５ｃが照射周波数１０００ＭＨｚ（１ＧＨｚ）の影響を受けると、＋９Ｖから＋５Ｖを作成することができないことを意味している。このとき、＋１８Ｖの電圧は＋１８．０Ｖから１７．８Ｖに変化し、＋９Ｖの電圧は＋８．９Ｖから＋６．２Ｖに変化したが、照射周波数１０００ＭＨｚ（１ＧＨｚ）の影響は強く受けていないと考えられる。
［６−２−２（ｂ）．主制御基板等の動作状況］

次に、垂直時における主制御基板６５’の動作状況について説明する。主制御基板６５’は、図１３（ｂ）に示すように、照射周波数２００ＭＨｚ及び７００ＭＨｚでは、＋１８Ｖ、＋９Ｖ及び＋５Ｖの電圧の変化はあまり見られず、正常動作していた。照射周波数２７０ＭＨｚ、４００ＭＨｚ、４４０ＭＨｚ、５００ＭＨｚ、６００ＭＨｚ、８００ＭＨｚ、８６０ＭＨｚ及び９００ＭＨｚ及び８６０ＭＨｚでは、上述したように、＋１８Ｖの電圧が＋１８．０Ｖから０．０Ｖに変化したり、＋９Ｖの電圧が＋８．９Ｖから１．０Ｖに変化したところであり、リセットがかかった。このとき、図１０に示した、液晶制御基板５８、サブ統合基板６３及び払出制御基板８０もリセットがかかった。サブ統合基板６３及び払出制御基板８０は、図１０に示したように、電源中継端子板７８を介して＋９Ｖ作成回路が作成した＋９Ｖ等が入力されるが、この＋９Ｖから＋５Ｖを、サブ統合シリーズレギュレータ６３ｅ及び払出制御シリーズレギュレータ８０ｄがそれぞれ作成することができなくなり、リセットがかかったと考えられる。一方、液晶制御基板５８は、図１０に示したように、サブ統合基板６３から供給される＋９Ｖ等が入力されるが、この＋９Ｖから＋３．３Ｖ等を、液晶制御電源回路５８ｅが作成することができなくなり、リセットがかかったと考えられる。

照射周波数３００ＭＨｚでは、＋１８Ｖの電圧が＋１８．０から＋１７．６Ｖに変化し、＋９Ｖの電圧が＋８．９Ｖから＋６．４Ｖに変化し、＋５Ｖの電圧が＋４．９Ｖから＋４．２Ｖに変化した。これらの電圧では、主制御基板６５’、サブ統合基板６３、払出制御基板８０及び液晶制御基板５８等にリセットがかかったりしない。ところが、照射周波数３００ＭＨｚでは、主制御基板６５’がフリーズした。

照射周波数１０００ＭＨｚ（１ＧＨｚ）では、上述したように、＋１８Ｖ及び＋９Ｖの電圧の変化があまりない。これにより、サブ統合シリーズレギュレータ６３ｅ及び払出制御シリーズレギュレータ８０ｄは＋９Ｖから＋５Ｖをそれぞれ作成することができ、液晶制御電源回路５８ｅは＋９Ｖから＋３．３Ｖ等を作成することができる。このため、サブ統合基板６３、払出制御基板８０及び液晶制御基板５８にリセットがかからなかったが、払出制御基板８０は正常動作していた以外、つまりサブ統合基板６３及び液晶制御基板５８はフリーズした。このように、照射周波数１０００ＭＨｚ（１ＧＨｚ）では、主制御基板６５’のみにリセットがかかり、払出制御基板８０は正常動作し、サブ統合基板６３及び液晶制御基板５８はフリーズした。
［６−３．総括］

高周波実験により得られた結果から、図１４及び図１５に示すように、アンテナ２００を水平又は垂直に設置した状態では、主制御基板６５’等に照射周波数が与える影響が異なっていた。例えば、水平時（図１４（ａ））では、照射周波数による＋９Ｖの電圧の変化の傾向と、＋５Ｖの電圧の変化の傾向と、が照射周波数７００ＭＨｚにおいて異なり、垂直時（図１５（ａ））では、照射周波数による＋９Ｖの電圧の変化の傾向と、＋５Ｖの電圧の変化の傾向と、が照射周波数１０００ＭＨｚ（１ＧＨｚ）において異なっていた。上述したように、主制御シリーズレギュレータ６５ｃが作成する主制御基板６５’の基準電圧のみが＋４．９Ｖから＋１．０Ｖに変化するため、主制御基板６５’にリセットがかかった。ところが、払出制御基板８０等に供給される＋９Ｖ等が安定しているため、払出制御基板８０等にリセットがかからなかった。

このように、主制御基板６５’は、高周波が照射されると、主制御シリーレギュレータ６５ｃのみにその影響を強く受ける周波数があり、その周波数では主制御シリーレギュレータ６５ｃが主制御基板６５’の基準電圧である＋５Ｖを作成することができなくなることが明らかになった。なお、図１４（ｂ）及び図１５（ｂ）に示すように、高周波の影響を受けて主制御基板６５’がフリーズしたからといって、必ずしも主制御基板６５’にリセットがかかるというわけではない。
［７．高周波による不正行為］

次に、上述した主制御シリーズレギュレータ６５ｃの特性を悪用した不正行為について説明する。まず、初期値更新型でのカウンタの動きについて説明し、続いて不正行為時でのカウンタの動きについて説明する。図１６は初期値更新型のカウンタの動き及び不正行為時でのカウンタの動きを示す説明図である。
［７−１．初期値更新型でのカウンタの動き］

遊技制御に用いられる各種乱数として、その詳細な説明は後述するが、大当り遊技状態を発生させるか否かの決定に用いられる大当り判定用乱数、この大当り判定用乱数の初期値の決定に用いられる大当り判定用初期値決定用乱数等が用意されている。大当り判定用乱数は、初期値更新型のカウンタによって、値０〜値３１４までの範囲を繰り返し更新される。この範囲のうち、値９０を大当り判定値とすると、大当りの確率が１／３１５となる。大当り判定用初期値決定用乱数も、値０〜値３１４までの範囲で繰り返し更新される。大当たり判定用乱数の初期値設定契機に応じて読み出される。なお、大当たり判定用乱数は、主制御側タイマ割り込み処理により更新され、大当り判定用初期値決定用乱数は、主制御側メイン処理及び主制御側タイマ割り込み処理により更新され、その詳細な説明は後述する。

初期値更新型のカウンタは、図１６（ａ）に示すように、電源投入時等では、１サイクル目において下限値として初期値０から上限値３１４までの範囲を、タイマ割り込みごとに値１ずつ増え（カウントアップし）、上限値３１４に達し、再び初期値０になると（初期値に一致すると）、２サイクル目における初期値として大当り判定用初期値決定用乱数（例えば、値２３７）が設定され、初期値２３７から上限値３１４までの範囲、値０から初期値２３７までの範囲を、タイマ割り込みごとにカウントアップし、初期値２３７に達すると（初期値に一致すると）、３サイクル目における初期値として大当り判定用初期値決定用乱数（例えば、値１０１）から上限値３１４までの範囲、値０から初期値１０１までの範囲を、タイマ割り込みごとにカウントアップし、初期値１０１に達すると（初期値に一致すると）、４サイクル目における初期値として大当り判定用初期値決定用乱数（例えば、値１５）が設定され、初期値１５からから上限値３１４までの範囲、値０から初期値１５までの範囲を、タイマ割り込みごとにカウントアップし、初期値１５に達すると（初期値に一致すると）、５サイクル目における初期値として大当り判定用初期値決定用乱数（例えば、値６３）が設定され、初期値６３からから上限値３１４までの範囲、値０から初期値６３までの範囲を、タイマ割り込みごとにカウントアップし、初期値１５に達すると（初期値に一致すると）、同様に初期値が新たに設定される。

初期値更新型のカウンタは、電源投入時等、初期値０から上限値３１４までの範囲を繰り返し更新される。１サイクル目では初期値０から大当り判定値９０までの時間は固定されており時間Ｔ０となるが、このＴ０から２サイクル目においてカウンタが大当り判定値９０となるまでに要する時間は時間Ｔ１となり、時間Ｔ０に比べて時間Ｔ１の方が長くなる。Ｔ１から３サイクル目においてカウンタが大当り判定値９０となるまでに要する時間は時間Ｔ２となり、時間Ｔ１に比べて時間Ｔ２の方が長くなる。Ｔ２から４サイクル目においてカウンタが大当り判定値９０となるまでに要する時間は時間Ｔ３となり、時間Ｔ２に比べて時間Ｔ３の方が短くなる。Ｔ３から５サイクル目においてカウンタが大当り判定値９０となるまでに要する時間は時間Ｔ４となり、時間Ｔ３に比べて時間Ｔ４の方が短くなる。このように、初期値更新型のカウンタでは、更新されるカウンタが大当り判定値となる時間を時間Ｔ０、時間Ｔ１、時間Ｔ２、時間Ｔ３そして時間Ｔ４とすることよってゆらぎを持たせることによって（周期性を排除した状態にすることによって）遊技者に察知されないようになっている。
［７−２．不正行為時でのカウンタの動き］

ところで、図１２に示した高周波実験から得られた結果では、主制御シリーズレギュレータ６５ｃのみが高周波の影響を受けて＋５Ｖを作成することができなる周波数があることが明らかとなった。この主制御シリーズレギュレータ６５ｃの特性を悪用して、図１２に示した主制御基板６５’のみを意図的にリセットすることができる。具体的には、図１６（ｂ）に示すように、所定時間ＴＭごとに、主制御シリーズレギュレータ６５ｃに高周波を照射すると、主制御基板６５’がリセットし、上述した初期値更新型のカウンタでは初期値０からカウントアップして、時間Ｔ０後、カウンタが大当り判定値９０に達する。そうすると、時間ＴＭごとにカウンタが大当り判定値９０となり、遊技者は時間ＴＭを狙って遊技球を、例えば図７に示した上始動入賞口１３３に入球するよう、図１に示したハンドル１８を操作し、大当りとなる確率を、１／３１５から引き上げる不正行為を行うことができる。
［８．停電監視回路］

次に、図１０に示した停電監視回路６５ｉについて説明する。主制御基板６５には、図１０に示したように、払出制御基板８０から＋３４Ｖ、＋１８Ｖ及び＋９Ｖが供給されており、＋１８Ｖ及び＋９Ｖが停電監視回路６５ｉに入力されている。停電監視回路６５ｉは、＋１８Ｖ及び＋９Ｖの停電又は瞬停の兆候を監視しており、停電又は瞬停の兆候を検出すると、停電予告として停電予告信号を、主制御ＭＰＵ６５ａの他に、払出制御基板８０及びサブ統合基板６３に出力する。まず、停電監視回路の構成について説明し、続いて、＋１８Ｖの停電又は瞬停の監視、＋９Ｖの停電又は瞬停の監視について説明する。図１７は停電監視回路を示す回路図である。
［８−１．停電監視回路の構成］

停電監視回路６５ｉは、図１７に示すように、安定化電源回路ＩＣ１（本実施形態では、日本電気製：μＰＣ１０９３）、コンパレータＩＣ２（本実施形態では、新日本無線製：ＮＪＭ２９０３、オープンコレクタ出力タイプ）、ＤタイプフリップフロップＩＣ３（本実施形態では、東京芝浦電気製：ＴＣ７４ＨＣ７４）を備えて構成されている。

安定化電源回路ＩＣ１の基準電圧入力端子であるＲＥＦ端子及びカソード端子であるＫ端子は、＋５Ｖと抵抗Ｒ１を介して電気的に接続されており、この抵抗Ｒ１によりＲＥＦ端子に入力される電流が制限されている。Ｋ端子はコンパレータＩＣ２の比較基準電圧となるリファレンス電圧Ｖｒｅｆ（本実施形態では、２．４９５Ｖが設定されている。）を出力している。このリファレンス電圧Ｖｒｅｆは、グランドと接地されたコンデンサＣ１によりリップル（電圧に畳重された交流成分）が除去されて平滑化されている（コンデンサＣ１は、ローパスフィルタとしての役割も担っている）。安定化電源回路ＩＣ１のアノード端子であるＡ端子はグランド（ＧＮＤ）と接地されている。

コンパレータＩＣ２は、２つの電圧比較回路を備えており、その１つ（ＩＣ２Ａ）は＋１８Ｖの監視電圧Ｖ１とリファレンス電圧Ｖｒｅｆとを比較するために用いられており、＋端子に＋１８Ｖの監視電圧Ｖ１が入力され、−端子にリファレンス電圧Ｖｒｅｆが入力されている。一方、残りの１つ（ＩＣ２Ｂ）は＋９Ｖの監視電圧Ｖ２とリファレンス電圧Ｖｒｅｆとを比較するために用いられており、＋端子に＋９Ｖの監視電圧Ｖ２が入力され、−端子にリファレンス電圧Ｖｒｅｆが入力されている。これらの比較結果はＤタイプフリップフロップＩＣ３に入力されている。このＤタイプフリップフロップＩＣ３は、２つのＤタイプフリップフロップ回路を備えており、その１つ（ＩＣ３Ａ）を本実施形態で用いている。なお、コンパレータＩＣ２に入力される＋５Ｖは、グランドと接地されたコンデンサＣ２によりリップルが除去されて平滑化されている。また、ＤタイプフリップフロップＩＣ３に入力される＋５Ｖは、グランドと接地されたコンデンサＣ３によりリップルが除去されて平滑化されている。
［８−２．＋１８Ｖの停電又は瞬停の監視］

＋１８Ｖの停電又は瞬停の監視は、上述したように、コンパレータＩＣ２のＩＣ２Ａが＋１８Ｖの監視電圧Ｖ１とリファレンス電圧Ｖｒｅｆとを比較することにより行われている。＋１８Ｖは、図１７に示すように、抵抗Ｒ２，Ｒ３による抵抗比によって電圧が分配され、グランドと接地されたコンデンサＣ４によりリップルが除去されてＩＣ２Ａの＋端子に入力されている（コンデンサＣ４は、ローパスフィルタとしての役割も担っている）。抵抗Ｒ２，Ｒ３の値は、＋１８Ｖが停電又は瞬停した際に、その電圧が＋１８Ｖから落ち始めて予め設定した停電検知電圧Ｖ１ｐｆ（本実施形態では、１２．５３Ｖに設定されている。）となったときに、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆと同値になるように設定されている。＋１８Ｖの電圧が停電検知電圧Ｖ１ｐｆより大きいときには、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより大きくなり、その結果として論理がＬＯＷとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、プルアップ抵抗Ｒ４により＋５Ｖに引き上げられ、論理がＨＩとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される（コンデンサＣ５は、ローパスフィルタとしての役割も担っている）。このＰＲ端子が負論理入力であるため、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより大きいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力されない。

一方、＋１８Ｖの電圧が停電検知電圧Ｖ１ｐｆより小さいときには、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより小さくなり、その結果として論理がＨＩとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、論理がＬＯＷとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される。このＰＲ端子が負論理入力であるため、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより小さいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力される。
［８−３．＋９Ｖの停電又は瞬停の監視］

＋９Ｖの停電又は瞬停の監視は、上述したように、コンパレータＩＣ２のＩＣ２Ｂが＋９Ｖの監視電圧Ｖ２とリファレンス電圧Ｖｒｅｆとを比較することにより行われている。＋９Ｖは、図１７に示すように、抵抗Ｒ５，Ｒ６による抵抗比によって電圧が分配され、グランドと接地されたコンデンサＣ６によりリップルが除去されてＩＣ２Ｂの＋端子に入力されている（コンデンサＣ６は、ローパスフィルタとしての役割も担っている）。抵抗Ｒ５，Ｒ６の値は、＋９Ｖが停電又は瞬停した際に、その電圧が＋９Ｖから落ち始めて予め設定した停電検知電圧Ｖ２ｐｆ（本実施形態では、７．６４Ｖに設定されている。）となったときに、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆと同値になるように設定されている。＋９Ｖの電圧が停電検知電圧Ｖ２ｐｆより大きいときには、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより大きくなり、その結果として論理がＬＯＷとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、プルアップ抵抗Ｒ４により＋５Ｖに引き上げられ、論理がＨＩとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される。このＰＲ端子が負論理入力であるため、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより大きいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力されない。

一方、＋９Ｖの電圧が停電検知電圧Ｖ２ｐｆより小さいときには、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより小さくなり、その結果として論理がＨＩとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、論理がＬＯＷとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される。このＰＲ端子が負論理入力であるため、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより小さいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力される。

なお、ＤタイプフリップフロップＩＣ３のクリア端子であるＣＬＲ端子には、主制御ＭＰＵ６５ａから、主制御Ｉ／Ｏポート６５ｂを介して、停電クリア信号が入力されるようになっている。ＣＬＲ端子は負論理入力であるため、主制御ＭＰＵ６５ａからの停電クリア信号は、主制御Ｉ／Ｏポート６５ｂを介してその論理がＬＯＷとなってＣＬＲ端子に入力される。ＤタイプフリップフロップＩＣ３は、ＣＬＲ端子に停電クリア信号が入力されると、ラッチ状態を解除するようになっており、このとき、プリセット端子であるＰＲ端子に入力された論理を反転して出力端子であるＱ端子から出力する。

一方、主制御ＭＰＵ６５ａからの停電クリア信号の出力が停止されると、主制御Ｉ／Ｏポート６５ｂを介してその論理がＨＩとなってＣＬＲ端子に入力される。ＤタイプフリップフロップＩＣ３は、ＣＬＲ端子に停電クリア信号が入力されないときには、ラッチ状態をセットするようになっており、ＰＲ端子に論理がＬＯＷとなって入力された状態をラッチする。

主制御Ｉ／Ｏポート６５ｂは、主制御ＭＰＵ６５ａとデータバスを介して各種情報や各種信号のやり取りを行う。主制御ＭＰＵ６５ａは、主制御Ｉ／Ｏポート６５ｂを介して、停電クリア信号の他に、開閉翼ソレノイド１３９等への駆動信号を出力したり、停電予告信号の他に、ゲートスイッチ１３０等からの検出信号が入力されたりする。
［９．高周波停電監視回路］

次に、図１０に示した高周波停電監視回路６５ｋについて説明する。主制御基板６５には、図１０に示したように、払出制御基板８０から＋３４Ｖ、＋１８Ｖ及び＋９Ｖが供給されており、この＋９Ｖが主制御シリーズレギュレータ６５ｃに入力されている。この主制御シリーズレギュレータ６５ｃは、入力された＋９Ｖから主制御基板６５の基準電圧（主制御ＭＰＵ６５ａの作動電圧）である＋５Ｖを作成し、この＋５Ｖが主制御ＭＰＵ６５ａ等に入力されている。高周波停電監視回路６５ｋは、主制御シリーズレギュレータ６５ｃからの＋５Ｖの停電又は瞬停の兆候を監視しており、停電又は瞬停の兆候を検出すると、停電予告として高周波停電予告信号を、主制御ＭＰＵ６５ａに出力する。まず、主制御シリーズレギュレータついて説明し、続いてシステムリセットＩＣ、＋５Ｖの停電又は瞬停の監視、主制御ＭＰＵに供給される電源について説明する。図１８は主制御ＭＰＵ等に供給される＋５Ｖの電源回路を示す回路図である。
［９−１．主制御シリーズレギュレータ］

主制御シリーズレギュレータ６５ｃ（本実施形態では、ローム製：ＢＡ５０ＢＣ０ＷＴ）は、図１８に示すように、電源入力端子であるＶＣＣ端子に＋９Ｖが入力されている。この＋９Ｖは、払出制御基板８０より供給されており、主制御基板６５に入力されると、まずグランド（ＧＮＤ）と接地された電解コンデンサＣ７により、リップル（電圧に畳重された交流成分）が除去されて平滑化される。さらに、グランドと接地されたコンデンサＣ８により、払出制御基板８０と主制御基板６５との基板間に発生したノイズが除去される。また、この平滑化された＋９Ｖは、ＶＣＣ端子の他に、主制御シリーズレギュレータ６５ｃのコントロール端子であるＣＴＬ端子及び上述した停電監視回路６５ｉにも入力されている。主制御シリーズレギュレータ６５ｃは、そのＣＴＬ端子に＋９Ｖが入力されることにより、ＶＣＣ端子に入力された＋９Ｖから＋５Ｖを作成して出力端子であるＯＵＴ端子から出力する。ＯＵＴ端子とＶＣＣ端子との端子間にはダイオードＤ１（本実施形態では、１ＳＳ１３３）が設けられており、ダイオードＤ１のアノードとＯＵＴ端子とが電気的に接続され、ダイオードＤ１のカソードとＶＣＣ端子とが電気的に接続されている。ＶＣＣ端子とＯＵＴ端子との端子間が逆バイアスになったときにはダイオードＤ１を介してＶＣＣ端子側に入力されるようになっており、逆バイアスによる主制御シリーズレギュレータ６５ｃの破壊を防止している。

ＯＵＴ端子から出力される＋５Ｖは、グランドと接地された電解コンデンサＣ９によりリップルが除去されて平滑化されている。この平滑化された＋５Ｖは、システムリセットＩＣ４（本実施形態では、ルネサス製：Ｍ５１９５３）、ダイオードＤ２（本実施形態では、１ＳＳ１３３）のアノード、主制御ＭＰＵ６５ａ、主制御Ｉ／Ｏポート６５ｂ等、にそれぞれ入力されている。
［９−２．システムリセットＩＣ］

ＯＵＴ端子から出力されて平滑化された＋５Ｖは、図１８に示すように、システムリセットＩＣ４の電源端子に入力されている。システムリセットＩＣ４は、主制御ＭＰＵ６５ａにリセットをかけるものであり、遅延回路が内蔵されている。システムリセットＩＣ４の遅延容量端子には、グランドと接地されたコンデンサＣ１０が電気的に接続されており、このコンデンサＣ１０の容量によって遅延回路による遅延時間を設定することができるようになっている。具体的には、システムリセットＩＣ４は、電源端子に入力された＋５Ｖがしきい値（例えば、４．２５Ｖ）に達すると、遅延時間経過後に出力端子からシステムリセット信号を出力する。

システムリセットＩＣ４の出力端子は、主制御ＭＰＵ６５ａのリセット端子であるＲＳＴ端子と電気的に接続されている。出力端子はオープンコレクタ出力タイプであり、プルアップ抵抗Ｒ７により＋５Ｖに引き上げられている。この＋５Ｖに引き上げられた電圧は、グランドと接地されたコンデンサＣ１１によりリップルが除去されて平滑化されている（コンデンサＣ１１は、ローパスフィルタとしての役割も担っている）。出力端子は、電源端子に入力される電圧がしきい値より大きいときにはプルアップ抵抗Ｒ７により＋５Ｖに引き上げられて論理がＨＩとなって主制御ＭＰＵ６５ａのＲＳＴ端子に入力され、一方、電源端子に入力される電圧がしきい値より小さいときには論理がＬＯＷとなって主制御ＭＰＵ６５ａのＲＳＴ端子に入力される。主制御ＭＰＵ６５ａのＲＳＴ端子は負論理入力であるため、電源端子に入力される電圧がしきい値より小さい状態になると、主制御ＭＰＵ６５ａにリセットがかかる。なお、電源端子はグランドと接地されたコンデンサＣ１２と電気的に接続されており、電源端子に入力される＋５Ｖはリップルが除去されて平滑化されている。また、システムリセットＩＣ４の接地端子はグラントと接地されている。
［９−３．＋５Ｖの停電又は瞬停の監視］

高周波停電監視回路６５ｋは、図１８に示すように、システムリセットＩＣ５（本実施形態では、ルネサス製：Ｍ５１９５１）を中心として構成されている。システムリセットＩＣは、遅延回路が内蔵されており、本来、システムリセットの出力端子と、マイクロプロセッサ（ＣＰＵ）のリセット端子とを、電気的に接続して用いる。このシステムリセットＩＣは、マイクロプロセッサ（ＣＰＵ）の電源端子の電圧を監視しており、電源投入後において電圧が所定値に上がったことを検出すると、所定期間遅らせたシステムリセット信号をマイクロプロセッサ（ＣＰＵ）のリセット端子に出力する一方、電圧が所定値に下がったことを検出すると、マイクロプロセッサ（ＣＰＵ）が誤動作しないように、即座にシステムリセット信号をマイクロプロセッサ（ＣＰＵ）のリセット端子に出力する。このように、マイクロプロセッサ（ＣＰＵ）にリセットがかかるようになっている。

本実施形態では、システムリセットＩＣ５の出力端子と、主制御ＭＰＵ６５ａの外部割り込み入力（インターラプト）端子（ＩＮＴ端子）と、を電気的に接続して用いている。これにより、システムリセットＩＣ５は、主制御ＭＰＵ６５ａの電源端子の電圧が所定値に下がったことを検出すると、即座に主制御ＭＰＵ６５ａに割り込みをかける。このように、主制御ＭＰＵ６５ａは、外部（システムリセットＩＣ５）から割り込みがかかるようになっている。

ダイオードＤ２のアノードに入力された＋５Ｖは、図１８に示すように、カソードから出力されて、システムリセットＩＣ５の電源端子に入力されている。これにより、電源端子に入力される電圧は、ダイオードＤ２の順方向電圧によって０．６Ｖ下がった＋４．４Ｖ（＝＋５Ｖ−０．６Ｖ）が入力されている。

上述したように、主制御シリーズレギュレータ６５ｃに高周波が照射されると、出力電圧が低下する特性を有しているため、システムリセットＩＣ５は、電源端子に入力された＋４．４Ｖがしきい値（例えば、４．２５Ｖ）に達すると、出力端子から外部割り込み信号を高周波停電予告信号として出力する。

システムリセットＩＣ５の出力端子は、主制御ＭＰＵ６５ａの外部割り込み入力端子であるＩＮＴ端子と電気的に接続されている。出力端子はオープンコレクタ出力タイプであり、プルアップ抵抗Ｒ８により＋５Ｖに引き上げられている。この＋５Ｖに引き上げられた電圧は、グランドと接地されたコンデンサＣ１３によりリップルが除去されて平滑化されている（コンデンサＣ１３は、ローパスフィルタとしての役割も担っている）。出力端子は、電源端子に入力される電圧がしきい値より大きいときにはプルアップ抵抗Ｒ８により＋５Ｖに引き上げられて論理がＨＩとなって主制御ＭＰＵ６５ａのＩＮＴ端子に入力され、一方、電源端子に入力される電圧がしきい値より小さいときには論理がＬＯＷとなって主制御ＭＰＵ６５ａのＩＮＴ端子に入力される。主制御ＭＰＵ６５ａのＩＮＴ端子は負論理入力であるため、電源端子に入力される電圧がしきい値より小さい状態になると、主制御ＭＰＵ６５ａは、その詳細な説明は後述するが、ＩＮＴ処理を行う。なお、電源端子はグランドと接地されたコンデンサＣ１４と電気的に接続されており、電源端子に入力される＋５Ｖはリップルが除去されて平滑化されている。また、システムリセットＩＣ５の接地端子はグラントと接地されている。

なお、システムリセットＩＣ４の電源端子に入力された＋４．４Ｖとしきい値との差は＋０．１５Ｖ（＝＋４．４Ｖ−４．２５Ｖ）であり、一方、上述したシステムリセットＩＣ４の電源端子に入力された＋５Ｖとしきい値（例えば、４．２５Ｖ）の差は＋０．７５Ｖ（＝＋５Ｖ−４．２５Ｖ）である。このため、主制御シリーズレギュレータ６５ｃに高周波が照射されて出力電圧が低下したときには、システムリセットＩＣ４の出力端子から主制御ＭＰＵ６５ａのＲＳＴ端子にシステムリセット信号が出力されるよりも速く、システムリセットＩＣ５の出力端子から主制御ＭＰＵ６５ａのＩＮＴ端子に高周波停電予告信号が出力される。これにより、主制御ＭＰＵ６５ａはリセットがかかる前にＩＮＴ処理を行うことができる。
［９−４．主制御ＭＰＵに供給される電源］

主制御シリーズレギュレータ６５ｃのＯＵＴ端子から出力されて平滑化された＋５Ｖは、図１８に示すように、主制御ＭＰＵ６５ａの電源端子であるＶＤＤに入力されている。このＶＤＤ端子は、グランドと接地されたコンデンサＣ１５と電気的に接続されており、ＶＤＤ端子に入力される＋５Ｖはさらにリップルが除去されて平滑化されている。主制御ＭＰＵ６５ａの接地端子であるＶＳＳ端子はグランドと接地されている。

主制御Ｉ／Ｏポート６５ｂは、主制御ＭＰＵ６５ａのデータ入出力端子Ｄ０〜Ｄ７と、データバスを介して、各種情報や各種信号のやり取りを行う。主制御ＭＰＵ６５ａは、上述したように、主制御Ｉ／Ｏポート６５ａを介して、停電クリア信号の他に、開閉翼ソレノイド１３９等への駆動信号を出力したり、停電予告信号の他に、ゲートスイッチ１３０等からの検出信号が入力されたりする

このように、高周波停電予告信号は、主制御ＭＰＵ６５ａのＩＮＴ端子に直接入力されており、主制御ＭＰＵ６５ａに割り込みをかけることによって主制御ＭＰＵ６５ａに停電処理として後述するＩＮＴ処理を行わせる。一方、停電予告信号は、主制御Ｉ／Ｏポート６５ｂを介して主制御ＭＰＵ６５ａのデータ入出力端子Ｄ０〜Ｄ７に入力されており、主制御ＭＰＵ６５ａによる入力状態の監視によって主制御ＭＰＵ６５ａに停電処理として後述する電源断時処理を行わせる。
［１０．主制御基板の各種制御処理］

次に、パチンコ機１の遊技の進行に応じて主制御基板６５が行う各種制御処理について説明する。まず、遊技制御に用いられる各種乱数について説明し、続いて主制御側電源投入時処理、主制御側ＩＮＴ処理、主制御側タイマ割り込み処理について説明する。図１９は主制御側電源投入時処理の一例を示すフローチャートであり、図２０は図１９の主制御側電源投入時処理のつづきを示すフローチャートであり、図２１は主制御側ＩＮＴ処理の一例を示すフローチャートであり、図２２は主制御側タイマ割り込み処理の一例を示すフローチャートである。
［１０−１．各種乱数］

遊技制御に用いられる各種乱数として、大当り遊技状態を発生させるか否かの決定に用いられる大当り判定用乱数と、この大当り判定用乱数の初期値の決定に用いられる大当り判定用初期値決定用乱数と、大当り遊技状態を発生させないときにリーチを発生させるか否かの決定に用いられるリーチ判定用乱数と、図７に示した、上特別図柄表示器１４８及び下特別図柄表示器１４９に表示する変動表示パターンの決定に用いられる変動表示パターン用乱数と、大当り遊技状態を発生させるときに上特別図柄表示器１４８及び下特別図柄表示器１４９に表示する特別図柄の組み合わせを決定するのに用いられる大当り図柄用乱数と、この大当り図柄用乱数の初期値の決定に用いられる大当り図柄用初期値決定用乱数等が用意されている。またこれらの乱数に加えて、図７に示した下始動入賞口１３４の開閉翼１３８を開閉動作させるか否かの決定に用いられる普通図柄当り判定用乱数と、この普通図柄当り判定用乱数の初期値の決定に用いられる普通図柄当り判定用初期値決定用乱数と、図７に示した普通図柄表示器１５２に表示する変動表示パターンの決定に用いられる普通図柄変動表示パターン用乱数等が用意されている。
［１０−２．主制御側電源投入時処理］

パチンコ機１に電源が投入されると、主制御基板６５の主制御ＭＰＵ６５ａは、図１９及び図２０に示すように、主制御側電源投入時処理を行う。この主制御側電源投入時処理が開始されると、主制御ＭＰＵ６５ａは、割り込みモードの設定を行う（ステップＳ１０）。この割り込みモードは、主制御ＭＰＵ６５ａの割り込みの優先順位を設定するものである。本実施形態では、後述する主制御側タイマ割り込み処理が優先順位として最も高く設定されており、この主制御側タイマ割り込み処理の割り込みが発生すると、優先的にその処理が行われる。ステップＳ１０に続いて、入出力設定（Ｉ／Ｏの入出力設定）を行う（ステップＳ１２）。このＩ／Ｏの入出力設定では、主制御ＭＰＵ６５ａのＩ／Ｏポートの入出設定等を行う。ステップＳ１２に続いて、主制御ＭＰＵ６５ａに内蔵されたウォッチドックタイマを有効に設定する（ステップＳ１３）。このウォッチドックタイマは、主制御ＭＰＵ６５ａの動作（システム）を監視するためのものであり、一定期間にクリア設定されないときには主制御ＭＰＵ６５ａにリセットがかかる（主制御ＭＰＵ６５ａのシステムが暴走していないかを定期的に診断している）。

ステップＳ１３に続いて、図１７に示したクリア端子ＣＬＲに停電クリア信号の出力を開始する（ステップＳ１４）。この停電クリア信号は、上述したように、図９に示した主制御Ｉ／Ｏポート６５ｂを介して、その論理がＬＯＷとなってクリア端子ＣＬＲに入力される。これにより、主制御ＭＰＵ６５ａは、図１７に示したＤタイプフリップフロップＩＣ４のラッチ状態を解除することができ、後述するラッチ状態をセットするまでの間、ＤタイプフリップフロップＩＣ４のプリセット端子ＰＲに入力された信号を、ＤタイプフリップフロップＩＣ４の出力端子Ｑから出力する状態とすることができ、その出力端子Ｑからの信号を監視することができる。

ステップＳ１４に続いて、ウェイトタイマ処理１を行い（ステップＳ１５）、停電予告信号が入力されているか否かを判定する（ステップＳ１６）。電源投入時から所定電圧となるまでの間では電圧がすぐに上がらない。一方、停電又は瞬停（突発的に電力の供給が一時停止する現象）となるときでは電圧が下がり、停電予告電圧（図１７に示したリファレンス電圧Ｖｒｅｆ）より小さくなると、図１７に示した停電監視回路６５ｉから停電予告として停電予告信号が入力される。電源投入時から所定電圧に上がるまでの間では同様に電圧が停電予告電圧より小さくなると停電監視回路６５ｉから停電予告信号が入力される。そこで、ステップＳ１５のウェイトタイマ処理１では、電源投入後、電圧が停電予告電圧より大きくなって安定するまで待つための処理であり、本実施形態では、待ち時間（ウェイトタイマ）として２００ミリ秒（ｍｓ）が設定されている。ステップＳ１６の判定でその停電予告信号が入力されているか否かの判定を行っている。この判定では、停電予告信号として、上述したＤタイプフリップフロップＩＣ４の出力端子Ｑから出力される信号に基づいて行う。

ステップＳ１６に続いて、クリア端子ＣＬＲに停電クリア信号の出力を停止する（ステップＳ１７）。この停電クリア信号の出力を停止することで、主制御Ｉ／Ｏポート６５ｂを介して、その論理がＨＩとなってクリア端子ＣＬＲに入力される。これにより、主制御ＭＰＵ６５ａは、ＤタイプフリップフロップＩＣ４のラッチ状態をセットすることができ、ＤタイプフリップフロップＩＣ４は、そのプリセット端子ＰＲに論理がＬＯＷとなって入力された状態をラッチすると、その出力端子Ｑから停電予告信号を出力することができる。

ステップＳ１７に続いて、図１１に示したＲＡＭクリアスイッチ６９が操作されているか否かを判定する（ステップＳ１８）。この判定は、主制御基板６５のＲＡＭクリアスイッチ６９が操作され、その操作信号（検出信号）が主制御ＭＰＵ６５ａに入力されているか否かにより行う。検出信号が入力されているときにはＲＡＭクリアスイッチ６９が操作されていると判定し、一方、検出信号が入力されていないときにはＲＡＭクリアスイッチ６９が操作されていないと判定する。

ステップＳ１８でＲＡＭクリアスイッチ６９が操作されているときには、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧに値１をセットし（ステップＳ２０）、一方、ステップＳ１８でＲＡＭクリアスイッチ６９が操作されていないときには、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧに値０をセットする（ステップＳ２２）。このＲＡＭクリア報知フラグＲＣＬ−ＦＬＧは、主制御ＭＰＵ６５ａに内蔵されたＲＡＭ（以下、「主内蔵ＲＡＭ」と記載する。）に記憶されている、確率変動、未払い出し賞球等の遊技に関する遊技情報を消去するか否かを示すフラグであり、遊技情報を消去するとき値１、遊技情報を消去しないとき値０にそれぞれ設定されている。なお、ステップＳ２０及びステップＳ２２でセットされたＲＡＭクリア報知フラグＲＣＬ−ＦＬＧは、主制御ＭＰＵ６５ａの汎用記憶素子（汎用レジスタ）に記憶される。

ステップＳ２０又はステップＳ２２に続いて、ウェイトタイマ処理２を行う（ステップＳ２４）。このウェイトタイマ処理２では、図１１に示した、液晶制御基板５８による液晶表示器５７の表示制御を行うシステムが起動する（ブートする）まで待っている。例えば、図１１に示した液晶制御ＲＯＭ５８ｂから圧縮された各種の制御プログラムを読み出して、同図に示した液晶制御ＭＰＵ５８ａに内蔵されたＲＡＭに展開して記憶する。本実施形態では、ブートするまでの時間（ブートタイマ）として２秒（ｓ）が設定されている。ステップＳ２４に続いて、主内蔵ＲＡＭへのアクセスを許可する設定を行う（ステップＳ２６）。この設定により主内蔵ＲＡＭへのアクセスができ、例えば遊技情報の書き込み（記憶）又は読み出しを行うことができる。ステップＳ２６に続いて、スタックポインタの設定を行う（ステップＳ２８）。スタックポインタは、例えば、使用中の記憶素子（レジスタ）の内容を一時記憶するためにスタックに積んだアドレスを示したり、サブルーチンを終了して本ルーチンに復帰するときの本ルーチンの復帰アドレスを一時記憶するためにスタックに積んだアドレスを示したりするものであり、スタックが積まれるごとにスタックポインタが進む。ステップＳ２８では、スタックポインタに初期アドレスをセットし、この初期アドレスから、レジスタの内容、復帰アドレス等をスタックに積んで行く。そして最後に積まれたスタックから最初に積まれたスタックまで、順に読み出すことによりスタックポインタが初期アドレスに戻る。

ステップＳ２８に続いて、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧが値０である否かを判定する（ステップＳ３０）。上述したように、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧは、遊技情報を消去するとき値１、遊技情報を消去しないとき値０にそれぞれ設定されている。ステップＳ３０でＲＡＭクリア報知フラグＲＣＬ−ＦＬＧが値０であるとき、つまり遊技情報を消去しないときには、高周波照射フラグＲＦ−ＦＬＧが値０であるか否かを判定する（ステップＳ３１）。この高周波照射フラグＲＦ−ＦＬＧは、図５に示した主制御シリーズレギュレータ６５ｃに高周波が照射されているか否かを示すフラグであり、高周波が照射されているとき値１、高周波が照射されていないとき値０にそれぞれ設定されている。高周波照査フラグＲＦ−ＦＬＧは、初期値として値０がセットされており、後述する主制御側ＩＮＴ処理において値１がセットされる。ステップＳ３１で高周波照射フラグＲＦ−ＦＬＧが値０であるとき、つまり高周波が照射されていないときには、チェックサムの算出を行う（ステップＳ３２）。このチェックサムは、主内蔵ＲＡＭに記憶されている遊技情報を数値とみなしてその合計を算出するものである。一方、ステップＳ３１で高周波照射フラグＲＦ−ＦＬＧが値０でないとき（値１であるとき）、つまり高周波が照射されているときには、高周波停電予告信号を、図９に示した主制御Ｉ／Ｏポート６５ｂを介して図９に示した外部端子板９１に出力する（ステップＳ３３）。これにより、外部端子板９１と電気的に接続された図示しないホールコンピュータは、遊技者がパチンコ機１に対して高周波による不正行為を行っていることを把握することができる。

ステップＳ３３に続いて、無限ループに入る。この無限ループでは、後述するウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットしないためウォッチドックタイマがクリア設定されなくなる。このため、主制御ＭＰＵ６５ａにリセットがかかり、その後主制御ＭＰＵ６５ａは、この主制御側電源投入時処理を再び行う。

高周波照射フラグＲＦ−ＦＬＧに値１がセットされてリセットがかかると、つまり高周波が照射されてリセットがかかると、この主制御側電源投入時処理が開始され、ステップＳ３１の判定によって無限ループに入り、再びリセットがかかる。これにより、ステップＳ３２のチェックサムの算出に処理が移行しないため、例えば後述する、ＲＡＭ作業領域の復電時設定に基づく復帰、ＲＡＭ作業領域の初期設定に基づく復帰が阻止されることとなる。

このようなリセットが繰り返し行われることによって、遊技を開始することができない状態となる。したがって、高周波による不正行為を防止することができる。なお、電源投入時にＲＡＭクリアスイッチ６９を操作すると、後述するＲＡＭ作業領域の初期設定において高周波照射フラグＲＦ−ＦＬＧが初期化されて値０（初期値０）がセットされる。

ステップＳ３２に続いて、算出したチェックサムの値（サム値）が後述する主制御側電源断時処理（電源断時）において記憶されているチェックサムの値（サム値）と一致しているか否かを判定する（ステップＳ３４）。一致しているときには、バックアップフラグＢＫ−ＦＬＧが値１であるか否かを判定する（ステップＳ３６）。このバックアップフラグＢＫ−ＦＬＧは、遊技情報、チェックサムの値（サム値）及びバックアップフラグＢＫ−ＦＬＧの値等のバックアップ情報を後述する主制御側電源断時処理において主内蔵ＲＡＭに記憶保持したか否かを示すフラグであり、主制御側電源断時処理を正常に終了したとき値１、主制御側電源断時処理を正常に終了していないとき値０にそれぞれ設定されている。

ステップＳ３６でバックアップフラグＢＫ−ＦＬＧが値１であるとき、つまり主制御側電源断時処理を正常に終了したときには、復電時として主内蔵ＲＡＭの作業領域を設定する（ステップＳ３８）。この設定は、バックアップフラグＢＫ−ＦＬＧを値０にセットするほか、主制御ＭＰＵ６５ａに内蔵されたＲＯＭ（以下、「主内蔵ＲＯＭ」と記載する。）から復電時情報を読み出し、この復電時情報を主内蔵ＲＡＭの作業領域にセットする。ここで「復電時」とは、電源を遮断した状態から電源を投入した状態に加えて、停電又は瞬停からその後の電力の復旧した状態、高周波が照射されたことを検出してリセットし、その後に復帰した状態も含める。ステップＳ３８に続いて、電源投入時コマンド作成処理を行う（ステップＳ４０）。この電源投入時コマンド作成処理では、バックアップ情報から遊技情報を読み出してこの遊技情報に応じた各種コマンドを主内蔵ＲＡＭの所定記憶領域に記憶する。

一方、ステップＳ３０でＲＡＭクリア報知フラグＲＣＬ−ＦＬＧが値０でない（値１である）とき、つまり遊技情報を消去するときには、又はステップＳ３４でチェックサムの値（サム値）が一致していないときには、又はステップＳ３６でバックアップフラグＢＫ−ＦＬＧが値１でない（値０である）とき、つまり主制御側電源断時処理を正常に終了していないときには、主内蔵ＲＡＭの全領域をクリアする（ステップＳ４２）。具体的には、値０を主内蔵ＲＡＭに書き込むことよって行う（なお、初期値として主内蔵ＲＯＭから所定値を読み出して、セットしてもよい）。これにより、例えば、上述した、大当り判定用乱数や初期値更新型のカウンタ等の値が初期化されて値０がセットされる。ステップＳ４２に続いて、初期設定として主内蔵ＲＡＭの作業領域を設定する（ステップＳ４４）。この設定は、主内蔵ＲＯＭから初期情報を読み出してこの初期情報を主内蔵ＲＡＭの作業領域にセットする。ステップＳ４４に続いて、ＲＡＭクリア報知及びテストコマンド作成処理を行う（ステップＳ４６）。このＲＡＭクリア報知及びテストコマンド作成処理では、主内蔵ＲＡＭをクリアして初期設定を行った旨を、図１１に示したサブ統合基板６３に報知するためのＲＡＭクリア報知コマンドと、サブ統合基板６３の各種検査を行うためのテストコマンドと、を作成し、送信情報として主内蔵ＲＡＭの送信情報記憶領域に記憶する。なお、サブ統合基板６３がＲＡＭクリア報知コマンドを受信すると、このＲＡＭクリア報知コマンドを液晶制御基板５８に送信し、一方テストコマンドを受信すると、図１１に示した、音源ＩＣ６３ｃ、液晶制御基板５８及びランプ駆動基板６０の各種検査を行うためのテストコマンドを送信する。

ステップＳ４０又はステップＳ４６に続いて、割り込み初期設定を行う（ステップＳ４８）。この設定は、後述する主制御側タイマ割り込み処理が行われるときの割り込み周期を設定するものである。本実施形態では４ｍｓに設定されている。ステップＳ４８に続いて、割り込み許可設定を行う。（ステップＳ５０）。この設定によりステップＳ４８で設定した割り込み周期、つまり４ｍｓごとに主制御側タイマ割り込み処理が繰り返し行われる。

ステップＳ５０に続いて、ウォッチドックタイマクリアレジスタＷＣＬに値Ａをセットする（ステップＳ５２）。このウォッチドックタイマクリアレジスタＷＣＬに、値Ａ、値Ｂそして値Ｃを順にセットすることによりウォッチドックタイマがクリア設定される。ステップＳ５２に続いて、停電予告信号が入力されているか否かを判定する（ステップＳ５４）。この判定では、図１７に示した停電監視回路６５ｉからの停電予告信号に基づいて行う。図１７に示したように、パチンコ機１の電源を遮断したり、停電又は瞬停したりすると、電圧が停電予告電圧（図１７に示したリファレンス電圧Ｖｒｅｆ）より小さくなり、停電監視回路６５ｉから停電予告として停電予告信号が入力される。ステップＳ５４で停電予告信号の入力がないときには非当落乱数更新処理を行う（ステップＳ５６）。

この非当落乱数更新処理では、上述した、大当り判定用初期値決定用乱数、リーチ判定用乱数、変動表示パターン用乱数及び大当り図柄用初期値決定用乱数等を更新する。例えば、大当り判定用乱数を更新するカウンタは、上述した初期値更新型のカウンタであり、大当り判定用乱数の下限値から上限値までの範囲を、後述する主制御側タイマ割り込み処理が行われるごとに値１ずつ増える（カウントアップする）。このカウンタは、非当落乱数更新処理により大当り判定用初期値決定用乱数が設定（更新）されると、この大当り判定用初期値決定用乱数から上限値までカウントアップし、続けて下限値から大当り判定用初期値決定用乱数までカウントアップする。そして再び非当落乱数更新処理により大当り判定用初期値決定用乱数が更新される。このように、非当落乱数更新処理では、当落判定（大当り判定）にかかわらない乱数を更新する。なお、上述した、普通図柄当り判定用乱数、普通図柄当り判定用初期値決定用乱数及び普通図柄変動表示パターン用乱数等もこの非当落乱数更新処理により更新される。普通図柄当り判定用乱数等は、上述した大当り判定用乱数の更新方法と同一であり、その説明を省略する。

ステップＳ５６に続いて、再びステップＳ５２に戻り、ウォッチドックタイマクリアレジスタＷＣＬに値Ａをセットし、ステップＳ５４で停電予告信号の入力があるか否かを判定し、この停電予告信号の入力がなければ、ステップＳ５６で非当落乱数更新処理を行い、ステップＳ５２〜ステップＳ５６を繰り返し行う。なお、このステップＳ５２〜ステップＳ５６の処理を「主制御側メイン処理」という。

一方、ステップＳ５４で停電予告信号の入力があったときには、割り込み禁止設定を行う（ステップＳ５８）。この設定により後述する主制御側タイマ割り込み処理が行われなくなり、主内蔵ＲＡＭへの書き込みを防ぎ、遊技情報の書き換えを保護している。ステップＳ５８に続いて、停電予告信号を、図９に示した主制御Ｉ／Ｏポート６５ｂを介して図９に示した外部端子板９１に出力し、停電クリア信号を、主制御Ｉ／Ｏポート６５ｂを介して図１７に示したＤタイプフリップフロップＩＣ４のクリア端子ＣＬＲに出力する（ステップＳ５９）。これにより、外部端子板９１と電気的に接続された図示しないホールコンピュータは、パチンコ機１の停電又は瞬停、その発生回数等を監視することができ、また、図１７に示したＤタイプフリップフロップＩＣ４は、ラッチ状態を解除することができる。

ステップＳ５９に続いて、チェックサムの算出を行ってこの算出した値を記憶する（ステップＳ６０）。このチェックサムは、上述したチェックサムの値（サム値）及びバックアップフラグＢＫ−ＦＬＧの値の記憶領域を除く、主内蔵ＲＡＭの作業領域の遊技情報を数値とみなしてその合計を算出する。ステップＳ６０に続いて、バックアップフラグＢＫ−ＦＬＧに値１をセットする。（ステップＳ６２）、これによりバックアップ情報の記憶が完了する。ステップＳ６２に続いて、主内蔵ＲＡＭへのアクセスの禁止設定を行う（ステップＳ６４）。この設定により主内蔵ＲＡＭへのアクセスが禁止され書き込み及び読み出しができなくなり、主内蔵ＲＡＭに記憶されているバックアップ情報が保護される。ステップＳ６４に続いてウォッチドックタイマのクリア設定を行う（ステップＳ６６）。このクリア設定は、上述したように、ウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットすることにより行われる。ステップＳ６６に続いて、無限ループに入る。この無限ループでは、ウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットしないためウォッチドックタイマがクリア設定されなくなる。このため、主制御ＭＰＵ６５ａにリセットがかかり、その後主制御ＭＰＵ６５ａは、この主制御側電源投入時処理を再び行う。なお、ステップＳ５８〜ステップＳ６６の処理及び無限ループを「主制御側電源断時処理」という。

パチンコ機１（主制御ＭＰＵ６５ａ）は、停電したとき又は瞬停したときにはリセットがかかり、その後の電力の復旧により主制御側電源投入時処理を行う。

なお、ステップＳ３４では主内蔵ＲＡＭに記憶されているバックアップ情報が正常なものであるか否かを検査し、続いてステップＳ３６では主制御側電源断時処理が正常に終了された否かを検査している。このように、主内蔵ＲＡＭに記憶されているバックアップ情報を２重にチェックすることによりバックアップ情報が不正行為により記憶されたものであるか否かを検査している。
［１０−３．主制御側ＩＮＴ処理］

次に、主制御側ＩＮＴ処理について説明する。この主制御側ＩＮＴ処理は、図１８に示したシステムリセットＩＣ５からの高周波停電予告信号がＩＮＴ端子に入力されると、主制御ＭＰＵ６５ａに割り込みがかかって行われる。

主制御側ＩＮＴ処理が開始されると、主制御基板６５の主制御ＭＰＵ６５ａは、図１８に示すように、高周波照射フラグＲＦ−ＦＬＧに値１をセットする（ステップＳ６８）。この高周波照射フラグＲＦ−ＦＬＧは、上述したように、主制御シリーズレギュレータ６５ｃに高周波が照射されているか否かを示すフラグであり、高周波が照射されたときに値１が設定され、高周波が照射されない限り値０（初期値０）に設定されている。この主制御側ＩＮＴ処理が行われるときには、主制御シリーズレギュレータ６５ｃに高周波が照射され、その出力電圧が低下したことによってシステムリセットＩＣ５からの高周波停電予告信号が入力された状態である。このため、ステップＳ６８では、高周波照射フラグＲＦ−ＦＬＧに値１をセットしている。

ステップＳ６８に続いて、ＲＡＭアクセスの禁止設定を行う（ステップＳ６９）。この設定により、上述したように、主内蔵ＲＡＭへのアクセスが禁止され書き込み及び読み出しができなくなり、主内蔵ＲＡＭに記憶されているバックアップ情報に加えて高周波照射フラグＲＦ−ＦＬＧの値も保護される。

ステップＳ６９に続いて、無限ループに入る。この無限ループでは、ウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットしないためウォッチドックタイマがクリア設定されなくなる。このため、主制御ＭＰＵ６５ａにリセットがかかり、その後主制御ＭＰＵ６５ａは、図１９及び図２０に示した主制御側電源投入時処理を行う。
［１０−４．主制御側タイマ割り込み処理］

次に、主制御側タイマ割り込み処理について説明する。この主制御側タイマ割り込み処理は、図１９及び図２０に示した主制御側電源投入時処理において設定された割り込み周期（本実施形態では、４ｍｓ）ごとに繰り返し行われる。

主制御側タイマ割り込み処理が開始されると、主制御基板６５の主制御ＭＰＵ６５ａは、図２２に示すように、タイマ割り込みを禁止に設定してレジスタの切替（退避）を行う（ステップＳ７０）。ここでは、上述した主制御側メイン処理で使用していた汎用記憶素子（汎用レジスタ）から補助レジスタに切り替える。この補助レジスタを主制御側タイマ割り込み処理で使用することにより汎用レジスタの値が上書きされなくなる。これにより、主制御側メイン処理で使用していた汎用レジスタの内容の破壊を防いでいる。

ステップＳ７０に続いて、ウォッチドックタイマクリアレジスタＷＣＬに値Ｂをセットする（ステップＳ７２）。このとき、ウォッチドックタイマクリアレジスタＷＣＬには、主制御側電源投入時処理（主制御側メイン処理）のステップＳ５２においてセットされた値Ａに続いて値Ｂがセットされる。

ステップＳ７２に続いて、スイッチ入力処理を行う（ステップＳ７４）。このスイッチ入力処理では、主制御Ｉ／Ｏポート６５ｂの入力端子に入力されている各種信号を読み取り、入力情報として主内蔵ＲＡＭの入力情報記憶領域に記憶する。例えば図７に示した、左普通入賞口１４４及び装飾ユニット側普通入賞口１５８，１５９に入球した遊技球を検出する左入賞口スイッチ１４６からの検出信号、右普通入賞口１４５に入球した遊技球を検出する右入賞口スイッチ１４７からの検出信号、大入賞口１４０に入球した遊技球を検出するカウントスイッチ１４３からの検出信号、上始動入賞口１３３に入球した遊技球を検出する上始動口スイッチ１３６からの検出信号、下始動入賞口１３４に入球した遊技球を検出する下始動口スイッチ１３７からの検出信号、ゲート１２９を通過した遊技球を検出するゲートスイッチ１３０からの検出信号や後述する賞球制御処理で送信した賞球コマンドを図１１に示した払出制御基板８０が正常に受信した旨を伝える払出制御基板８０からのＡＣＫ信号、をそれぞれ読み取り、入力情報記憶領域に記憶する。

ステップＳ７４に続いて、タイマ減算処理を行う（ステップＳ７６）。このタイマ減算処理では、例えば、後述する特別図柄及び特別電動役物制御処理で決定される変動表示パターンに従って図７に示した、上特別図柄表示器１４８及び下特別図柄表示器１４９が点灯する時間、後述する普通図柄及び普通電動役物制御処理で決定される普通図柄変動表示パターンに従って図７に示した普通図柄表示器１５２が点灯する時間のほか、主制御基板６５（主制御ＭＰＵ６５ａ）が送信した各種コマンドを払出制御基板８０が正常に受信した旨を伝えるＡＣＫ信号が入力されているか否かを判定する際にその判定条件として設定されているＡＣＫ信号入力判定時間等の時間管理を行う。具体的には、変動表示パターン又は普通図柄変動表示パターンの変動時間が５秒間であるときには、タイマ割り込み周期が４ｍｓに設定されているので、このタイマ減算処理を行うごとに変動時間を４ｍｓずつ減算し、その減算結果が値０になることで変動表示パターン又は普通図柄変動表示パターンの変動時間を正確に計っている。

本実施形態では、ＡＣＫ信号入力判定時間として１００ｍｓが設定されており、このタイマ減算処理を行うごとにＡＣＫ信号入力判定時間が４ｍｓずつ減算し、その減算結果が値０になることでＡＣＫ信号入力判定時間を正確に計っている。なお、これらの各種時間及びＡＣＫ信号入力判定時間は、時間管理情報として主内蔵ＲＡＭの時間管理情報記憶領域に記憶される。

ステップＳ７６に続いて、当落乱数更新処理を行う（ステップＳ７８）。この当落乱数更新処理では、上述した、大当り判定用乱数及び大当り図柄用乱数を更新する。またこれらの乱数に加えて、図２０に示した主制御側電源投入時処理（主制御側メイン処理）におけるステップＳ５６の非当落乱数更新処理で更新される、大当り判定用初期値決定用乱数及び大当り図柄用初期値決定用乱数も更新する。これらの大当り判定用初期値決定用乱数及び大当り図柄用初期値決定用乱数は、主制御側メイン処理及びこの主制御側タイマ割り込み処理においてそれぞれ更新されることでランダム性をより高めている。一方、大当り判定用乱数及び大当り図柄用乱数は、当落判定（大当り判定）にかかわる乱数であるためこの当落乱数更新処理が行われるごとにのみ、それぞれのカウンタがカウントアップする。例えば、大当り判定用乱数を更新するカウンタは、大当り判定用乱数の下限値から上限値までの範囲を、主制御側タイマ割り込み処理が行われるごとにカウントアップする。このカウンタは、大当り判定用初期値決定用乱数から上限値までをカウントアップし、続けて下限値から大当り判定用初期値決定用乱数までをカウントアップする。大当り判定用乱数の下限値から上限値までの範囲をカウンタがカウントアップし終えると、この当落乱数更新処理により大当り判定用初期値決定用乱数は更新される（この大当り判定用初期値決定用乱数は上述した非当落乱数更新処理でも更新される）。なお上述した、普通図柄当り判定用乱数、普通図柄当り判定用初期値決定用乱数もこの当落乱数更新処理により更新される。普通図柄当り判定用乱数等は、上述した大当り判定用乱数の更新方法と同一であり、その説明を省略する。

ステップＳ７８に続いて、賞球制御処理を行う（ステップＳ８０）。この賞球制御処理では、上述した入力状態記憶領域から入力情報を読み出してこの入力情報に基づいて遊技球を払い出す賞球コマンドを作成したり、主制御基板６５と払出制御基板８０との基板間の接続状態を確認するセルフチェックコマンドを作成したりする。そして作成した賞球コマンドやセルフチェックコマンドを払出制御基板８０に送信する。例えば、図７に示した大入賞口１４０に遊技球が１球、入球すると、賞球として１５球を払い出す賞球コマンドを作成して払出制御基板８０に送信したり、この賞球コマンドを払出制御基板８０が正常に受信した旨を伝えるＡＣＫ信号が所定時間内に入力されないときには主制御基板６５と払出制御基板８０との基板間の接続状態を確認するセルフチェックコマンドを作成して出制御基板７５に送信したりする。なお、これらの詳細な説明は後述する。

ステップＳ８０に続いて、賞球チェック処理を行う（ステップＳ８２）。この賞球チェック処理では、賞球に関する異常状態を確認する。例えば、大当り遊技状態でないときに大入賞口１４０に遊技球が入球すると、異常状態として賞球異常報知コマンドを作成し、送信情報として上述した送信情報記憶領域に記憶する。（なお、この異常状態の確認は、入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて行う）。ステップＳ８２に続いて、コマンド受信処理を行う（ステップＳ８４）。払出制御基板８０は、その詳細な説明は後述するが、例えば図３に示した払出装置４０が球がみを起こして遊技球を払い出せない状態等の状態コマンドを送信する。ステップＳ８４のコマンド受信処理では、この状態コマンドを正常に受信すると、その旨を払出制御基板８０に伝える情報を、出力情報として主内蔵ＲＡＭの出力情報記憶領域に記憶する。また、その詳細な説明は後述するが、正常に受信した状態コマンドを整形して送信情報として上述した送信情報記憶領域に記憶する。

ステップＳ８４に続いて、特別図柄及び特別電動役物制御処理を行う（ステップＳ８６）。この特別図柄及び特別電動役物制御処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて始動入賞処理を行う。この始動入賞処理では、入力情報から図７に示した、上始動口スイッチ１３６又は下始動口スイッチ１３７からの検出信号が入力端子に入力されていたか否かを判定する。この判定結果に基づいて、検出信号が入力端子に入力されていたときには、上述した、大当り判定用乱及び大当り図柄用乱数等を更新する各種カウンタの値を抽出して始動情報として主内蔵ＲＡＭの始動情報記憶領域に記憶する。

この始動情報記憶領域には、始動情報記憶ブロック０〜７（８つの始動情報記憶ブロック）が設けられており、始動情報記憶ブロック０、始動情報記憶ブロック１、始動情報記憶ブロック２、・・・、そして始動情報記憶ブロック７の順に始動情報が記憶されるようになっている。例えば始動情報が始動情報記憶ブロック０〜６に記憶されている場合、上始動口スイッチ１３６からの検出信号が入力端子に入力されていたときには始動情報を始動情報記憶ブロック７に記憶する。このとき、上始動口スイッチ１３６により検出されたことを示す識別情報も記憶するようになっている。これにより、始動情報記憶ブロック０〜７には、遊技球が上始動口スイッチ１３６又は下始動口スイッチ１３７のうちどちらに検出されたものであるか、時系列で記憶されることとなる（つまり、履歴が分かるように記憶されている）。

始動情報は始動情報記憶ブロック０に記憶されているものが読み出される。この始動情報が読み出されると、始動情報記憶ブロック１の始動情報が始動情報記憶ブロック０に、始動情報記憶ブロック２の始動情報が始動情報記憶ブロック１に、・・・、始動情報記憶ブロック７の始動情報が始動情報記憶ブロック６に、それぞれシフトされて始動情報記憶ブロック７が空き領域となる。例えば、始動記憶情報ブロック０〜２に始動情報が記憶されている場合には、始動情報記憶ブロック１の始動情報が始動情報記憶ブロック０に、始動情報記憶ブロック２の始動情報が始動情報記憶ブロック１にそれぞれシフトされて始動情報記憶ブロック２〜７が空き領域となる。ここで、始動情報記憶ブロック０〜７に始動情報が記憶されていると、それらの始動情報記憶ブロックの数を保留球として図７に示した、上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１を点灯させるよう、上述した識別情報に基づいて上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１の点灯信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。なお、本実施形態では、上始動口スイッチ１３６及び下始動口スイッチ１３７により検出された遊技球を始動記憶として始動情報記憶ブロックに記憶できる数は最大４個にそれぞれ設定されている。

始動入賞処理に続いて、始動情報記憶ブロック０から始動情報を読み出し、この始動情報に基づいて遊技処理を行う。この遊技処理では、例えば読み出した始動情報から、大当り判定用乱数の値を取り出して主内蔵ＲＯＭに予め記憶されている大当り判定値と一致するか否かを判定（大当りであるか否かを判定）したり、大当り図柄用乱数の値を取り出して主内蔵ＲＯＭに予め記憶されている確変当り判定値と一致するか否かを判定（確率変動を発生させるか否かの判定）したりする。ここで、「確率変動」とは、大当りする確率が通常時（低確率）にくらべて高く設定された高確率（確変時）に変化することであり、上述した大当り判定値は、低確率では通常時判定テーブルから読み出され、一方、高確率では確変時判定テーブルから読み出される。

これらの判定結果により発生させる遊技状態が決定する。この決定した遊技状態に、上述した変動表示パターン用乱数に基づいて変動表示パターンを決定して遊技演出コマンドを作成し、送信情報として上述した送信情報記憶領域に記憶する。また、発生させる遊技状態に応じて、例えば大当り遊技状態となるときには図７に示した、開閉板１４１を開閉動作させるよう開閉板ソレノイド１４２への駆動信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。

ステップＳ８６に続いて、普通図柄及び普通電動役物制御処理を行う（ステップＳ８８）。この普通図柄及び普通電動役物制御処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて電動始動入賞口処理を行う。この電動始動入賞口処理では、入力情報から図７に示したゲートスイッチ１３０からの検出信号が入力端子に入力されていたか否かを判定する。この判定結果に基づいて、検出信号が入力端子に入力されていたときには、上述した普通図柄当り判定用乱数を更新するカウンタの値等を抽出して、この抽出した値と、主内蔵ＲＯＭに予め記憶されている普通図柄当り判定値と、が一致するか否かを判定する。一致しているときには、図７に示した、開閉翼１３８を開閉動作させるよう開閉翼ソレノイド１３９への駆動信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。また、上述した普通図柄変動表示パターン用乱数に基づいて普通図柄変動表示パターンを決定して図７に示した普通図柄表示器１５２を点灯させるよう普通図柄表示器１５２への点灯信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。

ステップＳ８８に続いて、ポート出力処理を行う（ステップＳ９０）。このポート出力処理では、主制御Ｉ／Ｏポート６５ｂの出力端子から、上述した出力情報記憶領域から出力情報を読み出してこの出力情報に基づいて各種信号を出力する。例えば、出力情報に基づいて出力端子から、払出制御基板８０からの状態コマンドを正常に受信したときにはＡＣＫ信号を払出制御基板８０に出力したり、大当り遊技状態であるときには図７に示した、大入賞口１４０の開閉板１４１の開閉動作を行う開閉板ソレノイド１４２に駆動信号を出力したり、大当り遊技状態である旨を伝える大当り信号を図４に示した外部端子板９１に出力したりする。

ステップＳ９０に続いて、サブ統合基板コマンド送信処理を行う（ステップＳ９２）。このサブ統合基板コマンド送信処理では、上述した送信情報記憶領域から送信情報を読み出してこの送信情報を図１１に示したサブ統合基板６３に送信する。この送信情報には、上述したように、遊技演出コマンド、ＲＡＭクリア報知コマンド、テストコマンド、賞球異常報知コマンド及び状態コマンド等がある。この送信情報のほかに、主制御基板６５と払出制御基板８０との基板間の接続状態を確認するときにセットされるセルフチェックフラグの値に基づいてその接続状態に不具合が生じているときには接続不具合コマンドを作成してサブ統合基板６３に送信する。

ステップＳ９２に続いて、ウォッチドックタイマクリアレジスタＷＣＬに値Ｃをセットする（ステップＳ９４）。このとき、ウォッチドックタイマクリアレジスタＷＣＬには、ステップＳ７２においてセットされた値Ｂに続いて値Ｃがセットされる。これにより、ウォッチドックタイマクリアレジスタＷＣＬには、値Ａ、値Ｂそして値Ｃが順にセットされ、ウォッチドックタイマがクリア設定される。ステップＳ９４に続いて、レジスタの切替（復帰）を行う（ステップＳ９６）。この復帰は、ステップＳ７０でスタックに積んで退避した内容を読み出してレジスタに書き込むことにより行われる。ステップＳ９６に続いて、割り込み許可の設定を行い（ステップＳ９８）、このルーチンを終了する。

以上説明した本実施形態のパチンコ機１によれば、主制御基板６５、電源基板７３を備えている。主制御基板６５はマイクロプロセッサとしての主制御ＭＰＵ６５ａ等を備えており、この主制御ＭＰＵ６５ａが遊技の進行を制御している。電源基板７３は主制御基板６５に＋３４Ｖ、＋１８Ｖ及び＋９Ｖの電圧を供給している。

主制御基板６５には、主制御シリーズレギュレータ６５ｃ、高周波停電監視回路６５ｋ、停電監視回路６５ｉを備えている。主制御シリーズレギュレータ６５ｃは電源基板７３から供給される＋９Ｖの電圧から主制御ＭＰＵ６５ａの作動電圧である＋５Ｖを作成し、高周波停電監視回路６５ｋは主制御シリーズレギュレータ６５ｃが作成した＋５Ｖの電圧の低下を監視してしきい値（例えば、４．２５Ｖ）より小さくなると停電予告として外部割り込み信号である高周波停電予告信号を主制御ＭＰＵ６５ａに出力し、停電監視回路６５ｉは電源基板７３から供給される＋１８Ｖ及び＋９Ｖの電圧の低下を監視してリファレンス電圧Ｖｒｅｆ（例えば、２．４９５Ｖ）より小さくなると停電予告として外部割り込み信号でない停電予告信号を主制御ＭＰＵ６５ａに出力する。このように、主制御ＭＰＵ６５ａには、外部割り込み信号である高周波停電予告信号と、外部割り込み信号でない停電予告信号と、がそれぞれ入力される。

主制御ＭＰＵ６５ａは、停電監視回路６５ｉからの外部割り込み信号でない停電予告信号が入力された際に、図２０に示した主制御側電源投入時処理（主制御側電源断時処理）におけるステップＳ６０のチェックサムの算出記憶で主制御ＭＰＵ６５ａの内蔵ＲＡＭ（主内蔵ＲＡＭ）に記憶されている情報を数値とみなしてその合計（サム値）を算出してサム値を主内蔵ＲＡＭに記憶し、無限ループに入る。この無限ループでは、主制御ＭＰＵ６５ａにリセットをかける。

主制御ＭＰＵ６５ａは、高周波停電監視回路６５ｋからの外部割り込み信号である高周波停電予告信号が入力された際に、図２１に示した主制御側ＩＮＴ処理におけるステップＳ６８で高周波照射フラグＲＦ−ＦＬＧを値１にセットして主内蔵ＲＡＭに記憶し、無限ループに入る。この無限ループでは、主制御ＭＰＵ６５ａにリセットをかける。

主制御ＭＰＵ６５ａは、リセットがかかると、図２０に示した主制御側電源投入時処理を行い、この主制御側電源投入時処理におけるステップＳ３１で高周波照射フラグＲＦ−ＦＬＧが値０であるか否かを判定する。ステップＳ３１で高周波照射フラグＲＦ−ＦＬＧが値０であるとき、つまり高周波が照射されていないときには、同処理におけるステップＳ３２のチェックサムの算出でリセット時に主内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計（サム値）を算出する。そして、同処理におけるステップＳ３４の判定では、ステップＳ３２のチェックサムの算出で算出したサム値と、ステップＳ６０のチェックサムの算出記憶で算出して記憶したサム値と、が一致しているか否かを判定する。

ステップＳ３４の判定により、ステップＳ３２のチェックサムの算出で算出したサム値と、ステップＳ６０のチェックサムの算出記憶で算出して記憶したサム値と、が一致していると判定されたときには、同処理におけるステップＳ３８のＲＡＭ作業領域の復電時設定を行い、続いて同処理におけるステップＳ４０の電源投入時コマンド作成処理を行って復帰する。一方、ステップＳ３４の判定により、ステップＳ３２のチェックサムの算出で算出したサム値と、ステップＳ６０のチェックサムの算出記憶で算出して記憶したサム値と、が一致していないと判定されたときには、同処理におけるステップＳ４２のＲＡＭの全領域のクリアを行い、続いて同処理におけるステップＳ４４のＲＡＭ作業領域の初期値設定を行い、同処理におけるステップＳ４６のＲＡＭクリア報知及びテストコマンド作成処理を行って復帰する。

一方、ステップＳ３１で高周波照射フラグＲＦ−ＦＬＧが値０でない（値１である）とき、つまり高周波が照射されているときには、同処理におけるステップＳ３３の外部端子板への出力に続いて、無限ループに入る。この無限ループでは、主制御ＭＰＵ６５ａにリセットをかける。このように、高周波照射フラグＲＦ−ＦＬＧに値１がセットされると、上述した、ステップＳ３８、ステップＳ３３による復帰及びステップＳ４２〜ステップＳ４６による復帰が阻止されることとなる。

主制御シリーズレギュレータ６５ｃは、高周波が照射されると、出力電圧が低下する特性を有している。高周波が照射されて主制御シリーズレギュレータ６５ｃの出力電圧がしきい値（例えば、４．２５Ｖ）より小さくなると、高周波停電監視回路６５ｋから外部割り込み信号である高周波停電予告信号が主制御ＭＰＵ６５ａに入力される。この高周波停電予告信号が入力されると、主制御ＭＰＵ６５ａは、図２１に示した主制御側ＩＮＴ処理における無限ループに入ってリセットがかかり、図２０に示した主制御側電源投入時処理におけるステップＳ３１の判定によって無限ループに入り、リセットがかかる。これにより、ステップＳ３８、ステップＳ３３による復帰及びステップＳ４２〜ステップＳ４６による復帰が阻止されることとなる。このように、主制御シリーズレギュレータ６５ｃに高周波が照射されると、遊技を開始することができない状態となる。したがって、高周波による不正行為を防止することができる。

また、ベース部材１０１と、このベース部材１０１に組み合わされるカバー部材１００と、の間に主制御基板６５が収容される主制御基板ボックス６６を備えており、この主制御基板ボックス６６は、封印ねじ１１０を用いてベース部材１０１とカバー部材１００とを相互に締結することで封印され、主制御基板ボックス６６を開封する切除ブロックＢ１〜Ｂ３に切除部１０９がそれぞれ設けられ、それらの切除ブロックＢ１〜Ｂ３を切断する際に、対応する切除部１０９が切除される。例えば主制御基板６５から高周波停電監視回路６５ｋを取り除いて高周波による不正行為を試みようとすると、主制御基板ボックス６６を開封して主制御基板６５を改変する必要がある。ところが、主制御基板ボックス６６を開封すると、切除部１０９が切除された状態となるため痕跡が残る。これにより、例えばホールの店員等は、切除部１０９を目視することによって主制御基板ボックス６６の開封有無を容易に確認にすることができ、また主制御基板６５の改変有無の確認に役立つ。
［１１．別例］

なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。

例えば、上述した実施形態では、パチンコ機１を例にとって説明したが、本発明が適用できる遊技機はパチンコ機に限定されるものではなく、パチンコ機以外の遊技機、例えばスロットマシン又はパチンコ機とスロットマシンとを融合させた融合遊技機（遊技球を用いてスロット遊技を行うもの。）などにも適用することができる。

パチンコ機の正面図である。 本体枠及び前面枠を開放した状態のパチンコ機を示す斜視図である。 本体枠及び遊技盤を分離した状態を示す斜視図である。 パチンコ機の背面図である。 主制御基板ボックスの分解斜視図である。 主制御基板ボックスの開封方法を示す概略図である。 遊技盤の正面図である。 遊技盤の構成を示す斜視図である。 主基板及び周辺基板のブロック図である。 パチンコ機の電源システムを示すブロック図である。 試験に用いた主制御基板ボックスの分解斜視図である。 高周波試験の概略図である。 試験データを示すテーブルである。 アンテナ水平時における試験データをグラフ化した図である。 アンテナ垂直時における試験データをグラフ化した図である。 初期値更新型乱数によるカウンタの更新方法を示す説明図である。 停電監視回路を示す回路図である。 主制御ＭＰＵ等に供給される＋５Ｖの電源回路を示す回路図である。 主制御側電源投入時処理の一例を示すフローチャートである。 図１９の主制御側電源投入時処理のつづきを示すフローチャートである。 主制御側ＩＮＴ処理の一例を示すフローチャートである。 主制御側タイマ割り込み処理の一例を示すフローチャートである。

符号の説明

１…パチンコ機（パチンコ機）、１２…遊技領域、１７…下皿、１７ａ…下皿用球排出ボタン、１４…低音用スピーカ、２７…サイド装飾装置、３６…中高音用スピーカ、３８…賞球ランプ、４０…払出装置、４１…払出モータ、５７…液晶制御基板、６３…サブ統合基板、６５…主制御基板（主制御基板）、６５ａ…主制御ＭＰＵ（マイクロプロセッサ）、６５ｃ…主制御シリーズレギュレータ（レギュレータ）、６５ｉ…停電監視回路（供給電圧停電監視回路）、６５ｋ…高周波停電監視回路（作動電圧停電監視回路）、６６…主制御基板ボックス、６９…ＲＡＭクリアスイッチ、７３…電源基板（電源基板）、８０…払出制御基板、１００…カバー部材、１０１…ベース部材、１０９…切除部、Ｂ１〜Ｂ３…切除ブロック。

Claims (2)

1. 遊技の進行を制御するマイクロプロセッサを備えた主制御基板と、該主制御基板に種々の電圧を供給する電源基板と、を備えたパチンコ機であって、
   前記主制御基板には、
   前記電源基板から供給される前記種々の電圧から前記マイクロプロセッサの作動電圧を作成するレギュレータと、
   該レギュレータが作成した前記マイクロプロセッサの作動電圧の低下を監視し、予め定めた作動電圧用しきい値より小さくなると、停電予告として作動電圧停電予告割り込み信号を前記マイクロプロセッサに出力する作動電圧停電監視回路と、
   前記電源基板から供給される前記種々の電圧の低下を監視し、予め定めた供給電圧用しきい値より小さくなると、停電予告として供給電圧停電予告信号を前記マイクロプロセッサに出力する供給電圧停電監視回路と、
   を備え、
   前記マイクロプロセッサは、
   前記供給電圧停電予告信号が入力された際に、当該マイクロプロセッサの内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計を算出する停電予告時サム値算出制御手段と、
   該停電予告時サム値算出制御手段が算出した値を前記内蔵ＲＡＭに記憶する停電予告時サム値記憶制御手段と、
   該停電予告時サム値記憶制御手段による記憶のあと、当該マイクロプロセッサにリセットをかける停電予告時リセット制御手段と、
   前記作動電圧停電予告割り込み信号が入力された際に、その旨を示す割り込み発生フラグをオンに設定する割り込み発生フラグ設定制御手段と、
   該割り込み発生フラグ設定制御手段が設定した前記割り込み発生フラグを前記内蔵ＲＡＭに記憶する割り込み発生フラグ記憶制御手段と、
   該割り込み発生フラグ記憶制御手段による記憶のあと、当該マイクロプロセッサにリセットをかける割り込み発生時リセット制御手段と、
   前記停電予告時リセット制御手段によるリセット後に前記内蔵ＲＡＭに記憶されている情報を数値とみなしてその合計を算出するリセット後サム値算出制御手段と、
   該リセット後サム値算出制御手段が算出した値と、前記停電予告時サム値記憶制御手段が記憶した値と、が一致しているか否かを判定するサム値判定制御手段と、
   前記停電予告時リセット制御手段によるリセット後又は前記割り込み発生時リセット制御手段によるリセット後に前記割り込み発生フラグがオンに設定されているか否かを判定する割り込み発生フラグ判定制御手段と、
   前記内蔵ＲＡＭに記憶されている情報を消去する情報消去制御手段と、
   当該マイクロプロセッサの内蔵ＲＯＭから初期情報を読み出す初期情報読出制御手段と、
   該初期情報読出制御手段が読み出した前記初期情報を前記内蔵ＲＡＭに記憶する初期情報記憶制御手段と、
   前記サム値判定制御手段により、前記リセット後サム値算出制御手段が算出した値と、前記停電予告時サム値記憶制御手段が記憶した値と、が一致していると判定されたときには、前記内蔵ＲＡＭに記憶されている情報に基づいて復帰する第１の復帰制御手段と、
   前記サム値判定制御手段により、前記リセット後サム値算出制御手段が算出した値と、前記停電予告時サム値記憶制御手段が記憶した値と、が一致していないと判定されたときには、前記情報消去制御手段により前記内蔵ＲＡＭに記憶されている情報を消去したあと、前記初期情報読出制御手段により前記内蔵ＲＯＭから読み出された前記初期情報を前記初期情報記憶制御手段により前記内蔵ＲＡＭに記憶し、その記憶された当該初期情報に基づいて復帰する第２の復帰制御手段と、
   前記割り込み発生フラグ判定制御手段により、前記割り込み発生フラグがオンに設定されていると判定されたときには、前記第１の復帰制御手段による復帰及び前記第２の復帰制御手段による復帰を阻止する復帰阻止制御手段と、
   を備えることを特徴とするパチンコ機。
2. 請求項１に記載のパチンコ機であって、
   ベース部材と、該ベース部材に組み合わされるカバー部材と、の間に前記主制御基板が収容される基板ボックス
   を備え、
   前記基板ボックスは、封印ねじを用いて前記ベース部材と前記カバー部材とを相互に締結することで封印され、前記基板ボックスを開封する開封部に切除部が設けられ、該開封部を切断する際に、該切除部が切除されることを特徴とするパチンコ機。