JP4899266B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4899266B2 JP4899266B2 JP2001237187A JP2001237187A JP4899266B2 JP 4899266 B2 JP4899266 B2 JP 4899266B2 JP 2001237187 A JP2001237187 A JP 2001237187A JP 2001237187 A JP2001237187 A JP 2001237187A JP 4899266 B2 JP4899266 B2 JP 4899266B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- conductive layer
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は半導体素子の製造方法に関し、特に、窒化物系化合物半導体を用いて構成される半導体素子の製造方法において、下地成長層を成長基板とともに分離することができ、下側導電層に裏面から電極を効率良く形成することができる半導体素子の製造方法に関する。
【0002】
【従来の技術】
従来、サファイア基板上に積層された半導体成長層はエッチングを施すことによりサファイア基板から剥離される。しかし、エッチングを施してサファイア基板から半導体成長層を剥離する場合、エッチング速度の緩慢やエッチングによる半導体成長層の腐食などの問題がある。
【0003】
窒化系化合物半導体成長層において、ウェットエッチングを施してサファイア基板から剥離することは困難であり、反応性イオンエッチングなどのようなドライエッチングを施してサファイア基板から剥離される。しかし、反応性イオンエッチングには毒性のガスを用いるため、ドライエッチングによる半導体成長層の腐食が大きい。
【0004】
このようなエッチングを施して半導体成長層を成長基板から剥離する問題を考慮して、成長基板の裏側からレーザ光を照射して半導体成長層と成長基板との界面においてアブレーションを生じさせて半導体成長層を剥離する方法が開発された。
【0005】
窒化物系化合物半導体成長層の場合、サファイア基板上に形成された半導体成長層は、サファイア基板の裏側からレーザ光を照射され、半導体成長層のアンドープ層やバッファ層においてレーザ光は吸収されアブレーションが生じ、サファイア基板からアンドープ層やバッファ層とともに半導体成長層は剥離される。その後、アンドープ層やバッファ層にエッチングを施し、素子の裏面に電極を形成する。
【0006】
【発明が解決しようとする課題】
しかし、サファイア基板から剥離された半導体成長層の裏面のアンドープ層やバッファ層は多結晶やアモルファス状であるため、抵抗が高く電極を形成するには不向きであり、半導体素子の裏面に電極を形成する場合には裏面にエッチングを施してアンドープ層やバッファ層を除去するので効率が良くない。
【0007】
さらに、半導体素子の裏面に電極を形成する場合、裏面にエッチングを施す工程とともに半導体素子を形成する製造工程が増え、半導体素子の生産コストが上昇する。また、半導体素子の生産コストの上昇とともに、半導体素子を実装した画像表示装置などの生産コストも上昇する。
【0008】
そこで、本発明の半導体素子の製造方法は、下地成長層を成長基板とともに分離することができ、下側導電層に裏面から電極を効率良く形成することができる半導体素子の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明における半導体素子の製造方法は、基板上に下地成長層を形成する工程と、下地成長層上にバンドギャップエネルギーが下地成長層より小さい下側導電層を形成する工程と、下側導電層上に成長阻害膜を形成する工程と、成長阻害膜の一部を除去して開口部を形成する工程と、開口部から露出した下側導電層上に半導体層を積層して形成する工程と、半導体層に保護膜を形成する工程と、基板上に形成された下側導電層及び半導体層をエッチングにより素子毎の領域に分離する素子分離溝を形成する工程と、半導体層に形成した保護膜を除去する工程と、基板に光を照射して下地成長層と下側導電層との界面においてアブレーションを生じさせて基板から下側導電層及び前記半導体層を分離する工程とを有する。
【0010】
基板上に形成された半導体層は基板の裏側から光を照射され基板から分離されるのであるが、バンドギャップエネルギーが下地成長層より小さな半導体を用いて下側導電層を形成し、これらの間のエネルギー値を有するレーザ光を成長基板の裏側から照射すると、下地成長層と下側導電層との下側導電層側界面においてアブレーションを生じさせることができる。そのため、下地成長層と下側導電層との界面において半導体層から下地成長層やバッファ層を成長基板とともに簡便に分離することができる。
【0011】
さらに、半導体層には下地成長層に至る深さを有する素子毎の領域に分離する素子分離溝を形成した後にレーザ光を照射して基板から分離すると、半導体層を基板から分離すると同時に複数の半導体素子を形成することができ、分離された下側導電層に裏側から効率良く電極を形成することができる。
【0012】
また、基板を下地成長層とともに簡便に分離することができ、複数の素子に効率良く分離することができるため、半導体素子の生産コストを低減することができる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照しながら説明する。
【0018】
[参考例]
成長基板上に下地成長層が形成され、下側導電層、第一導電層、活性層、及び第二導電層が積層されて半導体成長層が形成され、下地成長層に至る素子分離溝が半導体成長層に形成された後に、下地成長層と下側導電層との界面において分離して形成されるプレナー型の半導体発光素子について説明する。
【0019】
図1(a)に示すように、成長基板11上に下地成長層12が形成される。一般には、成長基板11としては、次にウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを用いることができ、例えば、成長基板11として、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。参考例における成長基板11は、後述する成長基板11を分離する際にレーザ光を裏側から照射するため、サファイア基板などの光透過性を有する基板とする。
【0020】
成長基板11の主面上に形成される下地成長層12も、一般には種々のものを用いることができる。下地成長層12としては、例えば、III族系化合物半導体を用いることができ、窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体などがある。
【0021】
下地成長層12の成長させる方法としては、種々の気相成長法を挙げることができる。例えば、有機金属化合物気相成長法(MOVPD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)を用いて成長させることができる。特に、MOVPE法を用いると、迅速に結晶性の良いものが得られる。図1(a)では省略しているが、下地成長層12の底部側には所要のバッファ層を形成しても良い。
【0022】
図1(b)のように下地成長層12の上に下側導電層であるn側コンタクト層13が形成され、さらに順に第一導電層14、活性層15、第二導電層16及びp側コンタクト層17が積層され半導体成長層が形成される。このとき、下地成長層12上に積層されるn側コンタクト層13は、下地成長層12よりバンドギャップエネルギーが小さい半導体を用いて形成される。n側コンタクト層13は下地成長層12と同様に、ウルツ鉱型の化合物半導体層である。参考例において、下地成長層12に比べてバンドギャップエネルギーが小さい半導体として、例えば、下地成長層12にはAlGaN、n側コンタクト層13にはGaNを用いることができる。
【0023】
一般に、第一導電層14は下地成長層12と同様に、ウルツ鉱型の化合物半導体層であって、例えばシリコンドープのGaNの如き材料から形成される。第一導電層14はn型クラッド層として機能し、活性層15は、半導体発光素子の光を生成するための層であり、第一導電層14の上に積層され、発光するのに好適な膜厚を有する。p側コンタクト層17及び第二導電層16は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのGaNの如き材料から形成される。この第二導電層16はp型クラッド層として機能する。また、活性層15は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。
【0024】
図1(c)は成長基板11上に積層された半導体成長層に素子分離溝18を形成する工程を示している。素子分離溝18は反応性イオンエッチング等の処理を施して形成され、半導体成長層は素子毎の領域に分離される。素子分離溝18の深さは、下地成長層12に至る深さであるため、後述のように、成長基板11の裏側からレーザ光を照射して成長基板11及び下地成長層12を分離すると同時に、半導体成長層を複数の半導体発光素子に効率良く分離することができる。
【0025】
図2(d)は成長基板11上の裏側からレーザ光を照射し成長基板11を分離する工程を示す図である。図2(d)に示すように、前述のように下地成長層12上に積層されるn側コンタクト層13は、下地成長層12よりバンドギャップエネルギーが小さい半導体を用いて形成されるため、成長基板11の裏側から照射するレーザ光として、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いると、レーザ光は下地成長層12において吸収されず、n側コンタクト層13において吸収される。レーザ光を吸収した下地成長層12とn側コンタクト層13とのn側コンタクト層13側界面においてアブレーションが生じ、この界面において下地成長層12とともに成長基板11を分離することができる。このとき照射されるレーザ光には、例えば、紫外線であるエキシマレーザや高調波YAGレーザのようなレーザ光がある。
【0026】
例えば、下地成長層12にAlGaN(Al組成が約15%)、n側コンタクト層13にGaNを用いて成長基板の裏側から3倍高調波YAGレーザ(355nm)を照射した場合、AlGaNのバンドギャップエネルギーが3.8eV、GaNのバンドギャップエネルギーが3.2eV、3倍高調波YAGレーザ光のレーザ光のエネルギーが3.5eVであることから、レーザ光は下地成長層12では吸収されず、n側コンタクト層13において吸収される。レーザ光を吸収したn側コンタクト層13と下地成長層12とのn側コンタクト層13側界面においてGaNが金属のGaと窒素とに分解され、成長基板11及び下地成長層12を簡便に分離することができる。
【0027】
このように、n側コンタクト層13のバンドギャップエネルギーが下地成長層12のバンドギャップエネルギーより小さく、これらの間にエネルギーの値を持つレーザ光を照射すると、レーザ光は下地成長層12において吸収されずにn側コンタクト層13に至り、n側コンタクト層13において吸収される。n側コンタクト層13でレーザ光が吸収され、n側コンタクト層13側界面においてアブレーションが生じて、成長基板11は下地成長層12とともに簡便に分離することができる。
【0028】
図2(e)は成長基板11から分離した第一導電層、活性層、及び第二導電層にp側電極19およびn側電極20を形成する工程を示す図である。p側電極19は、p側コンタクト層17に蒸着法などにより形成され、例えば、Ti/Pt/Au電極構造またはNi(Pd)/Pt/Au電極構造を有する。n側電極20は、例えば、AuGe/Ni/Au電極構造を有し、n側コンタクト層13に蒸着法などにより形成される。
【0029】
また、上述のように、下地成長層12上に積層されるn側コンタクト層13を下地成長層12よりバンドギャップエネルギーが小さい半導体を用いて形成し、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いて成長基板11及び下地成長層12を分離した後、へき開して複数の半導体発光素子に分離すると、半導体レーザの共振端面となるへき開面を形成することができる。
【0030】
以上のように、n側コンタクト層13のバンドギャップエネルギーが下地成長層12のバンドギャップエネルギーより小さく、これらの間にエネルギーの値を持つレーザ光を照射すると、レーザ光照射により下地成長層12とn側コンタクト層13とのn側コンタクト層13側界面においてアブレーションが生じさせることができ、半導体成長層を成長基板11及び下地成長層12から簡便に分離することができ、電極形成に適した下側導電層であるn側コンタクト層13を露出させることができる。
【0031】
さらに、素子分離溝18を下地成長層12に至る深さに形成した後にレーザ光照射により成長基板11及び下地成長層12から半導体成長層を分離すると、成長基板11が下地成長層12とともに分離されると同時に、半導体成長層を複数の半導体発光素子毎に効率良く分離することができ、複数の半導体発光素子に分離されたn側コンタクト層13の裏面に効率良くn側電極を形成することができる。
【0032】
[第一の実施の形態]
成長基板上に下地成長層が形成され、下地成長層上に下側導電層が形成され、下側導電層上に選択成長によって第一導電層、活性層、及び第二導電層が積層されて断面略三角形状で六角錘状の半導体成長層が形成された後に、下地成長層と下側導電層との界面において分離されて形成される半導体発光素子について説明する。
【0033】
図3(a)に示すように、成長基板31上に下地成長層32及び下側導電層33が順に積層されて形成される。成長基板31としては、次にウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを使用できる。例えば、成長基板31として、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むものである。ここで、第一の実施の形態において成長基板31は、後述する成長基板31を分離する際にレーザ光を裏側から照射するため、サファイア基板などの光透過性を有する基板とする。
【0034】
この成長基板31の主面上に形成される下地成長層32及び下側導電層33としては、後の工程で六角錐のピラミッド構造を形成することからウルツ鉱型の化合物半導体を用いることができる。例えば、III族系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体などである。
【0035】
下地成長層32及び下側導電層33を成長させる方法としては、種々の気相成長法を挙げることができる。例えば、有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)を用いて成長させることができる。特に、MOVPE法を用いると、迅速に結晶性の良いものが得られる。また、図3では省略しているが、下地成長層32の底部側には所要のバッファ層を形成しても良い。
【0036】
下地成長層32は、一般にはn側電極を形成するための導電層として機能することから、その全体にシリコンなどの不純物がドープされる。第一の実施の形態においては、後述するように、成長基板31の裏側からレーザ光を照射してアブレーションにより成長基板31を分離する際に、下地成長層32の一部を成長基板とともに分離する。そのため、成長基板31とともに分離される部分の層には不純物をドープしなくても良い。
【0037】
下地成長層32上に積層される下側導電層33にはシリコンなどの不純物がドープされてn側電極を形成され、下地成長層32よりバンドギャップエネルギーが小さい半導体を用いて形成される。例えば、下地成長層32に比べてバンドギャップエネルギーが小さい半導体として、下地成長層32にはAlGaN、下側導電層33にはGaNを用いることができる。
【0038】
図3(b)のように、下地成長層32及び下側導電層33を順に積層した下地成長層32上の全面にシリコン酸化膜やシリコン窒化膜などからなる成長阻害膜34を形成する。この成長阻害膜34はマスク層として用いられる膜であり、スパッタ法若しくはその他の方法によって下地成長層32の表面に形成される。
【0039】
図3(c)に示すように、成長阻害膜34を全面に形成した後、マスクとして機能する成長阻害膜34の一部が除去されて開口部34aが形成される。一般に、選択成長する上で開口部34aの形状は、基板主面に対して傾斜した傾斜面を有するファセット構造に形成することができる形状であれば特に限定されるものではない。一例としてストライプ状、矩形状、円形状、楕円状、三角形状、又は六角形状などの多角形形状とされる。成長阻害膜34の下部の下側導電層33は開口部34aの形状を反映してその表面が露出する。第一の実施の形態において、第一導電層、活性層、及び第二導電層を断面略三角形状の六角錘状に選択成長させることができる形状としては、円形状や六角形状などがある。
【0040】
このような所定の形状の開口部34aが形成された後、図4(d)に示すように、選択成長により第一導電層35、活性層36、及び第二導電層37が積層される。
【0041】
第一導電層35は下地成長層32と同様に、ウルツ鉱型の化合物半導体層であって、例えばシリコンドープのGaNの如き材料から形成される。この第一導電層35はn型クラッド層として機能する。この第一導電層35は、例えば、成長基板31がサファイア基板として、その主面がC面である場合には、選択成長によって断面略三角形状の六角錐形状に形成することができる。
【0042】
活性層36は、半導体発光素子の光を生成するための層であり、例えばInGaN層やInGaN層をAlGaN層で挟む構造の層からなる。この活性層36は、第一導電層35の傾斜面からなるファセットに沿って延在され、発光するのに好適な膜厚を有する。また、活性層36は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。
【0043】
第二導電層37は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのGaNの如き材料から形成される。この第二導電層37はp型クラッド層として機能する。この第二導電層37も第一導電層35の傾斜面からなるファセットに沿って延在される。選択成長によって形成される六角錐形状の傾斜面は例えばS面、{11−22}面及びこれら各面に実質的に等価な面の中から選ばれる面とされる。
【0044】
図4(e)及び図4(f)は素子分離溝39を形成する工程を示している。図4(e)に示すように、最外部に形成された第二導電層37が素子分離溝39形成のためのエッチングにより侵食されるのを防ぐため、第二導電層37及び成長阻害膜34が形成されている下側導電層33の全面に保護膜38で覆う。保護膜38は、例えば、プラズマCVD法等により形成されるシリコン酸化膜などである。このような保護膜38が形成された後、図4(f)に示すように、反応性イオンエッチングなどの処理を施して素子分離溝39を形成し、素子毎の領域に分離する。
【0045】
素子分離溝39の深さは、下地成長層32に至る深さである。後述するように、成長基板31の裏側からレーザ光を照射して成長基板31を分離する際に、下地成長層32と下側導電層33との下側導電層33側界面においてアブレーションが生じ、成長基板31を下地成長層32とともに分離することができる。このとき、素子分離溝39を下地成長層32に至る深さに形成することにより、成長基板31及び下地成長層32を分離すると同時に素子毎の領域に分離することができ、効率良く半導体発光素子を形成することができる。
【0046】
素子分離溝39が形成された後、酸などにより保護膜38を除去する(図5(g))。図5(h)に示すように、保護膜38を除去した後に、六角錐形状の第一導電層、活性層、及び第二導電層の最外部にある第二導電層37の表面にp側電極40の形成する。p側電極40は、一例として、Ni/Pt/Au電極構造またはPd/Pt/Au電極構造を有し、蒸着法などによって形成される。また、n側電極は裏面に形成されるため、ここでは形成されていない。
【0047】
図5(i)は成長基板31の裏側からレーザ光を照射して成長基板31を分離する工程を示す図である。前述のように下側導電層33のバンドギャップエネルギーが下地成長層32のバンドギャップエネルギーに比べて小さいため、成長基板11の裏側から照射するレーザ光として、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いると、レーザ光は下地成長層32において吸収されず、下側導電層33において吸収される。そのため、レーザ光を吸収する下側導電層33と下地成長層32との下側導電層33側界面において、アブレーションが生じ、下地成長層32とともに成長基板31を分離することができる。また、成長基板31を分離するために照射されるレーザ光には、紫外線であるエキシマレーザや高調波YAGレーザなどのレーザ光がある。
【0048】
例えば、下地成長層32をAlGaN(Al組成が約15%)、下側導電層33をAlNよりもバンドギャップエネルギーの小さなGaNとした場合、3倍高調波YAGレーザ(355nm)を成長基板31の裏側から照射すると、下側導電層33と下地成長層32との下側導電層33側界面において、GaNが金属のGaと窒素とに分解して成長基板31及び下地成長層32は簡便に分離することができる。
【0049】
これは、下地成長層32であるAlGaN(Al組成が約15%)のバンドギャップエネルギーが3.8eV、下側導電層33であるGaNのバンドギャップエネルギーが3.2eV、3倍高調波YAGレーザ(355nm)のレーザ光のエネルギーが3.5eVであることから、YAGレーザは下地成長層32において吸収されずに透過し、下側導電層33に至って吸収されるからである。
【0050】
このように、下側導電層33として、バンドギャップエネルギーが下地成長層32より小さな半導体を用いて積層し、この二層のバンドギャップエネルギーの間に位置するエネルギーをもつレーザ光を照射すると、下地成長層32において吸収されず、下側導電層33に至って吸収される。レーザ光を吸収した下側導電層33と下地成長層32との下側導電層33側界面においてアブレーションが生じ、成長基板31及び下地成長層32を簡便に分離することができる。
【0051】
図6(j)に示すように、成長基板31及び下地成長層32を分離した際、素子分離溝39の深さが下地成長層32に至る深さであるため、レーザ光を照射して成長基板31および下地成長層32を分離すると同時に、複数の素子毎に分離される。
【0052】
図6(k)は素子の裏面にn側電極41を形成する工程を示す図である。n側電極41は、一例として、Ti/Al/Pt/Au電極構造であり、蒸着法などによって形成される。
【0053】
以上のように、下側導電層33のバンドギャップエネルギーが下地成長層32のバンドギャップエネルギーに比べて小さく、成長基板31の裏側から照射するレーザ光として、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いる場合、レーザ光は下地成長層32において吸収されず、下側導電層33において吸収される。このようなレーザ光を照射することにより下地成長層32と下側導電層33との下側導電層33側界面においてアブレーションが生じ、成長基板31及び下地成長層32を分離することができ、電極形成に適した下側導電層33を露出させることができる。
【0054】
さらに、素子分離溝39を下地成長層32に至る深さに形成した後にレーザ光照射により成長基板31及び下地成長層32から半導体成長層を分離すると、成長基板31が下地成長層32とともに分離されると同時に、半導体成長層を複数の半導体発光素子毎に効率良く分離することができ、複数の半導体発光素子に分離された下側導電層33の裏面に効率良くn側電極を形成することができる。
【0055】
[第二の実施の形態]
成長基板上に下地成長層が形成され、下地成長層上に下側導電層が形成され、下側導電層上に選択成長によって第一導電層、活性層、及び第二導電層が積層されて断面略台形状で台形柱状の半導体成長層が形成された後に、下地成長層と下側導電層との界面において分離されて形成される半導体発光素子について説明する。
【0056】
図7(a)に示すように、第一の実施の形態と同様に、成長基板51上に下地成長層52及び下側導電層53順に積層し、下地成長層52上に成長阻害膜54を形成する。下地成長層52は、成長基板51とともに分離されるため不純物をドープしなくても良い。
【0057】
成長基板51は、サファイア基板のような次にウルツ鉱型の化合物半導体を形成し得るものであれが良いが、第二の実施の形態において成長基板51は、後述する成長基板51を分離する際にレーザ光を裏側から照射するため、サファイア基板などの光透過性を有する基板とする。
【0058】
下地成長層52上に積層される下側導電層53は、窒化ガリウム(GaN)などのウルツ鉱型の化合物半導体であり、シリコンなどの不純物がドープされ、n側電極が形成される。また、下側導電層53は、下地成長層52よりもバンドギャップエネルギーが小さい半導体を用いて形成される。例えば、第一の実施の形態と同様に、下地成長層52に比べてバンドギャップエネルギーが小さい半導体として、下地成長層52にはAlGaN、下側導電層53にはGaNを用いることができる。
【0059】
下側導電層53上に形成される成長阻害膜54はシリコン酸化膜やシリコン窒化膜からなり、スパッタ法などにより形成される。
【0060】
図7(b)は成長阻害膜54にストライプ状の開口部54aを形成する工程を示す。この開口部54aの形状は、一般には基板主面に対して傾斜面を有するファセット構造にすることができるストライプ状の開口部であれば良い。第二の実施の形態では断面略台形状の台形柱状の半導体発光素子を形成するストライプ状であるが、例えば、開口部54aの長手方向を[1−100]方向若しくは[11-20]方向とすると、断面略台形状の台形柱状の第一導電層、活性層、及び第二導電層を形成することができる。
【0061】
図7(c)に示すように、ストライプ状の開口部54aから選択成長によって断面略台形状で台形柱状の第一導電層55が形成される。第一導電層55は、ウルツ鉱型の化合物半導体からなり、例えばシリコンドープのGaNの如き材料から形成され、n型クラッド層として機能する。
【0062】
図7(c)のような断面略台形状で台形柱状の第一導電層55が形成された後に、第一の実施の形態と同様に、順に活性層56、第二導電層57が積層して形成される(図8(d))。活性層56は、半導体発光素子の光を生成するための層であり、例えばInGaN層やInGaN層をAlGaN層で挟む構造の層からなる。また、活性層56は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。第二導電層57は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのGaNの如き材料から形成され、p型クラッド層として機能する。
【0063】
図8(e)及び図8(f)は素子分離溝59を形成する工程を示している。図8(e)に示すように、第一の実施の形態と同様に、最外部に形成された第二導電層57及び成長阻害膜54が形成されている下側導電層53の全面にプラズマCVD法等によりシリコン酸化膜などの保護膜58を形成し、図8(f)に示すように、反応性イオンエッチングなどの処理を施して素子分離溝59を形成し、素子毎の領域に分離する。
【0064】
素子分離溝59の深さは、下地成長層52に至る深さである。後述するように、成長基板51の裏側からレーザ光を照射して成長基板51を分離する際に、下地成長層52と下側導電層53との下側導電層53側界面においてアブレーションが生じ、成長基板51を下地成長層52とともに分離することができる。このとき、素子分離溝59を下地成長層52に至る深さに形成することにより、成長基板51及び下地成長層52を分離すると同時に下側導電層53及び半導体成長層を素子毎に分離することができ、効率良く半導体発光素子を形成することができる。
【0065】
素子分離溝59が形成された後、酸などにより保護膜58を除去し(図9(g))、図9(h)に示すように、保護膜58を除去した後に、六角錐形状の半導体成長層の最外部にある第二導電層57の表面にp側電極60の形成する。p側電極60は、一例として、Ni/Pt/Au電極構造またはPd/Pt/Au電極構造を有し、蒸着法などによって形成される。また、n側電極は裏面に形成されるため、ここでは形成されていない。
【0066】
図9(i)は成長基板51の裏側からレーザ光を照射して成長基板51を分離する工程を示す図である。前述のように下側導電層53のバンドギャップエネルギーが下地成長層52のバンドギャップエネルギーに比べて小さいため、成長基板51の裏側から照射するレーザ光として、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いると、レーザ光は下地成長層52において吸収されず、下側導電層53において吸収される。そのため、このようなレーザ光を成長基板51の裏側から照射すると、レーザ光は下地成長層52を透過し、下側導電層53において吸収され、レーザ光を吸収する下側導電層53と下地成長層52との下側導電層53側界面においてアブレーションが生じ、下地成長層52とともに成長基板51を分離することができる。また、成長基板51を分離するために照射されるレーザ光には、紫外線であるエキシマレーザや高調波YAGレーザなどのレーザ光がある。
【0067】
例えば、下地成長層52をAlGaN(Al組成が約15%)、下側導電層53をAlNよりもバンドギャップエネルギーの小さなGaNとした場合、3倍高調波YAGレーザ(355nm)を成長基板51の裏側から照射すると、下側導電層53と下地成長層52との下側導電層53側界面において、GaNが金属のGaと窒素とに分解して成長基板31及び下地成長層32は簡便に分離することができる。
【0068】
これは、下地成長層52であるAlGaN(Al組成が約15%)のバンドギャップエネルギーが3.8eV、下側導電層53であるGaNのバンドギャップエネルギーが3.2eV、3倍高調波YAGレーザ(355nm)のレーザ光のエネルギーが3.5eVであることから、YAGレーザは下地成長層52において吸収されずに透過し、下側導電層53に至って吸収されるからである。
【0069】
このように、下地成長層52として、バンドギャップエネルギーが下側導電層53より大きな半導体を用いて積層し、この二層のバンドギャップエネルギーの間に位置するエネルギーをもつレーザ光を照射すると、下地成長層52において吸収されずに透過し、下側導電層53に至って吸収される。レーザ光を吸収した下側導電層53と下地成長層52との下側導電層53側界面においてアブレーションが生じ、成長基板31及び下地成長層32を簡便に分離することができる。
【0070】
図10(j)に示すように、成長基板31及び下地成長層32を分離した際、素子分離溝59の深さが下地成長層52に至る深さであるため、下側導電層53、第一導電層、活性層、及び第二導電層は素子毎に分離される。図10(k)に示すように、素子の裏面にn側電極61を形成する。n側電極61は、一例として、Ti/Al/Pt/Au電極構造であり、蒸着法などによって形成される。
【0071】
このように分離された断面略台形状の台形柱状の半導体発光素子は、台形柱の稜線と垂直な方向にダイシングやエッチングを施されて複数の素子に分離される。このとき、例えば、へき開などにより半導体レーザの共振端面となるへき界面を形成することができる。
【0072】
以上のように、下側導電層53のバンドギャップエネルギーが下地成長層52のバンドギャップエネルギーに比べて小さく、成長基板51の裏側から照射するレーザ光として、これらのバンドギャップエネルギーの間にエネルギー値を有するレーザ光を用いる場合、レーザ光は下地成長層52において吸収されず、下側導電層53において吸収される。このようなレーザ光を照射することにより下地成長層52と下側導電層53との下側導電層53側界面においてアブレーションが生じ、成長基板31及び下地成長層32を分離することができ、電極形成に適した下側導電層53を露出させることができる。
【0073】
さらに、素子分離溝59を下地成長層52に至る深さに形成した後にレーザ光照射により成長基板51及び下地成長層52から半導体成長層を分離すると、成長基板51が下地成長層52とともに分離されると同時に、半導体成長層を複数の半導体発光素子毎に効率良く分離することができ、複数の半導体発光素子に分離された下側導電層53の裏面に効率良くn側電極を形成することができる。
【0074】
【発明の効果】
本発明によれば、成長基板の裏側からレーザ光を照射してアブレーションを生じさせて成長基板を分離する際に、多結晶やアモルファス状のバッファ層やアンドープ層を成長基板とともに同時に簡便に分離することができる。そのため、成長基板を分離する際に、単結晶からなる結晶性の良いn側コンタクト層などの下側導電層を露出させることができ、電極形成に好適な下側導電層に裏面から効率良くn側電極を形成することができる。また、下側導電層に効率良く電極を形成することができるため、半導体素子の生産コストを低減することができ、半導体素子を実装した画像表示装置の製造コストも低減することができる。
【0075】
下側成長層及び半導体層に素子毎の領域に分離する素子分離溝を下地成長層に至るように形成し、成長基板の裏側からレーザ光を照射して成長基板を分離すると、レーザ光照射により成長基板及び下地成長層から半導体層を分離すると同時に半導体層を複数の半導体素子に効率良く分離することができる。
【0076】
従来のように成長基板のみを分離させたり下地成長層の中途部から分離させたりする半導体素子とは異なり、本発明の半導体素子では成長基板及び下地成長層が分離されるため、従来の半導体素子に比べて小型化がされた半導体素子を実現することができる。小型化された半導体素子は、素子を実装するときに、例えば合成樹脂などで周囲を固めて容易に扱えるサイズにしたとしても、電極が裏面に形成されているため、様々な形態の配線を形成することができる。
【図面の簡単な説明】
【図1】 参考例半導体素子の製造方法における下地成長層の形成、半導体成長層の形成、及び素子分離溝の形成の工程を示し、(a)は下地成長層形成の工程断面図であり、(b)は第一導電層、活性層、及び第二導電層の形成の工程断面図であり、(c)は素子分離溝形成の工程断面図である。
【図2】 参考例の半導体素子の製造方法における半導体成長層の分離及び両電極の形成の工程を示し、(d)は半導体成長層分離の断面図であり、(e)は両電極形成の工程断面図である。
【図3】 本発明の実施形態の半導体素子の製造方法における下地成長層、成長阻害膜及び開口部の形成工程を示し、(a)は下地成長層形成の工程断面図であり、(b)は成長阻害膜形成の工程断面図であり、(c)は開口部形成の工程断面図である。
【図4】 本発明の実施形態の半導体素子の製造方法における第一導電層、活性層、及び第二導電層の形成及び素子分離溝の形成工程を示し、(d)は第一導電層、活性層、及び第二導電層の形成の工程断面図であり、(e)は保護膜形成の工程断面図であり、(f)は素子分離溝形成の工程断面図である。
【図5】 本発明の実施形態の半導体素子の製造方法における保護膜の除去、p側電極の形成、及び成長基板の分離の工程を示し、(g)は保護膜除去の工程断面図であり、(h)はp側電極形成の工程断面図であり、(i)は成長基板分離の工程断面図である。
【図6】 本発明の実施形態の半導体素子の製造方法における成長基板の分離及びn側電極の形成の工程を示し、(j)は成長基板分離の工程断面図であり、(k)はn側電極形成の工程断面図である。
【図7】 本発明の実施形態の半導体素子の製造方法における下地成長層、成長阻害膜、開口部の形成及び第一導電層の形成工程を示し、(a)は下地成長層及び成長阻害膜形成の工程断面図であり、(b)は開口部形成の工程断面図であり、(c)は第一導電層形成の工程断面図である。
【図8】 本発明の実施形態の半導体素子の製造方法における第一導電層、活性層、及び第二導電層の形成、保護膜の形成、及び素子分離溝の形成工程を示し、(d)は活性層及び第二導電層形成の工程断面図であり、(e)は保護膜形成の工程断面図であり、(f)は素子分離溝形成の工程断面図である。
【図9】 本発明の実施形態の半導体素子の製造方法における保護膜の除去、p側電極の形成、及び成長基板の分離の工程を示し、(g)は保護膜除去の工程断面図であり、(h)はp側電極形成の工程断面図であり、(i)は成長基板分離の工程断面図である。
【図10】 本発明の実施形態の半導体素子の製造方法における成長基板の分離及びn側電極の形成の工程を示し、(j)は成長基板分離の工程断面図であり、(k)はn側電極形成の工程断面図である。
【符号の説明】
11,31,51 成長基板
12,32,52 下地成長層
13 n側コンタクト層
14,35,55 第一導電層
15,36,56 活性層
16,37,57 第二導電層
17 p側コンタクト層
18,40,60 p側電極
19,41,61 n側電極
33,53 下側導電層
34,54 成長阻害膜
34a,54a 開口部
38,58 保護膜
39,59 素子分離溝[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device. To the law In particular, a method for manufacturing a semiconductor device composed of a nitride-based compound semiconductor To the law In this method, the underlying growth layer can be separated together with the growth substrate, and the electrode can be efficiently formed from the back surface on the lower conductive layer. To the law Related.
[0002]
[Prior art]
Conventionally, a semiconductor growth layer stacked on a sapphire substrate is peeled from the sapphire substrate by etching. However, when the semiconductor growth layer is peeled off from the sapphire substrate by etching, there are problems such as slow etching rate and corrosion of the semiconductor growth layer due to etching.
[0003]
In the nitride compound semiconductor growth layer, it is difficult to peel off the sapphire substrate by performing wet etching, and it is peeled off from the sapphire substrate by performing dry etching such as reactive ion etching. However, since reactive gas etching uses a toxic gas, the semiconductor growth layer is greatly corroded by dry etching.
[0004]
Considering the problem of peeling the semiconductor growth layer from the growth substrate by performing such etching, the semiconductor growth is performed by irradiating laser light from the back side of the growth substrate to cause ablation at the interface between the semiconductor growth layer and the growth substrate. A method of peeling the layers was developed.
[0005]
In the case of a nitride-based compound semiconductor growth layer, the semiconductor growth layer formed on the sapphire substrate is irradiated with laser light from the back side of the sapphire substrate, and the laser light is absorbed and ablated in the undoped layer and buffer layer of the semiconductor growth layer. As a result, the semiconductor growth layer is separated from the sapphire substrate together with the undoped layer and the buffer layer. Thereafter, the undoped layer and the buffer layer are etched to form electrodes on the back surface of the element.
[0006]
[Problems to be solved by the invention]
However, since the undoped layer and buffer layer on the back side of the semiconductor growth layer peeled off from the sapphire substrate are polycrystalline or amorphous, they have high resistance and are not suitable for forming electrodes. In this case, the back surface is etched to remove the undoped layer and the buffer layer, which is not efficient.
[0007]
Further, when an electrode is formed on the back surface of the semiconductor element, the manufacturing process for forming the semiconductor element is increased together with the step of etching the back surface, and the production cost of the semiconductor element is increased. In addition, as the production cost of semiconductor elements rises, the production cost of image display devices mounted with semiconductor elements also rises.
[0008]
Therefore, a method for manufacturing the semiconductor device of the present invention Law is , A method for manufacturing a semiconductor device, in which the underlying growth layer can be separated from the growth substrate, and an electrode can be efficiently formed on the lower conductive layer from the back surface The law The purpose is to provide.
[0009]
[Means for Solving the Problems]
The method of manufacturing a semiconductor device according to the present invention includes a step of forming a base growth layer on a substrate, a step of forming a lower conductive layer having a band gap energy smaller than the base growth layer on the base growth layer, and a lower conductive layer. Forming a growth inhibiting film thereon, removing a part of the growth inhibiting film to form an opening, and laminating a semiconductor layer on a lower conductive layer exposed from the opening; A step of forming a protective film on the semiconductor layer, and a lower conductive layer and a semiconductor layer formed on the substrate. By etching A step of forming an element isolation groove that separates into regions for each element, a step of removing a protective film formed on the semiconductor layer, and an interface between the base growth layer and the lower conductive layer by irradiating the substrate with light Cause ablation Separating the lower conductive layer and the semiconductor layer from the substrate.
[0010]
The semiconductor layer formed on the substrate is irradiated with light from the back side of the substrate and separated from the substrate, but the lower conductive layer is formed using a semiconductor whose band gap energy is smaller than that of the underlying growth layer. When the laser beam having the energy value is irradiated from the back side of the growth substrate, ablation can be caused at the lower conductive layer side interface between the underlying growth layer and the lower conductive layer. Therefore, the base growth layer and the buffer layer can be easily separated together with the growth substrate from the semiconductor layer at the interface between the base growth layer and the lower conductive layer.
[0011]
Further, when the semiconductor layer is separated from the substrate by irradiating with laser light after forming an element isolation trench that separates into regions for each element having a depth reaching the underlying growth layer, the semiconductor layer is separated from the substrate and a plurality of A semiconductor element can be formed, and an electrode can be efficiently formed on the separated lower conductive layer from the back side.
[0012]
In addition, since the substrate can be easily separated together with the base growth layer and can be efficiently separated into a plurality of elements, the production cost of the semiconductor element can be reduced.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0018]
[ Reference example ]
A base growth layer is formed on a growth substrate, a lower conductive layer, a first conductive layer, an active layer, and a second conductive layer are stacked to form a semiconductor growth layer, and an element isolation groove that reaches the base growth layer is a semiconductor. A planar type semiconductor light-emitting element formed after being formed in the growth layer and separated at the interface between the base growth layer and the lower conductive layer will be described.
[0019]
As shown in FIG. 1A, a
[0020]
As the
[0021]
As a method for growing the
[0022]
As shown in FIG. 1B, an n-
[0023]
In general, the first
[0024]
FIG. 1C shows a process of forming the
[0025]
FIG. 2D is a diagram showing a process of separating the growth substrate 11 by irradiating laser light from the back side on the growth substrate 11. As shown in FIG. 2D, the n-
[0026]
For example, when AlGaN (Al composition is about 15%) is used for the
[0027]
As described above, when the band gap energy of the n-
[0028]
FIG. 2E is a diagram showing a process of forming the p-
[0029]
Further, as described above, the n-
[0030]
As described above, when the band gap energy of the n-
[0031]
Further, when the semiconductor isolation layer is separated from the growth substrate 11 and the
[0032]
[ first Embodiment]
A base growth layer is formed on the growth substrate, a lower conductive layer is formed on the base growth layer, and a first conductive layer, an active layer, and a second conductive layer are stacked on the lower conductive layer by selective growth. A semiconductor light-emitting element formed after a hexagonal pyramid-shaped semiconductor growth layer having a substantially triangular cross section and separated at the interface between the base growth layer and the lower conductive layer will be described.
[0033]
As shown in FIG. 3A, a
[0034]
As the
[0035]
As a method for growing the
[0036]
Since the
[0037]
The lower
[0038]
As shown in FIG. 3B, a
[0039]
As shown in FIG. 3C, after the
[0040]
After the opening 34a having such a predetermined shape is formed, as shown in FIG. 4D, the first
[0041]
The first
[0042]
The
[0043]
The second
[0044]
4E and 4F show a process of forming the
[0045]
The depth of the
[0046]
After the
[0047]
FIG. 5I is a diagram showing a process of separating the
[0048]
For example, when the
[0049]
This is because the bandgap energy of AlGaN (Al composition is about 15%) as the
[0050]
As described above, when the lower
[0051]
As shown in FIG. 6 (j), when the
[0052]
FIG. 6K is a diagram illustrating a process of forming the n-
[0053]
As described above, the band gap energy of the lower
[0054]
Further, when the semiconductor isolation layer is separated from the
[0055]
[ second Embodiment]
A base growth layer is formed on the growth substrate, a lower conductive layer is formed on the base growth layer, and a first conductive layer, an active layer, and a second conductive layer are stacked on the lower conductive layer by selective growth. A semiconductor light emitting device formed after a trapezoidal columnar semiconductor growth layer having a substantially trapezoidal cross section and separated at the interface between the base growth layer and the lower conductive layer will be described.
[0056]
As shown in FIG. first Similar to the first embodiment, the
[0057]
The
[0058]
The lower
[0059]
The
[0060]
FIG. 7B shows a step of forming a stripe-shaped opening 54 a in the
[0061]
As shown in FIG. 7C, a trapezoidal columnar first
[0062]
After the first trapezoidal columnar first
[0063]
FIG. 8E and FIG. 8F show a process of forming the
[0064]
The depth of the
[0065]
After the
[0066]
FIG. 9I is a diagram showing a process of separating the
[0067]
For example, when the
[0068]
This is because the bandgap energy of AlGaN (Al composition is about 15%) as the
[0069]
As described above, when the
[0070]
As shown in FIG. 10J, when the
[0071]
The thus separated trapezoidal columnar semiconductor light emitting device having a substantially trapezoidal cross section is separated into a plurality of devices by dicing or etching in a direction perpendicular to the ridgeline of the trapezoidal column. At this time, for example, a cleavage interface that becomes a resonance end face of the semiconductor laser can be formed by cleavage or the like.
[0072]
As described above, the band gap energy of the lower
[0073]
Further, when the
[0074]
【Effect of the invention】
According to the present invention, when a growth substrate is separated by irradiating a laser beam from the back side of the growth substrate to separate the growth substrate, the polycrystalline or amorphous buffer layer and the undoped layer are easily separated together with the growth substrate. be able to. Therefore, when the growth substrate is separated, the lower conductive layer such as the n-side contact layer made of a single crystal and having good crystallinity can be exposed, and the lower conductive layer suitable for electrode formation can be efficiently formed from the back surface. Side electrodes can be formed. In addition, since the electrode can be efficiently formed on the lower conductive layer, the production cost of the semiconductor element can be reduced, and the production cost of the image display device mounted with the semiconductor element can also be reduced.
[0075]
When an element isolation trench that separates into regions for each element is formed in the lower growth layer and the semiconductor layer so as to reach the underlying growth layer, laser light is irradiated from the back side of the growth substrate to separate the growth substrate. The semiconductor layer can be efficiently separated into a plurality of semiconductor elements simultaneously with the separation of the semiconductor layer from the growth substrate and the underlying growth layer.
[0076]
Unlike the conventional semiconductor element in which only the growth substrate is separated or separated from the middle part of the underlying growth layer as in the prior art, the growth substrate and the underlying growth layer are separated in the semiconductor element of the present invention. As a result, it is possible to realize a semiconductor device that is reduced in size as compared with the above. Miniaturized semiconductor elements are formed with various forms of wiring because the electrodes are formed on the back side even when the elements are mounted, for example, with a synthetic resin that hardens the periphery and can be easily handled. can do.
[Brief description of the drawings]
[Figure 1] Reference example The process of forming a base growth layer, the formation of a semiconductor growth layer, and the formation of an element isolation groove in a method for manufacturing a semiconductor element are shown, (a) is a process cross-sectional view of the base growth layer formation, (b) is a first step. It is process sectional drawing of formation of a conductive layer, an active layer, and a 2nd conductive layer, (c) is process sectional drawing of element isolation groove formation.
[Figure 2] Reference example The process of isolation | separation of a semiconductor growth layer and the formation of both electrodes in the manufacturing method of this semiconductor element is shown, (d) is sectional drawing of semiconductor growth layer isolation | separation, (e) is process sectional drawing of both electrode formation.
3A and 3B show a process for forming a base growth layer, a growth inhibition film, and an opening in a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. Is a process cross-sectional view of forming a growth inhibition film, and (c) is a process cross-sectional view of forming an opening.
FIG. 4 shows a step of forming a first conductive layer, an active layer, and a second conductive layer and a step of forming an element isolation groove in the method for manufacturing a semiconductor device of an embodiment of the present invention, (d) shows the first conductive layer, FIG. 6 is a process cross-sectional view of forming an active layer and a second conductive layer, (e) is a process cross-sectional view of forming a protective film, and (f) is a process cross-sectional view of forming an element isolation trench.
FIG. 5 shows a process of removing a protective film, forming a p-side electrode, and separating a growth substrate in a method for manufacturing a semiconductor device according to an embodiment of the present invention, and (g) is a cross-sectional view of the process of removing the protective film. (H) is a process sectional view of p-side electrode formation, and (i) is a process sectional view of growth substrate separation.
6A and 6B show a process of separating a growth substrate and forming an n-side electrode in a method for manufacturing a semiconductor device according to an embodiment of the present invention, wherein FIG. 6J is a process sectional view of the growth substrate separation, and FIG. It is process sectional drawing of side electrode formation.
7A and 7B show a step of forming a base growth layer, a growth inhibitory film, an opening, and a first conductive layer in a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 7A shows the base growth layer and the growth inhibitory film. It is process sectional drawing of formation, (b) is process sectional drawing of opening part formation, (c) is process sectional drawing of 1st conductive layer formation.
FIG. 8 shows a process of forming a first conductive layer, an active layer, and a second conductive layer, forming a protective film, and forming an element isolation groove in the method for manufacturing a semiconductor element according to the embodiment of the present invention; FIG. 4 is a process cross-sectional view of forming an active layer and a second conductive layer, FIG. 3E is a process cross-sectional view of forming a protective film, and FIG.
FIG. 9 shows a process of removing a protective film, forming a p-side electrode, and separating a growth substrate in the method of manufacturing a semiconductor device according to the embodiment of the present invention, and (g) is a process cross-sectional view of removing the protective film. (H) is a process sectional view of p-side electrode formation, and (i) is a process sectional view of growth substrate separation.
10A and 10B show a process for separating a growth substrate and forming an n-side electrode in a method for manufacturing a semiconductor device according to an embodiment of the present invention, wherein FIG. 10J is a process cross-sectional view of the growth substrate separation, and FIG. It is process sectional drawing of side electrode formation.
[Explanation of symbols]
11, 31, 51 Growth substrate
12, 32, 52 Base growth layer
13 n-side contact layer
14, 35, 55 First conductive layer
15, 36, 56 Active layer
16, 37, 57 Second conductive layer
17 p-side contact layer
18, 40, 60 p-side electrode
19, 41, 61 n-side electrode
33,53 Lower conductive layer
34,54 Growth inhibition film
34a, 54a opening
38,58 Protective film
39, 59 element isolation groove
Claims (12)
前記下地成長層上にバンドギャップエネルギーが前記下地成長層より小さい下側導電層を形成する工程と、
前記下側導電層上に成長阻害膜を形成する工程と、
前記成長阻害膜の一部を除去して開口部を形成する工程と、
前記開口部から露出した前記下側導電層上に半導体層を積層して形成する工程と、
前記半導体層に保護膜を形成する工程と、
前記基板上に形成された前記下側導電層及び前記半導体層をエッチングにより素子毎の領域に分離する素子分離溝を形成する工程と、
前記半導体層に形成した前記保護膜を除去する工程と、
前記基板に光を照射して前記下地成長層と前記下側導電層との界面においてアブレーションを生じさせて前記基板から前記下側導電層及び前記半導体層を分離する工程とを有する
半導体素子の製造方法。Forming a base growth layer on the substrate;
Forming a lower conductive layer having a band gap energy smaller than the base growth layer on the base growth layer;
Forming a growth inhibiting film on the lower conductive layer;
Removing part of the growth inhibiting film to form an opening;
Laminating a semiconductor layer on the lower conductive layer exposed from the opening; and
Forming a protective film on the semiconductor layer;
Forming an element isolation groove for separating the lower conductive layer and the semiconductor layer formed on the substrate into regions for each element by etching ;
Removing the protective film formed on the semiconductor layer;
Irradiating the substrate with light to cause ablation at the interface between the underlying growth layer and the lower conductive layer to separate the lower conductive layer and the semiconductor layer from the substrate. Method.
請求項1記載の半導体素子の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the lower conductive layer and the semiconductor layer are wurtzite type compound semiconductor layers.
請求項2記載の半導体素子の製造方法。The method for manufacturing a semiconductor device according to claim 2, wherein the wurtzite type compound semiconductor layer is a nitride-based compound semiconductor layer.
請求項1記載の半導体素子の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the underlying growth layer is AlGaN, and the lower conductive layer is GaN.
請求項1記載の半導体素子の製造方法。The semiconductor layer forms a crystal layer stacked on the main surface of the substrate on the substrate, and includes a first conductive layer, an active layer, and a second conductive layer extending in a plane parallel to the main surface. A first conductive layer formed on a crystal layer or having a tilted crystal plane inclined with respect to a main surface of the substrate on the substrate and extending in a plane parallel to the tilted crystal plane; A layer, an active layer, and a second conductive layer formed on the crystal layer;
A method for manufacturing a semiconductor device according to claim 1.
請求項1記載の半導体素子の製造方法。The method of manufacturing a semiconductor element according to claim 1, wherein the substrate has light transmittance.
請求項1記載の半導体素子の製造方法。The method of manufacturing a semiconductor element according to claim 1, wherein the light is irradiated from a back side of the substrate.
請求項1記載の半導体素子の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the light has an energy value between a band gap energy of the base growth layer and a band gap energy of the lower conductive layer.
請求項1記載の半導体素子の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the light is laser light.
請求項9記載の半導体素子の製造方法。The method for manufacturing a semiconductor element according to claim 9 , wherein a wavelength of the laser light is not less than 340 nm and not more than 360 nm.
請求項1記載の半導体素子の製造方法。The method of manufacturing a semiconductor element according to claim 1, wherein the element isolation trench has a depth reaching the base growth layer.
請求項1記載の半導体素子の製造方法。The method for manufacturing a semiconductor element according to claim 1, wherein one electrode is formed on the separated back surface of the lower conductive layer of the element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237187A JP4899266B2 (en) | 2001-08-03 | 2001-08-03 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237187A JP4899266B2 (en) | 2001-08-03 | 2001-08-03 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051611A JP2003051611A (en) | 2003-02-21 |
JP4899266B2 true JP4899266B2 (en) | 2012-03-21 |
Family
ID=19068312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001237187A Expired - Fee Related JP4899266B2 (en) | 2001-08-03 | 2001-08-03 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4899266B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI228323B (en) | 2002-09-06 | 2005-02-21 | Sony Corp | Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof |
WO2006065010A1 (en) * | 2004-12-13 | 2006-06-22 | Lg Chem, Ltd. | METHOD FOR MANUFACTURING G a N-BASED LIGHT EMITTING DIODE USING LASER LIFT-OFF TECHNIQUE AND LIGHT EMITTING DIODE MANUFACTURED THEREBY |
KR101166922B1 (en) * | 2005-05-27 | 2012-07-19 | 엘지이노텍 주식회사 | Method of manufacturing light emitting diode |
KR100786102B1 (en) | 2006-09-26 | 2007-12-18 | 엘지전자 주식회사 | Light emitting diode |
JP5166929B2 (en) * | 2008-03-18 | 2013-03-21 | 株式会社ディスコ | Optical device manufacturing method |
JP5288852B2 (en) | 2008-03-21 | 2013-09-11 | スタンレー電気株式会社 | Manufacturing method of semiconductor device |
JP2009239042A (en) * | 2008-03-27 | 2009-10-15 | Disco Abrasive Syst Ltd | Method for manufacturing optical device |
JP5146702B2 (en) * | 2010-11-17 | 2013-02-20 | 住友電気工業株式会社 | Nitride semiconductor devices |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19640594B4 (en) * | 1996-10-01 | 2016-08-04 | Osram Gmbh | module |
JPH10200176A (en) * | 1997-01-13 | 1998-07-31 | Mitsubishi Electric Corp | Formation of resonator mirror |
JP4083866B2 (en) * | 1998-04-28 | 2008-04-30 | シャープ株式会社 | Semiconductor laser element |
JP3525061B2 (en) * | 1998-09-25 | 2004-05-10 | 株式会社東芝 | Method for manufacturing semiconductor light emitting device |
-
2001
- 2001-08-03 JP JP2001237187A patent/JP4899266B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003051611A (en) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3969029B2 (en) | Manufacturing method of semiconductor device | |
EP1005068B1 (en) | GaN film having a reduced threading dislocations density and fabrication method thereof | |
CN111095483B (en) | Method for removing substrate by cutting technology | |
KR100867541B1 (en) | Method of manufacturing vertical light emitting device | |
US20020074561A1 (en) | Semiconductor device and fabrication method thereof, and fabrication method of semiconductor substrate | |
JP2009081374A (en) | Semiconductor light-emitting device | |
JP2001085736A (en) | Method for manufacturing nitride semiconductor chip | |
US7939929B2 (en) | Semiconductor laser device and method of fabricating semiconductor laser device | |
KR20080040673A (en) | Grown photonic crystals in semiconductor light emitting devices | |
JP2001176823A (en) | Method for manufacturing nitride semiconductor chip | |
WO2006041134A1 (en) | Nitride compound semiconductor element and production method therefor | |
JP2953326B2 (en) | Method of manufacturing gallium nitride based compound semiconductor laser device | |
CN114830296A (en) | Method for manufacturing resonant cavity and distributed Bragg reflector mirror for vertical cavity surface emitting laser on wing of epitaxial lateral overgrowth region | |
JP5366518B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US8368111B2 (en) | Semiconductor light emitting device and method for manufacturing thereof | |
JP4899266B2 (en) | Manufacturing method of semiconductor device | |
JP2005159278A (en) | Nitride semiconductor laser device and method of manufacturing the same | |
JPH1041586A (en) | Method of forming light emissive end face of semiconductor light emitting element | |
JP2008028385A (en) | Semiconductor substrate with less defect, semiconductor light emitting devices and method for fabrication thereof | |
JP4834920B2 (en) | Manufacturing method of semiconductor device | |
JP4548117B2 (en) | Semiconductor light emitting device manufacturing method, integrated semiconductor light emitting device manufacturing method, image display device manufacturing method, and lighting device manufacturing method | |
JP2003188142A (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2003188412A (en) | Method of manufacturing semiconductor element and semiconductor element | |
JP2009238834A (en) | Support substrate having nitride-based semiconductor layer, and method of forming same | |
JP4618261B2 (en) | Nitride semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050513 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |