JPH1041586A - Method of forming light emissive end face of semiconductor light emitting element - Google Patents

Method of forming light emissive end face of semiconductor light emitting element

Info

Publication number
JPH1041586A
JPH1041586A JP20878096A JP20878096A JPH1041586A JP H1041586 A JPH1041586 A JP H1041586A JP 20878096 A JP20878096 A JP 20878096A JP 20878096 A JP20878096 A JP 20878096A JP H1041586 A JPH1041586 A JP H1041586A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
face
layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20878096A
Other languages
Japanese (ja)
Other versions
JP3467981B2 (en
Inventor
Hiroharu Kawai
弘治 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20878096A priority Critical patent/JP3467981B2/en
Publication of JPH1041586A publication Critical patent/JPH1041586A/en
Application granted granted Critical
Publication of JP3467981B2 publication Critical patent/JP3467981B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light emissive end face formation method which can form, by cleavage, the light emissive end face of a semiconductor light emitting element using a nitride group III-V compound semiconductor without using an expensive substrate such as an SIC substrate or the like, and enables the takeout of an electrode to be performed from both sides of top and bottom, and does not hinder the movement of the semiconductor light emitting element, either. SOLUTION: Laser structure is made by stacking GaN semiconductor layers in multilayer on a C-face sapphire substrate 1, and then an Ni/Au film 7 is made thereon. An Ni/Au/In film 9 is made on a p-type GaP substrate 8 of (100) face azimuth. The GaN semiconductor layer on the C-face sapphire substrate 1 and the p-type GaP substrate 8 are joined with each other through the Ni/Au film 7 and the Ni/Au/In film 9. At that time, the direction where the cleavage of the p-type GaP substrate 8 is easy and the direction where the cleavage of the GaN semiconductor layer is easy are conformed to each other. After joining, the end face of the resonator, that is, the light emissive end face is made by removing the C-face sapphire substrate 1, and cleaving the p-type GaP substrate 8 in the direction where the cleavage is easy thereby cleaving the GaN semiconductor layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、GaNなどの窒
化物系III−V族化合物半導体を用いた半導体発光素
子の光放出端面の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a light emitting end face of a semiconductor light emitting device using a nitride III-V compound semiconductor such as GaN.

【0002】[0002]

【従来の技術】GaN、AlGaN、GaInNなどの
窒化物(ナイトライド)系III−V族化合物半導体
は、その禁制帯幅が1.8eVから6.2eVに亘って
おり、赤色から紫外線の発光が可能な発光素子の実現が
理論上可能であるため、近年、注目を集めている。
2. Description of the Related Art Nitride (nitride) -based III-V compound semiconductors such as GaN, AlGaN, and GaInN have band gaps ranging from 1.8 eV to 6.2 eV, and emit red to ultraviolet light. In recent years, attention has been paid to the realization of a possible light-emitting element because it is theoretically possible.

【0003】この窒化物系III−V族化合物半導体に
より発光ダイオード(LED)や半導体レーザなどを製
造する場合には、GaN、AlGaN、GaInNなど
を多層に積層し、発光層(活性層)をn型クラッド層お
よびp型クラッド層によりはさんだ構造を形成する必要
がある。
When a light emitting diode (LED), a semiconductor laser, or the like is manufactured from the nitride III-V compound semiconductor, GaN, AlGaN, GaInN, etc. are laminated in multiple layers, and the light emitting layer (active layer) is n. It is necessary to form a structure sandwiched between the mold cladding layer and the p-cladding layer.

【0004】さて、半導体レーザを製造する場合には、
共振器端面、すなわち光放出端面の形成が必要であり、
この端面形成は通常、劈開により行われている。そこ
で、GaN系半導体レーザにおいても、劈開により端面
を形成することが試みられている。
When manufacturing a semiconductor laser,
It is necessary to form a cavity end face, that is, a light emission end face,
This end face formation is usually performed by cleavage. Therefore, it has been attempted to form an end face by cleavage also in a GaN-based semiconductor laser.

【0005】一方、GaN系半導体の結晶成長に用いら
れる一つの主要な基板として、いわゆる6H(000
1)面SiC基板があるが、この6H(0001)面S
iC基板はその上に成長するGaN系半導体と面内の軸
方向が互いに一致し、{2−1−10}面(「A面」と
呼ばれる)に沿って劈開される。
On the other hand, as one main substrate used for crystal growth of a GaN-based semiconductor, a so-called 6H (000
1) Although there is a plane SiC substrate, the 6H (0001) plane S
The iC substrate and the GaN-based semiconductor grown thereon have the same in-plane axial direction, and are cleaved along the {2-1-10} plane (called “A plane”).

【0006】また、GaN系半導体の結晶成長に用いら
れるもう一つの主要な基板としてサファイア基板がある
が、このサファイア基板はSiC基板に比べて安価であ
り、大型のものが市販されている。そして、すでにこの
サファイア基板を用いて製造されたGaN系LEDが市
販されている。
A sapphire substrate is another main substrate used for crystal growth of a GaN-based semiconductor. The sapphire substrate is less expensive than a SiC substrate, and a large sapphire substrate is commercially available. A GaN-based LED manufactured using this sapphire substrate is already on the market.

【0007】産業的見地から見たときには、この安価な
サファイア基板を用いてGaN系半導体レーザを実現す
ることの意義は非常に大きい。しかしながら、よく用い
られる(0001)面(「C面」と呼ばれる)サファイ
ア基板は、その面内に劈開性の軸を有していないため、
このサファイア基板上にレーザ構造を構成するGaN系
半導体層を成長させた後に基板を劈開することによって
は、良好な光放出端面を形成することはできない。{1
1−20}面(「A面」と呼ばれる)サファイア基板を
用いると劈開しやすいと言われているが、実用的に満足
できるものは得られていない。
From an industrial point of view, it is very significant to realize a GaN-based semiconductor laser using this inexpensive sapphire substrate. However, a frequently used (0001) plane (called “C plane”) sapphire substrate does not have a cleavage axis in that plane.
By growing the GaN-based semiconductor layer constituting the laser structure on the sapphire substrate and then cleaving the substrate, it is not possible to form a good light emitting end face. $ 1
It is said that a 1-20 ° sapphire substrate (called “A-plane”) can be easily cleaved by using a sapphire substrate, but a practically satisfactory one has not been obtained.

【0008】そこで、このC面サファイア基板上にGa
N系半導体を成長させることにより形成されるGaN系
半導体レーザにおいては、C面サファイア基板上にGa
N系半導体層を成長させてレーザ構造を形成した後、こ
れらのGaN系半導体層を反応性イオンエッチング(R
IE)法により気相エッチングすることにより光放出端
面を形成している(例えば、Jpn.J.Appl.Phys.35(1996)
L74)。
Therefore, Ga is placed on the C-plane sapphire substrate.
In a GaN-based semiconductor laser formed by growing an N-based semiconductor, Ga on a C-plane sapphire substrate is used.
After the N-based semiconductor layers are grown to form a laser structure, these GaN-based semiconductor layers are subjected to reactive ion etching (R
The light-emitting end face is formed by vapor phase etching using the IE) method (for example, Jpn. J. Appl. Phys. 35 (1996)).
L74).

【0009】しかしながら、GaN系半導体は非常に固
い物質であることから、エッチングに用いられるマスク
とのエッチング選択性が4程度と小さく、良好な光放出
端面は得られていない。また、その光放出端面に形成さ
れる凹凸は光散乱の原因となる程に大きい。
However, since the GaN-based semiconductor is a very hard substance, the etching selectivity with respect to a mask used for etching is as small as about 4, and a good light emitting end face has not been obtained. Further, the unevenness formed on the light emitting end face is so large as to cause light scattering.

【0010】さらに、サファイア基板は電気的に絶縁性
の基板であることから、その上に形成したGaN系半導
体レーザはその2端子とも上面から取り出さなければな
らないため、複雑な製造プロセスを用いなければならな
い。また、GaN系半導体レーザをいわゆるフェースダ
ウン設置する場合には、GaAs系半導体レーザなどを
フェースダウン設置する場合に比べて高度な技術を用い
なければならない。
Further, since the sapphire substrate is an electrically insulating substrate, the two terminals of the GaN semiconductor laser formed thereon must be taken out from the upper surface. No. Further, when a GaN-based semiconductor laser is installed face-down, a more advanced technique must be used than when a GaAs-based semiconductor laser or the like is installed face-down.

【0011】一方、最近、基板の接合技術を利用してG
aN層に劈開面からなる端面を形成する試みがなされて
いる(Appl.Phys.Lett.68(1996)2147)。この方法によれ
ば、C面サファイア基板上にGaN層を成長させ、この
GaN層の表面にInP基板を圧着して750℃で60
分間熱処理を行うことによりそれらを接合し、さらにC
面サファイア基板をその裏面側からラッピングして劈開
に十分な厚さまで薄くした後、GaN層およびC面サフ
ァイア基板を劈開することによりGaN層に劈開面から
なる端面を形成している。そして、この文献において
は、この方法によりn型GaN層とn型InP層との接
合を形成している。しかしながら、このn型GaN/n
型InP接合の電流−電圧特性はダイオード特性とな
り、これは、電子がn型InP層側からn型GaN層側
に移動するときにポテンシャル障壁があることを示して
いる。
On the other hand, recently, using a bonding technique of a substrate,
Attempts have been made to form an end face composed of a cleavage plane in the aN layer (Appl. Phys. Lett. 68 (1996) 2147). According to this method, a GaN layer is grown on a C-plane sapphire substrate, and an InP substrate is pressure-bonded to the surface of the GaN layer at 750 ° C.
They are joined by performing a heat treatment for
After the plane sapphire substrate is wrapped from its back side to reduce its thickness to a thickness sufficient for cleavage, the GaN layer and the C-plane sapphire substrate are cleaved to form an end face composed of a cleavage plane on the GaN layer. In this document, a junction between an n-type GaN layer and an n-type InP layer is formed by this method. However, this n-type GaN / n
The current-voltage characteristics of the type InP junction become diode characteristics, which indicates that there is a potential barrier when electrons move from the n-type InP layer side to the n-type GaN layer side.

【0012】ところで、半導体レーザにおいては通常、
p層が表面側となる。したがって、上述のようなInP
基板の接合技術を用いて半導体レーザを製造する場合に
は、そのInP基板としてp型のものを用いる必要があ
る。しかしながら、p型InP基板を用いると、非常に
大きな問題が生じる。すなわち、GaNとInPとのエ
ネルギーバンドの接続は、現状では明確ではないが、計
算によれば、Nの大きな電気陰性度によりGaNの価電
子帯は非常に低くなると予想されている(Jpn.J.Appl.P
hys.32(1993)4413) 。また、半導体中のFeのエネルギ
ー準位を基準にした報告もあり(Materials Science an
d Engineering B29(1995)61)、それによると、GaNと
InPとの価電子帯の頂上のエネルギー差は1.7eV
である。これらによれば、GaNとInPとのバンド接
続は、図12および図13に示すようになると予想され
る。ここで、図12はフラットバンドモデルによるGa
NとInPとのバンド接続を示し、図13はp型GaN
とp型InPとのバンド接続を示す。なお、図12およ
び図13において、Ec は伝導帯の下端のエネルギー、
v は価電子帯の上端のエネルギー、EF はフェルミエ
ネルギーを示す。また、図12において、Eg1=3.4
eV、Eg2=1.34eV、ΔEc =0.36eV、Δ
v =1.7eVである。
By the way, in a semiconductor laser, usually,
The p layer is on the surface side. Therefore, the above InP
When a semiconductor laser is manufactured by using a substrate bonding technique, it is necessary to use a p-type InP substrate. However, when a p-type InP substrate is used, a very serious problem occurs. That is, the connection of the energy band between GaN and InP is not clear at present, but according to calculations, it is expected that the valence band of GaN will be very low due to the large electronegativity of N (Jpn.J .Appl.P
hys.32 (1993) 4413). There is also a report based on the energy level of Fe in a semiconductor (Materials Science an
d Engineering B29 (1995) 61), which states that the energy difference at the top of the valence band between GaN and InP is 1.7 eV.
It is. According to these, the band connection between GaN and InP is expected to be as shown in FIG. 12 and FIG. Here, FIG. 12 shows Ga by a flat band model.
FIG. 13 shows a band connection between N and InP, and FIG.
4 shows a band connection between P-type and p-type InP. In FIGS. 12 and 13, E c is the energy at the lower end of the conduction band,
E v indicates the energy at the upper end of the valence band, and E F indicates the Fermi energy. In FIG. 12, E g1 = 3.4.
eV, E g2 = 1.34 eV, ΔE c = 0.36 eV, Δ
E v = 1.7 eV.

【0013】図13からわかるように、p型InP側か
ら正孔を注入するときには、1eV以上の高さの正孔に
対する障壁ΔEが形成されるため、通電が困難となり、
半導体レーザの動作は実際上困難と考えられる。
As can be seen from FIG. 13, when holes are injected from the p-type InP side, a barrier .DELTA.E for holes having a height of 1 eV or more is formed.
The operation of the semiconductor laser is considered difficult in practice.

【0014】[0014]

【発明が解決しようとする課題】以上のように、従来
は、サファイア基板などの安価な基板を用いて、電極取
り出しなどに制約を生じることなく、半導体レーザの光
放出端面を劈開により形成する方法はなかった。
As described above, conventionally, a method of forming a light-emitting end face of a semiconductor laser by cleavage using an inexpensive substrate such as a sapphire substrate without causing restrictions on electrode extraction or the like. There was no.

【0015】したがって、この発明の目的は、SiC基
板などの高価な基板を用いることなく、窒化物系III
−V族化合物半導体を用いた半導体発光素子の光放出端
面を劈開により形成することができ、しかも、上下両面
から電極を取り出すことができ、半導体発光素子の動作
にも支障を生じない半導体発光素子の光放出端面の形成
方法を提供することにある。
Accordingly, an object of the present invention is to provide a nitride-based III-substrate without using an expensive substrate such as a SiC substrate.
A semiconductor light emitting device using a group V compound semiconductor, in which a light emitting end face of the semiconductor light emitting device can be formed by cleavage, and furthermore, electrodes can be taken out from both upper and lower surfaces, so that operation of the semiconductor light emitting device is not hindered; It is another object of the present invention to provide a method for forming a light emitting end face.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するため
に、この発明は、窒化物系III−V族化合物半導体を
用いた半導体発光素子の光放出端面の形成方法におい
て、半導体発光素子を構成する窒化物系III−V族化
合物半導体層をその一方の主面上に成長させた第1の基
板の窒化物系III−V族化合物半導体層を、導電性中
間層を介して、劈開性を有する第2の基板の一方の主面
と接合し、その際第2の基板の劈開容易方向と窒化物系
III−V族化合物半導体層の劈開容易方向とがほぼ一
致するように第1の基板と第2の基板とを相互に位置合
わせする工程と、第1の基板をその他方の主面側から除
去または薄くする工程と、第2の基板を劈開容易方向に
沿って劈開することにより窒化物系III−V族化合物
半導体層を劈開して光放出端面を形成する工程とを有す
ることを特徴とするものである。
To achieve the above object, the present invention relates to a method for forming a light emitting end face of a semiconductor light emitting device using a nitride III-V compound semiconductor. The nitride III-V compound semiconductor layer of the first substrate, on which a nitride III-V compound semiconductor layer to be grown is grown on one main surface thereof, is cleaved via a conductive intermediate layer. The first substrate is bonded to one main surface of the second substrate so that the direction of easy cleavage of the second substrate substantially coincides with the direction of easy cleavage of the nitride III-V compound semiconductor layer. Aligning the first substrate with the second substrate, removing or thinning the first substrate from the other main surface side, and nitriding the second substrate by cleaving along the easy cleavage direction. Cleaving the compound III-V compound semiconductor layer It is characterized in that a step of forming a discharge end face.

【0017】この発明において、第1の基板は、その上
に窒化物系III−V族化合物半導体層を成長させるこ
とができれば、基本的にはどのようなものを用いてもよ
い。この第1の基板としては、具体的には、サファイア
基板のほか、スピネル基板などが挙げられる。
In the present invention, the first substrate may be basically any material as long as a nitride III-V compound semiconductor layer can be grown thereon. Specific examples of the first substrate include a sapphire substrate, a spinel substrate, and the like.

【0018】この発明において、第2の基板は、典型的
には、導電性を有する。この第2の基板としては、例え
ば、Si、GeまたはIII−V族化合物半導体からな
る単結晶基板が挙げられる。このIII−V族化合物半
導体としては、GaP、GaAs、InP、InAs、
GaSbなどが挙げられる。
In the present invention, the second substrate typically has conductivity. As the second substrate, for example, a single crystal substrate made of Si, Ge, or a group III-V compound semiconductor is used. As the III-V group compound semiconductor, GaP, GaAs, InP, InAs,
GaSb and the like can be mentioned.

【0019】この発明において、導電性中間層は、好適
には金属膜からなり、典型的には多層構造の金属膜から
なる。また、この導電性中間層は、例えば、窒化物系I
II−V族化合物半導体層上にあらかじめ形成された第
1の金属膜と第2の基板の一方の主面上にあらかじめ形
成された第2の金属膜とからなる。さらに、この導電性
中間層は、場合によっては、窒化物系III−V族化合
物半導体層上および第2の基板の一方の主面上のうちの
一方にあらかじめ形成された金属膜からなるものであっ
もよい。
In the present invention, the conductive intermediate layer is preferably made of a metal film, typically a metal film having a multilayer structure. The conductive intermediate layer is made of, for example, a nitride-based
A first metal film is formed in advance on the II-V compound semiconductor layer, and a second metal film is formed in advance on one main surface of the second substrate. Further, the conductive intermediate layer may be made of a metal film formed in advance on one of the nitride-based III-V compound semiconductor layer and one of the main surfaces of the second substrate. There may be.

【0020】この発明において、窒化物系III−V族
化合物半導体層は、少なくともGaおよびNを含み、場
合により、さらにAl、InおよびBからなる群より選
ばれた一種以上のIII族元素および/またはAsおよ
びPからなる群より選ばれた一種以上のV族元素を含
む。この窒化物系III−V族化合物半導体層の具体例
を挙げると、GaN層、AlGaN層、GaInN層、
AlGaInN層などである。
In the present invention, the nitride-based III-V compound semiconductor layer contains at least Ga and N, and optionally further contains at least one group III element selected from the group consisting of Al, In and B and / or Or, it contains at least one group V element selected from the group consisting of As and P. Specific examples of the nitride III-V compound semiconductor layer include a GaN layer, an AlGaN layer, a GaInN layer,
An AlGaInN layer or the like.

【0021】この発明において、例えば、窒化物系II
I−V族化合物半導体層は(0001)面方位の成長層
であり、第2の基板は立方晶系の結晶構造を有する場合
においては、窒化物系III−V族化合物半導体層の
〈1−100〉方向または〈2−1−10〉方向と第2
の基板の〈110〉方向とがほぼ一致するように第1の
基板と第2の基板とを相互に位置合わせする。また、窒
化物系III−V族化合物半導体層の[0001]方向
が第1の基板の一方の主面と平行であり、第2の基板は
立方晶系の結晶構造を有する場合において、窒化物系I
II−V族化合物半導体層の[0001]方向に垂直な
方向、〈1−100〉方向または〈2−1−10〉方向
と第2の基板の〈110〉方向とがほぼ一致するように
第1の基板と第2の基板とを相互に位置合わせする。
In the present invention, for example, a nitride-based II
The group IV-compound semiconductor layer is a growth layer having a (0001) orientation, and when the second substrate has a cubic crystal structure, the <1-- 100> direction or <2-1-10> direction and second
The first substrate and the second substrate are aligned with each other so that the <110> direction of the substrate substantially matches. In the case where the [0001] direction of the nitride-based III-V compound semiconductor layer is parallel to one main surface of the first substrate and the second substrate has a cubic crystal structure, System I
The direction perpendicular to the [0001] direction of the II-V compound semiconductor layer, the <1-100> direction or the <2-1-10> direction is substantially the same as the <110> direction of the second substrate. The first substrate and the second substrate are aligned with each other.

【0022】この発明においては、典型的には、窒化物
系III−V族化合物半導体層に部分的に電流阻止層を
形成することにより縦方向の電流狭窄構造を形成する。
この電流狭窄構造としては、半導体レーザにおいて一般
的に用いられているものを用いることができ、具体的に
は、絶縁膜法、イオン注入法、内部狭窄法、埋め込みヘ
テロ(BH,Buried Hetero)構造法などによる電流狭窄
構造を用いることができる。
In the present invention, typically, a current blocking layer in the vertical direction is formed by partially forming a current blocking layer in a nitride III-V compound semiconductor layer.
As the current confinement structure, those generally used in semiconductor lasers can be used. Specifically, an insulating film method, an ion implantation method, an internal confinement method, a buried hetero (BH, Buried Hetero) structure A current confinement structure by a method or the like can be used.

【0023】この発明においては、例えば、第1の基板
を除去した後、窒化物系III−V族化合物半導体層上
にオーミック性またはショットキ性の電極を形成する。
In the present invention, for example, after removing the first substrate, an ohmic or Schottky electrode is formed on the nitride-based III-V compound semiconductor layer.

【0024】この発明においては、好適には、第2の基
板上に半導体発光素子の制御回路が形成されており、こ
の制御回路を導電性中間層を介して半導体発光素子に接
続する。この制御回路は、具体的には、信号処理回路、
高周波重畳回路、電源回路、光検出回路などからなる。
In the present invention, preferably, a control circuit for the semiconductor light emitting device is formed on the second substrate, and the control circuit is connected to the semiconductor light emitting device via the conductive intermediate layer. This control circuit is, specifically, a signal processing circuit,
It consists of a high-frequency superimposing circuit, a power supply circuit, a light detection circuit, and the like.

【0025】上述のように構成されたこの発明において
は、第1の基板上に成長させた窒化物系III−V族化
合物半導体層を劈開性を有する第2の基板と接合し、第
1の基板を除去または薄くした後、第2の基板を劈開す
ることにより窒化物系III−V族化合物半導体層を劈
開して光放出端面を形成するようにしているので、第1
の基板としてはサファイア基板など、第2の基板として
はGaP基板などを用いることができ、第1の基板およ
び第2の基板とも安価な基板を用いることができる。ま
た、第2の基板として導電性を有するものを用いること
により、電極の取り出しを上下両面から行うことがで
き、また、フェースダウン設置も容易に行うことができ
る。さらに、窒化物系III−V族化合物半導体層と第
2の基板とを導電性中間層、特に金属膜を介して接合し
ていることにより、窒化物系III−V族化合物半導体
層と第2の基板とを直接接合する場合のように、接合面
を横切って電子または正孔が移動する際にその移動を妨
げるポテンシャル障壁が形成される問題がなく、したが
って半導体発光素子の動作に支障が生じない。
In the present invention configured as described above, the nitride III-V compound semiconductor layer grown on the first substrate is joined to the second substrate having a cleavage property to form the first substrate. After removing or thinning the substrate, the second substrate is cleaved to cleave the nitride-based III-V compound semiconductor layer to form a light emitting end face.
A sapphire substrate or the like can be used as the substrate, and a GaP substrate or the like can be used as the second substrate. Inexpensive substrates can be used for both the first substrate and the second substrate. In addition, by using a conductive material as the second substrate, electrodes can be taken out from both upper and lower surfaces, and face-down installation can be easily performed. Further, by joining the nitride III-V compound semiconductor layer and the second substrate via a conductive intermediate layer, particularly a metal film, the nitride III-V compound semiconductor layer and the second substrate are bonded together. When electrons or holes move across the bonding surface as in the case of direct bonding with a substrate, there is no problem that a potential barrier is formed that hinders the movement, thus hindering the operation of the semiconductor light emitting device. Absent.

【0026】[0026]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。図1〜図6はこの発明
の第1の実施形態によるGaN系半導体レーザの製造方
法を示す。この第1の実施形態においては、GaN系半
導体の{2−1−10}面を劈開面として共振器端面、
すなわち光放出端面を形成する場合について説明する。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 6 show a method for manufacturing a GaN-based semiconductor laser according to the first embodiment of the present invention. In the first embodiment, a resonator end face is defined by using a {2-1-10} plane of a GaN-based semiconductor as a cleavage plane,
That is, the case where the light emitting end face is formed will be described.

【0027】この第1の実施形態においては、まず、図
示省略した有機金属化学気相成長(MOCVD)装置の
反応炉内にC面サファイア基板を入れた後、反応炉内に
キャリアガスとして例えばH2 を流し、例えば1050
℃で10分間熱処理を行うことにより、このC面サファ
イア基板の表面清浄化処理を行う。このC面サファイア
基板の厚さは例えば約350μmである。
In the first embodiment, first, a C-plane sapphire substrate is placed in a reaction furnace of a metal organic chemical vapor deposition (MOCVD) apparatus, not shown, and then, for example, H is used as a carrier gas in the reaction furnace. 2 flow, for example, 1050
By performing a heat treatment at 10 ° C. for 10 minutes, the surface of the C-plane sapphire substrate is cleaned. The thickness of the C-plane sapphire substrate is, for example, about 350 μm.

【0028】次に、基板温度を例えば530℃に下げた
後、反応炉内にN原料としてのアンモニア(NH3 )お
よびGa原料としてのトリメチルガリウム(TMGa、
Ga(CH3 3 )を供給し、表面が清浄化されたC面
サファイア基板上にアンドープのGaNバッファ層(図
示せず)を成長させる。このGaNバッファ層の厚さは
例えば25nmである。
Next, after lowering the substrate temperature to, for example, 530 ° C., ammonia (NH 3 ) as a N source and trimethylgallium (TMGa,
Ga (CH 3 ) 3 ) is supplied to grow an undoped GaN buffer layer (not shown) on a C-plane sapphire substrate having a cleaned surface. The thickness of the GaN buffer layer is, for example, 25 nm.

【0029】次に、図1に示すように、このGaNバッ
ファ層上に、MOCVD法により、n型GaNコンタク
ト層2、n型AlGaNクラッド層3、アンドープのG
aN活性層4、p型AlGaNクラッド層5およびp型
GaNコンタクト層6を順次成長させ、レーザ構造を形
成する。具体的には、まず、反応炉内へのTMGaの供
給を停止し、NH3 の供給はそのまま続けながら、成長
温度を例えば1000℃まで上昇させた後、反応炉内に
TMGaおよびn型ドーパントとしてのシラン(SiH
4 )を供給してn型GaNコンタクト層2を成長させ
る。次に、反応炉内にトリメチルアルミニウム(TMA
l、Al(CH3 3 )を供給してn型AlGaNクラ
ッド層3を成長させる。次に、反応炉内へのTMAlお
よびSiH4 の供給を停止し、TMGaおよびNH3
供給はそのまま続けながら、GaN活性層4を成長させ
る。次に、反応炉内にTMAlおよびp型ドーパントと
してのシクロペンタジエニルマグネシウム(Cp2
g)を供給してp型AlGaNクラッド層5を成長させ
る。次に、反応炉内へのTMAlの供給を停止してp型
GaNコンタクト層6を成長させる。
Next, as shown in FIG. 1, an n-type GaN contact layer 2, an n-type AlGaN cladding layer 3, and an undoped G
An aN active layer 4, a p-type AlGaN cladding layer 5, and a p-type GaN contact layer 6 are sequentially grown to form a laser structure. Specifically, first, the supply of TMGa into the reactor is stopped, and while the supply of NH 3 is kept as it is, the growth temperature is raised to, for example, 1000 ° C., and then TMGa and n-type dopant are added into the reactor. Silane (SiH
4 ) is supplied to grow the n-type GaN contact layer 2. Next, trimethyl aluminum (TMA) is placed in the reactor.
1, Al (CH 3 ) 3 ) to grow the n-type AlGaN cladding layer 3. Next, the supply of TMAl and SiH 4 into the reactor is stopped, and the GaN active layer 4 is grown while the supply of TMGa and NH 3 is maintained. Next, TMAl and cyclopentadienyl magnesium (Cp 2 M
g) is supplied to grow the p-type AlGaN cladding layer 5. Next, the supply of TMAl into the reactor is stopped, and the p-type GaN contact layer 6 is grown.

【0030】なお、各層の厚さの一例を挙げると、n型
GaNコンタクト層2は3μm、n型AlGaNクラッ
ド層3およびp型AlGaNクラッド層5は0.5μ
m、GaN活性層4は0.05μm、p型GaNコンタ
クト層6は1μmである。また、n型AlGaNクラッ
ド層3およびp型AlGaNクラッド層5のAl組成比
は例えば0.2である。さらに、n型GaNコンタクト
層2およびn型AlGaNクラッド層3のキャリア濃度
は例えば3×1018cm-3、p型AlGaNクラッド層
5およびp型GaNコンタクト層6のキャリア濃度は例
えば5×1017cm-3である。
Incidentally, as an example of the thickness of each layer, the n-type GaN contact layer 2 is 3 μm, and the n-type AlGaN cladding layer 3 and the p-type AlGaN cladding layer 5 are 0.5 μm.
m, the GaN active layer 4 is 0.05 μm, and the p-type GaN contact layer 6 is 1 μm. The Al composition ratio of the n-type AlGaN cladding layer 3 and the p-type AlGaN cladding layer 5 is, for example, 0.2. Further, the carrier concentration of the n-type GaN contact layer 2 and the n-type AlGaN cladding layer 3 is, for example, 3 × 10 18 cm −3 , and the carrier concentration of the p-type AlGaN cladding layer 5 and the p-type GaN contact layer 6 is, for example, 5 × 10 17 cm -3 .

【0031】ここで、C面サファイア基板とその上に成
長したGaN系半導体層との間の結晶方位の関係を明ら
かにしておく。その結晶方位関係を図7に示す。
Here, the relationship of the crystal orientation between the C-plane sapphire substrate and the GaN-based semiconductor layer grown thereon will be clarified. FIG. 7 shows the crystal orientation relationship.

【0032】図7において、C面サファイア基板のオリ
エンテーションフラット(OF)の方向は[11−2
0]方向(「A方向」と呼ばれる)であり、このA方向
に垂直な(11−20)面はA面と呼ばれる。このC面
サファイア基板上のGaN系半導体層の結晶軸はC面サ
ファイア基板の結晶軸に対して30°回転している。し
たがって、C面サファイア基板のA方向は、このC面サ
ファイア基板上のGaN系半導体層にとっては[−11
00]方向(「M方向」と呼ばれる)であり、このM方
向に垂直な(−1100)面はM面と呼ばれる。
In FIG. 7, the direction of the orientation flat (OF) of the C-plane sapphire substrate is [11-2].
0] direction (referred to as “A direction”), and the (11-20) plane perpendicular to the A direction is referred to as A plane. The crystal axis of the GaN-based semiconductor layer on the C-plane sapphire substrate is rotated by 30 ° with respect to the crystal axis of the C-plane sapphire substrate. Therefore, the direction A of the C-plane sapphire substrate is [-11] for the GaN-based semiconductor layer on the C-plane sapphire substrate.
00] direction (referred to as “M direction”), and the (−1100) plane perpendicular to the M direction is referred to as M plane.

【0033】種々の実験の結果、GaN系半導体の劈開
容易面は(0001)面(C面)および{2−1−1
0}(A面)であり、次に劈開容易な面は{−110
0}(M面)であることがわかった(図8参照)。図7
に、C面サファイア基板上に成長したGaN系半導体層
のクラック線の方向を示した。この場合、劈開を行うと
きには、C面サファイア基板にまずクラックが入り、次
にそのクラック方向に沿ってGaN系半導体層が割れ
る。したがって、GaN系半導体層のM面またはA面に
一致するように、第2の基板の劈開面を合わせることが
必要となる。
As a result of various experiments, the easy cleavage plane of the GaN-based semiconductor was (0001) plane (C plane) and Δ2-1-1
0} (A-plane), and the next easy to cleave is {-110
0 ° (M plane) was found (see FIG. 8). FIG.
2 shows the directions of the crack lines of the GaN-based semiconductor layer grown on the C-plane sapphire substrate. In this case, when cleaving is performed, cracks are first formed in the C-plane sapphire substrate, and then the GaN-based semiconductor layer is broken along the crack direction. Therefore, it is necessary to match the cleavage plane of the second substrate so as to match the M plane or the A plane of the GaN-based semiconductor layer.

【0034】さて、上述のようにしてp型GaNコンタ
クト層6まで成長させた後、図1に示すように、p型G
aNコンタクト層6上にNi/Au膜7を真空蒸着法な
どにより形成し、p型GaNコンタクト層6にオーミッ
ク接触させる。ここで、このNi/Au膜7におけるN
i膜およびAu膜の厚さは例えばそれぞれ10nmおよ
び50nmである。
After growing the p-type GaN contact layer 6 as described above, as shown in FIG.
A Ni / Au film 7 is formed on the aN contact layer 6 by a vacuum evaporation method or the like, and is brought into ohmic contact with the p-type GaN contact layer 6. Here, N in the Ni / Au film 7
The thicknesses of the i film and the Au film are, for example, 10 nm and 50 nm, respectively.

【0035】一方、図9に示すような(100)面方位
のp型GaP基板8を別に用意し、このp型GaP基板
8上に、図2に示すように、Ni/Au/In膜9を真
空蒸着法などにより形成する。このNi/Au/In膜
9におけるNi膜、Au膜およびIn膜の厚さは、例え
ばそれぞれ10nm、50nmおよび100nmであ
る。このNi/Au/In膜9のうちNi膜およびAu
膜はp型GaP基板8とのオーミック接触をとるための
ものであり、最上層のIn膜はp型GaNコンタクト層
6上に形成されたNi/Au膜7との融着のためのもの
である。なお、p型GaP基板8の厚さは例えば300
μmである。
On the other hand, a p-type GaP substrate 8 having a (100) plane orientation as shown in FIG. 9 is separately prepared, and a Ni / Au / In film 9 is formed on the p-type GaP substrate 8 as shown in FIG. Is formed by a vacuum evaporation method or the like. The thicknesses of the Ni film, the Au film, and the In film in the Ni / Au / In film 9 are, for example, 10 nm, 50 nm, and 100 nm, respectively. Of the Ni / Au / In film 9, the Ni film and Au
The film is for making ohmic contact with the p-type GaP substrate 8, and the uppermost In film is for fusing with the Ni / Au film 7 formed on the p-type GaN contact layer 6. is there. The p-type GaP substrate 8 has a thickness of, for example, 300
μm.

【0036】次に、p型GaP基板8のNi/Au/I
n膜9側を、C面サファイア基板1のNi/Au膜7側
に、p型GaP基板8の劈開容易方向(〈110〉方
向)の一つである[0−1−1]方向とGaN系半導体
層の[−1100]方向とが一致するように位置合わせ
して重ね合わせる。この位置合わせは具体的には次のよ
うに行う。すなわち、図9に示すように、p型GaP基
板8のオリエンテーションフラットは[0−1−1]方
向である。したがって、C面サファイア基板1のオリエ
ンテーションフラットとp型GaP基板8のオリエンテ
ーションフラットとが一致するようにこれらのC面サフ
ァイア基板1およびp型GaP基板8を重ね合わせるこ
とにより、p型GaP基板8の劈開容易方向である〈0
−1−1〉方向とGaN系半導体層の〈−1100〉方
向とを容易に一致させることができる。ここで、この位
置合わせの精度は通常は±5°以内にすることができ
る。
Next, the Ni / Au / I of the p-type GaP substrate 8 was
The n film 9 side is on the Ni / Au film 7 side of the C-plane sapphire substrate 1, and the [0-1-1] direction, which is one of the easy cleavage directions (<110> direction), of the p-type GaP substrate 8 and GaN The semiconductor layers are aligned and superposed so that the [-1100] direction of the system semiconductor layers coincides with each other. This alignment is specifically performed as follows. That is, as shown in FIG. 9, the orientation flat of the p-type GaP substrate 8 is in the [0-1-1] direction. Therefore, by superimposing the C-plane sapphire substrate 1 and the p-type GaP substrate 8 so that the orientation flat of the C-plane sapphire substrate 1 and the orientation flat of the p-type GaP substrate 8 coincide with each other, the <0, which is the direction of easy cleavage
The <-1-1> direction and the <-1100> direction of the GaN-based semiconductor layer can be easily matched. Here, the accuracy of the positioning can be usually within ± 5 °.

【0037】次に、p型GaP基板8とC面サファイア
基板1とを圧着した状態で、例えばN2 ガス雰囲気中に
おいて300〜400℃の温度で1分間熱処理を行う。
これによって、図2に示すように、C面サファイア基板
1上のNi/Au膜7とp型GaP基板8上のNi/A
u/In膜9とが融着し、C面サファイア基板1とp型
GaP基板8とが接合される。
Next, in a state where the p-type GaP substrate 8 and the C-plane sapphire substrate 1 are pressed, a heat treatment is performed at a temperature of 300 to 400 ° C. for 1 minute in an N 2 gas atmosphere, for example.
Thus, as shown in FIG. 2, the Ni / Au film 7 on the C-plane sapphire substrate 1 and the Ni / Au film 7 on the p-type GaP substrate 8
The u / In film 9 is fused, and the C-plane sapphire substrate 1 and the p-type GaP substrate 8 are joined.

【0038】次に、図示省略したラッピング装置によ
り、C面サファイア基板1をその裏面側からラッピング
することにより例えば50μmの厚さまで薄くする。次
に、必要に応じてp型GaP基板8の表面を例えばCV
D法により形成されたSiO2膜などの保護膜(図示せ
ず)により覆った後、例えば100℃のリン酸水溶液を
用いてC面サファイア基板1をエッチングする。このと
き、このC面サファイア基板1のみがエッチング除去さ
れ、GaN系半導体層およびp型GaP基板8はエッチ
ングされない。これによって、図3に示すように、C面
サファイア基板1が完全に除去される。
Next, the C-plane sapphire substrate 1 is wrapped from its back side by a lapping device (not shown) to reduce the thickness to, for example, 50 μm. Next, if necessary, the surface of the p-type GaP
After being covered with a protective film (not shown) such as a SiO 2 film formed by the method D, the C-plane sapphire substrate 1 is etched using, for example, a 100 ° C. phosphoric acid aqueous solution. At this time, only the C-plane sapphire substrate 1 is removed by etching, and the GaN-based semiconductor layer and the p-type GaP substrate 8 are not etched. Thus, as shown in FIG. 3, the C-plane sapphire substrate 1 is completely removed.

【0039】次に、図4に示すように、C面サファイア
基板1をエッチング除去することにより露出したn型G
aNコンタクト層2の表面にn側電極10を形成する。
具体的には、このn側電極10は、例えば厚さが10n
mのTi膜、厚さが10nmのAl膜および例えば厚さ
が200nmのAu膜を順次蒸着することによりTi/
Al/Au膜を形成した後、N2 ガス雰囲気中において
600℃で1分間熱処理を行うことにより形成する。一
方、p型GaP基板8の裏面にはp側電極11を形成
し、オーミック接触させる。このp側電極11として
は、例えばTi/Pt/Au膜を用いる。
Next, as shown in FIG. 4, the C-plane sapphire substrate 1 is etched away to remove the n-type G
An n-side electrode 10 is formed on the surface of the aN contact layer 2.
Specifically, the n-side electrode 10 has a thickness of, for example, 10n.
m, an Al film having a thickness of 10 nm and an Au film having a thickness of, for example, 200 nm are sequentially deposited to form Ti /
After forming the Al / Au film, the film is formed by performing a heat treatment at 600 ° C. for 1 minute in an N 2 gas atmosphere. On the other hand, a p-side electrode 11 is formed on the back surface of the p-type GaP substrate 8 and brought into ohmic contact. As the p-side electrode 11, for example, a Ti / Pt / Au film is used.

【0040】次に、図5に示すように、p型GaP基板
8のオリエンテーションフラットに平行に劈開されるよ
うに、n側電極10およびn型GaNコンタクト層2の
一部に例えばダイアモンドペンなどによりけがき傷12
を入れる。次に、n側電極10側を下にして、けがき傷
12を入れたところの直上のp側電極11に、オリエン
テーションフラットに垂直にナイフを当て、p型GaP
基板8をバー状に劈開する。このとき、このp型GaP
基板8の劈開に伴い、GaN系半導体層も劈開される。
このようにして、共振器端面、すなわち光放出端面が形
成される。この後、このバーを所定間隔でダイシングす
ることによりチップ化し、レーザチップを形成する。以
上により、図6に示すように、ダブルヘテロ構造のGa
N系半導体レーザが製造される。
Next, as shown in FIG. 5, a part of the n-side electrode 10 and the n-type GaN contact layer 2 is cut with, for example, a diamond pen so as to be cleaved in parallel with the orientation flat of the p-type GaP substrate 8. Scratched wound 12
Insert Next, with the n-side electrode 10 side down, a knife is applied perpendicularly to the orientation flat on the p-side electrode 11 immediately above the location where the scratch 12 has been made, and the p-type GaP
The substrate 8 is cleaved into a bar shape. At this time, the p-type GaP
As the substrate 8 is cleaved, the GaN-based semiconductor layer is also cleaved.
In this way, a cavity end face, that is, a light emission end face is formed. Thereafter, the bar is diced at predetermined intervals to form a chip, thereby forming a laser chip. As described above, as shown in FIG.
An N-based semiconductor laser is manufactured.

【0041】以上のように、この第1の実施形態によれ
ば、C面サファイア基板1上にレーザ構造を形成するG
aN系半導体層を成長させ、その最上層のp型GaNコ
ンタクト層6とp型GaP基板8とをNi/Au膜7お
よびNi/Au/In膜9を介して接合し、その際、p
型GaP基板8の劈開容易方向とC面サファイア基板1
上のGaN系半導体層の劈開容易方向とが一致するよう
にし、さらにC面サファイア基板1をその裏面側からラ
ッピングおよびエッチングすることにより除去した後、
p型GaP基板8をその劈開容易方向に沿って劈開する
ことによりGaN系半導体層を劈開して共振器端面、す
なわち光放出端面を形成している。このため、SiC基
板のような高価な基板を用いることなく、GaN系半導
体レーザを低コストで製造することができる。また、電
極の取り出しを上下両面から行うことができるため、プ
ロセスが簡単であり、また、フェースダウン設置も容易
に行うことができる。さらに、p型GaNコンタクト層
6とp型GaP基板8とは、多層金属膜であるNi/A
u膜7およびNi/Au/In膜8を介して接合されて
いるので、その接合面にp型GaNコンタクト層6とp
型GaP基板8との間での電子または正孔の移動を妨げ
るポテンシャル障壁が存在せず、半導体レーザを支障な
く動作させることができる。
As described above, according to the first embodiment, the G laser for forming the laser structure on the C-plane sapphire substrate 1 is used.
An aN-based semiconductor layer is grown, and the uppermost p-type GaN contact layer 6 and the p-type GaP substrate 8 are joined via a Ni / Au film 7 and a Ni / Au / In film 9.
Cleavage direction of C type GaP substrate 8 and C-plane sapphire substrate 1
After making the cleavage direction of the upper GaN-based semiconductor layer coincide with that of the upper GaN-based semiconductor layer and removing the C-plane sapphire substrate 1 by lapping and etching from the back side thereof,
The GaN-based semiconductor layer is cleaved by cleaving the p-type GaP substrate 8 along the easy cleavage direction to form a cavity end face, that is, a light emission end face. Therefore, a GaN-based semiconductor laser can be manufactured at low cost without using an expensive substrate such as a SiC substrate. In addition, since the electrodes can be taken out from both the upper and lower surfaces, the process is simple and the face-down installation can be easily performed. Further, the p-type GaN contact layer 6 and the p-type GaP substrate 8 are formed of a multilayer metal film Ni / A
Since the p-type GaN contact layer 6 and the Ni / Au / In film 8 are joined via the
Since there is no potential barrier that prevents movement of electrons or holes between the semiconductor laser and the GaP substrate 8, the semiconductor laser can be operated without any trouble.

【0042】次に、この発明の第2の実施形態について
説明する。この第2の実施形態においては、この発明を
SCH(Separate Confinement Heterostructure) 構造
のGaN系半導体レーザの製造に適用した場合について
説明する。
Next, a second embodiment of the present invention will be described. In the second embodiment, a case where the present invention is applied to the manufacture of a GaN-based semiconductor laser having a SCH (Separate Confinement Heterostructure) structure will be described.

【0043】この第2の実施形態においては、図10に
示すように、第1の実施形態と同様な方法により、C面
サファイア基板21上にn型GaNバッファ層22を成
長させた後、このn型GaNバッファ層22上に、n型
GaNコンタクト層23、n型AlGaNクラッド層2
4、n型GaN光導波層25、活性層26、p型GaN
光導波層27、p型AlGaNクラッド層28およびp
型GaNコンタクト層29を順次成長させる。ここで、
各層の厚さの例を挙げると、n型GaNバッファ層22
は25nm、n型GaNコンタクト層23は3μm、n
型AlGaNクラッド層24は0.5μm、n型GaN
光導波層25は0.1μm、p型GaN光導波層27は
0.1μm、p型AlGaNクラッド層28は0.5μ
m、p型GaNコンタクト層29は1μmである。ま
た、活性層26は例えば厚さが2nmのGa0.8 In
0.2 N層と厚さが4nmのGa0.95In0.05N層とを交
互に10周期積層した多重量子井戸構造を有する。
In the second embodiment, as shown in FIG. 10, an n-type GaN buffer layer 22 is grown on a C-plane sapphire substrate 21 by a method similar to that of the first embodiment. On the n-type GaN buffer layer 22, an n-type GaN contact layer 23, an n-type AlGaN cladding layer 2
4, n-type GaN optical waveguide layer 25, active layer 26, p-type GaN
Optical waveguide layer 27, p-type AlGaN cladding layer 28, and p
The GaN contact layer 29 is sequentially grown. here,
As an example of the thickness of each layer, the n-type GaN buffer layer 22
Is 25 nm, the n-type GaN contact layer 23 is 3 μm, n
Type AlGaN cladding layer 24 is 0.5 μm, n-type GaN
The optical waveguide layer 25 is 0.1 μm, the p-type GaN optical waveguide layer 27 is 0.1 μm, and the p-type AlGaN cladding layer 28 is 0.5 μm.
The m, p type GaN contact layer 29 is 1 μm. The active layer 26 is made of, for example, Ga 0.8 In having a thickness of 2 nm.
It has a multiple quantum well structure in which 0.2 N layers and Ga 0.95 In 0.05 N layers each having a thickness of 4 nm are alternately stacked for 10 periods.

【0044】次に、図10および図11に示すように、
第1の実施形態と同様に、p型GaNコンタクト層29
上へのNi/Au膜30の形成、Ni/Au膜30およ
びNi/Au/In膜32を介してのp型GaNコンタ
クト層29と(100)面方位のp型GaP基板31と
の接合、C面サファイア基板21の除去などのプロセス
を経て、p型GaP基板31上に、Ni/Au膜30お
よびNi/Au/In膜32を介して、p型GaNコン
タクト層29、p型AlGaNクラッド層28、p型G
aN光導波層27、活性層26、n型GaN光導波層2
5、n型AlGaNクラッド層24およびn型GaNコ
ンタクト層23が順次積層された構造を形成する。図示
は省略するが、この場合、p型GaP基板31上には、
信号処理回路、高周波重畳回路、電源回路、光検出回路
などからなる半導体レーザの制御回路が形成されてい
る。この制御回路は、Ni/Au膜30およびNi/A
u/In膜32を介して、GaN系半導体レーザに接続
されている。
Next, as shown in FIGS. 10 and 11,
As in the first embodiment, the p-type GaN contact layer 29
Forming a Ni / Au film 30 thereon, bonding the p-type GaN contact layer 29 to the (100) plane p-type GaP substrate 31 via the Ni / Au film 30 and the Ni / Au / In film 32, After a process such as removal of the C-plane sapphire substrate 21, the p-type GaN contact layer 29 and the p-type AlGaN cladding layer are formed on the p-type GaP substrate 31 via the Ni / Au film 30 and the Ni / Au / In film 32. 28, p-type G
aN optical waveguide layer 27, active layer 26, n-type GaN optical waveguide layer 2
5. A structure is formed in which the n-type AlGaN cladding layer 24 and the n-type GaN contact layer 23 are sequentially laminated. Although illustration is omitted, in this case, on the p-type GaP substrate 31,
A semiconductor laser control circuit including a signal processing circuit, a high-frequency superimposing circuit, a power supply circuit, and a photodetection circuit is formed. The control circuit includes the Ni / Au film 30 and the Ni / A
The GaN semiconductor laser is connected via the u / In film 32.

【0045】次に、n型GaNコンタクト層23上に例
えばCVD法により例えば厚さが0.5μmのSiO2
膜(図示せず)を形成した後、このSiO2 膜上にリソ
グラフィーにより例えば厚さが3.5μmで幅が10μ
mのストライプ形状のレジストパターン(図示せず)を
例えば400μmのピッチで形成し、このレジストパタ
ーンをマスクとしてSiO2 膜をフッ酸系のエッチング
液を用いてウエットエッチングすることによりパターニ
ングする。次に、このようにして形成されるストライプ
形状のSiO2 膜およびその上のレジストパターンをマ
スクとして例えばHeを例えばエネルギー250ke
V、ドーズ量1×1015cm-2の条件でイオン注入す
る。このときのHeのピーク濃度の深さは約2.5μm
となるから、n型GaNコンタクト層23およびn型A
lGaNクラッド層24の一部にHeがイオン注入さ
れ、高抵抗化される。この高抵抗化された領域が電流狭
窄層33となる。
Next, on the n-type GaN contact layer 23, for example, a 0.5 μm thick SiO 2
After forming a film (not shown), the SiO 2 film is lithographically formed, for example, with a thickness of 3.5 μm and a width of 10 μm.
An m-stripe resist pattern (not shown) is formed at a pitch of, for example, 400 μm, and the resist pattern is used as a mask to pattern the SiO 2 film by wet etching using a hydrofluoric acid-based etchant. Next, using the stripe-shaped SiO 2 film thus formed and the resist pattern thereon as a mask, for example, He is applied, for example, at an energy of 250 ke.
V ions are implanted under the conditions of a dose of 1 × 10 15 cm −2 . At this time, the depth of the He peak concentration is about 2.5 μm.
Therefore, the n-type GaN contact layer 23 and the n-type A
He is ion-implanted into a part of the lGaN cladding layer 24 to increase the resistance. The high resistance region becomes the current confinement layer 33.

【0046】次に、フッ酸を用いたウエットエッチング
により、エッチングマスクとして用いられたSiO2
をエッチング除去し、同時にその上のレジストパターン
もリフトオフにより除去する。次に、n型GaNコンタ
クト層23および電流狭窄層33上にn側電極34を形
成するとともに、p型GaP基板31の裏面にp側電極
35を形成する。次に、第1の実施形態と同様にして、
n側電極34側の表面にけがき傷(図示せず)を入れた
後、このけがき傷に沿ってp型GaP基板31およびG
aN系半導体層をバー状に劈開することにより、共振器
端面、すなわち光放出端面を形成する。この後、このバ
ーを例えば400μm間隔にダイシングすることにより
チップ化し、レーザチップを形成する。以上のようにし
て、目的とするSCH構造のGaN系半導体レーザが製
造される。
Next, the SiO 2 film used as an etching mask is removed by wet etching using hydrofluoric acid, and the resist pattern thereon is also removed by lift-off. Next, an n-side electrode 34 is formed on the n-type GaN contact layer 23 and the current confinement layer 33, and a p-side electrode 35 is formed on the back surface of the p-type GaP substrate 31. Next, as in the first embodiment,
After making a scratch (not shown) on the surface on the n-side electrode 34 side, the p-type GaP substrate 31 and the G
By cleaving the aN-based semiconductor layer into a bar shape, a cavity end face, that is, a light emission end face is formed. Thereafter, the bar is divided into chips by dicing, for example, at an interval of 400 μm to form a laser chip. As described above, the intended GaN semiconductor laser having the SCH structure is manufactured.

【0047】この第2の実施形態によれば、第1の実施
形態と同様な種々の利点を得ることができるほか、次の
ような利点をも得ることができる。すなわち、GaN系
半導体レーザにおいてはこれまで考えられなかったn層
側での電流狭窄が可能となったため、p側電極35を全
面電極とすることができ、したがってp側電極35のコ
ンタクト抵抗の大幅な低減を図ることができる。また、
半導体レーザの制御回路があらかじめ形成されたp型G
aP基板31を用いていることから、制御回路がオンチ
ップで形成されたGaN系半導体レーザを実現すること
ができる。
According to the second embodiment, various advantages similar to those of the first embodiment can be obtained, and also the following advantages can be obtained. That is, in the GaN-based semiconductor laser, the current constriction on the n-layer side, which has not been considered before, has become possible, so that the p-side electrode 35 can be used as the entire surface electrode, and the contact resistance of the p-side electrode 35 is greatly increased. It is possible to achieve a significant reduction. Also,
P-type G in which the control circuit of the semiconductor laser is formed in advance
Since the aP substrate 31 is used, a GaN-based semiconductor laser in which a control circuit is formed on-chip can be realized.

【0048】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above embodiments, and various modifications based on the technical idea of the present invention are possible.

【0049】例えば、上述の第1および第2の実施形態
において挙げた数値、材料、成長用原料ガスなどはあく
までも例に過ぎず、必要に応じてこれと異なる数値、材
料、成長用原料ガスなどを用いてもよい。具体的には、
上述の第1の実施形態および第2の実施形態において
は、p型GaNコンタクト層6上に形成されたNi/A
u膜7とp型GaP基板8上に形成されたNi/Au/
In膜9との融着によりp型GaNコンタクト層6とp
型GaP基板8とを接合しているが、例えば、Ni/A
u/In膜9の代わりにNi/Au膜を用いてもよい。
この場合、Ni/Au/In膜9を用いた場合に比べ、
融着しやすさは低くなるが、例えば300〜400℃で
1時間程度熱処理を行うことにより融着を行うことがで
き、p型GaNコンタクト層6とp型GaP基板8とを
接合することが可能である。また、第1の実施形態およ
び第2の実施形態においては、C面サファイア基板1、
21を用いているが、これと異なる面方位のサファイア
基板を用いてもよい。
For example, the numerical values, materials, raw material gases for growth, etc. listed in the above-described first and second embodiments are merely examples, and different numerical values, materials, raw material gases for growth, etc. may be used as necessary. May be used. In particular,
In the first and second embodiments described above, the Ni / A formed on the p-type GaN contact layer 6 is used.
u film 7 and Ni / Au /
The p-type GaN contact layer 6 and the p-type GaN
Type GaP substrate 8, for example, Ni / A
Instead of the u / In film 9, a Ni / Au film may be used.
In this case, compared with the case where the Ni / Au / In film 9 is used,
Although the easiness of fusion is reduced, fusion can be performed by performing a heat treatment at, for example, 300 to 400 ° C. for about 1 hour, and the p-type GaN contact layer 6 and the p-type GaP substrate 8 can be joined. It is possible. In the first and second embodiments, the C-plane sapphire substrate 1
Although 21 is used, a sapphire substrate having a different plane orientation may be used.

【0050】また、上述の第2の実施形態においては、
n型GaNコンタクト層23およびn型AlGaNクラ
ッド層24にHeをイオン注入することにより電流狭窄
層33を形成しているが、例えば、図10に示す状態
で、p型GaNコンタクト層29およびp型AlGaN
クラッド層28にHeをイオン注入することによりこれ
らの層中に電流狭窄層を形成してもよい。この場合、p
型GaNコンタクト層29の厚さが1μmであることを
考慮し、Heのイオン注入のエネルギーを例えば150
keVとする。このときのピーク濃度深さは約1μmと
なる。
In the second embodiment described above,
The current confinement layer 33 is formed by implanting He ions into the n-type GaN contact layer 23 and the n-type AlGaN cladding layer 24. For example, the p-type GaN contact layer 29 and the p-type AlGaN
A current confinement layer may be formed in these layers by implanting He into the cladding layer 28. In this case, p
Considering that the thickness of the type GaN contact layer 29 is 1 μm, the energy of He ion implantation is set to, for example, 150 μm.
keV. The peak concentration depth at this time is about 1 μm.

【0051】また、上述の第2の実施形態においては、
イオン注入により電流狭窄層33を形成しているが、こ
の電流狭窄層33は、例えば、この電流狭窄層33に相
当する部分のn型GaNコンタクト層23およびp型A
lGaNクラッド層24をエッチング除去した後、この
部分を絶縁膜により埋め込むことにより形成してもよ
い。さらには、電流狭窄構造は、内部狭窄型や埋め込み
ヘテロ構造型とすることも可能である。
In the second embodiment described above,
The current confinement layer 33 is formed by ion implantation. The current confinement layer 33 is formed, for example, in a portion corresponding to the current confinement layer 33 by the n-type GaN contact layer 23 and the p-type A
After the lGaN cladding layer 24 is removed by etching, it may be formed by embedding this portion with an insulating film. Further, the current confinement structure may be an internal confinement type or a buried heterostructure type.

【0052】また、上述の第1および第2の実施形態に
おいては、C面サファイア基板1、21を完全に除去し
た後に劈開を行っているが、C面サファイア基板1、2
1を劈開可能な厚さだけ残した状態で劈開を行うことに
より共振器端面を形成するようにしてもよい。
In the first and second embodiments, the cleavage is performed after the C-plane sapphire substrates 1 and 21 are completely removed.
Cleavage may be carried out in a state where 1 is left with a thickness capable of being cleaved to form a cavity end face.

【0053】[0053]

【発明の効果】以上説明したように、この発明によれ
ば、第1の基板の一方の主面上に成長させた窒化物系I
II−V族化合物半導体層と劈開性を有する第2の基板
とを金属膜などの導電性中間層を介して接合し、その際
第2の基板の劈開容易方向と窒化物系III−V族化合
物半導体層の劈開容易方向とがほぼ一致するように第1
の基板と第2の基板とを相互に位置合わせし、次に第1
の基板をその他方の主面側から除去または薄くした後、
第2の基板をその劈開容易方向に沿って劈開することに
より窒化物系III−V族化合物半導体層を劈開して光
放出端面を形成するようにしているので、SiC基板な
どの高価な基板を用いることなく、窒化物系III−V
族化合物半導体を用いた半導体発光素子の光放出端面を
劈開により形成することができ、しかも、上下両面から
電極を取り出すことができ、半導体発光素子の動作にも
支障を生じない。
As described above, according to the present invention, the nitride I grown on one main surface of the first substrate is used.
A group II-V compound semiconductor layer and a second substrate having a cleavage property are joined together via a conductive intermediate layer such as a metal film. At this time, the direction of easy cleavage of the second substrate and the nitride group III-V The first direction is set so that the easy cleavage direction of the compound semiconductor
The second substrate and the second substrate are aligned with each other;
After removing or thinning the substrate from the other main surface side,
Since the nitride-based III-V compound semiconductor layer is cleaved by cleaving the second substrate along the easy cleavage direction to form a light emitting end face, an expensive substrate such as a SiC substrate is used. Without using, nitride III-V
The light emitting end face of a semiconductor light emitting device using a group III compound semiconductor can be formed by cleavage, and electrodes can be taken out from both upper and lower surfaces, so that operation of the semiconductor light emitting device is not hindered.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 1 is a cross-sectional view for explaining a method for manufacturing a GaN-based semiconductor laser according to a first embodiment of the present invention.

【図2】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図3】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 3 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図4】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図5】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 5 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図6】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
FIG. 6 is a sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the first embodiment of the present invention.

【図7】C面サファイア基板とその上に成長したGaN
系半導体層との結晶方位の関係を示す略線図である。
FIG. 7: C-plane sapphire substrate and GaN grown on it
FIG. 3 is a schematic diagram illustrating a relationship between a crystal orientation and a system semiconductor layer.

【図8】GaN系半導体の劈開容易面を示す略線図であ
る。
FIG. 8 is a schematic diagram illustrating an easy cleavage surface of a GaN-based semiconductor.

【図9】この発明の第1の実施形態において用いられる
(100)面方位のp型GaP基板を示す略線図であ
る。
FIG. 9 is a schematic diagram illustrating a (100) -oriented p-type GaP substrate used in the first embodiment of the present invention.

【図10】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
FIG. 10 is a cross-sectional view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.

【図11】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための斜視図である。
FIG. 11 is a perspective view for explaining the method for manufacturing the GaN-based semiconductor laser according to the second embodiment of the present invention.

【図12】GaN/InP接合のエネルギーバンド図で
ある。
FIG. 12 is an energy band diagram of a GaN / InP junction.

【図13】p型GaN/p型InP接合のエネルギーバ
ンド図である。
FIG. 13 is an energy band diagram of a p-type GaN / p-type InP junction.

【符号の説明】[Explanation of symbols]

1・・・C面サファイア基板、2・・・n型GaNコン
タクト層、7・・・Ni/Au膜、8・・・p型GaP
基板、9・・・Ni/Au/In膜、12・・・けがき
傷、21・・・C面サファイア基板、23・・・n型G
aNコンタクト層、30・・・Ni/Au膜、31・・
・p型GaP基板、32・・・Ni/Au/In膜、3
3・・・電流狭窄層
DESCRIPTION OF SYMBOLS 1 ... C-plane sapphire substrate, 2 ... n-type GaN contact layer, 7 ... Ni / Au film, 8 ... p-type GaP
Substrate, 9: Ni / Au / In film, 12: Scratches, 21: C-plane sapphire substrate, 23: n-type G
aN contact layer, 30 ... Ni / Au film, 31 ...
・ P-type GaP substrate, 32... Ni / Au / In film, 3
3 ... Current constriction layer

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 窒化物系III−V族化合物半導体を用
いた半導体発光素子の光放出端面の形成方法において、 半導体発光素子を構成する窒化物系III−V族化合物
半導体層をその一方の主面上に成長させた第1の基板の
上記窒化物系III−V族化合物半導体層を、導電性中
間層を介して、劈開性を有する第2の基板の一方の主面
と接合し、その際上記第2の基板の劈開容易方向と上記
窒化物系III−V族化合物半導体層の劈開容易方向と
がほぼ一致するように上記第1の基板と上記第2の基板
とを相互に位置合わせする工程と、 上記第1の基板をその他方の主面側から除去または薄く
する工程と、 上記第2の基板をその劈開容易方向に沿って劈開するこ
とにより上記窒化物系III−V族化合物半導体層を劈
開して光放出端面を形成する工程とを有することを特徴
とする半導体発光素子の光放出端面の形成方法。
1. A method for forming a light emitting end face of a semiconductor light emitting device using a nitride III-V compound semiconductor, comprising: forming a nitride III-V compound semiconductor layer constituting the semiconductor light emitting device on one of the main surfaces; The nitride-based III-V compound semiconductor layer of the first substrate grown on the surface is joined to one main surface of a second substrate having a cleavage via a conductive intermediate layer, In this case, the first substrate and the second substrate are aligned with each other such that the easy cleavage direction of the second substrate substantially matches the easy cleavage direction of the nitride III-V compound semiconductor layer. Removing the first substrate from the other main surface side or reducing the thickness thereof; and cleaving the second substrate along its easy cleavage direction to thereby form the nitride III-V compound. Cleaving the semiconductor layer to form a light emitting end face Forming a light emitting end face of the semiconductor light emitting device.
【請求項2】 上記第2の基板はSi、GeまたはII
I−V族化合物半導体からなる単結晶基板であることを
特徴とする請求項1記載の半導体発光素子の光放出端面
の形成方法。
2. The method according to claim 1, wherein the second substrate is made of Si, Ge or II.
2. The method according to claim 1, wherein the substrate is a single crystal substrate made of an IV compound semiconductor.
【請求項3】 上記第2の基板は導電性を有することを
特徴とする請求項1記載の半導体発光素子の光放出端面
の形成方法。
3. The method according to claim 1, wherein the second substrate has conductivity.
【請求項4】 上記導電性中間層は金属膜からなること
を特徴とする請求項1記載の半導体発光素子の光放出端
面の形成方法。
4. The method according to claim 1, wherein the conductive intermediate layer comprises a metal film.
【請求項5】 上記導電性中間層は上記窒化物系III
−V族化合物半導体層上にあらかじめ形成された第1の
金属膜と上記第2の基板の上記一方の主面上にあらかじ
め形成された第2の金属膜とからなることを特徴とする
請求項1記載の半導体発光素子の光放出端面の形成方
法。
5. The method according to claim 1, wherein the conductive intermediate layer is formed of the nitride III.
10. A semiconductor device comprising: a first metal film formed in advance on a -V compound semiconductor layer; and a second metal film formed in advance on the one main surface of the second substrate. 2. The method for forming a light emitting end face of a semiconductor light emitting device according to claim 1.
【請求項6】 上記導電性中間層は上記窒化物系III
−V族化合物半導体層上および上記第2の基板の上記一
方の主面上のうちの一方にあらかじめ形成された金属膜
からなることを特徴とする請求項1記載の半導体発光素
子の光放出端面の形成方法。
6. The method according to claim 1, wherein the conductive intermediate layer is formed of the nitride III.
2. The light emitting end face of a semiconductor light emitting device according to claim 1, comprising a metal film formed in advance on one of the -V group compound semiconductor layer and the one main surface of the second substrate. Formation method.
【請求項7】 上記窒化物系III−V族化合物半導体
層は(0001)面方位の成長層であり、上記第2の基
板は立方晶系の結晶構造を有する場合において、上記窒
化物系III−V族化合物半導体層の〈1−100〉方
向または〈2−1−10〉方向と上記第2の基板の〈1
10〉方向とがほぼ一致するように上記第1の基板と上
記第2の基板とを相互に位置合わせするようにしたこと
を特徴とする請求項1記載の半導体発光素子の光放出端
面の形成方法。
7. The method according to claim 1, wherein the nitride III-V compound semiconductor layer is a growth layer having a (0001) plane orientation, and wherein the second substrate has a cubic crystal structure. The <1-100> direction or the <2-1-10> direction of the group V compound semiconductor layer and the <1
10. The light emitting end face of a semiconductor light emitting device according to claim 1, wherein said first substrate and said second substrate are aligned with each other so that the directions substantially coincide with each other. Method.
【請求項8】 上記窒化物系III−V族化合物半導体
層の[0001]方向が上記第1の基板の上記一方の主
面と平行であり、上記第2の基板は立方晶系の結晶構造
を有する場合において、上記窒化物系III−V族化合
物半導体層の[0001]方向に垂直な方向、〈1−1
00〉方向または〈2−1−10〉方向と上記第2の基
板の〈110〉方向とがほぼ一致するように上記第1の
基板と上記第2の基板とを相互に位置合わせするように
したことを特徴とする請求項1記載の半導体発光素子の
光放出端面の形成方法。
8. The [0001] direction of the nitride III-V compound semiconductor layer is parallel to the one main surface of the first substrate, and the second substrate has a cubic crystal structure. In the direction perpendicular to the [0001] direction of the nitride-based III-V compound semiconductor layer, <1-1
The first substrate and the second substrate are aligned with each other such that the <00> direction or the <2-1-10> direction substantially matches the <110> direction of the second substrate. 2. The method for forming a light emitting end face of a semiconductor light emitting device according to claim 1, wherein:
【請求項9】 上記窒化物系III−V族化合物半導体
層に部分的に電流阻止層を形成することにより縦方向の
電流狭窄構造を形成するようにしたことを特徴とする請
求項1記載の半導体発光素子の光放出端面の形成方法。
9. A vertical current confinement structure according to claim 1, wherein a current blocking layer is formed partially on said nitride III-V compound semiconductor layer. A method for forming a light emitting end face of a semiconductor light emitting device.
【請求項10】 上記第1の基板を除去した後、上記窒
化物系III−V族化合物半導体層上にオーミック性ま
たはショットキ性の電極を形成するようにしたことを特
徴とする請求項1記載の半導体発光素子の光放出端面の
形成方法。
10. An ohmic or Schottky electrode is formed on the nitride-based III-V compound semiconductor layer after removing the first substrate. The method for forming a light emitting end face of a semiconductor light emitting device according to the above.
【請求項11】 上記第2の基板上に上記半導体発光素
子の制御回路が形成されており、この制御回路を上記導
電性中間層を介して上記半導体発光素子に接続するよう
にしたことを特徴とする請求項1記載の半導体発光素子
の光放出端面の形成方法。
11. A control circuit for the semiconductor light emitting device is formed on the second substrate, and the control circuit is connected to the semiconductor light emitting device via the conductive intermediate layer. The method for forming a light emitting end face of a semiconductor light emitting device according to claim 1.
JP20878096A 1996-07-19 1996-07-19 Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device Expired - Fee Related JP3467981B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20878096A JP3467981B2 (en) 1996-07-19 1996-07-19 Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20878096A JP3467981B2 (en) 1996-07-19 1996-07-19 Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001127483A Division JP3470706B2 (en) 2001-04-25 2001-04-25 Method for forming end face of nitride III-V compound semiconductor layer and semiconductor device

Publications (2)

Publication Number Publication Date
JPH1041586A true JPH1041586A (en) 1998-02-13
JP3467981B2 JP3467981B2 (en) 2003-11-17

Family

ID=16561985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20878096A Expired - Fee Related JP3467981B2 (en) 1996-07-19 1996-07-19 Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JP3467981B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075425A1 (en) * 2002-03-01 2003-09-12 Sanyo Electric Co., Ltd. Nitride semiconductor laser element
KR100451724B1 (en) * 2001-05-29 2004-10-08 엘지전자 주식회사 method for forming GaN on semiconductor substrate
WO2005043633A1 (en) * 2003-11-04 2005-05-12 Pioneer Corporation Semiconductor light-emitting device and method for manufacturing same
JP2005150703A (en) * 2003-10-22 2005-06-09 Oki Data Corp Semiconductor device, led print head using the same, image forming apparatus, and method of manufacturing semiconductor device
US7112456B2 (en) 2002-12-27 2006-09-26 Samsung Electro-Mechanics Co., Ltd. Vertical GaN light emitting diode and method for manufacturing the same
US7154125B2 (en) * 2002-04-23 2006-12-26 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
US7388234B2 (en) 1998-07-29 2008-06-17 Sanyo Electric Co. Ltd. Semiconductor device and method of fabricating the same and method of forming nitride based semiconductor layer
KR101014720B1 (en) * 2004-01-19 2011-02-16 엘지전자 주식회사 Manufacturing process of semiconductor laser diode
US8343848B2 (en) 2003-10-22 2013-01-01 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
US8450751B2 (en) 2007-04-26 2013-05-28 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing the same
JP2018174292A (en) * 2017-03-31 2018-11-08 日亜化学工業株式会社 Manufacturing method of light emitting device, and light emitting device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977701B2 (en) 1998-07-29 2011-07-12 Sanyo Electric Co., Ltd. Semiconductor device with SiO2 film formed on side surface of nitride based semiconductor layer
US7388234B2 (en) 1998-07-29 2008-06-17 Sanyo Electric Co. Ltd. Semiconductor device and method of fabricating the same and method of forming nitride based semiconductor layer
US7768030B2 (en) 1998-07-29 2010-08-03 Sanyo Electric Co., Ltd. Nitride based semiconductor device with film for preventing short circuiting
KR100451724B1 (en) * 2001-05-29 2004-10-08 엘지전자 주식회사 method for forming GaN on semiconductor substrate
WO2003075425A1 (en) * 2002-03-01 2003-09-12 Sanyo Electric Co., Ltd. Nitride semiconductor laser element
US7154125B2 (en) * 2002-04-23 2006-12-26 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
US7939349B2 (en) 2002-04-23 2011-05-10 Sharp Kabushiki Kaisha Nitride-based semiconductor light emitting device and manufacturing method thereof
US7268372B2 (en) 2002-12-27 2007-09-11 Samsung Electro-Mechanics Co., Ltd. Vertical GaN light emitting diode and method for manufacturing the same
US7112456B2 (en) 2002-12-27 2006-09-26 Samsung Electro-Mechanics Co., Ltd. Vertical GaN light emitting diode and method for manufacturing the same
JP4672329B2 (en) * 2003-10-22 2011-04-20 株式会社沖データ Semiconductor device, LED print head using the same, image forming apparatus, and method for manufacturing semiconductor device
JP2005150703A (en) * 2003-10-22 2005-06-09 Oki Data Corp Semiconductor device, led print head using the same, image forming apparatus, and method of manufacturing semiconductor device
US8343848B2 (en) 2003-10-22 2013-01-01 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
JP4588638B2 (en) * 2003-11-04 2010-12-01 パイオニア株式会社 Semiconductor light emitting device and manufacturing method thereof
JPWO2005043633A1 (en) * 2003-11-04 2007-05-10 パイオニア株式会社 Semiconductor light emitting device and manufacturing method thereof
US7399649B2 (en) 2003-11-04 2008-07-15 Pioneer Corporation Semiconductor light-emitting device and fabrication method thereof
WO2005043633A1 (en) * 2003-11-04 2005-05-12 Pioneer Corporation Semiconductor light-emitting device and method for manufacturing same
KR101014720B1 (en) * 2004-01-19 2011-02-16 엘지전자 주식회사 Manufacturing process of semiconductor laser diode
US8450751B2 (en) 2007-04-26 2013-05-28 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing the same
US8653540B2 (en) 2007-04-26 2014-02-18 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing the same
JP2018174292A (en) * 2017-03-31 2018-11-08 日亜化学工業株式会社 Manufacturing method of light emitting device, and light emitting device

Also Published As

Publication number Publication date
JP3467981B2 (en) 2003-11-17

Similar Documents

Publication Publication Date Title
JP3822976B2 (en) Semiconductor device and manufacturing method thereof
US6319742B1 (en) Method of forming nitride based semiconductor layer
JP3316479B2 (en) Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device
JP2003063897A (en) Nitride-based iii-v group compound semiconductor substrate and method for producing the same, method for producing light emitting device of semiconductor and method for producing semiconductor device
JP2003124573A (en) Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2000307184A (en) Manufacture of semiconductor element
JP4040192B2 (en) Manufacturing method of semiconductor light emitting device
JP2953326B2 (en) Method of manufacturing gallium nitride based compound semiconductor laser device
KR980012751A (en) GaN-based compound semiconductor laser and manufacturing method thereof
US6797532B2 (en) Semiconductor device and method for manufacturing the same
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP2000331940A (en) Sapphire substrate, growing method for nitride iii-v compound semiconductor layer, and manufacture thereof
JP3467981B2 (en) Method of forming light emitting end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, semiconductor light emitting element, method of forming end face of nitride III-V compound semiconductor layer, method of manufacturing semiconductor device, and semiconductor device
JP2000183451A (en) Semiconductor laser element and its manufacturing method
JP4097343B2 (en) Manufacturing method of nitride semiconductor laser device
JP2000068609A (en) Semiconductor substrate and semiconductor laser
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP2000307193A (en) Semiconductor laser, its manufacture, semiconductor device and manufacture of the same
JP3470706B2 (en) Method for forming end face of nitride III-V compound semiconductor layer and semiconductor device
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP4623799B2 (en) Semiconductor light emitting device manufacturing method and semiconductor laser
JP2002261370A (en) Method of preparing nitride-based semiconductor element
JP2005229132A (en) Manufacturing method for group-iii nitride compound semiconductor led
JP2003234535A (en) Method of forming light radiating end face of semiconductor light emitting element, method of manufacturing semiconductor light emitting element, method of manufacturing semiconductor light emitting element and semiconductor device, semiconductor device
JP4741055B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees