JP3316479B2 - Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device - Google Patents

Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device

Info

Publication number
JP3316479B2
JP3316479B2 JP21086299A JP21086299A JP3316479B2 JP 3316479 B2 JP3316479 B2 JP 3316479B2 JP 21086299 A JP21086299 A JP 21086299A JP 21086299 A JP21086299 A JP 21086299A JP 3316479 B2 JP3316479 B2 JP 3316479B2
Authority
JP
Japan
Prior art keywords
layer
based semiconductor
nitride
gan
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21086299A
Other languages
Japanese (ja)
Other versions
JP2000106473A (en
Inventor
伸彦 林
隆司 狩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP21086299A priority Critical patent/JP3316479B2/en
Publication of JP2000106473A publication Critical patent/JP2000106473A/en
Application granted granted Critical
Publication of JP3316479B2 publication Critical patent/JP3316479B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【発明の属する技術分野】本発明は、BN(窒化ホウ
素)、GaN(窒化ガリウム)、AlN(窒化アルミニ
ウム)もしくはInN(窒化インジウム)またはこれら
の混晶等のIII −V族窒化物系半導体(以下、窒化物系
半導体と呼ぶ)からなる化合物半導体層を有する半導体
素子、半導体発光素子および半導体素子の製造方法なら
びに窒化物系半導体層の形成方法に関する。
The present invention relates to a group III-V nitride semiconductor such as BN (boron nitride), GaN (gallium nitride), AlN (aluminum nitride) or InN (indium nitride) or a mixed crystal thereof. The present invention relates to a semiconductor element having a compound semiconductor layer made of a nitride semiconductor), a semiconductor light emitting element, a method of manufacturing a semiconductor element, and a method of forming a nitride semiconductor layer.

【従来の技術】近年、青色または紫色の光を発する発光
ダイオード、半導体レーザ素子等の半導体発光素子とし
て、GaN系半導体発光素子の実用化が進んできてい
る。GaN系半導体発光素子の製造の際には、GaNか
らなる基板が存在しないため、サファイア(Al23
等の絶縁性基板上に各層をエピタキシャル成長させてい
る。図18は従来のGaN系発光ダイオードの構造を示
す断面図である。図18の発光ダイオードは日経マイク
ロデバイス1994年2月号の第92頁〜第93頁に開
示されている。図18において、サファイア基板61上
に、GaNバッファ層62、n−GaN層63、n−A
lGaNクラッド層64、InGaN発光層65、p−
AlGaNクラッド層66およびp−GaN層67が順
に形成されている。p−GaN層67からn−GaN層
63までの一部領域がエッチングにより除去されてい
る。p−GaN層67の上面にp電極68が形成され、
n−GaN層63の露出した上面にn電極69が形成さ
れている。このような発光ダイオードの構造はラテラル
構造と呼ばれている。図18の発光ダイオードは、In
GaN発光層65をn−AlGaNクラッド層64およ
びp−AlGaNクラッド層66で挟んだダブルヘテロ
構造のpn接合を有し、青色の光を発生することができ
る。
2. Description of the Related Art In recent years, GaN-based semiconductor light emitting devices have been put to practical use as semiconductor light emitting devices such as light emitting diodes and semiconductor laser devices that emit blue or violet light. When manufacturing a GaN-based semiconductor light-emitting device, sapphire (Al 2 O 3 )
Each layer is epitaxially grown on an insulating substrate. FIG. 18 is a sectional view showing the structure of a conventional GaN-based light emitting diode. The light emitting diode of FIG. 18 is disclosed on pages 92 to 93 of Nikkei Microdevice, February, 1994. In FIG. 18, a GaN buffer layer 62, an n-GaN layer 63, an n-A
lGaN cladding layer 64, InGaN light emitting layer 65, p-
An AlGaN cladding layer 66 and a p-GaN layer 67 are sequentially formed. Part of the region from the p-GaN layer 67 to the n-GaN layer 63 has been removed by etching. A p-electrode 68 is formed on the upper surface of the p-GaN layer 67,
An n-electrode 69 is formed on the exposed upper surface of the n-GaN layer 63. Such a structure of the light emitting diode is called a lateral structure. The light emitting diode of FIG.
It has a double hetero structure pn junction in which the GaN light emitting layer 65 is sandwiched between the n-AlGaN cladding layer 64 and the p-AlGaN cladding layer 66, and can emit blue light.

【発明が解決しようとする課題】しかしながら、図18
に示したような従来のGaN系半導体発光素子では、G
aNおよびサファイア基板の格子定数の違いから、サフ
ァイア基板上に成長したGaN系半導体結晶には、通常
109個/cm2程度の格子欠陥が存在する。このような
格子欠陥はサファイア基板の表面からGaN系半導体層
へと伝搬している。この格子欠陥のために、サファイア
基板上のGaN系半導体層からなる半導体発光素子で
は、素子特性および信頼性の劣化が生じる。格子欠陥に
よる素子特性および信頼性の劣化の問題を解決する方法
として、横方向成長技術が提案されている。この横方向
成長技術は、例えばProceedings ofThe Second Interna
tional Conference on Nitride Semiconductors, Octob
er27-31, 1997, Tokushima, Japan, pp.444-446 に報告
されている。図19は従来の横方向成長技術を説明する
ための模式的工程断面図である。図19(a)に示すよ
うに、サファイア基板81上にAlGaNバッファ層8
2を成長させ、AlGaNバッファ層82上にGaN層
83を成長させる。GaN層83には上下方向に延びる
格子欠陥91が存在する。このGaN層83上に、スト
ライプ状のSiO2膜90を形成する。次に、図19
(b)に示すように、ストライプ状のSiO2膜90間
に露出したGaN層83上にGaN層84を再成長させ
る。この場合にも再成長したGaN層84に上下方向の
格子欠陥91が延びる。図19(c)に示すように、G
aN層84をさらに成長させると、GaN層84が横方
向にも成長し、SiO2膜90上にもGaN層84が形
成される。SiO2膜90上のGaN層84には格子欠
陥が存在しない。図19(d)に示すように、GaN層
84をさらに成長させると、SiO2膜90上およびS
iO2膜90間のGaN層83上にGaN層84が形成
される。このような横方向成長技術を用いると、SiO
2膜90上に、格子欠陥の存在しない高品質なGaN結
晶を形成することができる。しかしながら、SiO2
90が存在しない領域では、下地のGaN層83からの
格子欠陥91が再成長したGaN層84の表面まで延び
るため、GaN層84の表面の格子欠陥はなくならな
い。したがって、半導体発光素子の作製時には、発光領
域をSiO2膜上に限定する必要がある。そのため、発
光領域の大きさを大きくすることができない。また、高
品質なGaN層の面積を広げるためにSiO2膜の面積
を広くすると、横方向に成長するGaN層の表面を平坦
にすることができなくなる。図18に示した従来のGa
N系発光ダイオードでは、サファイア基板61が絶縁性
基板であるため、n電極69をサファイア基板61の裏
面に設けることができず、n電極69をn−GaN層6
3の露出した表面に設ける必要がある。そのため、n電
極を導電性基板の裏面に設ける場合に比べて、p電極6
8とn電極69との間の電流経路が長くなり、動作電圧
が高くなる。さらに、GaN系半導体レーザ素子を作製
する場合、GaAs基板を用いた赤色光または赤外光を
発生する半導体レーザ素子のようにへき開法により共振
器面を形成することが困難である。図20はサファイア
基板およびGaN系半導体層の結晶方位の関係を示す図
である。図20において、実線の矢印はサファイア基板
の結晶方位を示し、破線の矢印はGaN系半導体層の結
晶方位を示す。図20に示すように、サファイア基板上
に形成されたGaN系半導体層のa軸およびb軸はサフ
ァイア基板のa軸およびb軸に対して30度ずれてい
る。図20はサファイア基板上に形成されたGaN系半
導体層からなる半導体レーザ素子の概略斜視図である。
図21において、サファイア基板61の(0 0 0 1)面
上にGaN系半導体層70が形成されている。ストライ
プ状の電流注入領域71は、GaN系半導体層70の<
1 1 -2 0>方向に平行となっている。この場合、GaN
系半導体層70の{1 -1 0 0}面はサファイア基板61
の{1 -1 0 0}面に対して30度傾いている。サファイ
ア基板61およびGaN系半導体層70ともに{1 -1 0
0}面でへき開しやすい。このように、サファイア基板
61とGaN系半導体層70とでへき開方向がずれてい
るため、GaN系半導体レーザ素子を製造する場合に、
GaAs基板上に形成される赤色光または赤外光を発生
する半導体レーザ素子のようにへき開法により共振器面
を形成することが困難となる。この場合、エッチングに
より共振器面を形成する必要が生じる。しかしながら、
エッチングにより共振器面を形成した場合には、基板に
対して垂直に端面を形成することが困難であるため、半
導体レーザ素子の動作電流を低減することができない。
一方、GaN系半導体レーザ素子の横モードの制御方法
に関して種々の報告および提案がされている。これらの
横モードの制御方法のほとんどは、従来の赤色光または
赤外光を発生する半導体レーザ素子で採用されているリ
ッジ導波構造およびセルフアライン構造の2種である。
しかし、GaN系半導体層は化学的に安定であるため、
従来の赤色光または赤外光を発生する半導体レーザ素子
に用いられるAlGaAs系半導体層等のように、ウエ
ットエッチングによりパターニングすることができず、
RIE法(反応性イオンエッチング法)、RIBE法
(反応性イオンビームエッチング法)等のドライエッチ
ングによりパターニングする必要がある。そのため、G
aN系半導体レーザ素子において、リッジ導波構造また
はセルフアライン構造を作製するためのパターニングを
容易にかつ再現性よく行うことができない。しかも、ド
ライエッチングの精度により素子特性が大きく変化す
る。本発明の目的は、低電圧動作が可能な窒化物系半導
体素子を提供することである。本発明の他の目的は、低
電圧動作が可能でかつへき開により端面の形成が可能な
窒化物系半導体発光素子を提供することである。本発明
のさらに他の目的は、格子欠陥が低減され、低電圧動作
が可能でかつへき開により端面の形成が可能な窒化物系
半導体素子の製造方法を提供することである。
However, FIG.
In a conventional GaN-based semiconductor light emitting device as shown in FIG.
Due to the difference in lattice constant between aN and a sapphire substrate, a GaN-based semiconductor crystal grown on a sapphire substrate usually has about 10 9 / cm 2 lattice defects. Such lattice defects propagate from the surface of the sapphire substrate to the GaN-based semiconductor layer. Due to this lattice defect, in the semiconductor light emitting device including the GaN-based semiconductor layer on the sapphire substrate, the device characteristics and the reliability are deteriorated. As a method for solving the problem of deterioration of device characteristics and reliability due to lattice defects, a lateral growth technique has been proposed. This lateral growth technology is, for example, the Proceedings of The Second Interna
national Conference on Nitride Semiconductors, Octob
er27-31, 1997, Tokushima, Japan, pp.444-446. FIG. 19 is a schematic process sectional view for explaining a conventional lateral growth technique. As shown in FIG. 19A, an AlGaN buffer layer 8 is formed on a sapphire substrate 81.
2 and a GaN layer 83 is grown on the AlGaN buffer layer 82. The GaN layer 83 has a lattice defect 91 extending vertically. On this GaN layer 83, a striped SiO 2 film 90 is formed. Next, FIG.
As shown in (b), the GaN layer 84 is regrown on the GaN layer 83 exposed between the stripe-shaped SiO 2 films 90. Also in this case, the lattice defects 91 in the vertical direction extend in the regrown GaN layer 84. As shown in FIG.
When the aN layer 84 is further grown, the GaN layer 84 also grows in the lateral direction, and the GaN layer 84 is formed on the SiO 2 film 90. The GaN layer 84 on the SiO 2 film 90 has no lattice defects. As shown in FIG. 19 (d), when the GaN layer 84 is further grown, the SiO 2 film 90 and S
A GaN layer 84 is formed on the GaN layer 83 between the iO 2 films 90. Using such a lateral growth technique, SiO 2
A high-quality GaN crystal without lattice defects can be formed on the two films 90. However, in a region where the SiO 2 film 90 does not exist, the lattice defect 91 from the underlying GaN layer 83 extends to the surface of the regrown GaN layer 84, so that the lattice defect on the surface of the GaN layer 84 does not disappear. Therefore, when manufacturing a semiconductor light emitting element, it is necessary to limit the light emitting region on the SiO 2 film. Therefore, the size of the light emitting region cannot be increased. If the area of the SiO 2 film is increased in order to increase the area of the high-quality GaN layer, the surface of the laterally grown GaN layer cannot be flattened. The conventional Ga shown in FIG.
In the N-based light emitting diode, since the sapphire substrate 61 is an insulating substrate, the n-electrode 69 cannot be provided on the back surface of the sapphire substrate 61, and the n-electrode 69 is formed on the n-GaN layer 6.
3 must be provided on the exposed surface. Therefore, compared to the case where the n-electrode is provided on the back surface of the conductive substrate, the p-electrode 6
The current path between the gate electrode 8 and the n-electrode 69 becomes longer, and the operating voltage becomes higher. Further, when manufacturing a GaN-based semiconductor laser device, it is difficult to form a resonator surface by a cleavage method as in a semiconductor laser device that generates red light or infrared light using a GaAs substrate. FIG. 20 is a diagram showing the relationship between the crystal orientations of the sapphire substrate and the GaN-based semiconductor layer. In FIG. 20, the solid arrow indicates the crystal orientation of the sapphire substrate, and the broken arrow indicates the crystal orientation of the GaN-based semiconductor layer. As shown in FIG. 20, the a-axis and the b-axis of the GaN-based semiconductor layer formed on the sapphire substrate are shifted by 30 degrees from the a-axis and the b-axis of the sapphire substrate. FIG. 20 is a schematic perspective view of a semiconductor laser device including a GaN-based semiconductor layer formed on a sapphire substrate.
In FIG. 21, a GaN-based semiconductor layer 70 is formed on a (001) plane of a sapphire substrate 61. The stripe-shaped current injection region 71 is formed by the <
1 1 -2 0> direction. In this case, GaN
The {1-100} plane of the system semiconductor layer 70 is a sapphire substrate 61
Is inclined by 30 degrees with respect to the {1 -100} plane. Both the sapphire substrate 61 and the GaN-based semiconductor layer 70 are {1 -10
It is easy to cleave in the 0} plane. As described above, since the cleavage direction is shifted between the sapphire substrate 61 and the GaN-based semiconductor layer 70, when manufacturing a GaN-based semiconductor laser device,
It becomes difficult to form a cavity surface by a cleavage method like a semiconductor laser device that generates red light or infrared light formed on a GaAs substrate. In this case, it is necessary to form the resonator surface by etching. However,
When the resonator surface is formed by etching, it is difficult to form an end surface perpendicular to the substrate, so that the operating current of the semiconductor laser device cannot be reduced.
On the other hand, various reports and proposals have been made on a method of controlling a transverse mode of a GaN-based semiconductor laser device. Most of these lateral mode control methods are a ridge waveguide structure and a self-aligned structure employed in a conventional semiconductor laser device that generates red light or infrared light.
However, since the GaN-based semiconductor layer is chemically stable,
Unlike conventional AlGaAs-based semiconductor layers used in semiconductor laser devices that generate red light or infrared light, they cannot be patterned by wet etching.
It is necessary to perform patterning by dry etching such as RIE (reactive ion etching) and RIBE (reactive ion beam etching). Therefore, G
In an aN-based semiconductor laser device, patterning for producing a ridge waveguide structure or a self-aligned structure cannot be performed easily and with good reproducibility. In addition, the element characteristics change greatly depending on the accuracy of the dry etching. An object of the present invention is to provide a nitride-based semiconductor device capable of operating at a low voltage. Another object of the present invention is to provide a nitride-based semiconductor light-emitting device that can operate at a low voltage and can form an end face by cleavage. It is still another object of the present invention to provide a method for manufacturing a nitride semiconductor device in which lattice defects are reduced, low voltage operation is possible, and an end face can be formed by cleavage.

【課題を解決するための手段】第1の発明に係る半導体
素子は、n型の層とp型の層とが積層されたホウ素、ガ
リウム、アルミニウムおよびインジウムの少なくとも1
つを含む窒化物系半導体層を有し、n型ガリウム砒素基
板上に第1の電極層を介して前記窒化物系半導体層が前
記p型の層側から接合されるとともに、前記n型の層
上面に第2の電極層が形成されたものである。本発明に
係る半導体素子においては、n型ガリウム砒素基板上の
窒化物系半導体層の下面および上面にそれぞれ第1の電
極層および第2の電極層が設けられているので、第1の
電極層と第2の電極層との間の電流経路が短くなる。し
たがって、窒化物系半導体素子の動作電圧の低減化が図
られる。第2の発明に係る半導体発光素子は、n型の層
とp型の層とが積層されたホウ素、ガリウム、アルミニ
ウムおよびインジウムの少なくとも1つを含む窒化物系
半導体層を有し、n型ガリウム砒素基板上に第1の電極
層を介して前記窒化物系半導体層が前記p型の層側から
接合されるとともに、前記n型の層の上面に第2の電極
層が形成され、前記窒化物系半導体層が発光層を含むも
のである。本発明に係る半導体発光素子においては、
ガリウム砒素基板上の窒化物系半導体層の下面および
上面にそれぞれ第1の電極層および第2の電極層が設け
られているので、第1の電極層と第2の電極層との間の
電流経路が短くなる。したがって、窒化物系半導体発光
素子の動作電圧の低減化が図られる。特に、窒化物系半
導体層は発光層に電流を注入するストライプ状の電流注
入領域を有し、ストライプ状の電流注入領域が窒化物系
半導体層の〈1-100〉方向に沿って形成され、かつ窒
化物系半導体層の〈1-100〉方向がガリウム砒素基板
の〈110〉方向または〈1-10〉方向と一致するよう
に窒化物系半導体層がガリウム砒素基板上に配置さ
れ、、ガリウム砒素基板の{110}面または{1-1
0}面および窒化物系半導体層の{1-100}面で一対
の共振器面が形成されることが好ましい。この場合、窒
化物系半導体層のへき開方向とガリウム砒素基板のへき
開方向とが一致するので、へき開により共振器面を形成
することが可能となる。それにより、半導体発光素子と
して半導体レーザ素子が実現されるとともに、素子特性
のばらつきが少なくなるとともに、素子特性の再現性が
高くなる。第3の発明に係る半導体素子の製造方法は、
絶縁性基板上にホウ素、ガリウム、アルミニウムおよび
インジウムの少なくとも1つを含む第1の窒化物系半導
体層を形成する工程と、第1の窒化物系半導体層上の所
定領域に絶縁膜を形成する工程と、第1の窒化物系半導
体層上および絶縁膜上に横方向成長技術を用いてホウ
素、ガリウム、アルミニウムおよびインジウムの少なく
とも1つを含む第2の窒化物系半導体層を形成する工程
と、絶縁膜上の領域を除いて第2の窒化物系半導体層を
除去する工程と、絶縁膜上の第2の窒化物系半導体層の
上面を第1の電極層を介してガリウム砒素基板の一面に
接合する工程と、絶縁膜を除去することにより絶縁性基
板および第1の窒化物系半導体層を第2の窒化物系半導
体層から取り外す工程と、第2の窒化物系半導体層の上
面に第2の電極層を形成する工程とを備えたものであ
る。本発明に係る半導体素子の製造方法においては、第
1の窒化物系半導体層上の絶縁膜上に横方向成長技術を
用いて第2の窒化物系半導体層が形成されるので、絶縁
膜上の第2の窒化物系半導体層に第1の窒化物系半導体
層から格子欠陥が伝搬しない。したがって、格子欠陥が
ほとんど存在しない高品質な第2の窒化物系半導体層が
得られる。また、ガリウム砒素基板上の第2の窒化物系
半導体層の下面および上面にそれぞれ第1の電極層およ
び第2の電極層が設けられるので、第1の電極層と第2
の電極層との間の電流経路が短くなる。したがって、動
作電圧の低減化が図られる。さらに、第2の窒化物系半
導体層の上面を第1の電極層を介してガリウム砒素基板
の一面に接合する際に第2の窒化物系半導体層およびガ
リウム砒素基板の結晶方位を合わせることができるの
で、半導体素子の端面をへき開により形成することがで
きる。したがって、素子特性のばらつきが低減されると
ともに、素子特性の再現性が高くなる。特に、第2の窒
化物系半導体層を形成する工程は、発光層を形成する工
程を含んでもよい。それにより、半導体素子として半導
体発光素子が製造される。また、第2の窒化物系半導体
層を形成する工程は、発光層に電流を注入するストライ
プ状の電流注入領域を第2の窒化物系半導体層の〈1-1
00〉方向に沿って形成する工程を含み、第2の窒化物
系半導体層の上面を第1の電極層を介してガリウム砒素
基板の一面に接合する工程は、第2の窒化物系半導体層
の〈1-100〉方向をガリウム砒素基板の〈110〉方
向または〈1-10〉方向に一致させる工程を含み、ガリ
ウム砒素基板の{110}面または{1-10}面および
第2の窒化物系半導体層の{1-100}面でへき開する
ことにより一対の共振器面を形成する工程をさらに備え
てもよい。この場合、窒化物系半導体層のへき開方向と
ガリウム砒素基板のへき開方向とが一致するので、へき
開により共振器面を形成することが可能となる。それに
より、半導体発光素子として半導体レーザ素子が実現さ
れるとともに、素子特性のばらつきが少なくなり、かつ
素子特性の再現性が高くなる。
According to a first aspect of the present invention, there is provided a semiconductor device comprising: a boron-containing gas having an n-type layer and a p-type layer laminated thereon;
At least one of lithium, aluminum and indium
N-type gallium arsenide group
The nitride-based semiconductor layer is placed on the plate via the first electrode layer.
The second electrode layer is formed on the upper surface of the n-type layer while being joined from the p-type layer side . In the semiconductor device according to the present invention, the first electrode layer and the second electrode layer are provided on the lower surface and the upper surface of the nitride-based semiconductor layer on the n-type gallium arsenide substrate, respectively. The current path between the first electrode layer and the second electrode layer is shortened. Therefore, the operating voltage of the nitride-based semiconductor device can be reduced. The semiconductor light emitting device according to the second invention is an n-type layer
, Gallium, aluminum laminated with p-type layers
Containing at least one of indium and indium
A first electrode having a semiconductor layer on an n-type gallium arsenide substrate;
The nitride-based semiconductor layer extends from the p-type layer side through a layer
At the same time , the second electrode layer is formed on the upper surface of the n-type layer , and the nitride-based semiconductor layer includes a light emitting layer. In the semiconductor light emitting device according to the present invention, n
Since the first electrode layer and the second electrode layer are provided on the lower surface and the upper surface of the nitride-based semiconductor layer on the type gallium arsenide substrate, the first electrode layer and the second electrode layer are provided between the first electrode layer and the second electrode layer. The current path becomes shorter. Therefore, the operating voltage of the nitride semiconductor light emitting device can be reduced. In particular, the nitride-based semiconductor layer has a stripe-shaped current injection region for injecting current into the light-emitting layer, and the stripe-shaped current injection region is formed along the <1-100> direction of the nitride-based semiconductor layer. A nitride-based semiconductor layer disposed on the gallium arsenide substrate such that the <1-100> direction of the nitride-based semiconductor layer coincides with the <110> direction or the <1-110> direction of the gallium arsenide substrate; {110} plane of arsenic substrate or {1-1}
It is preferable that a pair of resonator surfaces be formed by the {0} plane and the {1-100} plane of the nitride-based semiconductor layer. In this case, since the cleavage direction of the nitride-based semiconductor layer matches the cleavage direction of the gallium arsenide substrate, it becomes possible to form the resonator surface by cleavage. As a result, a semiconductor laser device is realized as a semiconductor light emitting device, and variations in device characteristics are reduced, and reproducibility of device characteristics is improved. According to a third aspect of the invention, there is provided a method of manufacturing a semiconductor device,
Forming a first nitride-based semiconductor layer containing at least one of boron, gallium, aluminum and indium on the insulating substrate; and forming an insulating film in a predetermined region on the first nitride-based semiconductor layer Forming a second nitride-based semiconductor layer containing at least one of boron, gallium, aluminum, and indium on the first nitride-based semiconductor layer and the insulating film using a lateral growth technique; Removing the second nitride-based semiconductor layer except for the region on the insulating film; and removing the upper surface of the second nitride-based semiconductor layer on the insulating film from the gallium arsenide substrate via the first electrode layer. A step of bonding to one surface, a step of removing the insulating substrate and the first nitride-based semiconductor layer from the second nitride-based semiconductor layer by removing the insulating film, and an upper surface of the second nitride-based semiconductor layer To the second electrode layer It is obtained and a step of forming. In the method for manufacturing a semiconductor device according to the present invention, the second nitride-based semiconductor layer is formed on the insulating film on the first nitride-based semiconductor layer by using the lateral growth technique. Lattice defects do not propagate from the first nitride-based semiconductor layer to the second nitride-based semiconductor layer. Therefore, a high-quality second nitride-based semiconductor layer having almost no lattice defects can be obtained. Further, since the first electrode layer and the second electrode layer are provided on the lower surface and the upper surface of the second nitride-based semiconductor layer on the gallium arsenide substrate, respectively, the first electrode layer and the second electrode layer are provided.
Current path between the first and second electrode layers becomes shorter. Therefore, the operating voltage can be reduced. Further, when the upper surface of the second nitride-based semiconductor layer is joined to one surface of the gallium arsenide substrate via the first electrode layer, the crystal orientation of the second nitride-based semiconductor layer and the gallium arsenide substrate may be matched. Therefore, the end face of the semiconductor element can be formed by cleavage. Therefore, variation in element characteristics is reduced, and reproducibility of element characteristics is improved. In particular, the step of forming the second nitride-based semiconductor layer may include a step of forming a light emitting layer. Thereby, a semiconductor light emitting device is manufactured as a semiconductor device. In the step of forming the second nitride-based semiconductor layer, the stripe-shaped current injection region for injecting a current into the light-emitting layer is formed by the step <1-1 of the second nitride-based semiconductor layer.
And bonding the upper surface of the second nitride-based semiconductor layer to one surface of the gallium arsenide substrate via the first electrode layer, the step of forming the second nitride-based semiconductor layer along the second nitride-based semiconductor layer. The <110> direction of the gallium arsenide substrate to the <110> direction or the <1-10> direction of the gallium arsenide substrate, and the {110} plane or the {1-10} plane of the gallium arsenide substrate and the second nitride The method may further include a step of forming a pair of resonator surfaces by cleaving the {1-100} plane of the physical semiconductor layer. In this case, since the cleavage direction of the nitride-based semiconductor layer matches the cleavage direction of the gallium arsenide substrate, it becomes possible to form the resonator surface by cleavage. As a result, a semiconductor laser device is realized as a semiconductor light emitting device, and variations in device characteristics are reduced and reproducibility of device characteristics is improved.

【発明の実施の形態】図1〜図6は本発明の第1の実施
例における半導体レーザ素子の製造方法を示す模式的工
程断面図である。まず、図1に示すように、サファイア
基板1上に、AlGaNバッファ層2を形成し、AlG
aNバッファ層2上にアンドープのGaN層3を成長さ
せる。GaN層3上に所定幅のSiO2膜4を形成した
後、横方向成長技術を用いてGaN層3上およびSiO
2膜4上にn−GaN層5を成長させる。次に、n−G
aN層5上に、厚さ0.1μmのn−InPGa1-P
(P=0.1)クラック防止層6、厚さ1.0μmのn
−AlYGa1-YN(Y=0.7)クラッド層7、後述す
る多重量子井戸発光層(以下、MQW発光層と呼ぶ)
8、厚さ0.15μmのp−AlYGa1-YN(Y=0.
07)クラッド層9、および厚さ0.20μmのn−A
ZGa1-ZN(Z=0.12)電流ブロック層10を順
に形成する。図7はMQW発光層8のエネルギーバンド
構造図である。図7に示すように、MQW発光層8は、
厚さ60Åの6つのInXGa1-XN(X=0.03)量
子障壁層81と厚さ30Åの5つのInXGa1-XN(X
=0.10)量子井戸層82とが交互に積層されてなる
多重量子井戸構造を含む。その多重量子井戸構造の両面
は厚さ0.1μmのGaN光ガイド層83で挟まれてい
る。続いて、n−AlZGa1-ZN電流ブロック層10の
中央部の幅W0のストライプ状の領域をエッチングによ
り除去する。この場合、n−AlZGa1-ZN電流ブロッ
ク層10間のストライプ状の領域が電流注入領域19と
なる。電流注入領域19の幅W0は例えば2μmであ
る。この電流注入領域19は、GaNの〈11-20〉方
向に沿って形成する。さらに、n−AlZGa1-Z N電
流ブロック層10上およびp−AlYGa1-YNクラッド
層9上に厚さ0.4μmのp−AlYGa1-YN(Y=
0.07)クラッド層11、および厚さ0.1μmのp
−GaNコンタクト層12を順に形成する。なお、n型
ドーパントとしてはSiを用い、p型ドーパントとして
はMgを用いる。また、各層の成長方法としては、例え
ば、MOCVD法(有機金属化学的気相成長法)または
HVPE法(ハイドライド気相成長法)を用いる。この
場合、SiO2膜4が存在しない領域では、GaN層3
からp−GaNコンタクト層12まで格子欠陥が上下方
向に延びている。SiO2膜4上のn−GaN層5から
p−GaNコンタクト層12には格子欠陥が存在しな
い。次に、図2に示すようにSiO2膜4が存在しない
領域のp−GaNコンタクト層12からn−GaN層5
までをRIE法、RIBE法等のドライエッチングによ
り除去する。それにより、GaN層3上に格子欠陥の存
在しないGaN系半導体層18が残る。さらに、p型ド
ーパントを活性化するために、600℃以上、例えば8
00℃で30分間のアニールを行った後、図3に示すよ
うに、p−GaNコンタクト層12上に厚さ5000Å
のNi、厚さ100ÅのPtおよび厚さ1μmのAuか
らなるp電極13を形成する。次に、図4に示すよう
に、表裏の(001)面にオーミック電極15a,15
bが形成された厚み100μmのn−GaAs基板14
を用意する。このn−GaAs基板14のオーミック電
極15a上に、サファイア基板1上のGaN系半導体層
18上に形成されたp電極13の上面を熱圧着または融
着により接合する。熱圧着を用いる場合、p電極13の
表面およびオーミック電極15aの表面は、蒸着直後の
状態のAuで覆われていることが望ましい。また、融着
を用いる場合には、n−GaAs基板14上に厚さ3μ
m程度のAu−Sn膜を形成することが望ましい。p電
極13とオーミック電極15aとの接合の際には、n−
GaAs基板14とGaN系半導体層18とが図8の関
係を有するようにGaAs基板14とGaN系半導体層
18との結晶方位を合わせる。図8において、n−Ga
As基板14の(001)面上にGaN系半導体層18
が形成される。ストライプ状の電流注入領域19は、図
4のn−AlZGa1-ZN電流ブロック層10間の領域に
対応し、電流注入領域19に発光部20が形成される。
この電流注入領域19は〈1 -1 0 0〉方向に沿って設け
られる。この場合,GaN系半導体層18の電流注入領
域19がn−GaAs基板14の〈110〉方向または
〈1-10〉方向と平行になるようにGaN系半導体層1
8をn−GaAs基板14上に接合する。次に、図4の
サファイア基板1およびn−GaAs基板14をフッ酸
原液に浸漬することによりSiO2膜4を除去し、サフ
ァイア基板1およびその上の格子欠陥を有するAlGa
Nバッファ層2およびGaN層3をリフトオフ法により
n−GaAs基板14上のGaN系半導体層18から取
り外す。それにより、図5に示すように、n−GaAs
基板14上に格子欠陥を有さないGaN系半導体層18
が残る。この場合、SiO2膜4のサイドエッチングが
進行しやすくなるように、界面活性化入りのフッ酸原液
を用いることが望ましい。最後に、図6に示すように、
n−GaN層5上の中央部の領域を除いてGaN系半導
体層18の上面および側面ならびにオーミック電極15
aの表面に、短絡防止用のSiO2膜16を形成した
後、n−GaN層5上およびSiO2膜16上に厚さ1
00ÅのTiおよび厚さ2000ÅのAlからなるn電
極17を形成する。その後、一対の共振器面をへき開法
により形成する。この場合、図8に示すように、GaN
系半導体層18の{1-100}面およびn−GaAs基
板14の{110}面または{1-10}面がへき開面と
なる。本実施例の半導体レーザ素子においては、GaN
系半導体層18の裏面および表面にそれぞれp電極13
およびn電極17が形成されるので、p電極13とn電
極17との間の電流経路が短くなる。また、GaN系半
導体層18にほとんど格子欠陥が存在しない。したがっ
て、低電圧動作および低電流動作が可能となる。また、
GaN系半導体層18のへき開方向とn−GaAs基板
14のへき開方向とを一致させることができるので、共
振器面をへき開法により容易に形成することができる。
なお、本実施例では、本発明を半導体レーザ素子に適用
した場合を説明したが、本発明は、発光ダイオード等の
その他の半導体発光素子や、その他の半導体素子にも適
用可能である。図9および図10は本発明の第1の参考
におけるGaN系半導体層の形成方法を示す模式的工
程断面図である。図9(a)に示すサファイア基板21
の端面は(0001)面(c面)を有する。図9(b)
に示すように、サファイア基板21の(0001)面上
に、AlGaNバッファ層22およびアンドープのGa
N層23を順に成長させる。GaN層23には上下方向
に延びる格子欠陥37が存在する。次に、図9(c)に
示すように、Niからなるストライプ状マスク29を用
いてGaN層23をRIE法によりエッチングし、Ga
N層23の表面にストライプ状の凹凸パターンを形成す
る。凹凸パターンにおける凹部および凸部の幅Dはいず
れも例えば5μmとする。ストライプ状マスク29を除
去した後、図9(d)に示すように、GaN層23上に
SiO2膜30を形成する。次に、図10(e)に示す
ように、GaN層23の凹凸パターンの側面に形成され
たSiO2膜30をエッチングにより除去する。その
後、図10(f)に示すように、GaN層24の再成長
を行う。このとき、凹凸パターンの側面のみに下地のG
aN層23が露出しているので、GaN層24の再成長
の開始時には、GaN層24は縦方向へ成長せず、横方
向のみに成長する。SiO2膜30上で横方向に成長す
るGaN層24には下地のGaN層23の格子欠陥37
が伝搬しない。そして、図10(g)に示すように、G
aN層24の再成長が進むにつれて、凹凸パターンの下
段のSiO2膜30がGaN層24により埋め込まれ、
GaN層24が縦方向へ成長する。その後、図10
(h)に示すように、GaN層24が凹凸パターンの上
段のSiO2膜30上において横方向へ成長するととも
に縦方向にも成長し、GaN層24の表面が平坦化され
る。それにより、凹凸パターンのSiO2膜30上に格
子欠陥が存在しない高品質のGaN層24が形成され
る。再成長させるGaN層24の表面を平坦にするため
には、GaN層24がある程度の厚みを有することが必
要である。GaN層24の表面を平坦にするために必要
な厚みは、下地のGaN層23の凹凸パターンの幅、G
aN層24の成長時の基板温度等の成長条件によって異
なる。例えば、凹凸パターンの凹部および凸部の幅がそ
れぞれ5μm程度の場合、GaN層24の厚みは10〜
20μm程度必要となる。GaNは〈1-100〉方向に
成長しやすいので、図10(f),(g),(h)の工
程でGaN層24の横方向への成長が生じやすくするた
めに、図9(c)の工程でNiからなるストライプ状マ
スク29をGaN層23の〈1-100〉方向と垂直な
〈11-20〉方向に沿って形成することが望ましい。ま
た、図10(h)の工程で再成長するGaN層24の表
面が平坦になりやすくするために、図9(c)の工程で
用いるNiからなるストライプ状マスク29のマスク幅
およびストライプ状マスク29の窓幅(Niが存在しな
い領域の幅)はそれぞれ10μm以下と小さいことが好
ましく、1〜5μmとすることがより好ましい。さら
に、下地のGaN層23の凹凸パターンの凸部の断面形
状は、順メサ形状(台形状)とするよりも垂直な側面を
有する矩形状または逆メサ形状(逆台形状)とすること
が好ましい。図11に示すように、GaN層23の凹凸
パターンの断面形状を逆メサ形状にし、ステップカバレ
ッジの悪い電子ビーム蒸着等の堆積方法でSiO2膜3
0をGaN層23上に形成することにより、凹凸パター
ンの側面へSiO2膜が堆積することを防止できる。そ
れにより、凹凸パターンの側面のSiO2膜をエッチン
グにより除去する工程を省略することができる。図12
(a),(b)は下地のGaN層23の表面に逆メサ形
状の凹凸パターンを形成する方法を示す模式的断面図で
ある。まず、図12(a)に示すように、GaN層23
上にNiからなるストライプ状マスク29を形成した
後、ドライエッチング時に、サファイア基板21を傾け
てエッチング装置に装着する。この状態で、GaN層2
3をRIE法等のドライエッチングによりエッチングす
る。次に、図12(b)に示すように、サファイア基板
21を逆方向に傾ける。この状態で、GaN層23をR
IE法等のドライエッチングによりエッチングする。こ
のようにして、GaN層23の表面に逆メサ形状の凹凸
パターンを形成することができる。本参考例のGaN系
半導体層の製造方法によれば、GaNと格子定数の異な
るサファイア基板21を用いても、サファイア基板21
の全面において格子欠陥が存在しない高品質のGaN層
24を成長させることが可能となる。したがって、Ga
N層24上にGaN系半導体層からなる発光ダイオー
ド、半導体レーザ素子等の半導体発光素子を作製した場
合、発光効率および信頼性の向上を図ることが可能とな
る。図13は図9および図10の方法により形成された
GaN層上に作製された半導体レーザ素子の一例を示す
模式的断面図である。図13において、図9および図1
0の方法により形成されたGaN層24上に、n−Ga
N層25、n−InGaNクラック防止層26、n−A
lGaNクラッド層27、MQW発光層28およびp−
AlGaNクラッド層29が順に形成されている。p−
AlGaNクラッド層29上のストライプ状の領域を除
いてn−AlGaN電流ブロック層31が形成されてい
る。p−AlGaNクラッド層29上およびn−AlG
aN電流ブロック層31上に、p−AlGaNクラッド
層32およびp−GaNコンタクト層33が順に形成さ
れている。p−GaNコンタクト層33からn−GaN
層25までの一部領域がエッチングにより除去されてい
る。p−GaNコンタクト層33上にp電極34が形成
され、n−GaN層25の露出した表面にn電極35が
形成されている。図13の半導体レーザ素子において
は、n−GaN層25からp−GaNコンタクト層33
までのGaN系半導体層36が格子欠陥のないGaN層
24上に形成されているので、GaN系半導体層36に
ほとんど格子欠陥が存在しない。したがって、低電流お
よび低電圧動作が可能な半導体レーザ素子が得られる。
なお、本参考例では、窒化物系半導体層の形成方法を半
導体レーザ素子に適用した場合を説明したが、本参考例
に係る窒化物系半導体層の形成方法は、発光ダイオード
等のその他の半導体発光素子や、その他の半導体素子に
も適用可能である。尚、図9及び図10の例では、図9
(c)に示したように、GaN層23の表面にストライ
プ状の凹凸パターンを形成する際に、凹部の底面にGa
N層23が残るようにGaN層23をエッチングしてい
るが、GaN層23の表面に凹凸パターンを形成する際
に、図14および図15に示すように凹部の底面にサフ
ァイア基板21が露出するまでGaN層23をエッチン
グしてもよい。図14(a),(b)に示すように、図
19(a),(b)と同様にして、サファイア基板21
の(0 0 0 1)面上に、AlGaNバッファ層22およ
びアンドープのGaN層23を順に成長させる。なお、
GaN層23の厚さは例えば0.5μm〜5μm程度で
ある。この場合にも、GaN層23には上下方向に延び
る格子欠陥37が存在する。次に、GaN層23の全面
にSiO2膜を形成し、SiO2膜上にフォトレジストか
らなるストライプ状マスクを形成し、図14(c)に示
すように、フッ酸を用いてSiO2膜をエッチングする
ことにより、ストライプ状のSiO2膜30を形成す
る。その後、図14(d)に示すように、SiO2膜3
0をマスクとして用い、塩素ガスを用いたRIE法によ
り、GaN層23およびAlGaNバッファ層22をサ
ファイア基板21が露出するまでエッチングし、GaN
層23の表面にストライプ状の凹凸パターンを形成す
る。凹凸パターンにおける凹部および凸部の幅Dはいず
れも例えば5μmとする。その後、図15(e)に示す
ように、GaN層24の再成長を行う。このとき、凹凸
パターンの側面のみに下地のGaN層23が露出してい
るので、GaN層24の再成長の開始時には、GaN層
24は縦方向には成長せず、横方向のみに成長する。サ
ファイア基板21上で横方向に成長するGaN層24に
は格子欠陥が存在しない。図15(f)に示すように、
GaN層24の再成長が進むにつれて、凹凸パターンの
凹部がGaN層24により埋め込まれ、GaN層24が
縦方向に成長する。その後、図15(g)に示すよう
に、GaN層24が凹凸パターンの凸部の上面のSiO
2膜30において横方向に成長するとともに縦方向にも
成長し、GaN層24の表面が平坦化される。それによ
り、凹凸パターンのSiO2膜30上およびサファイア
基板21上に格子欠陥が存在しない高品質のGaN層2
4が形成される。図9および図10の例と同様に、再成
長させるGaN層24の表面を平坦にするためには、G
aN層24がある程度の厚みを有することが必要であ
る。GaN層24の表面を平坦にするために必要な厚み
は、下地のGaN層23の凹凸パターンの幅、GaN層
24の成長時の基板温度等の成長条件によって異なる。
例えば、凹凸パターンの凹部および凸部の幅がそれぞれ
5μmの場合、GaN層24の厚みは10〜20μm程
度必要となる。また、GaNは<1 -1 0 0>方向に成長
しやすいので、図15(e),(f),(g)の工程で
GaN層24の横方向への成長が生じやすくするため
に、図14(c)の工程でストライプ状のSiO2膜3
0をGaN層23の<1 -1 0 0>方向と垂直な<1 1 -2
0>方向に沿って形成することが望ましい。さらに、図
15(g)の工程で再成長するGaN層24の表面が平
坦になりやすくなるために、図14(c)の工程で形成
するストライプ状のSiO2膜30の幅およびストライ
プ状のSiO2膜の窓幅(SiO2膜が存在しない領域の
幅)はそれぞれ10μm以下と小さいことが好ましく、
1〜5μm以下とすることがより好ましい。また、Ga
N層23の凹凸パターンの凸部の断面形状は、図9およ
び図10の例と同様に、順メサ形状とするよりも垂直な
側面を有する矩形状または逆メサ形状とすることが好ま
しい。尚、図14及び図15の例では、絶縁性基板とし
てサファイア基板21を用いているが、サファイア基板
21の代わりにスピネル基板等の他の絶縁性基板を用い
ることも出来る。図16および図17は本発明の第2の
参考例における半導体レーザ素子の製造方法を示す模式
的工程断面図である。まず、図16(a)に示すよう
に、サファイア基板41の(0001)面上に、厚さ3
0ÅのAlGaNバッファ層42、厚さ2μmのアンド
ープのGaN層43および厚さ3μmのSiドープのn
−GaN層44aを順に成長させる。次に、図16
(b)に示すように、n−GaN層44a上に厚さ約1
000ÅのSiO2膜を形成した後、エッチングにより
発光部を除く領域のSiO2膜を除去するとともに発光
部に対応する領域のSiO2膜をストライプ状にパター
ニングし、複数本のストライプ状SiO2膜45を形成
する。この場合、次の工程でGaNが横方向に成長しや
すいようにストライプ状SiO2膜45をn−GaN層
44aの〈1-120〉方向に沿って形成する。各ストラ
イプ状SiO2膜45の幅は0.5μm程度であり、ス
トライプ状SiO2膜45のピッチは1μm程度であ
る。基本横モード発振を実現するためには、発光部の幅
W1を2〜5μm程度とすることが好ましく、ストライ
プ状SiO2膜45の本数は3〜5本程度必要となる。
その後、図16(c)に示すように、n−GaN層44
a上に、厚さ5μmのSiドープのn−GaN層44
b、厚さ0.1μmのSiドープのn−InGaNクラ
ック防止層46および厚さ1μmのSiドープのn−A
lGaNクラッド層47を順に成長させる。さらに、n
−AlGaNクラッド層47上に、図7に示した構造を
有するMQW発光層48、厚さ1μmのMgドープのp
−AlGaNクラッド層49および厚さ0.1μmのM
gドープのp−GaNコンタクト層50を順に成長させ
る。この場合、ストライプ状SiO2膜45が存在する
領域では、ストライプ状SiO2膜45間で下地のn−
GaN層44aから縦方向にGaNが成長した後、スト
ライプ状SiO2膜45上で横方向にGaNが成長す
る。一方、ストライプ状SiO2膜45が存在しない領
域では、下地のn−GaN層44aから縦方向にGaN
が成長する。それにより、ストライプ状SiO2膜45
が存在する領域とストライプ状SiO2膜45が存在し
ない領域とでは、実質的にGaNの成長速度に差が生じ
る。すなわち、ストライプ状SiO2膜45が存在する
領域では、ストライプ状SiO2膜45が存在しない領
域と比べてGaNの成長速度が実質的に遅くなる。この
成長速度の差は、ストライプ状SiO2膜45が完全に
GaNで埋め込まれて横方向の成長が完了するまで続
く。その結果、n−GaN層44bの表面が凹状に形成
され、さらにn−InGaNクラック防止層46、n−
AlGaNクラッド層47、MQW発光層48、p−A
lGaNクラッド層49およびp−GaNコンタクト層
50が凹状に形成される。MQW発光層48の凹状の部
分が素子の能動領域である発光部となる。また、ストラ
イプ状SiO2膜45が存在する領域上のGaN系半導
体層56にはほとんど結晶欠陥が存在しない。その後、
図17(d)に示すように、p−GaNコンタクト層5
0からn−GaN層44bまでの一部領域をエッチング
により除去し、n−GaN層44aを露出させる。さら
に、図17(e)に示すように、発光部の上部の領域お
よびn−GaN層44aの電極形成領域を除いて、電流
狭窄を行うためおよびpn接合の露出部を保護するため
にp−GaNコンタクト層50の上面および側面ならび
にn−GaN層44aの上面にSiO2膜51を形成す
る。最後に、図17(f)に示すように、p−GaNコ
ンタクト層50の露出した表面にp電極52を形成し、
n−GaN層44aの露出した表面にn電極53を形成
する。発光部に無駄なく電流が注入されるように、電流
注入領域となるSiO2膜51の窓の幅W2は、発光部
の幅W1と同じか発光部の幅W1よりもやや狭くするこ
とが好ましい。本参考例の半導体レーザ素子の製造方法
によれば、ストライプ状SiO2膜45が存在する領域
上のGaN系半導体層56の結晶性が向上するととも
に、GaNの横方向の成長中に生じる成長速度の差によ
り発光部におけるMQW発光層8が凹状に形成される。
それにより、サファイア基板41の垂直方向のみならず
水平方向にも屈折率差が現れる。その結果、エッチング
工程を行うことなく2回の結晶成長で屈折率導波構造を
容易に作製することができる。したがって、素子特性の
ばらつきがなく、かつ再現性の高い屈折率導波型の半導
体レーザ素子が実現される。なお、本参考例では、本発
明を半導体レーザ素子に適用した場合を説明したが、本
発明は、発光ダイオード等のその他の半導体発光素子
や、その他の半導体素子にも適用可能である。上記第2
の参考例では、サファイア基板41を用いた半導体レー
ザ素子について説明したが、サファイア基板41の代わ
りにSiC基板、スピネル(MgAl24)基板等の他
の基板を用いることもできる。なお、上記第1の実施
例、第1および第2の参考例では、横方向成長技術を行
うための絶縁膜としてSiO2膜4,30,45を用い
ているが、SiO2膜の代わりにAl23膜、TiO2
等の他の絶縁膜を用いてもよい。
1 to 6 are schematic process sectional views showing a method for manufacturing a semiconductor laser device according to a first embodiment of the present invention. First, an AlGaN buffer layer 2 is formed on a sapphire substrate 1 as shown in FIG.
An undoped GaN layer 3 is grown on the aN buffer layer 2. After a SiO 2 film 4 having a predetermined width is formed on the GaN layer 3, the SiO 2 film 4 is formed on the GaN layer 3 and the SiO 2 film 4 using a lateral growth technique.
2 An n-GaN layer 5 is grown on the film 4. Next, nG
On the aN layer 5, a 0.1 μm-thick n-In P Ga 1 -P N
(P = 0.1) crack preventing layer 6, 1.0 μm thick n
-Al Y Ga 1 -YN (Y = 0.7) cladding layer 7, a multiple quantum well light emitting layer (hereinafter referred to as MQW light emitting layer)
8, p-Al Y Ga 1 -YN (Y = 0.5 μm) having a thickness of 0.15 μm
07) Cladding layer 9 and 0.20 μm thick nA
The l Z Ga 1-Z N ( Z = 0.12) current blocking layer 10 are sequentially formed. FIG. 7 is an energy band structure diagram of the MQW light emitting layer 8. As shown in FIG. 7, the MQW light emitting layer 8
Six In X Ga 1 -X N (X = 0.03) quantum barrier layers 81 having a thickness of 60 ° and five In X Ga 1 -X N (X
= 0.10) including a multiple quantum well structure in which quantum well layers 82 are alternately stacked. Both surfaces of the multiple quantum well structure are sandwiched between GaN optical guide layers 83 having a thickness of 0.1 μm. Subsequently, a stripe-shaped region of the n-Al Z Ga 1-Z N width W0 of the center portion of the current blocking layer 10 is removed by etching. In this case, the stripe-shaped region between n-Al Z Ga 1-Z N current blocking layer 10 becomes the current injection region 19. The width W0 of the current injection region 19 is, for example, 2 μm. This current injection region 19 is formed along the <11-20> direction of GaN. Furthermore, n-Al Z Ga 1- Z N current blocking layer 10 and the p-Al Y Ga 1-Y N having a thickness of 0.4μm on the cladding layer 9 p-Al Y Ga 1- Y N (Y =
0.07) Cladding layer 11 and 0.1 μm thick p
-GaN contact layer 12 is formed in order. Note that Si is used as the n-type dopant, and Mg is used as the p-type dopant. As a method of growing each layer, for example, MOCVD (metal organic chemical vapor deposition) or HVPE (hydride vapor deposition) is used. In this case, in a region where the SiO 2 film 4 does not exist, the GaN layer 3
To the p-GaN contact layer 12 in the vertical direction. No lattice defects exist in the n-GaN layer 5 to the p-GaN contact layer 12 on the SiO 2 film 4. Next, as shown in FIG. 2, the p-GaN contact layer 12 to the n-GaN layer 5 in the region where the SiO 2 film 4 does not exist.
Are removed by dry etching such as RIE or RIBE. Thereby, the GaN-based semiconductor layer 18 having no lattice defect remains on the GaN layer 3. Further, in order to activate the p-type dopant, at least 600 ° C., for example, 8
After annealing at 00 ° C. for 30 minutes, as shown in FIG.
Of Ni, Pt having a thickness of 100 °, and Au having a thickness of 1 μm. Next, as shown in FIG. 4, the ohmic electrodes 15a and 15
100 μm thick n-GaAs substrate 14 on which b is formed
Prepare The upper surface of the p-electrode 13 formed on the GaN-based semiconductor layer 18 on the sapphire substrate 1 is bonded to the ohmic electrode 15a of the n-GaAs substrate 14 by thermocompression or fusion. When using thermocompression bonding, it is desirable that the surface of the p-electrode 13 and the surface of the ohmic electrode 15a be covered with Au immediately after vapor deposition. When fusion is used, a thickness of 3 μm is formed on the n-GaAs substrate 14.
It is desirable to form an Au—Sn film of about m. When joining the p-electrode 13 and the ohmic electrode 15a, n-
The crystal orientations of the GaAs substrate 14 and the GaN-based semiconductor layer 18 are adjusted so that the GaAs substrate 14 and the GaN-based semiconductor layer 18 have the relationship shown in FIG. In FIG. 8, n-Ga
GaN-based semiconductor layer 18 on the (001) plane of As substrate 14
Is formed. Striped current injection region 19 corresponds to the region between the n-Al Z Ga 1-Z N current blocking layer 10 of FIG. 4, the light emitting portion 20 is formed in the current injection region 19.
This current injection region 19 is provided along the <1-100> direction. In this case, the GaN-based semiconductor layer 1 is arranged such that the current injection region 19 of the GaN-based semiconductor layer 18 is parallel to the <110> direction or the <1-10> direction of the n-GaAs substrate 14.
8 is bonded on the n-GaAs substrate 14. Next, the SiO 2 film 4 is removed by immersing the sapphire substrate 1 and the n-GaAs substrate 14 of FIG. 4 in a hydrofluoric acid stock solution, and the sapphire substrate 1 and an AlGa having lattice defects thereon are removed.
The N buffer layer 2 and the GaN layer 3 are removed from the GaN-based semiconductor layer 18 on the n-GaAs substrate 14 by a lift-off method. Thereby, as shown in FIG.
GaN-based semiconductor layer 18 having no lattice defect on substrate 14
Remains. In this case, it is desirable to use a hydrofluoric acid stock solution with surface activation so that the side etching of the SiO 2 film 4 can easily proceed. Finally, as shown in FIG.
Except for the central region on the n-GaN layer 5, the upper surface and side surfaces of the GaN-based semiconductor layer 18 and the ohmic electrode 15
a, a SiO 2 film 16 for short-circuit prevention is formed on the surface of the n-GaN layer 5 and the SiO 2 film 16 on the surface of the SiO 2 film 16.
An n-electrode 17 made of 00Å Ti and 2000Al Al is formed. Thereafter, a pair of resonator surfaces are formed by a cleavage method. In this case, as shown in FIG.
The {1-100} plane of the system semiconductor layer 18 and the {110} plane or the {1-110} plane of the n-GaAs substrate 14 are cleavage planes. In the semiconductor laser device of this embodiment, GaN
The p-electrode 13 is provided on the back and front surfaces of the
And the formation of the n-electrode 17, the current path between the p-electrode 13 and the n-electrode 17 is shortened. Further, the GaN-based semiconductor layer 18 has almost no lattice defects. Therefore, low-voltage operation and low-current operation can be performed. Also,
Since the cleavage direction of the GaN-based semiconductor layer 18 and the cleavage direction of the n-GaAs substrate 14 can be matched, the resonator surface can be easily formed by the cleavage method.
In this embodiment, the case where the present invention is applied to a semiconductor laser device has been described, but the present invention is also applicable to other semiconductor light emitting devices such as light emitting diodes and other semiconductor devices. 9 and 10 show a first reference of the present invention.
It is a schematic process sectional view showing the formation method of the GaN system semiconductor layer in an example . The sapphire substrate 21 shown in FIG.
Has an (0001) plane (c-plane). FIG. 9B
As shown in FIG. 2, an AlGaN buffer layer 22 and an undoped Ga layer are formed on the (0001) plane of the sapphire substrate 21.
The N layer 23 is grown in order. The GaN layer 23 has a lattice defect 37 extending vertically. Next, as shown in FIG. 9C, the GaN layer 23 is etched by RIE using a stripe mask 29 made of Ni,
A stripe-shaped uneven pattern is formed on the surface of the N layer 23. The width D of each of the concave and convex portions in the concave and convex pattern is, for example, 5 μm. After removing the stripe-shaped mask 29, an SiO 2 film 30 is formed on the GaN layer 23 as shown in FIG. Next, as shown in FIG. 10E, the SiO 2 film 30 formed on the side surface of the uneven pattern of the GaN layer 23 is removed by etching. Thereafter, as shown in FIG. 10F, the GaN layer 24 is regrown. At this time, the G
Since the aN layer 23 is exposed, at the start of the regrowth of the GaN layer 24, the GaN layer 24 does not grow in the vertical direction but grows only in the horizontal direction. The GaN layer 24 growing laterally on the SiO 2 film 30 has lattice defects 37 of the underlying GaN layer 23.
Does not propagate. Then, as shown in FIG.
As the regrowth of the aN layer 24 progresses, the lower SiO 2 film 30 of the concavo-convex pattern is filled with the GaN layer 24,
The GaN layer 24 grows in the vertical direction. Then, FIG.
As shown in (h), the GaN layer 24 grows horizontally and vertically on the upper SiO 2 film 30 of the concavo-convex pattern, and the surface of the GaN layer 24 is planarized. As a result, a high-quality GaN layer 24 having no lattice defects is formed on the SiO 2 film 30 having the concavo-convex pattern. In order to flatten the surface of the GaN layer 24 to be regrown, the GaN layer 24 needs to have a certain thickness. The thickness required to flatten the surface of the GaN layer 24 is determined by the width of the uneven pattern of the underlying GaN layer 23, G
It depends on the growth conditions such as the substrate temperature when growing the aN layer 24. For example, when the width of each of the concave and convex portions of the concave and convex pattern is about 5 μm, the thickness of the GaN layer 24 is 10 to 10 μm.
About 20 μm is required. Since GaN tends to grow in the <1-100> direction, the GaN layer 24 is likely to grow in the lateral direction in the steps of FIGS. 10 (f), (g) and (h). It is desirable to form the striped mask 29 made of Ni in the step (11) along the <11-20> direction perpendicular to the <1-100> direction of the GaN layer 23. Further, in order to make the surface of the GaN layer 24 regrown in the step of FIG. 10H easier to be flat, the mask width and the stripe mask of the Ni stripe mask 29 used in the step of FIG. The window width of 29 (the width of the region where Ni does not exist) is preferably as small as 10 μm or less, and more preferably 1 to 5 μm. Furthermore, it is preferable that the cross-sectional shape of the convex portion of the concavo-convex pattern of the underlying GaN layer 23 be a rectangular shape having a vertical side surface or an inverted mesa shape (an inverted trapezoidal shape), rather than a regular mesa shape (a trapezoidal shape). . As shown in FIG. 11, the cross-sectional shape of the concavo-convex pattern of the GaN layer 23 is made to be an inverted mesa shape, and the SiO 2 film 3 is formed by a deposition method such as electron beam evaporation having poor step coverage.
By forming 0 on the GaN layer 23, it is possible to prevent the SiO 2 film from being deposited on the side surfaces of the uneven pattern. Thereby, the step of removing the SiO 2 film on the side surface of the concavo-convex pattern by etching can be omitted. FIG.
(A), (b) is a schematic cross-sectional view showing a method of forming a concavo-convex pattern of an inverted mesa shape on the surface of the underlying GaN layer 23. First, as shown in FIG.
After the stripe mask 29 made of Ni is formed thereon, the sapphire substrate 21 is inclined and attached to the etching apparatus during dry etching. In this state, the GaN layer 2
3 is etched by dry etching such as RIE. Next, as shown in FIG. 12B, the sapphire substrate 21 is inclined in the opposite direction. In this state, the GaN layer 23 is
Etching is performed by dry etching such as the IE method. In this way, an inverted mesa-shaped uneven pattern can be formed on the surface of the GaN layer 23. According to the method of manufacturing the GaN-based semiconductor layer of the present reference example , even if the sapphire substrate 21 having a different lattice constant from GaN is used,
It is possible to grow a high-quality GaN layer 24 having no lattice defects on the entire surface of the substrate. Therefore, Ga
When a semiconductor light emitting device such as a light emitting diode or a semiconductor laser device made of a GaN-based semiconductor layer is formed on the N layer 24, it is possible to improve the luminous efficiency and the reliability. FIG. 13 is a schematic cross-sectional view showing one example of a semiconductor laser device manufactured on the GaN layer formed by the method of FIGS. In FIG. 13, FIG. 9 and FIG.
0 on the GaN layer 24 formed by the method
N layer 25, n-InGaN crack prevention layer 26, nA
lGaN cladding layer 27, MQW light emitting layer 28 and p-
AlGaN cladding layers 29 are sequentially formed. p-
An n-AlGaN current block layer 31 is formed except for a stripe-shaped region on the AlGaN cladding layer 29. On p-AlGaN cladding layer 29 and n-AlG
On the aN current block layer 31, a p-AlGaN cladding layer 32 and a p-GaN contact layer 33 are sequentially formed. n-GaN from p-GaN contact layer 33
Part of the region up to the layer 25 has been removed by etching. A p-electrode 34 is formed on the p-GaN contact layer 33, and an n-electrode 35 is formed on the exposed surface of the n-GaN layer 25. In the semiconductor laser device of FIG. 13, the n-GaN layer 25 is connected to the p-GaN contact layer 33.
Since the GaN-based semiconductor layer 36 is formed on the GaN layer 24 having no lattice defects, the GaN-based semiconductor layer 36 has almost no lattice defects. Therefore, a semiconductor laser device capable of low-current and low-voltage operation can be obtained.
In the present embodiment, the case where the method for forming a nitride-based semiconductor layer is applied to a semiconductor laser device has been described. However, the method for forming a nitride-based semiconductor layer according to this embodiment is not limited to other semiconductors such as a light emitting diode. The present invention is also applicable to light emitting elements and other semiconductor elements. Note that in the examples of FIG. 9 and FIG.
As shown in (c), when a stripe-shaped uneven pattern is formed on the surface of the GaN layer 23, Ga
Although the GaN layer 23 is etched so that the N layer 23 remains, the sapphire substrate 21 is exposed at the bottom of the concave portion as shown in FIG. 14 and FIG. 15 when forming an uneven pattern on the surface of the GaN layer 23. The GaN layer 23 may be etched to this extent. As shown in FIGS. 14A and 14B, the sapphire substrate 21 is formed in the same manner as in FIGS. 19A and 19B.
An AlGaN buffer layer 22 and an undoped GaN layer 23 are sequentially grown on the (001) plane. In addition,
The thickness of the GaN layer 23 is, for example, about 0.5 μm to 5 μm. Also in this case, the GaN layer 23 has a lattice defect 37 extending vertically. Next, the SiO 2 film is formed on the entire surface of the GaN layer 23, to form a stripe-shaped mask of photoresist over the SiO 2 film, as shown in FIG. 14 (c), the SiO 2 film using hydrofluoric acid Is etched to form a stripe-shaped SiO 2 film 30. Thereafter, as shown in FIG. 14 (d), SiO 2 film 3
GaN layer 23 and AlGaN buffer layer 22 are etched by RIE using chlorine gas until the sapphire substrate 21 is exposed,
A stripe-shaped uneven pattern is formed on the surface of the layer 23. The width D of each of the concave and convex portions in the concave and convex pattern is, for example, 5 μm. Thereafter, as shown in FIG. 15E, the GaN layer 24 is regrown. At this time, since the underlying GaN layer 23 is exposed only on the side surfaces of the concavo-convex pattern, at the start of the regrowth of the GaN layer 24, the GaN layer 24 does not grow in the vertical direction but grows only in the horizontal direction. The GaN layer 24 grown laterally on the sapphire substrate 21 has no lattice defects. As shown in FIG.
As the regrowth of the GaN layer 24 proceeds, the recesses of the concavo-convex pattern are filled with the GaN layer 24, and the GaN layer 24 grows in the vertical direction. Thereafter, as shown in FIG. 15 (g), the GaN layer 24 is made of SiO 2 on the upper surface of the projection of the uneven pattern.
The two films 30 grow in the horizontal and vertical directions, and the surface of the GaN layer 24 is planarized. As a result, the high-quality GaN layer 2 having no lattice defects on the SiO 2 film 30 and the sapphire substrate 21 having the concavo-convex pattern.
4 are formed. 9 and 10, in order to make the surface of the GaN layer 24 to be regrown flat,
It is necessary that the aN layer 24 has a certain thickness. The thickness required to make the surface of the GaN layer 24 flat depends on the growth conditions such as the width of the uneven pattern of the underlying GaN layer 23 and the substrate temperature during the growth of the GaN layer 24.
For example, when the width of each of the concave and convex portions of the concavo-convex pattern is 5 μm, the thickness of the GaN layer 24 needs to be about 10 to 20 μm. Further, since GaN easily grows in the <1-100> direction, the GaN layer 24 tends to grow in the lateral direction in the steps of FIGS. 15 (e), (f) and (g). In the step of FIG. 14C, the stripe-shaped SiO 2 film 3 is formed.
0 is <1 1 −2> perpendicular to the <1 −100> direction of the GaN layer 23.
It is desirable to form along the 0> direction. Further, since the surface of the GaN layer 24 regrown in the step of FIG. 15 (g) tends to be flat, the width of the stripe-shaped SiO 2 film 30 formed in the step of FIG. it is preferred window width of the SiO 2 film (the SiO 2 film width of the area does not exist) is small and each 10μm or less,
More preferably, the thickness is 1 to 5 μm or less. Also, Ga
Similar to the examples of FIGS. 9 and 10, the cross-sectional shape of the convex portion of the concave-convex pattern of the N layer 23 is preferably a rectangular shape having a vertical side surface or an inverted mesa shape rather than a normal mesa shape. Although the sapphire substrate 21 is used as the insulating substrate in the examples of FIGS. 14 and 15, another insulating substrate such as a spinel substrate can be used instead of the sapphire substrate 21. 16 and 17 show a second embodiment of the present invention.
It is a typical process sectional view showing the manufacturing method of the semiconductor laser element in a reference example . First, as shown in FIG. 16A, a thickness of 3 is formed on the (0001) plane of the sapphire substrate 41.
0 ° AlGaN buffer layer 42, 2 μm thick undoped GaN layer 43 and 3 μm thick Si doped n
Growing the GaN layer 44a in order; Next, FIG.
As shown in (b), a thickness of about 1 is formed on the n-GaN layer 44a.
After forming the SiO 2 film 000A, patterning the SiO 2 film in the region corresponding to the light emitting unit to remove the SiO 2 film in the region except the light-emitting portion by etching in a stripe shape, a plurality of stripe-shaped SiO 2 film 45 is formed. In this case, in the next step, a striped SiO 2 film 45 is formed along the <1-120> direction of the n-GaN layer 44a so that GaN easily grows in the lateral direction. The width of each striped SiO 2 film 45 is about 0.5 μm, and the pitch of the striped SiO 2 films 45 is about 1 μm. In order to realize the fundamental transverse mode oscillation, it is preferable that the width W1 of the light emitting portion is about 2 to 5 μm, and the number of the striped SiO 2 films 45 is about 3 to 5.
Thereafter, as shown in FIG. 16C, the n-GaN layer 44
a-doped n-GaN layer 44 having a thickness of 5 μm
b, 0.1 μm thick Si-doped n-InGaN anti-crack layer 46 and 1 μm thick Si-doped nA
The lGaN cladding layer 47 is grown in order. Furthermore, n
-MQW light emitting layer 48 having the structure shown in FIG. 7 on AlGaN cladding layer 47, Mg-doped p having a thickness of 1 μm
An AlGaN cladding layer 49 and a 0.1 μm thick M
A g-doped p-GaN contact layer 50 is grown in order. In this case, in the region where the stripe-shaped SiO 2 film 45 is present, the base between the stripe-shaped SiO 2 film 45 n-
After GaN grows in the vertical direction from the GaN layer 44a, GaN grows in the horizontal direction on the striped SiO 2 film 45. On the other hand, in the region where the stripe-shaped SiO 2 film 45 does not exist, the GaN is vertically extended from the underlying n-GaN layer 44a.
Grows. Thereby, the striped SiO 2 film 45 is formed.
There is a substantial difference in the growth rate of GaN between the region where GaN exists and the region where the striped SiO 2 film 45 does not exist. That is, in the region where the stripe-shaped SiO 2 film 45 is present, the growth rate of GaN becomes substantially slower than the region where the stripe-shaped SiO 2 film 45 is not present. This difference in the growth rate continues until the stripe-shaped SiO 2 film 45 is completely filled with GaN and the lateral growth is completed. As a result, the surface of the n-GaN layer 44b is formed in a concave shape, and the n-InGaN crack prevention layers 46, n-
AlGaN cladding layer 47, MQW light emitting layer 48, p-A
The lGaN cladding layer 49 and the p-GaN contact layer 50 are formed in a concave shape. The concave portion of the MQW light emitting layer 48 becomes a light emitting portion which is an active region of the device. The GaN-based semiconductor layer 56 on the region where the stripe-shaped SiO 2 film 45 exists has almost no crystal defects. afterwards,
As shown in FIG. 17D, the p-GaN contact layer 5
A part of the region from 0 to the n-GaN layer 44b is removed by etching to expose the n-GaN layer 44a. Further, as shown in FIG. 17E, except for the upper region of the light emitting portion and the electrode forming region of the n-GaN layer 44a, p-type current confinement and protection of the exposed portion of the pn junction are performed. An SiO 2 film 51 is formed on the upper and side surfaces of the GaN contact layer 50 and on the upper surface of the n-GaN layer 44a. Finally, as shown in FIG. 17F, a p-electrode 52 is formed on the exposed surface of the p-GaN contact layer 50,
An n-electrode 53 is formed on the exposed surface of the n-GaN layer 44a. It is preferable that the width W2 of the window of the SiO 2 film 51 to be a current injection region is equal to or slightly smaller than the width W1 of the light emitting unit so that current is injected into the light emitting unit without waste. . According to the method of manufacturing the semiconductor laser device of the present reference example , the crystallinity of the GaN-based semiconductor layer 56 on the region where the stripe-shaped SiO 2 film 45 exists is improved, and the growth rate generated during the lateral growth of GaN. The MQW light-emitting layer 8 in the light-emitting portion is formed in a concave shape due to the difference.
Thereby, a refractive index difference appears not only in the vertical direction of the sapphire substrate 41 but also in the horizontal direction. As a result, the refractive index waveguide structure can be easily manufactured by performing the crystal growth twice without performing the etching step. Therefore, a semiconductor laser device of a refractive index guided type with no variation in device characteristics and high reproducibility is realized. In this reference example has described the case of applying the present invention to a semiconductor laser device, the present invention is, or other semiconductor light emitting devices such as light emitting diodes, is also applicable to other semiconductor devices. The second
In the reference example , the semiconductor laser device using the sapphire substrate 41 has been described. However, other substrates such as a SiC substrate and a spinel (MgAl 2 O 4 ) substrate can be used instead of the sapphire substrate 41. It should be noted that the first implementation
For example, in the first and second reference examples , the SiO 2 films 4, 30, and 45 are used as insulating films for performing the lateral growth technique, but instead of the SiO 2 film, an Al 2 O 3 film, TiO 2 Another insulating film such as two films may be used.

【発明の効果】本発明によれば、低電圧動作が可能な窒
化物系半導体素子を提供し得る。また、本発明によれ
ば、低電圧動作が可能でかつへき開により端面の形成が
可能な窒化物系半導体発光素子を提供し得る。また、本
発明によれば、格子欠陥が低減され、低電圧動作が可能
で、且つへき開により端面の形成が可能な窒化物系半導
体素子の製造方法を提供し得る。
According to the present invention, it is possible to provide a nitride semiconductor device capable of operating at a low voltage. Further, according to the present invention, it is possible to provide a nitride-based semiconductor light-emitting device capable of operating at a low voltage and forming an end face by cleavage. Further, according to the present invention, it is possible to provide a method of manufacturing a nitride-based semiconductor device in which lattice defects are reduced, low-voltage operation is possible, and an end face can be formed by cleavage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における半導体レーザ素
子の製造方法を示す模式的工程断面図である。
FIG. 1 is a schematic process sectional view showing a method for manufacturing a semiconductor laser device according to a first embodiment of the present invention.

【図2】本発明の第1の実施例における半導体レーザ素
子の製造方法を示す模式的工程断面図である。
FIG. 2 is a schematic process sectional view illustrating a method for manufacturing a semiconductor laser device according to a first embodiment of the present invention.

【図3】本発明の第1の実施例における半導体レーザ素
子の製造方法を示す模式的工程断面図である。
FIG. 3 is a schematic process sectional view illustrating a method for manufacturing a semiconductor laser device according to the first embodiment of the present invention.

【図4】本発明の第1の実施例における半導体レーザ素
子の製造方法を示す模式的工程断面図である。
FIG. 4 is a schematic process sectional view illustrating the method for manufacturing the semiconductor laser device according to the first embodiment of the present invention.

【図5】本発明の第1の実施例における半導体レーザ素
子の製造方法を示す模式的工程断面図である。
FIG. 5 is a schematic process sectional view illustrating the method for manufacturing the semiconductor laser device according to the first embodiment of the present invention.

【図6】本発明の第1の実施例における半導体レーザ素
子の製造方法を示す模式的工程断面図である。
FIG. 6 is a schematic process sectional view illustrating the method for manufacturing the semiconductor laser device according to the first embodiment of the present invention.

【図7】図1〜図6の半導体レーザ素子におけるMQW
発光層のエネルギーバンド構造図である。
7 is an MQW in the semiconductor laser device of FIGS. 1 to 6;
FIG. 4 is an energy band structure diagram of a light emitting layer.

【図8】図1〜図6の半導体レーザ素子におけるサファ
イア基板およびGaN系半導体層の結晶方位の関係を示
す斜視図である。
FIG. 8 is a perspective view showing a relationship between crystal orientations of a sapphire substrate and a GaN-based semiconductor layer in the semiconductor laser devices of FIGS. 1 to 6;

【図9】本発明の第1の参考例におけるGaN系半導体
層の形成方法を示す模式的工程断面図である。
FIG. 9 is a schematic process sectional view illustrating a method of forming a GaN-based semiconductor layer in the first reference example of the present invention.

【図10】本発明の第1の参考例におけるGaN系半導
体層の形成方法を示す模式的工程断面図である。
FIG. 10 is a schematic process sectional view illustrating a method of forming a GaN-based semiconductor layer in the first reference example of the present invention.

【図11】GaN層の表面に形成された逆メサ形状の凹
凸パターンを示す模式的断面図である。
FIG. 11 is a schematic cross-sectional view showing an inverted mesa-shaped concavo-convex pattern formed on the surface of a GaN layer.

【図12】GaN層の表面に逆メサ形状の凹凸パターン
を形成する方法を示す模式的断面図である。
FIG. 12 is a schematic cross-sectional view showing a method of forming an inverted mesa-shaped uneven pattern on the surface of a GaN layer.

【図13】図9および図10の方法により形成されたG
aN層上に作製された半導体レーザ素子の一例を示す模
式的断面図である。
FIG. 13 shows G formed by the method of FIGS. 9 and 10;
FIG. 4 is a schematic cross-sectional view illustrating an example of a semiconductor laser device manufactured on an aN layer.

【図14】GaN系半導体層の形成方法の他の例を示す
模式的工程断面図である。
FIG. 14 is a schematic process sectional view illustrating another example of the method of forming the GaN-based semiconductor layer.

【図15】GaN系半導体層の形成方法の他の例を示す
模式的工程断面図である。
FIG. 15 is a schematic process sectional view illustrating another example of the method of forming the GaN-based semiconductor layer.

【図16】本発明の第2の参考例における半導体レーザ
素子の製造方法を示す模式的工程断面図である。
FIG. 16 is a schematic process sectional view illustrating the method for manufacturing the semiconductor laser device according to the second reference example of the present invention.

【図17】本発明の第2の参考例における半導体レーザ
素子の製造方法を示す模式的工程断面図である。
FIG. 17 is a schematic process sectional view illustrating the method for manufacturing the semiconductor laser device in the second reference example of the present invention.

【図18】従来のGaN系発光ダイオードの模式的断面
図である。
FIG. 18 is a schematic sectional view of a conventional GaN-based light emitting diode.

【図19】従来の横方向成長技術を用いたGaN系半導
体層の形成方法を示す模式的工程断面図である。
FIG. 19 is a schematic process sectional view showing a method of forming a GaN-based semiconductor layer using a conventional lateral growth technique.

【図20】サファイア基板およびその上に形成されたG
aN系半導体層の結晶方位の関係を示す図である。
FIG. 20 shows a sapphire substrate and G formed thereon.
FIG. 3 is a diagram illustrating a relationship between crystal orientations of an aN-based semiconductor layer.

【図21】サファイア基板およびその上に形成されたG
aN系半導体層の結晶方位の関係を示す斜視図である。
FIG. 21 shows a sapphire substrate and G formed thereon.
It is a perspective view which shows the relationship of the crystal orientation of an aN-type semiconductor layer.

【符号の説明】[Explanation of symbols]

1,21,41 サファイア基板 2,22,42 AlGaNバッファ層 3,23,24,43 GaN層 4,16,30,45,51 SiO2膜 5,25,44a,44b n−GaN層 7 n−AlY Ga1-Y Nクラッド層 8,28,48 MQW発光層 9,11 p−AlY Ga1-Y Nクラッド層 12,33,50 p−GaNコンタクト層 14 n−GaAs基板 27,47 n−AlGaNクラッド層 29,32,49 p−AlGaNクラッド層1,21,41 Sapphire substrate 2,22,42 AlGaN buffer layer 3,23,24,43 GaN layer 4,16,30,45,51 SiO 2 film 5,25,44a, 44b n-GaN layer 7 n- Al Y Ga 1-Y n cladding layer 8, 28, 48 MQW light emitting layer 9, 11 p-Al Y Ga 1-Y n cladding layer 12,33,50 p-GaN contact layer 14 n-GaAs substrate 27, 47 n -AlGaN cladding layer 29,32,49 p-AlGaN cladding layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−129984(JP,A) 特開 平9−8403(JP,A) 特開 平10−41586(JP,A) 特開 平8−274411(JP,A) 特開 平9−307188(JP,A) 国際公開97/11518(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 H01L 33/00 JICSTファイル(JOIS)──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-9-129984 (JP, A) JP-A-9-8403 (JP, A) JP-A-10-41586 (JP, A) JP-A 8- 274411 (JP, A) JP-A-9-307188 (JP, A) WO 97/11518 (WO, A1) (58) Fields investigated (Int. Cl. 7 , DB name) H01S 5/00-5 / 50 H01L 33/00 JICST file (JOIS)

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 n型の層とp型の層とが積層されたホウ
素、ガリウム、アルミニウムおよびインジウムの少なく
とも1つを含む窒化物系半導体層を有し、n型ガリウム
砒素基板上に第1の電極層を介して前記窒化物系半導体
層が前記p型の層側から接合されるとともに、前記n型
の層の上面に第2の電極層が形成されたことを特徴とす
る半導体素子。
1. A hoe in which an n-type layer and a p-type layer are stacked.
Low in elemental, gallium, aluminum and indium
N-type gallium having a nitride-based semiconductor layer including at least one
The nitride-based semiconductor on an arsenic substrate via a first electrode layer;
The layer is joined from the p-type layer side and the n-type
A second electrode layer formed on an upper surface of the first layer.
【請求項2】 n型の層とp型の層とが積層されたホウ
素、ガリウム、アルミニウムおよびインジウムの少なく
とも1つを含む窒化物系半導体層を有し、n型ガリウム
砒素基板上に第1の電極層を介して前記窒化物系半導体
層が前記p型の層側から接合されるとともに、前記n型
の層の上面に第2の電極層が形成され、前記窒化物系半
導体層が発光層を含むことを特徴とする半導体発光素
子。
2. A hoe in which an n-type layer and a p-type layer are stacked.
Low in elemental, gallium, aluminum and indium
N-type gallium having a nitride-based semiconductor layer including at least one
The nitride-based semiconductor on an arsenic substrate via a first electrode layer;
The layer is joined from the p-type layer side and the n-type
A second electrode layer is formed on an upper surface of the layer , and the nitride-based semiconductor layer includes a light-emitting layer.
【請求項3】 前記窒化物系半導体層は前記発光層に電
流を注入するストライプ状の電流注入領域を有し、前記
ストライプ状の電流注入領域が前記窒化物系半導体層の
〈1-100〉方向に沿って形成され、かつ前記窒化物系
半導体層の〈1-100〉方向が前記ガリウム砒素基板の
〈110〉方向または〈1-10〉方向と一致するように
前記窒化物系半導体層が前記ガリウム砒素基板上に配置
され、前記ガリウム砒素基板の{110}面または{1
-10}面および前記窒化物系半導体層の{1-100}面
で一対の共振器面が形成されたことを特徴とする請求項
2記載の半導体発光素子。
3. The nitride-based semiconductor layer has a stripe-shaped current injection region for injecting a current into the light-emitting layer, and the stripe-shaped current injection region is <1-100> of the nitride-based semiconductor layer. And the <1-100> direction of the nitride-based semiconductor layer coincides with the <110> direction or the <1-110> direction of the gallium arsenide substrate. The {110} plane or {1} of the gallium arsenide substrate is disposed on the gallium arsenide substrate.
3. The semiconductor light emitting device according to claim 2, wherein a pair of resonator surfaces are formed on the {-10} plane and the {1-100} plane of the nitride-based semiconductor layer.
【請求項4】 絶縁性基板上にホウ素、ガリウム、アル
ミニウムおよびインジウムの少なくとも1つを含む第1
の窒化物系半導体層を形成する工程と、 前記第1の窒化物系半導体層上の所定領域に絶縁膜を形
成する工程と、 前記第1の窒化物系半導体層上および前記絶縁膜上に横
方向成長技術を用いてガリウム、アルミニウムおよびイ
ンジウムの少なくとも1つを含む第2の窒化物系半導体
層を形成する工程と、 前記絶縁膜上の領域を除いて前記第2の窒化物系半導体
層を除去する工程と、 前記絶縁膜上の前記第2の窒化物系半導体層の上面を第
1の電極層を介してガリウム砒素基板の一面に接合する
工程と、 前記絶縁膜を除去することにより前記絶縁性基板および
前記第1の窒化物系半導体層を前記第2の窒化物系半導
体層から取り外す工程と、 前記第2の窒化物系半導体層の上面に第2の電極層を形
成する工程とを備えたことを特徴とする半導体素子の製
造方法。
4. A method according to claim 1, wherein the first substrate includes at least one of boron, gallium, aluminum and indium on the insulating substrate.
Forming a nitride-based semiconductor layer, forming an insulating film in a predetermined region on the first nitride-based semiconductor layer, and forming the insulating film on the first nitride-based semiconductor layer and the insulating film. Forming a second nitride-based semiconductor layer containing at least one of gallium, aluminum and indium by using a lateral growth technique; and excluding a region on the insulating film, the second nitride-based semiconductor layer Removing the insulating film; bonding the upper surface of the second nitride-based semiconductor layer on the insulating film to one surface of a gallium arsenide substrate via a first electrode layer; and removing the insulating film. Removing the insulating substrate and the first nitride-based semiconductor layer from the second nitride-based semiconductor layer; and forming a second electrode layer on an upper surface of the second nitride-based semiconductor layer. And a semi-conductor comprising: Manufacturing method for the device.
【請求項5】 前記第2の窒化物系半導体層を形成する
工程は、発光層を形成する工程を含むことを特徴とする
請求項4記載の半導体素子の製造方法。
5. The method according to claim 4, wherein the step of forming the second nitride-based semiconductor layer includes a step of forming a light-emitting layer.
【請求項6】 前記第2の窒化物系半導体層を形成する
工程は、前記発光層に電流を注入するストライプ状の電
流注入領域を前記第2の窒化物系半導体層の〈1-10
0〉方向に沿って形成する工程を含み、 前記第2の窒化物系半導体層の上面を第1の電極層を介
してガリウム砒素基板の一面に接合する工程は、前記第
2の窒化物系半導体層の〈1-100〉方向を前記ガリウ
ム砒素基板の〈110〉方向または〈1-10〉方向に一
致させる工程を含み、 前記ガリウム砒素基板の{110}面または{1-10}
面および前記第2の窒化物系半導体層の{1-100}面
でへき開することにより一対の共振器面を形成する工程
をさらに備えたことを特徴とする請求項5記載の半導体
素子の製造方法。
6. The step of forming the second nitride-based semiconductor layer includes forming a stripe-shaped current injection region for injecting a current into the light-emitting layer with <1-10 of the second nitride-based semiconductor layer.
0>, wherein the step of bonding the upper surface of the second nitride-based semiconductor layer to one surface of a gallium arsenide substrate via a first electrode layer includes the step of forming the second nitride-based semiconductor layer. Including the step of matching the <1-100> direction of the semiconductor layer with the <110> direction or the <1-110> direction of the gallium arsenide substrate, wherein the {110} plane or {1-110} of the gallium arsenide substrate is included.
6. The method of manufacturing a semiconductor device according to claim 5, further comprising a step of forming a pair of resonator surfaces by cleaving a surface and a {1-100} surface of the second nitride-based semiconductor layer. Method.
JP21086299A 1998-07-29 1999-07-26 Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device Expired - Fee Related JP3316479B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21086299A JP3316479B2 (en) 1998-07-29 1999-07-26 Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21397098 1998-07-29
JP10-213970 1998-07-29
JP21086299A JP3316479B2 (en) 1998-07-29 1999-07-26 Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001329079A Division JP3349506B2 (en) 1998-07-29 2001-10-26 Method of forming nitride-based semiconductor layer

Publications (2)

Publication Number Publication Date
JP2000106473A JP2000106473A (en) 2000-04-11
JP3316479B2 true JP3316479B2 (en) 2002-08-19

Family

ID=26518309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21086299A Expired - Fee Related JP3316479B2 (en) 1998-07-29 1999-07-26 Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3316479B2 (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587081B2 (en) 1999-05-10 2004-11-10 豊田合成株式会社 Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device
JP3555500B2 (en) 1999-05-21 2004-08-18 豊田合成株式会社 Group III nitride semiconductor and method of manufacturing the same
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2001185493A (en) 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device
JP4432180B2 (en) 1999-12-24 2010-03-17 豊田合成株式会社 Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor
JP2001267242A (en) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor and method of manufacturing the same
US7141444B2 (en) 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (en) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Method for producing iii nitride based compound semiconductor substrate and semiconductor element
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
DE60233386D1 (en) 2001-02-14 2009-10-01 Toyoda Gosei Kk METHOD FOR PRODUCING SEMICONDUCTOR CRYSTALS AND SEMICONDUCTOR LIGHT ELEMENTS
JP2002280314A (en) * 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon
US6818465B2 (en) * 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP3690326B2 (en) 2001-10-12 2005-08-31 豊田合成株式会社 Method for producing group III nitride compound semiconductor
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
US7495261B2 (en) * 2004-03-18 2009-02-24 Showa Denko K.K. Group III nitride semiconductor light-emitting device and method of producing the same
CN100561758C (en) * 2004-10-22 2009-11-18 首尔Opto仪器股份有限公司 Gan compound semiconductor light emitting element and manufacture method thereof
KR100638730B1 (en) * 2005-04-14 2006-10-30 삼성전기주식회사 Method for Manufacturing Vertical ?-Nitride Light Emitting Device
WO2007066644A1 (en) * 2005-12-08 2007-06-14 Nec Corporation Group iii nitride semiconductor device and method for manufacturing group iii nitride semiconductor device
US7885306B2 (en) 2006-06-30 2011-02-08 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
DE102006060410A1 (en) * 2006-06-30 2008-01-03 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
JP2008130799A (en) * 2006-11-21 2008-06-05 Sharp Corp Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2008294213A (en) * 2007-05-24 2008-12-04 Sanyo Electric Co Ltd Semiconductor device and method of manufacturing the same
KR101134731B1 (en) 2009-10-22 2012-04-13 엘지이노텍 주식회사 Light emitting device and method for fabricating the same

Also Published As

Publication number Publication date
JP2000106473A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
JP3316479B2 (en) Semiconductor device, semiconductor light emitting device, and method of manufacturing semiconductor device
US7768030B2 (en) Nitride based semiconductor device with film for preventing short circuiting
US7813400B2 (en) Group-III nitride based laser diode and method for fabricating same
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4015865B2 (en) Manufacturing method of semiconductor device
JP4040192B2 (en) Manufacturing method of semiconductor light emitting device
JP2000058981A (en) Gallium nitride based semiconductor light emitting element and fabrication thereof
JP2000183451A (en) Semiconductor laser element and its manufacturing method
JP4178807B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3933637B2 (en) Gallium nitride semiconductor laser device
JP2822868B2 (en) Manufacturing method of semiconductor laser
JPH11177184A (en) Semiconductor laser device and its manufacture
JP3459588B2 (en) Method for manufacturing semiconductor laser device
JPH11340573A (en) Gallium nitride based semiconductor laser element
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP3439161B2 (en) Nitride light emitting device
JP3806671B2 (en) Semiconductor laser device and manufacturing method thereof
JP3349506B2 (en) Method of forming nitride-based semiconductor layer
JP4357022B2 (en) Manufacturing method of semiconductor light emitting device
JP2000196195A (en) Semiconductor light-emitting device and its manufacture
JP4799582B2 (en) Manufacturing method of semiconductor device
JP2000091696A (en) Semiconductor element, semiconductor light-emitting element and manufacture thereof
Hayashi et al. Semiconductor device with SiO 2 film formed on side surface of nitride based semiconductor layer

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3316479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees