JP4834920B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4834920B2
JP4834920B2 JP2001177119A JP2001177119A JP4834920B2 JP 4834920 B2 JP4834920 B2 JP 4834920B2 JP 2001177119 A JP2001177119 A JP 2001177119A JP 2001177119 A JP2001177119 A JP 2001177119A JP 4834920 B2 JP4834920 B2 JP 4834920B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
substrate
growth
growth layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001177119A
Other languages
Japanese (ja)
Other versions
JP2002368266A (en
Inventor
正人 土居
豊治 大畑
友志 菊谷
寿章 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001177119A priority Critical patent/JP4834920B2/en
Publication of JP2002368266A publication Critical patent/JP2002368266A/en
Application granted granted Critical
Publication of JP4834920B2 publication Critical patent/JP4834920B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は窒化物系化合物を用いて構成される半導体素子の製造方法に関し、特に、クラックを低減させることができ、成長基板の剥離及び裏面のエッチングを効率良く行うことができる半導体素子の製造方法に関する。
【0002】
【従来の技術】
一般に発光ダイオード、半導体レーザー等の発光デバイスの発光源として用いられる半導体素子の材料としては、例えば赤色、橙色、黄色、緑色の発光素子ではGaAs、GaAlAs、GaP等が知られており、青色の発光素子については、GaN、InGaN、GaAlN等の窒化ガリウム系化合物半導体が実用的な青色発光材料として研究されている。
【0003】
従来、半導体が積層された半導体成長層はダイサーまたはスクライバーにより素子に分離されている。例えば、GaP、GaAs等の閃亜鉛構造の結晶はへき開性が「110」方向にあるため、この方向にスクライブラインを入れてスクライバーにより素子に簡単に分離できる。しかし、窒化物系化合物半導体はサファイア基板の上に積層されるいわゆるヘテロエピ構造であり、窒化物系化合物半導体とサファイアとは格子定数の不整合が大きく、またサファイアは六方晶系という結晶の性質上、へき開性を有していない。そのため、スクライビングによらずにエッチングやダイシングにより、成長基板上に形成された窒化物系化合物半導体層は素子毎の領域に分離される。
【0004】
このようなエッチングまたはダイシングにより分離する窒化物系化合物半導体素子の製造方法として、特開平5−343742号公報に記載されている方法が知られている。これは、基板上にn型及びp型の窒化ガリウム系化合物半導体が順に積層された半導体成長層を素子に分離する際、サファイア基板を研磨して薄くした後、p型層の一部をn型層までエッチングし、n型層をサファイア基板までエッチングまたはダイシングして、サファイア基板をダイシングまたはスクライビングすることにより切断する方法である。
【0005】
このように素子毎の領域に分離された成長基板上の半導体成長層は、エッチングやダイシングにより成長基板に至るような溝が形成された後、成長基板であるサファイア基板とともに一時保持用基板に保持され、サファイア基板の裏面からレーザービームによりアブレーションを生じさせてサファイア基板から個々の素子を剥離し、発光ダイオード等の窒化物系化合物半導体素子が形成される。
【0006】
【発明が解決しようとする課題】
しかし、特開平5−343742号公報に記載されているように窒化物系化合物半導体成長層にエッチングやダイシングを用いて成長基板に至るような素子分離のための溝を形成した後、成長基板とともに一時保持用基板に保持し、裏面からレーザーアブレーションによりサファイア基板を剥離して個々の半導体素子に分離する方法では、素子毎のサイズが数十μmという微小なサイズであるため、素子にクラックが生じるという問題がある。
【0007】
さらに、微小なサイズの素子はレーザーアブレーションによって成長基板から一時保持用基板に転写されるが、その一時保持用基板の転写面には接着層が形成されており、レーザーアブレーションの際に同時に接着層までもアブレーションされてしまい、良好な素子の保持ができないという問題が生じる。
【0008】
そこで、本発明の半導体素子の製造方法は、成長基板上に形成された半導体成長層を素子に分離する際に、成長基板を剥離する際に生じる素子のクラックを防止するとともに、成長基板を剥離するために照射するレーザービームによって一時保持用基板上の接着層がアブレーションされるのを防止して、成長基板から各半導体素子を簡便に剥離することができる半導体素子の製造方法を提供することを目的とする。
【0012】
本発明における半導体素子の製造方法は、第一基板上に形成した半導体成長層に前記半導体成長層の厚みの中途部までの深さを有する分離溝を形成する工程と、前記半導体成長層を前記第一基板から分離して、第二基板に前記半導体成長層を転写する工程と、前記半導体成長層を分離した面から前記中途部まで削って前記半導体成長層を素子毎に分離する工程を有し、前記半導体成長層はウルツ鉱型化合物半導体から形成され、半導体成長層の第一基板からの分離は第一基板を透過して照射される光によるアブレーションを用いることを特徴とする。
【0013】
サファイア基板上の半導体成長層に形成する素子分離溝の深さが半導体成長層の厚みの中途部までの深さであるため、サファイア基板をレーザーアブレーションにより剥離する際でも半導体成長層は一体であり、この一体である半導体成長層は微小なサイズの素子に比べて十分に大きなサイズであるため、サファイア基板を剥離する際に半導体素子に生じるクラックを低減することができる。
【0014】
また、サファイア基板をレーザーアブレーションによって剥離する際に半導体成長層は一体であるため、この一体である半導体成長層が、サファイア基板をレーザーアブレーションによって剥離する際に裏面から照射されるレーザービームが半導体成長層を一時保持用基板に転写させるために形成された接着層に至るのを防止し、そしてこの接着層がレーザービームによりアブレーションされるのを防止して、良好な半導体素子の保持をすることができる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照しながら説明する。
【0016】
まず、選択成長によって形成される第二成長層が断面略三角状の六角錘状である発光素子を例に説明する。
【0017】
図1(a)に示すように、成長基板11上に第一成長層12が形成される。成長基板11としては、次にウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを使用できる。例えば、成長基板11として、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むものである。
【0018】
この成長基板11の主面上に形成される第一成長層12としては、後の工程で六角錐のピラミッド構造を形成することからウルツ鉱型の化合物半導体を用いることができる。例えば、III族系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体などである。
【0019】
第一成長層12を成長させる方法としては、種々の気相成長法を挙げることができる。例えば、有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)を用いて成長させることができる。特に、MOVPE法を用いると、迅速に結晶性の良いものが得られる。また、図2では省略しているが、第一成長層12の底部側には所要のバッファ層を形成しても良い。
【0020】
ここで、この第一成長層12は、アンドープの第一成長層12a及びシリコンドープの第一成長層12bを順に積層して形成されている。一般に、第一成長層12はn側電極に接続するための導電層として機能することから、その全体にシリコンなどの不純物がドープされる。しかし、本実施形態においては、後述のように、成長基板上の半導体成長層に半導体成長層の厚みの中途部までの深さを有する素子分離溝を形成し、半導体成長層を一時保持用基板に保持して成長基板の裏面からレーザーアブレーションによって半導体成長層を成長基板から分離して一時保持用基板に転写した後に、素子分離溝に至るように半導体成長層を裏面から削るため、その削られる部分である第一成長層12aは不純物をドープしなくても良い。
【0021】
図1(b)のように、アンドープの第一成長層12a及びシリコンドープの第一成長層12bを順に積層した第一成長層12上の全面にシリコン酸化膜やシリコン窒化膜などからなる成長阻害膜13を形成する。この成長阻害膜13はマスク層として用いられる膜であり、スパッタ法若しくはその他の方法によって第一成長層12の表面に形成される。
【0022】
このように成長阻害膜13を全面に形成した後、図1(c)に示すように、マスクとして機能する成長阻害膜13の一部が除去されて開口部13aが形成される。この開口部13aの形状は、基板主面に対して傾斜した傾斜面を有するファセット構造にし得る形状であれば特に限定されるものではなく、一例としてストライプ状、矩形状、円形状、楕円状、三角形状、又は六角形状などの多角形形状とされる。成長阻害膜13の下部の第一成長層12は開口部13aの形状を反映してその表面が露出する。
【0023】
このような所定の形状の開口部13aが形成された後、選択成長によって第二成長層が形成される。図2(d)に示すように、選択成長による第二成長層として、第一導電層14、活性層15、及び第二導電層16が積層される。
【0024】
第一導電層14は第一成長層12と同様に、ウルツ鉱型の化合物半導体層であって、例えばシリコンドープのGaNの如き材料から形成される。この第一導電層14はn型クラッド層として機能する。この第一導電層14は、成長基板11がサファイア基板とされ、その主面がC面である場合には、選択成長によって断面略三角形状の六角錐形状に形成される。
【0025】
活性層15は、当該発光素子の光を生成するための層であり、例えばInGaN層やInGaN層をAlGaN層で挟む構造の層からなる。この活性層15は、第一導電層14の傾斜面からなるファセットに沿って延在され、発光するのに好適な膜厚を有する。
【0026】
第二導電層16は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのGaNの如き材料から形成される。この第二導電層16はp型クラッド層として機能する。この第二導電層16も第一導電層14の傾斜面からなるファセットに沿って延在され、発光するのに好適な膜厚を有する。選択成長によって形成される六角錐形状の傾斜面は例えばS面、{11−22}面及びこれら各面に実質的に等価な面の中から選ばれる面とされる。
【0027】
図2(e)及び図2(f)は素子分離溝18を形成する工程を示している。図2(e)に示すように、最外部に形成された第二導電層16が素子分離溝18形成のためのエッチングにより侵食されるのを防ぐため、第二導電層16及び成長阻害膜13が形成されている第一成長層12の全面に保護膜17で覆う。保護膜17は、例えば、プラズマCVD法等により形成されるシリコン酸化膜などである。このような保護膜17が形成された後、図2(f)に示すように、反応性イオンエッチング等の処理を施して素子分離溝18を形成し、素子毎の領域に分離する。
【0028】
素子分離溝18の深さは、半導体成長層の厚みの中途部までの深さであり、アンドープの第一成長層12aに至る深さである。そのため、成長基板11を剥離する際でも半導体成長層はアンドープの第一成長層12aにより一体であり、この一体である半導体成長層は微小なサイズの素子に比べて十分に大きなサイズであるため、成長基板11を剥離する際に半導体素子に生じるクラックを低減することができる。また、成長基板11をレーザーアブレーションによって剥離する場合、半導体成長層がアンドープの第一成長層12aにより一体であるため、この半導体成長層を一体としているアンドープの第一成長層12aが、成長基板11をレーザーアブレーションによって剥離する際に裏面から照射されるレーザービームが半導体成長層を保持するための接着層に至るのを防止し、この接着層がレーザービームによりアブレーションされるのを防止して、良好な半導体素子の保持をすることができる。
【0029】
そして、素子分離溝18が形成された後、酸などにより保護膜17を除去する(図3(c))。図3(h)は保護膜17を除去した後に、六角錐形状の第二成長層の最外部にある第二導電層16の表面にp側電極19の形成を示す図である。p側電極19は、一例として、Ni/Pt/Au電極構造またはPd/Pt/Au電極構造を有し、蒸着法などによって形成される。また、n側電極は底部に形成されるため、ここでは形成されていない。
【0030】
図3(i)に示すように半導体成長層を一時保持用基板21のワックスや合成樹脂等からなる接着層20に固定した後、図4(i)に示すように成長基板11の裏面側から紫外線照射となるエキシマレーザーのレーザービームを照射して、レーザーアブレーションを生じさせ、成長基板11を剥離して半導体成長層を一時保持用基板21に転写する。窒化ガリウム系半導体層はサファイアとの界面で金属のガリウムと窒素に分解することから、成長基板11をサファイア基板とし、第一成長層12をGaN系半導体層とすることで、成長基板11と第一成長層12の界面で比較的簡単に剥離できる。なお、照射するレーザーとしてはエキシマレーザー、高調波YAGレーザーなどが用いられる
【0031】
このとき、素子分離溝18の深さが、半導体成長層の厚みの中途部までの深さであり、アンドープの第一成長層12aに至る深さであるため、成長基板11を剥離する際でも半導体成長層はアンドープの第一成長層12aにより一体であり、この半導体成長層を一体としているアンドープの第一成長層12aが、成長基板11をレーザーアブレーションによって剥離するために裏面から照射されるレーザービームが半導体成長層を保持するための接着層20に至るのを防ぎ、この接着層20がレーザーによりアブレーションされるのを防止して、良好な半導体素子の保持をすることができる。
【0032】
図4(k)において一時保持用基板21に転写された半導体成長層の裏面からエッチングをして第一成長層12を削り、図4(l)のように素子に分離する。第一成長層12は素子分離溝18によって分離されていることから、第一成長層12の裏面からエッチング処理を施していくことにより、素子分離溝18に至り、半導体成長層は素子に分離される。
【0033】
通常、結晶性が良くない半導体素子の裏面にn側電極を形成するためには素子分離後さらに裏面の結晶性の良くない部分を除去するのであるが、素子分離溝18の深さがアンドープの第一成長層12aに至る深さであるため、サファイア基板11上の半導体成長層を各半導体素子に分離するために素子分離溝18まで削ることによって、半導体成長層を素子に分離すると同時に、結晶性が良くないサファイア基板界面近傍を除去することができ、裏面にn側電極22を効率良く形成することができる
【0034】
そして、図5(m)に示すように分離された素子の裏面にn側電極22を形成する。このn側電極22は、一例として、Ti/Al/Pt/Au 電極構造であり、蒸着法などによって形成される。
【0035】
このように、サファイア基板11上の半導体成長層に形成する素子分離溝18の深さが半導体成長層の厚みの中途部までの深さであって、アンドープの第一成長層12aに至る深さであるため、サファイア基板11をレーザーアブレーションにより剥離する際でも半導体成長層はアンドープの第一成長層12a上で一体であり、この一体である半導体成長層は素子のような微小なサイズに比べて十分に大きなサイズであるため、サファイア基板11を剥離する際に生じるクラックを低減させることができる。
【0036】
また、サファイア基板11をレーザーアブレーションによって剥離する際に半導体成長層はアンドープの第一成長層12a上で一体であるため、この一体である半導体成長層が、サファイア基板11をレーザーアブレーションによって剥離する際に裏面から照射されるレーザービームが半導体成長層を一時保持用基板21に転写させるために形成された接着層20に至るのを防止し、そしてこの接着層20がレーザービームによりアブレーションされるのを防止して、良好な半導体素子の保持をすることができる。
【0037】
さらに、微小なサイズの素子に半導体成長層を分離した後にサファイア基板11を剥離する場合、クラックが生じるためにサファイア基板11を剥離するのに注意を要し簡便ではないが、サファイア基板11上の半導体成長層に形成された素子分離溝18の深さが半導体層の厚みの中途部までの深さである本発明の半導体素子の製造方法では、サファイア基板11をレーザーアブレーションにより剥離する際でも半導体成長層はアンドープの第一成長層12aにより一体であり、この一体である半導体成長層は素子のような微小なサイズに比べて十分に大きなサイズであるためにクラックが生じる恐れもなく、簡便にサファイア基板11を剥離することができる。
【0038】
そして、結晶性が良くない半導体素子の裏面にn側電極を形成するためには素子分離後さらに裏面の結晶性の良くない部分を除去するのであるが、サファイア基板11上の半導体成長層を各半導体素子に分離するために素子分離溝18まで削ることによって、半導体成長層を素子に分離すると同時に、結晶性が良くないサファイア基板界面近傍を除去することができ、裏面にn側電極22を効率良く形成することができる。
【0039】
次に、成長基板上の半導体成長層に形成された半導体成長層の厚みの中途部までの深さを有する素子分離溝により、成長基板上に積層した半導体成長層を分離して形成されるプレナー型の半導体発光素子について説明する。
【0040】
まず、図6(a)に示すように、成長基板31上に第一成長層32が形成される。一般には、成長基板31としては、次にウルツ鉱型の化合物半導体層を形成し得るものであれば特に限定されず、種々のものを使用でき、成長基板31の主面上に形成される第一成長層32も、種々のものを用いることができる。第一成長層32としては、例えば、III族系化合物半導体を用いることができ、窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体などがある。
【0041】
ここでは、プレナー型の赤色用発光素子で用いられるGaAsを成長基板31として用い、第一成長層32の材料としてAlAsを用いる。第一成長層32としてAlAsを用いることにより、後述に示すように、成長基板31上の半導体成長層に半導体成長層の厚みの中途部までの深さを有する素子分離溝を形成し、半導体成長層を一時保持用基板に保持して半導体成長層を成長基板31から分離し一時保持用基板に転写した後に、素子分離溝に至るように半導体成長層を裏面から削る際に、AlAsがフッ酸に溶けやすいという性質により容易にAlAsの第一成長層32を除去することができ、成長基板31を剥離することができる。
【0042】
また、第一成長層32の成長させる方法としては、種々の気相成長法を挙げることができる。例えば、有機金属化合物気相成長法(MOVPD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)を用いて成長させることができる。特に、MOVPE法を用いると、迅速に結晶性の良いものが得られる。また、図6(a)では省略しているが、AlAsである第一成長層32の底部側には所要のバッファ層を形成しても良い。
【0043】
そして、図6(b)のようにAlAsである第一成長層32の上に、順にn側コンタクト層33、第一導電層34、活性層35、第二導電層36及びp側コンタクト層37が積層され、第二成長層が形成される。
【0044】
一般に、n側コンタクト層33及び第一導電層34は第一成長層32と同様に、ウルツ鉱型の化合物半導体層であって、例えばシリコンドープのGaNの如き材料から形成される。この第一導電層34はn型クラッド層として機能する。活性層35は、当該発光素子の光を生成するための層であり、第一導電層34の上に積層され、発光するのに好適な膜厚を有する。p側コンタクト層37及び第二導電層36は、ウルツ鉱型の化合物半導体層であって、例えばマグネシウムドープのGaNの如き材料から形成される。この第二導電層35はp型クラッド層として機能する。
【0045】
このように、第二成長層の各層は種々の材料を用いることができるが、本実施形態においては、n側コンタクト層33としてGaAs、第一導電層34としてAlGaInP、活性層35としてGaInP、第二導電層36としてAlGaInP、p側コンタクト層37としてGaAsを用いる。
【0046】
図6(c)はGaAs成長基板31上に積層された半導体成長層に素子分離溝38を形成する工程を示している。素子分離溝38は反応性イオンエッチング等の処理を施して形成され、半導体成長層は素子毎の領域に分離される。
【0047】
素子分離溝38の深さは、半導体成長層の厚みの中途部までの深さであり、AlAsの第一成長層32に至るがGaAs成長基板31には至らない深さである。そのため、後述のように、フッ酸を用いてAlAsである第一成長層32を除去してGaAs成長基板31を剥離すると同時に、半導体成長層は半導体素子に分離され、GaAs成長基板31を簡便に剥離することができる。
【0048】
図7(d)は、第二成長層の最上部にあるp側コンタクト層37の表面にp側電極39の形成を示す図である。p側電極39は、一例として、Ti/Pt/Au電極構造またはNi(Pd)/Pt/Au電極構造を有し、蒸着法などによって形成される。また、n側電極は底部に形成されるため、ここでは形成されていない。
【0049】
図7(e)に示すように一時保持用基板41の転写面に形成されたワックスや合成樹脂等からなる接着層40に半導体成長層を保持し、図8(f)に示すようにフッ酸を用いてAlAsである第一成長層32を除去してGaAs成長基板31を剥離する。AlAsはフッ酸に溶けやすいという性質を有するため、AlAsである第一成長層32を容易に除去することができ、成長基板31を剥離することができる。また、素子分離溝38の深さは、半導体成長層の厚みの中途部までの深さであり、AlAsの第一成長層32に至る深さであるため、フッ酸を用いてAlAsである第一成長層32を除去してGaAs成長基板31を剥離すると同時に、素子毎の領域に分離されている半導体成長層は半導体素子に分離される。
【0050】
そして、一時保持基板41に保持された状態の複数の半導体素子は裏面からエッチング処理を施され、図8(g)のようにn側電極42が形成される。このn側電極42は、一例として、AuGe/Ni/Au電極構造であり、蒸着法などによって形成される。
【0051】
このように、成長基板上の半導体成長層に形成する素子分離溝の深さが半導体成長層の厚みの中途部までの深さであるため、成長基板を剥離する際でも半導体成長層は一体であり、この一体である半導体成長層は素子のような微小なサイズに比べて十分に大きなサイズであるため、成長基板を剥離する際に生じるクラックを低減することができる。
【0052】
また、微小なサイズの素子に半導体成長層を分離した後に成長基板を剥離する場合、クラックが生じるために成長基板を剥離するのに注意を要し簡便ではないが、成長基板上の半導体成長層に形成する素子分離溝の深さが半導体層の厚みの中途部までの深さである本発明の半導体素子の製造方法では、成長基板を剥離する際でも一体である半導体成長層は素子のような微小なサイズに比べて十分に大きなサイズでクラックが生じることがなく、簡便に成長基板を剥離することができる。
【0053】
【発明の効果】
本発明の半導体素子及びその製造方法では、サファイア基板上の半導体成長層に形成する素子分離溝の深さが半導体成長層の厚みの中途部までの深さであるため、サファイア基板をレーザーアブレーションにより剥離したり酸などにより第一成長層を除去して剥離したりする際でも半導体成長層は一体であり、この一体である半導体成長層は素子のような微小なサイズに比べて十分に大きなサイズであるため、サファイア基板を剥離する際に生じるクラックを低減することができる。
【0054】
また、サファイア基板をレーザーアブレーションによって剥離する際に半導体成長層は一体であるため、この一体である半導体成長層が、サファイア基板をレーザーアブレーションによって剥離する際に裏面から照射されるレーザービームが半導体成長層を一時保持用基板に転写させるために形成された接着層に至るのを防止し、そしてこの接着層がレーザービームによりアブレーションされるのを防止して、良好な半導体素子の保持をすることができる。
【0055】
さらに、微小なサイズの素子に半導体成長層を分離した後にサファイア基板を剥離する場合、クラックが生じるためにサファイア基板を剥離するのに注意を要し簡便ではないが、サファイア基板上の半導体成長層に形成する素子分離溝の深さが半導体層の厚みの中途部までの深さである本発明の半導体素子の製造方法では、サファイア基板をレーザーアブレーションにより剥離したり酸などにより第一成長層を除去して剥離したりする際でも一体である半導体成長層は素子のような微小なサイズに比べて十分に大きなサイズでクラックが生じる恐れもなく、簡便にサファイア基板を剥離することができる。
【0056】
そして、結晶性が良くない半導体素子の裏面に電極を形成するためには素子分離後さらに裏面の結晶性の良くない部分を除去するのであるが、サファイア基板上の半導体成長層を各半導体素子に分離するために半導体成長層の厚みの中途部までの深さを有する素子分離溝まで削ることによって、半導体成長層を素子に分離すると同時に、結晶性が良くないサファイア基板界面近傍を除去することができ、裏面に電極を効率良く形成することができる。
【図面の簡単な説明】
【図1】本発明の実施形態の半導体素子の製造方法における第一成長層、成長阻害膜及び開口部の形成工程を示し、(a)は第一成長層形成の工程断面図であり、(b)は成長阻害膜形成の工程断面図であり、(c)は開口部形成の工程断面図である。
【図2】本発明の実施形態の半導体素子の製造方法における第二成長層及び素子分離溝の形成工程を示し、(d)は第二成長層形成の工程断面図であり、(e)は保護膜形成の工程断面図であり、(f)は素子分離溝形成の工程断面図である。
【図3】本発明の実施形態の半導体素子の製造方法におけるp側電極の形成及び成長基板の剥離の工程を示し、(g)は保護膜除去の工程断面図であり、(h)はp側電極形成の工程断面図であり、(i)は一時保持用基板への接着の工程断面図である。
【図4】本発明の実施形態の半導体素子の製造方法における成長基板の剥離及び半導体成長層の分離の工程を示し、(j)は成長基板の剥離の工程断面図であり、(k)はエッチング処理の工程断面図であり、(l)素子分離の工程断面図である。
【図5】本発明の実施形態の半導体素子の製造方法におけるn側電極の形成の工程を示し、(m)はn側電極形成の工程断面図である。
【図6】本発明の実施形態の半導体素子の製造方法における第一成長層、第二成長層及び素子分離溝の形成工程を示し、(a)は第一成長層形成の工程断面図であり、(b)は第二成長層の工程断面図であり、(c)は素子分離溝形成の工程断面図である。
【図7】本発明の実施形態の半導体素子の製造方法におけるp側電極形成及び半導体成長層保持の工程を示し、(d)はp側電極形成の工程断面図であり、(e)は半導体成長層保持の工程断面図である。
【図8】本発明の実施形態の半導体素子の製造方法における成長基板の剥離及びn側電極の形成の工程を示し、(f)は成長基板の剥離の工程断面図であり、(g)はn側電極形成の工程断面図である。
【符号の説明】
11,31 成長基板
12,32 第一成長層
12a ドープされない第一成長層
12b ドープされた第一成長層
13 成長阻害膜
13a 開口部
14,34 第一導電層
15,35 活性層
16,36 第二導電層
17 保護膜
18,38 素子分離溝
19,39 p側電極
20,40 接着層
21,41 一時保持用基板
22,42 n側電極
33 n側コンタクト層
37 p側コンタクト層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element composed of a nitride compound. Of child Regarding the manufacturing method, in particular, cracks can be reduced, and growth substrate peeling and back surface etching can be performed efficiently. Half The present invention relates to a method for manufacturing a conductor element.
[0002]
[Prior art]
As a material of a semiconductor element generally used as a light emitting source of a light emitting device such as a light emitting diode or a semiconductor laser, for example, GaAs, GaAlAs, GaP, etc. are known for red, orange, yellow, and green light emitting elements. Regarding devices, gallium nitride compound semiconductors such as GaN, InGaN, and GaAlN have been studied as practical blue light emitting materials.
[0003]
Conventionally, a semiconductor growth layer on which semiconductors are stacked is separated into elements by a dicer or a scriber. For example, since a zinc flash structure crystal such as GaP or GaAs has a cleavage property in the “110” direction, it can be easily separated into elements by inserting a scribe line in this direction. However, nitride compound semiconductors have a so-called heteroepi structure that is stacked on a sapphire substrate. Nitride compound semiconductors and sapphire have large lattice constant mismatches, and sapphire is a hexagonal crystal because of its crystalline nature. It does not have a cleavage property. Therefore, the nitride compound semiconductor layer formed on the growth substrate is separated into regions for each element by etching and dicing without scribing.
[0004]
As a method for manufacturing a nitride-based compound semiconductor element that is separated by such etching or dicing, a method described in JP-A-5-343742 is known. This is because when a semiconductor growth layer in which n-type and p-type gallium nitride compound semiconductors are sequentially stacked on a substrate is separated into elements, the sapphire substrate is polished and thinned, and then a part of the p-type layer is n. In this method, etching is performed to the mold layer, the n-type layer is etched or diced to the sapphire substrate, and the sapphire substrate is diced or scribed.
[0005]
In this way, the semiconductor growth layer on the growth substrate separated into regions for each element is formed on the temporary holding substrate together with the sapphire substrate, which is the growth substrate, after a groove reaching the growth substrate is formed by etching or dicing. Then, ablation is generated by a laser beam from the back surface of the sapphire substrate, and individual devices are peeled off from the sapphire substrate to form a nitride compound semiconductor device such as a light emitting diode.
[0006]
[Problems to be solved by the invention]
However, as described in JP-A-5-343742, after forming a groove for element isolation such as etching and dicing in the nitride-based compound semiconductor growth layer to reach the growth substrate, together with the growth substrate In the method of holding on a temporary holding substrate and peeling the sapphire substrate from the back surface by laser ablation and separating it into individual semiconductor elements, the size of each element is as small as several tens of μm, so that cracks occur in the element There is a problem.
[0007]
Furthermore, a micro-sized element is transferred from the growth substrate to the temporary holding substrate by laser ablation, and an adhesive layer is formed on the transfer surface of the temporary holding substrate. Will be ablated, and there is a problem that a good element cannot be held.
[0008]
Therefore, the present invention Half of In the method of manufacturing a conductor element, when a semiconductor growth layer formed on a growth substrate is separated into elements, cracks of the element that occur when the growth substrate is peeled off are prevented and irradiation is performed to peel the growth substrate. The laser beam prevents the adhesive layer on the temporary holding substrate from being ablated, and each semiconductor element can be easily peeled off from the growth substrate. Half It aims at providing the manufacturing method of a conductor element.
[0012]
The method of manufacturing a semiconductor device according to the present invention includes a step of forming an isolation groove having a depth up to a middle portion of the thickness of the semiconductor growth layer in the semiconductor growth layer formed on the first substrate, Separating the semiconductor growth layer from the first substrate and transferring the semiconductor growth layer to the second substrate; and cutting the semiconductor growth layer from the separated surface to the middle portion to separate the semiconductor growth layer for each element. The semiconductor growth layer is formed of a wurtzite compound semiconductor. In order to separate the semiconductor growth layer from the first substrate, ablation by light irradiated through the first substrate is used. It is characterized by that.
[0013]
Since the depth of the element isolation groove formed in the semiconductor growth layer on the sapphire substrate is the depth to the middle of the thickness of the semiconductor growth layer, the semiconductor growth layer is integrated even when the sapphire substrate is peeled off by laser ablation. Since the integrated semiconductor growth layer has a sufficiently large size as compared with a micro-sized element, cracks generated in the semiconductor element when the sapphire substrate is peeled can be reduced.
[0014]
In addition, when the sapphire substrate is peeled off by laser ablation, the semiconductor growth layer is integral. Therefore, when this sapphire substrate is peeled off by laser ablation, the laser beam irradiated from the back surface is grown by the semiconductor growth layer. It is possible to prevent the adhesive layer formed to transfer the layer to the temporary holding substrate, and to prevent the adhesive layer from being ablated by the laser beam, thereby maintaining a good semiconductor element. it can.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0016]
First, a light emitting device in which the second growth layer formed by selective growth has a hexagonal pyramid shape with a substantially triangular cross section will be described as an example.
[0017]
As shown in FIG. 1A, the first growth layer 12 is formed on the growth substrate 11. The growth substrate 11 is not particularly limited as long as it can form a wurtzite type compound semiconductor layer, and various types can be used. For example, as the growth substrate 11, a sapphire substrate having a C plane as a main surface, which is often used when growing a gallium nitride (GaN) compound semiconductor material, can be used. In this case, the C plane as the main surface of the substrate includes a plane orientation inclined within a range of 5 to 6 degrees.
[0018]
As the first growth layer 12 formed on the main surface of the growth substrate 11, a wurtzite type compound semiconductor can be used because a hexagonal pyramid pyramid structure is formed in a later step. For example, a group III compound semiconductor can be used, and further, a gallium nitride (GaN) compound semiconductor, an aluminum nitride (AlN) compound semiconductor, an indium nitride (InN) compound semiconductor, an indium gallium nitride (InGaN) compound A semiconductor, an aluminum gallium nitride (AlGaN) based compound semiconductor, or the like.
[0019]
As a method for growing the first growth layer 12, various vapor phase growth methods can be exemplified. For example, it can be grown using a vapor phase growth method such as an organic metal compound vapor phase growth method (MOCVD (MOVPE) method) or a molecular beam epitaxy method (MBE method), or a hydride vapor phase growth method (HVPE method). . In particular, when the MOVPE method is used, a crystal with good crystallinity can be obtained quickly. Although omitted in FIG. 2, a required buffer layer may be formed on the bottom side of the first growth layer 12.
[0020]
Here, the first growth layer 12 is formed by sequentially laminating an undoped first growth layer 12a and a silicon-doped first growth layer 12b. In general, since the first growth layer 12 functions as a conductive layer for connecting to the n-side electrode, the whole is doped with an impurity such as silicon. However, in the present embodiment, as will be described later, an element isolation groove having a depth up to the middle of the thickness of the semiconductor growth layer is formed in the semiconductor growth layer on the growth substrate, and the semiconductor growth layer is used as a temporary holding substrate. After the semiconductor growth layer is separated from the growth substrate by laser ablation from the back surface of the growth substrate and transferred to the temporary holding substrate, the semiconductor growth layer is shaved from the back surface so as to reach the element isolation groove. The portion of the first growth layer 12a may not be doped with impurities.
[0021]
As shown in FIG. 1B, the growth inhibition comprising a silicon oxide film or a silicon nitride film on the entire surface of the first growth layer 12 in which the undoped first growth layer 12a and the silicon-doped first growth layer 12b are sequentially stacked. A film 13 is formed. The growth inhibition film 13 is a film used as a mask layer, and is formed on the surface of the first growth layer 12 by sputtering or other methods.
[0022]
After the growth inhibition film 13 is formed on the entire surface in this way, as shown in FIG. 1C, a part of the growth inhibition film 13 functioning as a mask is removed to form an opening 13a. The shape of the opening 13a is not particularly limited as long as it can be a facet structure having an inclined surface inclined with respect to the main surface of the substrate, and as an example, a stripe shape, a rectangular shape, a circular shape, an elliptical shape, It is a polygonal shape such as a triangular shape or a hexagonal shape. The surface of the first growth layer 12 below the growth inhibition film 13 is exposed reflecting the shape of the opening 13a.
[0023]
After the opening 13a having such a predetermined shape is formed, a second growth layer is formed by selective growth. As shown in FIG. 2D, a first conductive layer 14, an active layer 15, and a second conductive layer 16 are stacked as a second growth layer by selective growth.
[0024]
Like the first growth layer 12, the first conductive layer 14 is a wurtzite type compound semiconductor layer, and is formed of a material such as silicon-doped GaN. The first conductive layer 14 functions as an n-type cladding layer. The first conductive layer 14 is formed in a hexagonal pyramid shape having a substantially triangular cross section by selective growth when the growth substrate 11 is a sapphire substrate and its main surface is a C plane.
[0025]
The active layer 15 is a layer for generating light of the light emitting element, and includes, for example, an InGaN layer or a layer having a structure in which an InGaN layer is sandwiched between AlGaN layers. The active layer 15 extends along a facet formed of the inclined surface of the first conductive layer 14 and has a thickness suitable for emitting light.
[0026]
The second conductive layer 16 is a wurtzite type compound semiconductor layer, and is formed of a material such as magnesium-doped GaN, for example. The second conductive layer 16 functions as a p-type cladding layer. The second conductive layer 16 also extends along the facet formed of the inclined surface of the first conductive layer 14 and has a thickness suitable for emitting light. The hexagonal pyramid-shaped inclined surface formed by selective growth is a surface selected from, for example, an S surface, a {11-22} surface, and a surface substantially equivalent to each of these surfaces.
[0027]
FIG. 2E and FIG. 2F show a process of forming the element isolation groove 18. As shown in FIG. 2E, in order to prevent the second conductive layer 16 formed on the outermost part from being eroded by the etching for forming the element isolation trench 18, the second conductive layer 16 and the growth inhibiting film 13 are used. The entire surface of the first growth layer 12 on which is formed is covered with a protective film 17. The protective film 17 is, for example, a silicon oxide film formed by a plasma CVD method or the like. After such a protective film 17 is formed, as shown in FIG. 2 (f), a process such as reactive ion etching is performed to form an element isolation groove 18 to be separated into regions for each element.
[0028]
The depth of the element isolation trench 18 is a depth up to the middle of the thickness of the semiconductor growth layer, and is a depth reaching the undoped first growth layer 12a. Therefore, even when the growth substrate 11 is peeled off, the semiconductor growth layer is integrated with the undoped first growth layer 12a, and this integrated semiconductor growth layer is sufficiently large compared to a micro-sized element. Cracks generated in the semiconductor element when the growth substrate 11 is peeled can be reduced. Further, when the growth substrate 11 is peeled off by laser ablation, the semiconductor growth layer is integrated with the undoped first growth layer 12a. Therefore, the undoped first growth layer 12a including the semiconductor growth layer is integrated with the growth substrate 11. Prevents the laser beam irradiated from the back side from reaching the adhesive layer for holding the semiconductor growth layer, and prevents the adhesive layer from being ablated by the laser beam. It is possible to hold a semiconductor element.
[0029]
Then, after the element isolation trench 18 is formed, the protective film 17 is removed with an acid or the like (FIG. 3C). FIG. 3H shows the formation of the p-side electrode 19 on the surface of the second conductive layer 16 that is the outermost part of the hexagonal pyramid-shaped second growth layer after the protective film 17 is removed. As an example, the p-side electrode 19 has a Ni / Pt / Au electrode structure or a Pd / Pt / Au electrode structure, and is formed by vapor deposition or the like. Further, since the n-side electrode is formed at the bottom, it is not formed here.
[0030]
After fixing the semiconductor growth layer to the adhesive layer 20 made of wax, synthetic resin or the like of the temporary holding substrate 21 as shown in FIG. 3 (i), from the back side of the growth substrate 11 as shown in FIG. 4 (i). The laser beam of the excimer laser to be irradiated with ultraviolet rays is irradiated to cause laser ablation, the growth substrate 11 is peeled off, and the semiconductor growth layer is transferred to the temporary holding substrate 21. Since the gallium nitride based semiconductor layer is decomposed into metal gallium and nitrogen at the interface with sapphire, the growth substrate 11 is a sapphire substrate and the first growth layer 12 is a GaN based semiconductor layer. It can be peeled off relatively easily at the interface of the growth layer 12. An excimer laser, a harmonic YAG laser or the like is used as a laser to be irradiated.
[0031]
At this time, since the depth of the element isolation groove 18 is a depth up to the middle of the thickness of the semiconductor growth layer and reaches the undoped first growth layer 12a, even when the growth substrate 11 is peeled off. The semiconductor growth layer is integrated by an undoped first growth layer 12a, and the undoped first growth layer 12a in which the semiconductor growth layer is integrated is irradiated from the back surface to peel off the growth substrate 11 by laser ablation. It is possible to prevent the beam from reaching the adhesive layer 20 for holding the semiconductor growth layer, and to prevent the adhesive layer 20 from being ablated by the laser, so that a good semiconductor element can be held.
[0032]
In FIG. 4K, the first growth layer 12 is etched by etching from the back surface of the semiconductor growth layer transferred to the temporary holding substrate 21 and separated into elements as shown in FIG. Since the first growth layer 12 is separated by the element isolation groove 18, etching is performed from the back surface of the first growth layer 12 to reach the element isolation groove 18, and the semiconductor growth layer is separated into elements. The
[0033]
Usually, in order to form an n-side electrode on the back surface of a semiconductor element having poor crystallinity, a portion having poor crystallinity on the back surface is further removed after element isolation, but the depth of the element isolation groove 18 is undoped. Since the depth reaches the first growth layer 12a, the semiconductor growth layer on the sapphire substrate 11 is cut down to the element isolation trench 18 to separate the semiconductor growth layer into each semiconductor element, so that the semiconductor growth layer is separated into elements and at the same time the crystal The vicinity of the sapphire substrate interface that is not good can be removed, and the n-side electrode 22 can be efficiently formed on the back surface.
[0034]
Then, an n-side electrode 22 is formed on the back surface of the separated element as shown in FIG. For example, the n-side electrode 22 has a Ti / Al / Pt / Au electrode structure and is formed by a vapor deposition method or the like.
[0035]
Thus, the depth of the element isolation groove 18 formed in the semiconductor growth layer on the sapphire substrate 11 is a depth up to the middle of the thickness of the semiconductor growth layer, and the depth reaching the undoped first growth layer 12a. Therefore, even when the sapphire substrate 11 is peeled off by laser ablation, the semiconductor growth layer is integrated on the undoped first growth layer 12a, and this integrated semiconductor growth layer is smaller than a minute size such as an element. Since the size is sufficiently large, cracks that occur when the sapphire substrate 11 is peeled can be reduced.
[0036]
Further, when the sapphire substrate 11 is peeled off by laser ablation, the semiconductor growth layer is integrated on the undoped first growth layer 12a. Therefore, when the sapphire substrate 11 is peeled off by laser ablation, the integrated semiconductor growth layer is removed. The laser beam irradiated from the back surface is prevented from reaching the adhesive layer 20 formed to transfer the semiconductor growth layer to the temporary holding substrate 21, and the adhesive layer 20 is ablated by the laser beam. Therefore, a good semiconductor element can be held.
[0037]
Furthermore, when the sapphire substrate 11 is peeled after the semiconductor growth layer is separated into small-sized elements, it is not easy to remove the sapphire substrate 11 because cracks occur. In the method of manufacturing a semiconductor device according to the present invention in which the depth of the element isolation groove 18 formed in the semiconductor growth layer is a depth up to the middle of the thickness of the semiconductor layer, even when the sapphire substrate 11 is peeled off by laser ablation. The growth layer is integrated by the undoped first growth layer 12a, and the integrated semiconductor growth layer is sufficiently large compared to a minute size such as a device, so that there is no risk of cracks and can be easily performed. The sapphire substrate 11 can be peeled off.
[0038]
In order to form the n-side electrode on the back surface of the semiconductor element having poor crystallinity, the portion having poor crystallinity on the back surface is further removed after element isolation. By cutting up to the element isolation groove 18 for separating into semiconductor elements, the semiconductor growth layer can be separated into elements, and at the same time, the vicinity of the interface of the sapphire substrate having poor crystallinity can be removed, and the n-side electrode 22 is efficiently formed on the back surface. It can be formed well.
[0039]
Next, a planar formed by separating the semiconductor growth layer stacked on the growth substrate by an element isolation groove having a depth up to the middle of the thickness of the semiconductor growth layer formed in the semiconductor growth layer on the growth substrate. A type semiconductor light emitting device will be described.
[0040]
First, as shown in FIG. 6A, the first growth layer 32 is formed on the growth substrate 31. In general, the growth substrate 31 is not particularly limited as long as it can form a wurtzite type compound semiconductor layer next, and various growth substrates 31 can be used. The growth substrate 31 is formed on the main surface of the growth substrate 31. Various growth layers 32 can be used. As the first growth layer 32, for example, a group III compound semiconductor can be used, and a gallium nitride (GaN) compound semiconductor, an aluminum nitride (AlN) compound semiconductor, an indium nitride (InN) compound semiconductor, and indium nitride. Examples include a gallium (InGaN) compound semiconductor and an aluminum gallium nitride (AlGaN) compound semiconductor.
[0041]
Here, GaAs used in the planar red light emitting element is used as the growth substrate 31 and AlAs is used as the material of the first growth layer 32. By using AlAs as the first growth layer 32, as will be described later, an element isolation groove having a depth up to a middle portion of the thickness of the semiconductor growth layer is formed in the semiconductor growth layer on the growth substrate 31, and semiconductor growth is performed. After the layer is held on the temporary holding substrate and the semiconductor growth layer is separated from the growth substrate 31 and transferred to the temporary holding substrate, when the semiconductor growth layer is scraped from the back surface so as to reach the element isolation trench, AlAs is hydrofluoric acid. The first growth layer 32 of AlAs can be easily removed and the growth substrate 31 can be peeled off due to the property of being easily dissolved in the substrate.
[0042]
As a method for growing the first growth layer 32, various vapor phase growth methods can be exemplified. For example, it can be grown using a vapor phase growth method such as an organometallic compound vapor phase growth method (MOVPD (MOVPE) method) or a molecular beam epitaxy method (MBE method), or a hydride vapor phase growth method (HVPE method). . In particular, when the MOVPE method is used, a crystal with good crystallinity can be obtained quickly. Although omitted in FIG. 6A, a required buffer layer may be formed on the bottom side of the first growth layer 32 made of AlAs.
[0043]
6B, the n-side contact layer 33, the first conductive layer 34, the active layer 35, the second conductive layer 36, and the p-side contact layer 37 are sequentially formed on the first growth layer 32 made of AlAs. Are stacked to form a second growth layer.
[0044]
In general, the n-side contact layer 33 and the first conductive layer 34 are wurtzite type compound semiconductor layers like the first growth layer 32, and are made of a material such as silicon-doped GaN. The first conductive layer 34 functions as an n-type cladding layer. The active layer 35 is a layer for generating light of the light emitting element, is stacked on the first conductive layer 34, and has a thickness suitable for emitting light. The p-side contact layer 37 and the second conductive layer 36 are wurtzite type compound semiconductor layers, and are formed of a material such as magnesium-doped GaN, for example. The second conductive layer 35 functions as a p-type cladding layer.
[0045]
As described above, various materials can be used for each layer of the second growth layer. In this embodiment, GaAs is used as the n-side contact layer 33, AlGaInP is used as the first conductive layer 34, GaInP is used as the active layer 35, AlGaInP is used as the second conductive layer 36, and GaAs is used as the p-side contact layer 37.
[0046]
FIG. 6C shows a step of forming the element isolation trench 38 in the semiconductor growth layer stacked on the GaAs growth substrate 31. The element isolation trench 38 is formed by performing a process such as reactive ion etching, and the semiconductor growth layer is separated into regions for each element.
[0047]
The depth of the element isolation trench 38 is a depth up to the middle of the thickness of the semiconductor growth layer, and reaches the first growth layer 32 of AlAs but does not reach the GaAs growth substrate 31. Therefore, as will be described later, the first growth layer 32 made of AlAs is removed using hydrofluoric acid and the GaAs growth substrate 31 is peeled off. At the same time, the semiconductor growth layer is separated into semiconductor elements, and the GaAs growth substrate 31 can be easily removed. Can be peeled off.
[0048]
FIG. 7D shows the formation of the p-side electrode 39 on the surface of the p-side contact layer 37 at the top of the second growth layer. As an example, the p-side electrode 39 has a Ti / Pt / Au electrode structure or a Ni (Pd) / Pt / Au electrode structure, and is formed by a vapor deposition method or the like. Further, since the n-side electrode is formed at the bottom, it is not formed here.
[0049]
As shown in FIG. 7E, the semiconductor growth layer is held in the adhesive layer 40 made of wax, synthetic resin or the like formed on the transfer surface of the temporary holding substrate 41, and as shown in FIG. Is used to remove the first growth layer 32 of AlAs and the GaAs growth substrate 31 is peeled off. Since AlAs has a property of being easily dissolved in hydrofluoric acid, the first growth layer 32 made of AlAs can be easily removed, and the growth substrate 31 can be peeled off. Further, the depth of the element isolation trench 38 is a depth up to the middle part of the thickness of the semiconductor growth layer, and the depth reaching the first growth layer 32 of AlAs. Therefore, the first isolation layer 38 is made of AlAs using hydrofluoric acid. At the same time that the growth layer 32 is removed and the GaAs growth substrate 31 is peeled off, the semiconductor growth layer separated into regions for each element is separated into semiconductor elements.
[0050]
Then, the plurality of semiconductor elements held on the temporary holding substrate 41 are etched from the back surface, and the n-side electrode 42 is formed as shown in FIG. For example, the n-side electrode 42 has an AuGe / Ni / Au electrode structure and is formed by a vapor deposition method or the like.
[0051]
As described above, since the depth of the element isolation groove formed in the semiconductor growth layer on the growth substrate is a depth to the middle of the thickness of the semiconductor growth layer, the semiconductor growth layer is integrated even when the growth substrate is peeled off. In addition, since this integrated semiconductor growth layer has a sufficiently large size compared to a minute size such as an element, it is possible to reduce cracks that occur when the growth substrate is peeled off.
[0052]
Also, when the growth substrate is peeled after separating the semiconductor growth layer into small-sized elements, it is not easy to take care of peeling the growth substrate due to cracks. In the method of manufacturing a semiconductor device according to the present invention in which the depth of the element isolation groove formed in the semiconductor layer is a depth up to the middle of the thickness of the semiconductor layer, the integrated semiconductor growth layer is like an element even when the growth substrate is peeled off. The growth substrate can be easily peeled off without causing cracks at a sufficiently large size compared to a very small size.
[0053]
【The invention's effect】
In the semiconductor device and the manufacturing method thereof according to the present invention, the depth of the element isolation groove formed in the semiconductor growth layer on the sapphire substrate is the depth to the middle of the thickness of the semiconductor growth layer. Even when the first growth layer is peeled off by peeling off with acid or the like, the semiconductor growth layer is integrated, and this integrated semiconductor growth layer has a sufficiently large size compared to a micro size like a device. Therefore, the crack which arises when peeling a sapphire substrate can be reduced.
[0054]
In addition, when the sapphire substrate is peeled off by laser ablation, the semiconductor growth layer is integral. Therefore, when this sapphire substrate is peeled off by laser ablation, the laser beam irradiated from the back surface is grown by the semiconductor growth layer. It is possible to prevent the adhesive layer formed to transfer the layer to the temporary holding substrate, and to prevent the adhesive layer from being ablated by the laser beam, thereby maintaining a good semiconductor element. it can.
[0055]
Furthermore, when the sapphire substrate is peeled after separating the semiconductor growth layer into small-sized elements, it is not easy to take care of peeling the sapphire substrate because of cracks, but the semiconductor growth layer on the sapphire substrate In the method for manufacturing a semiconductor device of the present invention, in which the depth of the element isolation groove formed in the semiconductor layer is a depth up to the middle of the thickness of the semiconductor layer, the first growth layer is peeled off by laser ablation or the first growth layer is formed by acid, etc. Even when removed and peeled off, the integrated semiconductor growth layer can be easily peeled off from the sapphire substrate without the possibility of cracking at a sufficiently large size compared to the micro size of the element.
[0056]
In order to form an electrode on the back surface of a semiconductor element having poor crystallinity, the portion having poor crystallinity on the back surface is further removed after element isolation. A semiconductor growth layer on a sapphire substrate is formed on each semiconductor element. By separating the semiconductor growth layer into elements by removing the element isolation trench having a depth up to the middle part of the thickness of the semiconductor growth layer in order to isolate, the vicinity of the interface of the sapphire substrate having poor crystallinity can be removed. And the electrodes can be efficiently formed on the back surface.
[Brief description of the drawings]
FIG. 1 shows a process for forming a first growth layer, a growth inhibition film, and an opening in a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. b) is a process cross-sectional view of growth inhibition film formation, and (c) is a process cross-sectional view of opening formation.
FIG. 2 shows a process of forming a second growth layer and an element isolation groove in the method for manufacturing a semiconductor device according to the embodiment of the present invention, (d) is a process cross-sectional view of the second growth layer formation, (e) It is process sectional drawing of protective film formation, (f) is process sectional drawing of element isolation groove formation.
FIGS. 3A and 3B show a step of forming a p-side electrode and a step of peeling a growth substrate in a method for manufacturing a semiconductor device according to an embodiment of the present invention, FIG. It is process sectional drawing of side electrode formation, (i) is process sectional drawing of adhesion | attachment to the board | substrate for temporary holding.
FIGS. 4A and 4B show a process for peeling a growth substrate and a process for separating a semiconductor growth layer in a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. It is process sectional drawing of an etching process, (l) It is process sectional drawing of element isolation.
FIG. 5 shows a process of forming an n-side electrode in the method for manufacturing a semiconductor device according to the embodiment of the present invention, and FIG.
FIG. 6 shows a process for forming a first growth layer, a second growth layer, and an element isolation groove in a method for manufacturing a semiconductor device according to an embodiment of the present invention, wherein FIG. (B) is process sectional drawing of a 2nd growth layer, (c) is process sectional drawing of element isolation groove | channel formation.
7A and 7B show a step of forming a p-side electrode and holding a semiconductor growth layer in a method for manufacturing a semiconductor device according to an embodiment of the present invention, wherein FIG. It is process sectional drawing of a growth layer holding | maintenance.
8A and 8B show a process of peeling a growth substrate and forming an n-side electrode in a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. It is process sectional drawing of n side electrode formation.
[Explanation of symbols]
11,31 Growth substrate
12,32 First growth layer
12a Undoped first growth layer
12b doped first growth layer
13 Growth inhibition film
13a opening
14,34 First conductive layer
15,35 active layer
16, 36 Second conductive layer
17 Protective film
18,38 element isolation groove
19,39 p-side electrode
20,40 Adhesive layer
21,41 Temporary holding substrate
22,42 n-side electrode
33 n-side contact layer
37 p-side contact layer

Claims (7)

第一基板上に形成した半導体成長層を素子に分離する半導体素子の製造方法において、
前記半導体成長層の厚みの中途部までの深さを有する分離溝を形成する工程と、
前記半導体成長層を前記第一基板から分離して、第二基板に前記半導体成長層を転写する工程と、
前記半導体成長層を分離した面から前記中途部まで削って前記半導体成長層を素子毎に分離する工程とを有し、
前記半導体成長層はウルツ鉱型化合物半導体から形成され、
前記半導体成長層の前記第一基板からの分離は前記第一基板を透過して照射される光によるアブレーションを用いる
ことを特徴とする半導体素子の製造方法。
In a method for manufacturing a semiconductor element for separating a semiconductor growth layer formed on a first substrate into elements,
Forming a separation groove having a depth to the middle of the thickness of the semiconductor growth layer;
Separating the semiconductor growth layer from the first substrate and transferring the semiconductor growth layer to a second substrate;
Cutting the semiconductor growth layer from the separated surface to the midway part, and separating the semiconductor growth layer for each element,
The semiconductor growth layer is formed from a wurtzite compound semiconductor ,
Separation of the semiconductor growth layer from the first substrate uses ablation by light irradiated through the first substrate .
前記半導体成長層は、前記中途部までアンドープのウルツ鉱型化合物半導体で形成し、前記中途部からシリコンドープのウルツ鉱型化合物半導体で形成する
請求項1に記載の半導体素子の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor growth layer is formed of an undoped wurtzite compound semiconductor up to the middle portion, and is formed of a silicon-doped wurtzite compound semiconductor from the middle portion.
前記ウルツ鉱型化合物半導体は窒化物系化合物半導体であることを特徴とする
請求項1記載の半導体素子の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein the wurtzite compound semiconductor is a nitride compound semiconductor.
前記第一基板はサファイア基板であることを特徴とする
請求項1記載の半導体素子の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein the first substrate is a sapphire substrate.
前記半導体成長層は該半導体成長層の一部を除去して前記第一基板から分離されることを特徴とする
請求項1記載の半導体素子の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor growth layer is separated from the first substrate by removing a part of the semiconductor growth layer.
前記第二基板の前記半導体成長層保持面には接着層が形成されることを特徴とする
請求項1記載の半導体素子の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein an adhesive layer is formed on the semiconductor growth layer holding surface of the second substrate.
前記半導体成長層は、前記第一基板上に該第一基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し、
前記傾斜結晶面に平行な面内に延在する第一導電層、活性層、及び第二導電層を前記結晶層に形成してなる、または前記第一基板上に該第一基板の主面に積層する結晶層を形成し、前記主面に平行な面内に延在する第一導電層、活性層、及び第二導電層を前記結晶層に形成してなる
ことを特徴とする請求項1記載の半導体素子の製造方法。
The semiconductor growth layer forms a crystal layer having an inclined crystal plane inclined with respect to a main surface of the first substrate on the first substrate,
A first conductive layer, an active layer, and a second conductive layer extending in a plane parallel to the inclined crystal plane are formed on the crystal layer, or the main surface of the first substrate on the first substrate A crystal layer to be laminated is formed, and a first conductive layer, an active layer, and a second conductive layer extending in a plane parallel to the main surface are formed on the crystal layer. A method for producing a semiconductor device according to 1.
JP2001177119A 2001-06-12 2001-06-12 Manufacturing method of semiconductor device Expired - Lifetime JP4834920B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001177119A JP4834920B2 (en) 2001-06-12 2001-06-12 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001177119A JP4834920B2 (en) 2001-06-12 2001-06-12 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2002368266A JP2002368266A (en) 2002-12-20
JP4834920B2 true JP4834920B2 (en) 2011-12-14

Family

ID=19018012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001177119A Expired - Lifetime JP4834920B2 (en) 2001-06-12 2001-06-12 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4834920B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495215B1 (en) 2002-12-27 2005-06-14 삼성전기주식회사 VERTICAL GaN LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME
JP4848638B2 (en) * 2005-01-13 2011-12-28 ソニー株式会社 Method for forming semiconductor device and method for mounting semiconductor device
TWI257723B (en) * 2005-09-15 2006-07-01 Epitech Technology Corp Vertical light-emitting diode and method for manufacturing the same
JP2009105451A (en) * 2009-02-09 2009-05-14 Oki Data Corp Laminate and method of manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177974A (en) * 1996-12-18 1998-06-30 Nippon Steel Corp Manufacturing method of device chip on hetero epistaxial wafer
JP3510479B2 (en) * 1998-04-27 2004-03-29 シャープ株式会社 Manufacturing method of optical input / output element array device
JP4465745B2 (en) * 1999-07-23 2010-05-19 ソニー株式会社 Semiconductor laminated substrate, semiconductor crystal substrate, semiconductor element, and manufacturing method thereof
JP3990846B2 (en) * 1999-08-27 2007-10-17 キヤノン株式会社 Planar optical element, method for manufacturing the same, and apparatus using the same
JP4638000B2 (en) * 2000-06-27 2011-02-23 京セラ株式会社 Manufacturing method of semiconductor substrate

Also Published As

Publication number Publication date
JP2002368266A (en) 2002-12-20

Similar Documents

Publication Publication Date Title
KR100867541B1 (en) Method of manufacturing vertical light emitting device
US8004006B2 (en) Nitride semiconductor light emitting element
US7244628B2 (en) Method for fabricating semiconductor devices
CN111095483B (en) Method for removing substrate by cutting technology
US6197609B1 (en) Method for manufacturing semiconductor light emitting device
JP6680790B2 (en) Hybrid heterostructure light emitting device
KR101894691B1 (en) Method of forming a composite substrate and growing a iii-v light emitting device over the composite substrate
JP3969029B2 (en) Manufacturing method of semiconductor device
EP2023410A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
JP2001085736A (en) Method for manufacturing nitride semiconductor chip
JP2007524224A (en) Manufacturing method of semiconductor chip
US7939929B2 (en) Semiconductor laser device and method of fabricating semiconductor laser device
US20090267097A1 (en) Method of fabricating photoelectric device of group iii nitride semiconductor and structure thereof
JP2001176823A (en) Method for manufacturing nitride semiconductor chip
JP2002261327A (en) Semiconductor light-emitting element and manufacturing method therefor
WO2018204916A1 (en) Method of removing a substrate
CN114830296A (en) Method for manufacturing resonant cavity and distributed Bragg reflector mirror for vertical cavity surface emitting laser on wing of epitaxial lateral overgrowth region
US8368111B2 (en) Semiconductor light emitting device and method for manufacturing thereof
JP4834920B2 (en) Manufacturing method of semiconductor device
JP4899266B2 (en) Manufacturing method of semiconductor device
US20120168768A1 (en) Semiconductor structures and method for fabricating the same
JP2005210066A (en) Thin film light emitting device and manufacturing method of the same
JP5758481B2 (en) Manufacturing method of semiconductor device
US8921204B2 (en) Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
KR20080081620A (en) Method of fabricating vertical light emitting diode

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4834920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term