JP2005210066A - Thin film light emitting device and manufacturing method of the same - Google Patents

Thin film light emitting device and manufacturing method of the same Download PDF

Info

Publication number
JP2005210066A
JP2005210066A JP2004293769A JP2004293769A JP2005210066A JP 2005210066 A JP2005210066 A JP 2005210066A JP 2004293769 A JP2004293769 A JP 2004293769A JP 2004293769 A JP2004293769 A JP 2004293769A JP 2005210066 A JP2005210066 A JP 2005210066A
Authority
JP
Japan
Prior art keywords
layer
substrate
light emitting
nitride semiconductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004293769A
Other languages
Japanese (ja)
Inventor
Isamu Akasaki
勇 赤崎
Hiroshi Amano
浩 天野
Satoshi Kamiyama
智 上山
Motoaki Iwatani
素顕 岩谷
Toshiya Matsuda
敏哉 松田
Takanori Yasuda
隆則 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004293769A priority Critical patent/JP2005210066A/en
Publication of JP2005210066A publication Critical patent/JP2005210066A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film light emitting device that does not cause the device to be cracked or the like, and heat dissipation is good and is capable of efficiently taking light emitted at an active layer out of the device and a manufacturing method of the same. <P>SOLUTION: A semiconductor layer constructed by sequentially laminating the active layer 105 comprising a nitride semiconductor and an upper clad layer 106 comprising a reverse conducting nitride semiconductor is provided on the upper surface of a lower clad layer 104 comprising one conduction type nitride semiconductor to prepare the thin film light emitting device with thickness of semiconductor layer of 10 μm or less, with which, a good light emitting efficiency-thin film light emitting device where semiconductor layers are not cracked is obtained. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、窒化物半導体を備えた薄膜発光素子およびその製造方法に関し、特に薄膜成長用基板のないシート状の薄膜発光素子およびその製造方法に関する。   The present invention relates to a thin film light emitting device including a nitride semiconductor and a manufacturing method thereof, and more particularly to a sheet-like thin film light emitting device without a thin film growth substrate and a manufacturing method thereof.

窒化ガリウム(GaN)、窒化インジウム(InN)、窒化アルミニウム(AlN)等の窒化物半導体は、直接遷移型の化合物半導体であり、また広いバンド・ギャップ(ワイド・バンド・ギャップ)を持つため、青色光、青紫色光または紫色光の発光ダイオードやレーザーダイオードなどの発光素子、フォトディテクタや火炎センサなどの受光素子として利用されている。   Nitride semiconductors such as gallium nitride (GaN), indium nitride (InN), and aluminum nitride (AlN) are direct transition type compound semiconductors and have a wide band gap (wide band gap). It is used as a light emitting element such as a light emitting diode or laser diode for light, blue-violet light or violet light, or a light receiving element such as a photodetector or a flame sensor.

また、電界効果トランジスタ(FET:Field Effect Transistor)、MESFET(Metal-Semiconductor FET)、MISFET(Metal-Insulator-Semiconductor FET)、高電子移動度トランジスタ (HEMT:high electron mobility transistor)などの電子デバイスでは、窒化物半導体はGaAsに近いキャリア輸送特性を有し、ワイド・バンドギャップを持ち、破壊電位が高いことから、高周波・高出力トランジスタの材料として有望視されている。   In addition, in electronic devices such as field effect transistors (FETs), MESFETs (Metal-Semiconductor FETs), MISFETs (Metal-Insulator-Semiconductor FETs), and high electron mobility transistors (HEMTs), Nitride semiconductors have a carrier transport property close to that of GaAs, have a wide band gap, and have a high breakdown potential, and thus are promising as materials for high-frequency and high-power transistors.

従来の窒化物半導体を用いた紫色発光素子を図5に示す。図5に示すように、サファイアの基板500上にAlNからなるバッファ層501、が形成され、このバッファ層501の上に、n型GaNのn型クラッド層504、InGaN(=InGa1−XN(ただし、0≦x≦1)、以下、InGaNと表記する)とGaNとの周期積層構造を有するInGaN/GaN層構造の量子井戸活性層505、p型AlGaNのp型クラッド層506、およびp型GaNのp型コンタクト層507が順次積層された、多層構造の窒化物半導体の成長層が形成されている。 FIG. 5 shows a violet light emitting element using a conventional nitride semiconductor. As shown in FIG. 5, a buffer layer 501 made of AlN is formed on a sapphire substrate 500, and an n-type GaN n-type cladding layer 504 and InGaN (= In X Ga 1− X N (However, 0 ≦ x ≦ 1), hereinafter referred to as InGaN) quantum well active layer 505 of InGaN / GaN layer structure having a periodic stacked structure of GaN, p-type AlGaN p-type cladding layer 506, Further, a nitride semiconductor growth layer having a multilayer structure in which a p-type contact layer 507 of p-type GaN is sequentially stacked is formed.

ここで、成長層はp型コンタクト層507からn型クラッド層504の上部領域までがエッチングされ、最上層のp型コンタクト層507の上面にp型電極508が形成され、エッチングにより露出したn型コンタクト層504の上面にn型電極509が形成されている。   Here, the growth layer is etched from the p-type contact layer 507 to the upper region of the n-type cladding layer 504. A p-type electrode 508 is formed on the upper surface of the uppermost p-type contact layer 507, and the n-type exposed by etching. An n-type electrode 509 is formed on the upper surface of the contact layer 504.

また、窒化物半導体と格子整合する基板がないため、サファイア基板や窒化珪素(6H−SiC)基板などの異種材料の単結晶基板を用いて、窒化物半導体を成長させている。例えば、サファイア基板とGaNでは格子不整合の度合が13.8%、熱膨張係数の差が3.2×10−6/Kであり、6H−SiC基板とGaNでは格子不整合の度合が3.4%、熱膨張係数の差が1.7×10−6/Kである。これらの格子不整合から起因する問題として、サファイア基板とGaN膜の界面に生じた結晶欠陥に伴い、GaN膜に10〜1010cm−2の転位が生じる。 In addition, since there is no substrate lattice-matched with the nitride semiconductor, the nitride semiconductor is grown using a single crystal substrate of a different material such as a sapphire substrate or a silicon nitride (6H—SiC) substrate. For example, the degree of lattice mismatch between sapphire substrate and GaN is 13.8% and the difference in thermal expansion coefficient is 3.2 × 10 −6 / K. The degree of lattice mismatch between 6H-SiC substrate and GaN is 3.4%, and thermal expansion. The difference in coefficient is 1.7 × 10 −6 / K. As a problem resulting from these lattice mismatches, dislocations of 10 8 to 10 10 cm −2 occur in the GaN film due to crystal defects generated at the interface between the sapphire substrate and the GaN film.

さらに、サファイアは熱伝導率が低いため素子の放熱性が悪く、素子の安定動作に支障をきたす。そこで、素子作製後のサファイア基板を薄板化することにより、素子の放熱性の改善が試みられている。   Furthermore, since sapphire has a low thermal conductivity, the heat dissipation of the element is poor, which hinders the stable operation of the element. Accordingly, attempts have been made to improve the heat dissipation of the element by thinning the sapphire substrate after the element is manufactured.

しかしながら、サファイアは堅牢な物質であり化学的にも安定であるため、薬品を用いたウェトエッチングや反応性ガスを用いたドライエッチングなどは困難である。そこで、機械的な研削,研磨などにより薄板化しているが、前述の格子不整合や熱膨張係数の差から生じる応力により、基板を薄板化する際に素子に反りやクラックなどが生じる。したがって、反りやクラックが生じない厚さとして60μm程度の厚さにまでしか薄板化できなかった。   However, since sapphire is a robust substance and chemically stable, it is difficult to perform wet etching using chemicals or dry etching using reactive gases. Therefore, the plate is thinned by mechanical grinding, polishing, or the like, but due to the stress caused by the above-described lattice mismatch and the difference in thermal expansion coefficient, the device is warped or cracked when the substrate is thinned. Therefore, it was possible to reduce the thickness only to a thickness of about 60 μm so as not to cause warping or cracking.

このような問題に対処するために、近年ではエキシマレーザーやYAGレーザーなどを用いて、サファイア基板とGaN膜の界面をレーザー光の局所照射により昇華させ、塩酸により浸蝕させて、サファイア基板とGaN膜を分離する方法(レーザー・リフトオフ法)が提案されている。   In order to cope with such a problem, in recent years, an excimer laser, a YAG laser, or the like is used to sublimate the interface between the sapphire substrate and the GaN film by local irradiation of laser light and to erode with hydrochloric acid, so that the sapphire substrate and the GaN film A method (laser lift-off method) has been proposed.

しかしながら、この方法では照射面積が小さくて局所的な界面のみが分離し、局所的に付着している部分に応力が集中してクラックを生じさせる。また、照射面積が小さいため処理時間が長くなるなどの問題がある。   However, in this method, the irradiation area is small and only the local interface is separated, and stress concentrates on the locally attached portion to cause cracks. In addition, since the irradiation area is small, there is a problem that the processing time becomes long.

近年、低転位の窒化物半導体の成長方法として、サファイア基板上に成長した窒化物半導体層にSiOのスリットラインや窒化物半導体層に段差溝構造を作製することにより、窒化物半導体を横方向成長させ、転位密度を低減させるELO成長(エピタキシャル横成長)方法が提案されている。 In recent years, as a method of growing a low dislocation nitride semiconductor, a nitride semiconductor layer can be formed laterally by forming a slit line of SiO 2 in a nitride semiconductor layer grown on a sapphire substrate or a step groove structure in the nitride semiconductor layer. There has been proposed an ELO growth (epitaxial lateral growth) method for growing and reducing the dislocation density.

上記のELO成長方法を用いた窒化物半導体発光素子として、図6および図7に紫外発光素子を示す。   As nitride semiconductor light emitting devices using the above-described ELO growth method, ultraviolet light emitting devices are shown in FIGS.

サファイアの基板600にAlNの低温バッファ層601、GaNの下地層602を成長させた後、<11−20>方向(左記ミラー指数による表記で「−」の記号は反転を意味し、「−2」は2の反転である「2バー」を意味し、以下同様とする。)と平行にSiOのスリットライン611を作製する。その後、基板600上に、n型AlGaNのn型クラッド層604、GaNの活性層605、p型AlGaN(=AlGa1−XN(ただし、0≦x≦1)、以下、AlGaNと表記する)のp型クラッド層606、p型GaNのp型コンタクト層607を順次成長させ、発光素子が作製される。なお、図6におけるp型電極608およびn型電極609は、図5におけるp型電極508およびn型電極509と同一構成である。 After an AlN low-temperature buffer layer 601 and a GaN underlayer 602 are grown on a sapphire substrate 600, the <11-20> direction (the symbol “−” in the mirror index notation on the left means inversion, and “−2 ”Means“ 2 bar ”which is the inversion of 2 and the same shall apply hereinafter.) In parallel, a slit line 611 of SiO 2 is produced. Thereafter, an n-type AlGaN n-type cladding layer 604, a GaN active layer 605, p-type AlGaN (= Al X Ga 1-X N (where 0 ≦ x ≦ 1), hereinafter referred to as AlGaN) on the substrate 600 The p-type cladding layer 606 and the p-type GaN p-type contact layer 607 are sequentially grown to produce a light emitting device. Note that the p-type electrode 608 and the n-type electrode 609 in FIG. 6 have the same configuration as the p-type electrode 508 and the n-type electrode 509 in FIG.

同様にして、図7に示す発光素子ではGaNの下地層701の<11−20>方向と平行に凹凸の段差溝加工を施した後、AlNの低温中間層703を成長させ、n型AlGaNのn型クラッド層704、GaNの活性層705、p型AlGaNのp型クラッド層706およびp型GaNのp型コンタクト層707を順次成長させて発光素子が作製される。   Similarly, in the light emitting device shown in FIG. 7, after the uneven groove processing is performed in parallel with the <11-20> direction of the GaN foundation layer 701, the low temperature intermediate layer 703 of AlN is grown, and the n-type AlGaN An n-type cladding layer 704, a GaN active layer 705, a p-type AlGaN p-type cladding layer 706, and a p-type GaN p-type contact layer 707 are sequentially grown to produce a light emitting device.

このように、ELO成長では、基板とクラッド層の間に、バンドギャップが活性層と同じかもしくは活性層より小さい半導体層であるGaN層が存在する。したがって、活性層で発光した光が吸収され、効率よく外部に光が取り出すことができない。
特開2003−258302号公報
Thus, in ELO growth, a GaN layer, which is a semiconductor layer having a band gap equal to or smaller than that of the active layer, exists between the substrate and the cladding layer. Therefore, the light emitted from the active layer is absorbed, and the light cannot be efficiently extracted outside.
JP 2003-258302 A

上述したように、放熱性の改善のためサファイア基板を薄板化しようとすると、格子不整合や熱膨張係数の差から生じる応力により、基板を薄板化する際に素子に反りやクラックなどが生じていた。   As described above, when trying to reduce the thickness of a sapphire substrate to improve heat dissipation, warping or cracking occurs in the element when the substrate is reduced due to the stress caused by lattice mismatch or the difference in thermal expansion coefficient. It was.

また、レーザー・リフトオフ法により、サファイア基板とGaN膜を分離しようとすると、レーザーの照射面積が小さいので局所的な界面のみが分離し、局所的に付着している部分に応力が集中してクラックを生じさせていた。また、レーザーの照射面積が小さいことにより処理時間が長くなり製造に時間を要していた。   Also, when trying to separate the sapphire substrate and GaN film by the laser lift-off method, the laser irradiation area is small, so only the local interface is separated, and stress concentrates on the locally attached part and cracks occur. Was caused. In addition, since the laser irradiation area is small, the processing time becomes long, and it takes time for manufacturing.

さらに、ELO成長を用いて作製した発光素子では、基板とクラッド層の間に、活性層よりバンドギャップの小さい半導体層であるGaN層が存在し、活性層で発光した光が吸収されて効率よく外部に光を取り出すことができなかった。   Furthermore, in a light emitting device fabricated using ELO growth, a GaN layer, which is a semiconductor layer having a smaller band gap than the active layer, exists between the substrate and the cladding layer, and light emitted from the active layer is absorbed efficiently. The light could not be extracted outside.

そこで本発明は、以上の問題に鑑み提案されたものであり、その目的は、素子にクラックなどを生じさせることが無く、素子の放熱性が良子で、これにより活性層で発光した光を効率よく外部へ取り出すことのできる、生産性および特性の優れた薄膜発光素子およびその製造方法を提供することにある。   Therefore, the present invention has been proposed in view of the above problems, and its purpose is to prevent the element from cracking and the like, and the element has good heat dissipation, thereby efficiently using the light emitted from the active layer. An object of the present invention is to provide a thin-film light-emitting element with excellent productivity and characteristics that can be taken out well and a method for manufacturing the same.

本発明の薄膜発光素子は、1)一導電型の窒化物半導体からなる下部クラッド層、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層してなる半導体層を備え、該半導体層の厚みが10μm以下であることを特徴とする。   The thin-film light-emitting device of the present invention includes: 1) a semiconductor in which a lower clad layer made of a single-conductivity-type nitride semiconductor, an active layer made of a nitride semiconductor, and an upper clad layer made of a reverse-conductivity-type nitride semiconductor are sequentially stacked. And a thickness of the semiconductor layer is 10 μm or less.

また、2)上記1)の薄膜発光素子において、前記下部クラッド層の下面に(特に、良熱伝導性の)光反射層を設けたことを特徴とする。なお、下部クラッド層と光反射層との間に、バッファ層などの層が介在していてもよい。   2) In the thin-film light emitting device of 1), a light reflecting layer (particularly, good thermal conductivity) is provided on the lower surface of the lower cladding layer. A layer such as a buffer layer may be interposed between the lower cladding layer and the light reflecting layer.

本発明の薄膜発光素子の製造方法は、3)二硼化物からなる単結晶基板の上に、一導電型の窒化物半導体からなる下部クラッド層、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層した後に、前記単結晶基板を除去して、前記下部クラッド層、前記活性層および前記上部クラッド層を順次積層してなる半導体層を備えた薄膜発光素子を得ることを特徴とする。   The thin-film light-emitting device manufacturing method of the present invention includes: 3) a lower clad layer made of a single-conductivity-type nitride semiconductor, an active layer made of a nitride semiconductor, and a reverse-conductivity-type on a single crystal substrate made of diboride. A thin film light emitting device comprising a semiconductor layer formed by sequentially laminating an upper clad layer made of a nitride semiconductor and then removing the single crystal substrate and sequentially laminating the lower clad layer, the active layer, and the upper clad layer It is characterized by obtaining.

また、4)上記3)において、前記単結晶基板は、XB(ただし、Xはジルコニウム(Zr)、チタン(Ti)およびハフニウム(Hf)のうち1種以上の元素)で表される単結晶からなることを特徴とする請求項3に記載の薄膜発光素子の製造方法。 4) In the above 3), the single crystal substrate is a single crystal represented by XB 2 (where X is one or more elements of zirconium (Zr), titanium (Ti), and hafnium (Hf)). The manufacturing method of the thin film light emitting element of Claim 3 characterized by the above-mentioned.

また、5)上記3)において、前記単結晶基板はエッチングにより除去することを特徴とする。   5) In the above 3), the single crystal substrate is removed by etching.

すなわち、5a)上記3)において、前記単結晶基板は、特にHCl、HSOおよびHNOのうち1種以上の酸とHFおよびNHHFのうち1種以上の酸を混合した水溶液によるウェトエッチング工程により除去することを特徴とする。 That is, 5a) In the above 3), the single crystal substrate is an aqueous solution in which one or more acids of HCl, H 2 SO 4 and HNO 3 are mixed with one or more acids of HF and NH 4 HF 2. It removes by the wet etching process by.

また、5b)上記3)において、前記単結晶基板は、特にCF、C、C、c−C、C12、CHF、CBrF、CClF、CCl、CClF、SF、NFおよびFガスのうち1種以上のガスを用いたドライエッチング工程により除去することを特徴とする。 5b) In the above 3), the single crystal substrate may be, in particular, CF 4 , C 2 F 6 , C 3 F 8 , c-C 4 F 8 , C 5 F 12 , CHF 3 , CBrF 3 , CCl 3 F , CCl 2 F 2 , CClF 3 , SF 6 , NF 3, and F 2 gases, which are removed by a dry etching process using one or more gases.

さらに、6)上記3)において、前記単結晶基板を除去した領域に、(特に良熱伝導性の)光反射層を形成することを特徴とする。   6) In the above 3), a light reflecting layer (particularly of good thermal conductivity) is formed in a region where the single crystal substrate is removed.

本発明の薄膜発光素子は、一導電型の窒化物半導体からなる下部クラッド層、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層してなる半導体層を備え、この半導体層の厚みが10μm以下であるので、半導体層に反りやクラックが発生することがなく、発光効率が良好で信頼性の高い薄膜発光素子を提供できる。   The thin film light emitting device of the present invention comprises a semiconductor layer formed by sequentially laminating a lower clad layer made of a single conductivity type nitride semiconductor, an active layer made of a nitride semiconductor, and an upper clad layer made of a reverse conductivity type nitride semiconductor. In addition, since the semiconductor layer has a thickness of 10 μm or less, it is possible to provide a thin film light-emitting element with good emission efficiency and high reliability without warping or cracking in the semiconductor layer.

また、下部クラッド層の下面に良熱伝導性の光反射層を設けることにより、素子の放熱性が良く、活性層で発光した光を効率よく外部へ取り出すことのできる優れた薄膜発光素子を提供できる。   Also, by providing a light reflective layer with good thermal conductivity on the lower surface of the lower clad layer, an excellent thin film light emitting device that provides good heat dissipation of the device and can efficiently extract the light emitted from the active layer to the outside it can.

本発明の薄膜発光素子の製造方法は、二硼化物からなる単結晶基板の上に、一導電型の窒化物半導体からなる下部クラッド層、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層した後に、前記単結晶基板を除去して、前記下部クラッド層、前記活性層および前記上部クラッド層を順次積層してなる半導体層を備えた薄膜発光素子を得るので、極めて薄い薄膜発光素子を簡便に生産性よく得ることができる。   A method of manufacturing a thin film light emitting device according to the present invention includes a lower clad layer made of a single-conductivity-type nitride semiconductor, an active layer made of a nitride semiconductor, and a reverse-conductivity-type nitride on a single crystal substrate made of diboride. After sequentially laminating an upper clad layer made of a semiconductor, the single crystal substrate is removed to obtain a thin film light emitting device including a semiconductor layer in which the lower clad layer, the active layer, and the upper clad layer are sequentially laminated. Therefore, an extremely thin thin-film light emitting element can be easily obtained with high productivity.

また、前記単結晶基板は、XB(ただし、XはZr、TiおよびHfのうち1種以上の元素)で表される単結晶からなるので、窒化物半導体との格子定数の整合性が良く、転位や格子欠陥が低減した良質な結晶性の窒化物半導体層を得ることができる。 In addition, since the single crystal substrate is made of a single crystal represented by XB 2 (where X is one or more elements of Zr, Ti and Hf), the lattice constant consistency with the nitride semiconductor is good. Thus, a high-quality crystalline nitride semiconductor layer with reduced dislocations and lattice defects can be obtained.

また、前記単結晶基板は、例えばHCl、HSOおよびHNOのうち1種以上の酸とHFおよびNHHFのうち1種以上の酸を混合した水溶液によるウェトエッチング工程により、窒化物半導体層と単結晶基板と選択的にエッチングし、単結晶基板のみを簡単にきれいに除去することができる。 The single crystal substrate is nitrided by a wet etching process using an aqueous solution in which one or more acids of HCl, H 2 SO 4 and HNO 3 are mixed with one or more acids of HF and NH 4 HF 2. By selectively etching the physical semiconductor layer and the single crystal substrate, only the single crystal substrate can be easily and cleanly removed.

また、前記単結晶基板は、例えばCF、C、C、c−C、C12、CHF、CBrF、CClF、CCl、CClF、SF、NFおよびFガスのうち1種以上のガスを用いたドライエッチング工程により、窒化物半導体層と単結晶基板と選択的にエッチングし、単結晶基板のみを簡単にきれいに除去することができる。 The single crystal substrate may be, for example, CF 4 , C 2 F 6 , C 3 F 8 , c-C 4 F 8 , C 5 F 12 , CHF 3 , CBrF 3 , CCl 3 F, CCl 2 F 2 , CClF. 3. Nitride semiconductor layer and single crystal substrate are selectively etched by dry etching process using one or more gases among SF 6 , NF 3 and F 2 gases, and only the single crystal substrate is easily and cleanly removed. can do.

さらに、前記単結晶基板を除去した領域に、良熱伝導性の光反射層を形成するので、素子の放熱性が良く、効率よく発光した光を効率よく取り出すことができる優れた薄膜発光素子を容易に生産性よく作製することができる。   Furthermore, since a light reflective layer having good heat conductivity is formed in the region where the single crystal substrate is removed, an excellent thin film light emitting device that has good heat dissipation and can efficiently extract emitted light efficiently. It can be easily produced with good productivity.

以下、本発明の薄膜発光素子について模式的に示した図面を参照にしつつ詳細に説明する。なお、図面において同一部材には同一符号を付すものとする。   Hereinafter, the thin film light emitting device of the present invention will be described in detail with reference to the drawings schematically shown. In the drawings, the same members are denoted by the same reference numerals.

本発明の薄膜発光素子は、図1(c)に断面図にて示すように、一導電型の窒化物半導体からなる下部クラッド層のn型クラッド層104と、窒化物半導体からなる活性層105と、逆導電型の窒化物半導体からなる上部クラッド層のp型クラッド層106とを順次積層した半導体層を少なくとも備えたものであり、この半導体層の厚みが10μm以下であることを特徴とする。さらに光を効率よく外部へ取り出すために、下部クラッド層のn型クラッド層104の下面に光反射層110を設けている。なお、図1(c)の薄膜発光素子では、n型クラッド層104と光反射層110との間にバッファ層101が介在している。   As shown in a cross-sectional view in FIG. 1C, the thin-film light emitting device of the present invention includes an n-type clad layer 104 of a lower clad layer made of one conductivity type nitride semiconductor and an active layer 105 made of a nitride semiconductor. And a p-type clad layer 106 of an upper clad layer made of a reverse conductivity type nitride semiconductor at least. The semiconductor layer has a thickness of 10 μm or less. . Further, in order to efficiently extract light to the outside, a light reflecting layer 110 is provided on the lower surface of the n-type cladding layer 104 of the lower cladding layer. In the thin film light emitting device of FIG. 1C, the buffer layer 101 is interposed between the n-type cladding layer 104 and the light reflecting layer 110.

このように構成された薄膜発光素子は、例えば、以下のようにして製造される。まず、本発明の薄膜発光素子には、厚みが150〜400μm程度で、結晶構造が六方晶からなる導電性の単結晶基板を半導体層の育成用の基板として用いる。ここで特に、上記単結晶基板をXB(ただし、XはZr、TiおよびHfの少なくとも1種を含む)で表記される二硼化物単結晶基板の場合、(0001)面を主面とした基板(断面図の図1(a)における100)にするのが好ましい。なぜなら、例えばZrBの格子定数a=3.170Åはウルツアイト構造のGaNと格子定数はa=3.189Åとの格子不整合がそれぞれ0.60%であり、熱膨張係数の差も2.7×10−6/Kであり、極めて整合性の高い組み合わせとなり、格子欠陥が少なく、基板100と窒化物半導体層との応力が少ない良質な窒化物半導体層が得られるからである。 The thin-film light emitting device configured as described above is manufactured, for example, as follows. First, in the thin film light emitting device of the present invention, a conductive single crystal substrate having a thickness of about 150 to 400 μm and a crystal structure of hexagonal crystal is used as a substrate for growing a semiconductor layer. In particular, in the case where the single crystal substrate is a diboride single crystal substrate represented by XB 2 (wherein X includes at least one of Zr, Ti, and Hf), the (0001) plane is the main surface. It is preferable to use a substrate (100 in FIG. 1A of the sectional view). This is because, for example, the lattice constant a = 3.170B of ZrB 2 is 0.60% of lattice mismatch between GaN having the wurtzite structure and a = 3.189 格子, and the difference in thermal expansion coefficient is also 2.7 × 10 −6 / K. This is because a combination with extremely high consistency is obtained, and a high-quality nitride semiconductor layer with less lattice defects and less stress between the substrate 100 and the nitride semiconductor layer can be obtained.

結晶成長には、分子線エピタキシー(MBE)法,有機金属化合物気相エピタキシー(MOVPE)法などを利用するとよい。最初にバッファ層(図1(a)の101)を400〜800℃の温度で結晶成長を行なわせ厚さ20〜50nmとする。ここで、特にXB(ただし、XはZrまたはTiの少なくとも1種を含む)で表記される二硼化物単結晶基板を用いた場合は、基板の格子定数との整合性の理由により、バッファ層101は格子定数の近いAlGa1−XN(ただし、0≦x≦1)にするのが好ましい。 For crystal growth, a molecular beam epitaxy (MBE) method, an organic metal compound vapor phase epitaxy (MOVPE) method, or the like is preferably used. First, the buffer layer (101 in FIG. 1A) is crystal-grown at a temperature of 400 to 800 ° C. to a thickness of 20 to 50 nm. Here, in particular, when a diboride single crystal substrate represented by XB 2 (wherein X includes at least one of Zr and Ti) is used, the buffer is used because of the consistency with the lattice constant of the substrate. The layer 101 is preferably Al X Ga 1-X N (where 0 ≦ x ≦ 1) having a close lattice constant.

このとき、ヒーター等により加熱されたサセプターから熱接触により、熱が単結晶基板へ熱伝導し基板が加熱される。また、熱接触以外にサセプター表面から熱輻射(赤外光)として放出される。このとき、導電性基板が半金属や金属からなる場合には、サセプターからの熱輻射は単結晶基板に吸収され加熱される。   At this time, heat is conducted from the susceptor heated by a heater or the like to the single crystal substrate by heat contact, and the substrate is heated. In addition to thermal contact, it is emitted from the susceptor surface as thermal radiation (infrared light). At this time, when the conductive substrate is made of a semi-metal or metal, the heat radiation from the susceptor is absorbed by the single crystal substrate and heated.

次に、成長温度を1000〜1200℃に昇温し、バッファ層101上に、下部クラッド層であるn型クラッド層(図1(a)の104)、活性層(図1(a)の105)、および上部クラッド層であるp型クラッド層(図1(a)の106)を順次成長させ、これらの層を合計した半導体層の厚さを10μm以下とし、さらに、この半導体層の上に厚さが5μm以下の金属層であるp型コンタクト層(図1(a)の107)を成長させる。ここで、n型クラッド層104はシリコン(Si)などのn型不純物を含有するものとし、厚さを1〜3μm程度とする。なぜなら、1μmより薄くすると活性層105にキャリアを効率よく注入することができず、3μmより厚くすると素子の駆動電圧を急激に高くするからである。また、活性層105は半導体不純物を含有しないもの、もしくはSiなどの不純物を含有するものとし、厚さを30〜100nm程度とする。なぜなら、30nmより薄くするとキャリアがn型クラッド層104にオーバーフローして効率よく発光しなくなるからであり、100nmより厚くすると注入したキャリアは活性層内で均一に分布しなくなるからである。また、p型クラッド層106,p型コンタクト層107はマグネシウム(Mg),亜鉛(Zn)などのp型不純物を含有するものとし、厚さを50〜100nm程度とする。なぜなら、50nmより薄くすると活性層105にキャリアを効率よく注入することができず、100nmより厚くすると素子の駆動電圧を急激に高くするからである。   Next, the growth temperature is raised to 1000 to 1200 ° C., and an n-type cladding layer (104 in FIG. 1A), which is a lower cladding layer, and an active layer (105 in FIG. 1A) are formed on the buffer layer 101. ), And a p-type cladding layer (106 in FIG. 1A), which is the upper cladding layer, are grown in sequence, and the total thickness of these layers is 10 μm or less. A p-type contact layer (107 in FIG. 1A) which is a metal layer having a thickness of 5 μm or less is grown. Here, the n-type cladding layer 104 contains an n-type impurity such as silicon (Si) and has a thickness of about 1 to 3 μm. This is because when the thickness is less than 1 μm, carriers cannot be efficiently injected into the active layer 105, and when the thickness is greater than 3 μm, the drive voltage of the element is rapidly increased. The active layer 105 does not contain semiconductor impurities or contains impurities such as Si and has a thickness of about 30 to 100 nm. This is because if the thickness is less than 30 nm, the carriers overflow into the n-type cladding layer 104 and light is not emitted efficiently. If the thickness is greater than 100 nm, the injected carriers are not distributed uniformly in the active layer. The p-type cladding layer 106 and the p-type contact layer 107 contain p-type impurities such as magnesium (Mg) and zinc (Zn) and have a thickness of about 50 to 100 nm. This is because if the thickness is less than 50 nm, carriers cannot be efficiently injected into the active layer 105, and if the thickness is greater than 100 nm, the drive voltage of the element is rapidly increased.

次に、結晶成長後の基板に、フォトリソグラフィー技術を用いてマスク処理をし、蒸着法、スパッタリング法などによりニッケル(Ni)などを厚さ1000〜2000Å程度に成膜し、リフトオフ工程を経てメタルマスクを作製する。   Next, the substrate after crystal growth is subjected to mask processing using photolithography technology, and nickel (Ni) or the like is formed to a thickness of about 1000 to 2000 mm by vapor deposition, sputtering, or the like, and after a lift-off process, metal A mask is produced.

そして、反応性イオンエッチングなどのドライエッチングを用いて、n型クラッド層の上部領域が露出するまでエッチングを行なった後に、硝酸(HNO),塩酸(HCl),硫酸(HSO)などで前記メタルマスクを除去する。 Then, etching is performed using dry etching such as reactive ion etching until the upper region of the n-type cladding layer is exposed, and then nitric acid (HNO 3 ), hydrochloric acid (HCl), sulfuric acid (H 2 SO 4 ), etc. To remove the metal mask.

その後、フォトリソグラフィー技術を用いてマスク処理を施し、蒸着法,スパッタリング法などにより厚さが5μm以下のp型電極材料を成膜した後に、リフトオフ工程にてフォトレジストを剥離し、アニール工程を経ることにより厚さが5μm以下の金属層であるp型電極(図1(a)の108)を形成する。ここで、p型電極108の材料は金(Au)、アルミニウム(Al)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、パラジウム(Pd)または白金(Pt)などからなるものとしてもよいが、Ni/Au(ただし、下層/上層)とするのが、良好なオーミック接触を得る点で望ましい。   After that, a mask process is performed using a photolithography technique, a p-type electrode material having a thickness of 5 μm or less is formed by vapor deposition or sputtering, and then the photoresist is peeled off in a lift-off process, followed by an annealing process. As a result, a p-type electrode (108 in FIG. 1A) which is a metal layer having a thickness of 5 μm or less is formed. Here, the material of the p-type electrode 108 may be made of gold (Au), aluminum (Al), chromium (Cr), titanium (Ti), nickel (Ni), palladium (Pd), platinum (Pt), or the like. Although it is good, Ni / Au (however, the lower layer / upper layer) is desirable in terms of obtaining good ohmic contact.

同様に、フォトリソグラフィー技術を用いてマスク処理をし、蒸着法、スパッタリング法などにより厚さが5μm以下のn型電極(図1(a)の109)の材料を成膜した後に、リフトオフ工程にてフォトレジストを剥離し、アニール工程を経ることにより厚さが5μm以下の金属層であるn型電極109を形成する。n型電極109の材料はAu、Al、Cr、Ti、Ni、PdまたはPtなどからなるものとしてもよいが、Ti/Al(ただし、下層/上層)とするのが、良好なオーミック接触を得る点で望ましい。   Similarly, after performing mask processing using a photolithography technique and depositing a material of an n-type electrode (109 in FIG. 1A) having a thickness of 5 μm or less by vapor deposition or sputtering, the lift-off process is performed. Then, the photoresist is peeled off and an n-type electrode 109, which is a metal layer having a thickness of 5 μm or less, is formed through an annealing process. The material of the n-type electrode 109 may be made of Au, Al, Cr, Ti, Ni, Pd, Pt, or the like, but Ti / Al (however, the lower layer / upper layer) provides good ohmic contact. Desirable in terms.

上述した製造工程は、多数の素子を生産性よく作製するために、1枚の基板100上に、窒化物半導体層,電極層等からなる素子領域を多数形成するようにしてもよい。   In the manufacturing process described above, a large number of element regions made of a nitride semiconductor layer, an electrode layer, and the like may be formed on a single substrate 100 in order to produce a large number of elements with high productivity.

次に、図1(b)に示すように、窒化物半導体層側に保護層112を介して支持基板113を貼り合わせる。まず、300℃以下の低温で硬化したり紫外光などの光で硬化するような保護材料、例えば樹脂や半田などの保護材料を、窒化物半導体層側にコーティングして保護層112を形成する。このとき、保護層112はその表面が平坦になるような厚さにコーティングを行なう。   Next, as shown in FIG. 1B, a support substrate 113 is bonded to the nitride semiconductor layer side with a protective layer 112 interposed therebetween. First, the protective layer 112 is formed by coating the nitride semiconductor layer side with a protective material that is cured at a low temperature of 300 ° C. or lower or is cured with light such as ultraviolet light, for example, a protective material such as resin or solder. At this time, the protective layer 112 is coated to such a thickness that the surface thereof becomes flat.

その後、基板100と支持基板板113とを、それら基板の両側(上下)主面に対して加圧しながら900〜1200℃の温度で熱圧着させて、基板110に支持基板113を貼り合わせる。ここで、このような素子領域を1枚の基板110上に多数作製するために、後工程で各素子領域の分断を可能にするべく、予め切断部をある素子領域とその隣の素子領域との間に、窒化物半導体層が分離されている箇所を形成しておく。そして、上記保護層112を各窒化物半導体層上に形成して、その保護層112上に支持基板113を貼り合わせてもよい。   After that, the substrate 100 and the support substrate plate 113 are thermocompression bonded at a temperature of 900 to 1200 ° C. while pressing against both sides (upper and lower) main surfaces of the substrates, and the support substrate 113 is bonded to the substrate 110. Here, in order to produce a large number of such element regions on a single substrate 110, in order to enable the separation of each element region in a later process, a cutting portion is previously formed in one element region and an adjacent element region. Between these, a portion where the nitride semiconductor layer is separated is formed. Then, the protective layer 112 may be formed on each nitride semiconductor layer, and the support substrate 113 may be bonded to the protective layer 112.

なお、支持基板113の材料としてはサファイアが好適に使用可能であるが、放熱性の高いものであれば、例えばSiC等の材料も使用可能である。   In addition, although sapphire can be used suitably as a material of the support substrate 113, materials, such as SiC, can also be used if it is a thing with high heat dissipation.

次に、素子を作製した単結晶基板のみをエッチングにより除去する。単結晶基板の除去には、ウェットエッチング工程を用いる場合、素子を作製した基板の表面に、耐酸性のレジン系ワックスなど塗布する。エッチングにはHCl,HSO,HNOのうち少なくとも1種とHF,NHHFのうち少なくとも1種を混合した溶液を用いる。このような酸を使用する理由は、窒化物半導体層と単結晶基板とのエッチングに選択性があり、単結晶基板を選択的にエッチングできるからである。また、ドライエッチング工程を用いる場合は、CF,C,C,c−C,C12,CHF,CBrF,CClF,CCl,CClF,SF,NF,Fガスの少なくとも1種類を含んだガスを用い、ドライエッチングを行なう。このようなガスを用いる理由は、窒化物半導体層と単結晶基板とのエッチングに選択性があり、単結晶基板を選択的にエッチングするからである。 Next, only the single crystal substrate on which the element is manufactured is removed by etching. When a wet etching process is used to remove the single crystal substrate, an acid-resistant resin wax or the like is applied to the surface of the substrate on which the element is manufactured. For the etching, a solution in which at least one of HCl, H 2 SO 4 and HNO 3 and at least one of HF and NH 4 HF 2 are mixed is used. The reason for using such an acid is that the etching of the nitride semiconductor layer and the single crystal substrate is selective, and the single crystal substrate can be selectively etched. In the case of using a dry etching process, CF 4, C 2 F 6 , C 3 F 8, c-C 4 F 8, C 5 F 12, CHF 3, CBrF 3, CCl 3 F, CCl 2 F 2, Dry etching is performed using a gas containing at least one of CClF 3 , SF 6 , NF 3 , and F 2 gas. The reason for using such a gas is that there is selectivity in etching the nitride semiconductor layer and the single crystal substrate, and the single crystal substrate is selectively etched.

エッチング溶液として、フッ酸と硝酸との混合溶液(フッ酸に対する硝酸の容積比が5〜90%であり、水の希釈が3.5倍以下の水溶液)を使用する場合には、上記保護層112はこの溶液には容易に溶解せず、300℃で10分程度の条件で融解しない材料で構成するのが望ましい。ここで、前記条件の混合溶液を用いる理由は、数百μmの厚さの二硼化物基板を数分以内の短時間で、窒化物半導体層と支持基板とにダメージを与えることなく除去することが可能だからである。   When using a mixed solution of hydrofluoric acid and nitric acid as an etching solution (an aqueous solution in which the volume ratio of nitric acid to hydrofluoric acid is 5 to 90% and the dilution of water is 3.5 times or less), the protective layer 112 is It is desirable to use a material that does not dissolve easily in this solution and does not melt at 300 ° C. for about 10 minutes. Here, the reason why the mixed solution of the above conditions is used is that the diboride substrate having a thickness of several hundreds of μm is removed within a short time within a few minutes without damaging the nitride semiconductor layer and the support substrate. Because it is possible.

次に、図1(c)に示すように、基板100を除去した箇所に、蒸着法、スパッタリング法などにより熱良導性の光反射層110を設ける。すなわち、この光反射層110は特に紫外光に対する反射率が極めて高い金属層、ZrO,TiO,SiO,MgOなどの誘電体多層層から構成される分布Bragg反射鏡などを用いるとよい。ここで、Al等の金属材料を光反射層110に用いることが素子の放熱性と反射率の点で望ましい。また、光反射層110はそれに接触させる層とオーミックコンタクトがとれる材料を、接する側の面の層として選択するのが望ましく、例えば、光反射層110と接触させる層がn型の層であればTi等とするのがよく、p型の層であればNi等とするのが好ましい。また、光反射層110の反射用金属層としてAu,Ag,Al,Rh等の金属を1層以上積層するようにしてもよい。 Next, as shown in FIG. 1C, a heat-reflective light-reflecting layer 110 is provided at a location where the substrate 100 is removed by vapor deposition, sputtering, or the like. That is, the light reflecting layer 110 is preferably a metal Bragg reflector having a very high reflectivity with respect to ultraviolet light, a distributed Bragg reflector made of a dielectric multilayer such as ZrO 2 , TiO 2 , SiO 2 , or MgO. Here, it is desirable to use a metal material such as Al for the light reflecting layer 110 in terms of heat dissipation and reflectance of the element. In addition, it is desirable to select a material that can make an ohmic contact with the layer that is in contact with the light reflecting layer 110 as a layer on the surface that comes into contact with the light reflecting layer 110. For example, if the layer that contacts the light reflecting layer 110 is an n-type layer Ti or the like is preferable, and Ni or the like is preferable for the p-type layer. Further, one or more metals such as Au, Ag, Al, and Rh may be laminated as the reflecting metal layer of the light reflecting layer 110.

次に、光反射層110の上に第2の基板として銅−タングステン合金やシリコンからなるものを用い、これを金−錫半田により接合してもよい。   Next, a second substrate made of copper-tungsten alloy or silicon may be used on the light reflecting layer 110, and this may be joined by gold-tin solder.

第2の基板を接合しない場合は、保護層112と支持基板113とをフッ硝酸等により除去する。上述したように、第2の基板を光反射層110の上に接合する場合には、第2の基板を接合した後に、保護層112と支持基板113とをアセトンやIPA(イソプロピルアルコール)などの有機溶剤により除去する。   When the second substrate is not bonded, the protective layer 112 and the support substrate 113 are removed with hydrofluoric acid or the like. As described above, when the second substrate is bonded onto the light reflecting layer 110, the protective layer 112 and the support substrate 113 are bonded to each other such as acetone or IPA (isopropyl alcohol) after the second substrate is bonded. Remove with organic solvent.

次に、多数の素子領域が形成されている場合には、ダイシングにより切断して各素子領域に分離する。   Next, when a large number of element regions are formed, the element regions are cut and separated by dicing.

以上のようにして、一導電型の窒化物半導体からなる下部クラッド層の上面に、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層してなる半導体層を備え、該半導体層の厚みが10μm以下の薄膜発光素子を作製することができる。また、前記下部クラッド層の下面に良熱伝導性の光反射層を設けた薄膜発光素子を得ることができる。   As described above, a semiconductor layer in which an active layer made of a nitride semiconductor and an upper clad layer made of a reverse conductivity type nitride semiconductor are sequentially laminated on the upper surface of the lower clad layer made of one conductivity type nitride semiconductor. And a thin film light emitting element having a thickness of the semiconductor layer of 10 μm or less can be manufactured. In addition, a thin film light emitting device in which a light reflection layer having good heat conductivity is provided on the lower surface of the lower cladding layer can be obtained.

また、この薄膜発光素子は、応力による歪みエネルギーの蓄積が小さいために、半導体層の厚みが10μm以下であれば、倍率10倍以上の光学顕微鏡で確認されるクラックなどのない良質の薄膜発光素子が得られる。   In addition, since this thin-film light-emitting element has a small accumulation of strain energy due to stress, if the thickness of the semiconductor layer is 10 μm or less, a high-quality thin-film light-emitting element free from cracks and the like confirmed by an optical microscope with a magnification of 10 times or more Is obtained.

さらに、下部クラッド層の下面に良熱伝導性の光反射層を設けることにより、素子の放熱性が良好で、活性層で発光した光を効率よく外部へ取り出すことができる優れた薄膜発光素子が得られる。   Furthermore, by providing a light reflective layer with good thermal conductivity on the lower surface of the lower cladding layer, an excellent thin film light emitting device that has good heat dissipation of the device and can efficiently extract the light emitted from the active layer to the outside. can get.

この実施形態によれば、素子を構成する個々の半導体層、金属層、および誘電体層の厚さがそれぞれ5μm以内であり、素子全体の厚さが10μm以下で構成される。これにより、反りやクラックなどのない良質の半導体層からなる薄膜発光素子を提供することができる。また、上記構造の薄膜発光素子の作製において、窒化物半導体層の成長を行なわせる単結晶基板を除去することによって、きわめて簡便に特性の優れた薄膜発光素子を生産性よく提供できる。   According to this embodiment, each semiconductor layer, metal layer, and dielectric layer constituting the element has a thickness of 5 μm or less, and the entire element has a thickness of 10 μm or less. Thereby, the thin film light emitting element which consists of a good-quality semiconductor layer without a curvature or a crack can be provided. Further, in the production of the thin film light emitting element having the above structure, a thin film light emitting element having excellent characteristics can be provided with high productivity by removing the single crystal substrate on which the nitride semiconductor layer is grown.

また、格子不整合や熱膨張係数の差から生じる応力により、基板を薄板化するにつれ、素子に反りやクラックなどがなく、素子の放熱性が良く、しかも活性層で発光した光を効率よく外部へ取り出すことのできる良質の窒化物半導体層からなる薄膜発光素子を簡便に生産性よく提供することができる。   In addition, as the substrate is thinned due to stress resulting from lattice mismatch and differences in thermal expansion coefficient, the element does not warp or crack, the element has good heat dissipation, and the light emitted from the active layer is efficiently externalized. A thin film light-emitting element made of a high-quality nitride semiconductor layer that can be taken out is easily provided with high productivity.

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種の変更や改良等はなんら差し支えない。例えば、単結晶基板としては、ZrBで表記される二硼化物単結晶基板を用いたが、成長する窒化物半導体との格子整合の理由から、この材料にかえてTiB、HfBまたはXB(ただし、XはZr、TiおよびHfから選択された複数種を含む)で表記される二硼化物単結晶基板でも同様な作用・効果が期待できる。 In addition, this invention is not limited to the said embodiment, A change of a seed | species, improvement, etc. do not interfere in the range which does not deviate from the summary of this invention. For example, as a single crystal substrate, a diboride single crystal substrate represented by ZrB 2 was used, but TiB 2 , HfB 2 or XB was used instead of this material because of lattice matching with a growing nitride semiconductor. 2 (wherein X includes a plurality of types selected from Zr, Ti and Hf), the same action and effect can be expected even with a diboride single crystal substrate.

以上説明したように、本発明の薄膜発光素子は、一導電型の窒化物半導体からなる下部クラッド層の上面に、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層してなる半導体層を備え、この半導体層の厚みが10μm以下であるので、半導体層に反りやクラックが発生することがなく、発光効率が良好で信頼性の高い薄膜発光素子を提供できる。特に、下部クラッド層の下面側に良熱伝導性の光反射層を設けることにより、素子の放熱性が良く、活性層で発光した光を効率よく外部へ取り出すことのできる優れた薄膜発光素子を提供できる。   As described above, the thin-film light-emitting device of the present invention has an active layer made of a nitride semiconductor and an upper clad layer made of a reverse-conductivity type nitride semiconductor on the upper surface of the lower clad layer made of a single-conductivity type nitride semiconductor. A thin film light-emitting element with good luminous efficiency and high reliability without warping or cracking in the semiconductor layer because the semiconductor layer has a thickness of 10 μm or less. it can. In particular, an excellent thin-film light-emitting device capable of taking out light emitted from the active layer to the outside efficiently by providing a light reflection layer with good thermal conductivity on the lower surface side of the lower cladding layer. Can be provided.

また、本発明の薄膜発光素子の製造方法は、二硼化物からなる単結晶基板の上に、一導電型の窒化物半導体からなる下部クラッド層、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層した後に、前記単結晶基板を除去して、前記下部クラッド層、前記活性層および前記上部クラッド層を順次積層してなる半導体層を備えた薄膜発光素子を得るので、極めて薄い薄膜発光素子を簡便に生産性よく提供できる。   The method for manufacturing a thin-film light-emitting device according to the present invention includes a lower clad layer made of a single-conductivity-type nitride semiconductor, an active layer made of a nitride semiconductor, and a reverse-conductivity-type on a single crystal substrate made of diboride. A thin film light emitting device comprising a semiconductor layer formed by sequentially laminating an upper clad layer made of a nitride semiconductor and then removing the single crystal substrate and sequentially laminating the lower clad layer, the active layer, and the upper clad layer Therefore, an extremely thin thin film light-emitting element can be simply provided with high productivity.

また、前記単結晶基板は、XB(ただし、XはZr、TiおよびHfのうち1種以上の元素)で表される単結晶からなるので、窒化物半導体との格子定数の整合性が良く、転位や格子欠陥が少ない良質の窒化物半導体層を得ることができる。 In addition, since the single crystal substrate is made of a single crystal represented by XB 2 (where X is one or more elements of Zr, Ti and Hf), the lattice constant consistency with the nitride semiconductor is good. A good quality nitride semiconductor layer with few dislocations and lattice defects can be obtained.

また、前記単結晶基板は、例えばHCl、HSOおよびHNOのうち1種以上の酸とHFおよびNHHFのうち1種以上の酸を混合した水溶液によるウェトエッチング工程により、窒化物半導体層と単結晶基板と選択的にエッチングし、単結晶基板のみを簡単にきれいに除去することができる。 The single crystal substrate is nitrided by a wet etching process using an aqueous solution in which one or more acids of HCl, H 2 SO 4 and HNO 3 are mixed with one or more acids of HF and NH 4 HF 2. By selectively etching the physical semiconductor layer and the single crystal substrate, only the single crystal substrate can be easily and cleanly removed.

また、前記単結晶基板は、例えばCF、C、C、c−C、C12、CHF、CBrF、CClF、CCl、CClF、SF、NFおよびFガスのうち1種以上のガスを用いたドライエッチング工程により、窒化物半導体層と単結晶基板と選択的にエッチングし、単結晶基板のみを簡単にきれいに除去することができる。 The single crystal substrate may be, for example, CF 4 , C 2 F 6 , C 3 F 8 , c-C 4 F 8 , C 5 F 12 , CHF 3 , CBrF 3 , CCl 3 F, CCl 2 F 2 , CClF. 3. Nitride semiconductor layer and single crystal substrate are selectively etched by dry etching process using one or more gases among SF 6 , NF 3 and F 2 gases, and only the single crystal substrate is easily and cleanly removed. can do.

さらに、前記単結晶基板を除去した領域に、良熱伝導性の光反射層を形成するので、素子の放熱性が良く、効率よく発光した光を効率よく取り出すことができる優れた薄膜発光素子を容易に生産性よく作製することができる。   Furthermore, since a light reflective layer having good heat conductivity is formed in the region where the single crystal substrate is removed, an excellent thin film light emitting device that has good heat dissipation and can efficiently extract emitted light efficiently. It can be easily produced with good productivity.

以下に、本発明をより具体化した実施例について説明する。   Examples in which the present invention is further embodied will be described below.

この実施例により作製した窒化物半導体を用いた紫色発光素子を図1に例示する。   A violet light-emitting element using a nitride semiconductor manufactured according to this example is illustrated in FIG.

本実施例では導電性の六方晶からなる単結晶基板としてZrB、基板の除去にウェットエッチングを採用した。 In this example, ZrB 2 was used as a single crystal substrate made of conductive hexagonal crystal, and wet etching was used to remove the substrate.

MOVPE成長炉にZrBの(0001)面の基板100をセットし、基板100の温度を、800℃まで昇温して結晶成長を開始した。その後、温度を450℃まで降温してバッファ層101の成長を行なった。バッファ層101はAlGaNからなり、トリメチルアルミニウム(TMA)、トリメチルガリウム(TMG)とアンモニアガスを原料とし、20nmの厚さまで成長させた。 A substrate 100 having a (0001) face of ZrB 2 was set in a MOVPE growth furnace, and the temperature of the substrate 100 was raised to 800 ° C. to start crystal growth. Thereafter, the temperature was lowered to 450 ° C., and the buffer layer 101 was grown. The buffer layer 101 was made of AlGaN, and was grown to a thickness of 20 nm using trimethylaluminum (TMA), trimethylgallium (TMG), and ammonia gas as raw materials.

次に、基板の温度を1050℃まで上昇し、この成長温度にて下部クラッド層であるn型クラッド層104、活性層105、上部クラッド層であるp型クラッド層106、n型コンタクト層107を順次成長させた。   Next, the substrate temperature is increased to 1050 ° C., and at this growth temperature, the n-type cladding layer 104, the active layer 105, the p-type cladding layer 106, and the n-type contact layer 107, which are the lower cladding layer, are formed. Grown sequentially.

n型クラッド層104は、n型不純物としてSiを含有するGaNからなり、TMGとアンモニアガスを原料とし、n型不純物原料としてシランガス(SiH)を用い、4μmの厚さまで成長させた。 The n-type cladding layer 104 is made of GaN containing Si as an n-type impurity, and is grown to a thickness of 4 μm using TMG and ammonia gas as raw materials and silane gas (SiH 4 ) as an n-type impurity raw material.

活性層105はInGaN/GaNの量子井戸構造からなり、トリメチルインジウム(TMI)、TMGとアンモニアガスを原料とし、50nmの厚さまで成長させた。   The active layer 105 has an InGaN / GaN quantum well structure and is grown to a thickness of 50 nm using trimethylindium (TMI), TMG, and ammonia gas as raw materials.

p型クラッド層106はp型不純物としてMgを含有するAlGaNからなり、TMA、TMGとアンモニアガスを原料とし、p型不純物原料としてビスシクロペンタジエニルマグネシウム(CPMg)を用い、200nmの厚さまで成長させた。 The p-type cladding layer 106 is made of AlGaN containing Mg as a p-type impurity, uses TMA, TMG, and ammonia gas as raw materials, and uses biscyclopentadienyl magnesium (CP 2 Mg) as a p-type impurity raw material, and has a thickness of 200 nm. I grew up.

p型コンタクト層107は半導体不純物としてMgを含有するGaNからなり、TMGとアンモニアガスを原料とし、p型不純物原料としてビスシクロペンタジエニルマグネシウム(CPMg)を用い、20nmの厚さまで成長させた。 The p-type contact layer 107 is made of GaN containing Mg as a semiconductor impurity, and is grown to a thickness of 20 nm using TMG and ammonia gas as raw materials and biscyclopentadienylmagnesium (CP 2 Mg) as a p-type impurity raw material. It was.

結晶成長後の基板を、アニール炉にて575℃のアニール処理することにより、p型不純物の活性化を行なった。   The substrate after crystal growth was annealed at 575 ° C. in an annealing furnace to activate p-type impurities.

フォトグラフィー工程にてレジストマスク処理を作製した後に、蒸着機にてNiを1000Å蒸着し、リフトオフ工程を経てメタルマスクを作製した。   After producing a resist mask process in a photolithography process, 1000 μm of Ni was vapor-deposited with a vapor deposition machine, and a metal mask was produced through a lift-off process.

反応性イオンエッチング(RIE)装置でClガスを用いてドライエッチングを行ない、n型AlGaNのn型クラッド層104の表面領域が露出するまでエッチングした後に、希硝酸にてNiメタルマスクを除去した。 After performing dry etching using Cl 2 gas with a reactive ion etching (RIE) apparatus until the surface region of the n-type AlGaN n-type cladding layer 104 is exposed, the Ni metal mask was removed with dilute nitric acid. .

そして、フォトグラフィー工程にてレジストマスク処理を作製した後に、蒸着機にてp型GaNのコンタクト層107にNi(厚さ50Å)およびAu(厚さ50Å)を順次蒸着し、リフトオフ工程を経て、熱拡散炉にて550℃のアニール処理を行なうことによりp型電極108を作製した。   Then, after producing a resist mask process in the photolithography process, Ni (thickness 50 mm) and Au (thickness 50 mm) are sequentially deposited on the p-type GaN contact layer 107 with a vapor deposition machine, and after a lift-off process, A p-type electrode 108 was fabricated by annealing at 550 ° C. in a thermal diffusion furnace.

同様に、フォトグラフィー工程にてレジストマスク処理を作製した後に、蒸着機にてn型AlGaNのn型クラッド層104にTi(厚さ300Å)、Al(厚さ1000Å)、Ti(厚さ200Å)およびAu(厚さ1000Å)を蒸着し、リフトオフ工程を経て、熱拡散炉にて500℃のアニール処理を行なうことによりn型電極109を作製した。   Similarly, after preparing a resist mask process in the photolithography process, Ti (thickness: 300 mm), Al (thickness: 1000 mm), Ti (thickness: 200 mm) is applied to the n-type AlGaN n-type cladding layer 104 by a vapor deposition machine. Then, Au (thickness: 1000 mm) was vapor-deposited, followed by a lift-off process, and an annealing treatment at 500 ° C. was performed in a thermal diffusion furnace, thereby producing an n-type electrode 109.

このように作製した基板(以下、素子基板と呼ぶ)を図1(a)に示す。   A substrate thus fabricated (hereinafter referred to as an element substrate) is shown in FIG.

次に、図1(b)に示すように、素子基板の表面にレジン系ワックスの保護層112を塗布し、素子基板の表面をサファイアからなる支持基板113に貼り合わせた。   Next, as shown in FIG. 1B, a resin wax protective layer 112 was applied to the surface of the element substrate, and the surface of the element substrate was bonded to a support substrate 113 made of sapphire.

その後、貼り合わせを行なった基板をHF:HNO=1:2のエッチング液にてエッチングを行ない、素子基板の裏面からZrB基板100を除去した。 Thereafter, the bonded substrates were etched with an etchant of HF: HNO 3 = 1: 2, and the ZrB 2 substrate 100 was removed from the back surface of the element substrate.

蒸着機にてn型AlGaNのn型クラッド層104にAl(厚さ300Å)を蒸着し、Al反射層の光反射層110を作製した。   Al (thickness: 300 mm) was vapor-deposited on the n-type AlGaN n-type clad layer 104 by a vapor deposition machine to produce a light reflection layer 110 of an Al reflection layer.

最後に、レジン系ワックスで溶解させ、素子を支持基板113から剥離した。   Finally, the resin was dissolved with resin wax, and the device was peeled off from the support substrate 113.

このように作製した素子を図1(c)に示す。また、本実施例で作製した紫色発光素子は350μm×350μmの大きさである。この発光素子の鳥瞰SEM像(日立製作所製の電界放出形走査電子顕微鏡S−4500、加速電圧10kV、倍率250倍)を図2に示す。この図から明らかなように、発光素子全体の膜厚は6μmであり、半導体層全体の膜厚は10μm以下であり、半導体層および素子にクラックの発生は認められなかった。また、アジレント・テクノロジー社の半導体パラメーターアナライザー4155Bを用いて、ZrB基板の除去前後の100mA通電における発光像を図3に示す。図3から明らかなように、ZrB基板の除去後はZrB基板の除去前に比べて、よく発光していることがわかる。 The element thus fabricated is shown in FIG. Further, the purple light-emitting element manufactured in this example has a size of 350 μm × 350 μm. A bird's-eye view SEM image of this light-emitting element (field emission scanning electron microscope S-4500, manufactured by Hitachi, Ltd., acceleration voltage 10 kV, magnification 250 times) is shown in FIG. As is clear from this figure, the film thickness of the entire light emitting element was 6 μm, the film thickness of the entire semiconductor layer was 10 μm or less, and no cracks were observed in the semiconductor layer and the element. Also, FIG. 3 shows emission images in 100 mA energization before and after the removal of the ZrB 2 substrate using a semiconductor parameter analyzer 4155B manufactured by Agilent Technologies. As apparent from FIG. 3, after removal of the ZrB 2 substrate as compared to prior to removal of the ZrB 2 substrate, it can be seen that good light emission.

かくして、実施例1においては半導体層の厚みが10μm以下であるので半導体層や素子にクラックなどを生じさせること無く、簡便な製造により、素子の放熱性が良く、光を効率よく外部へ取り出すことができることを確認できた。   Thus, in Example 1, since the thickness of the semiconductor layer is 10 μm or less, the heat dissipation of the element is good and the light is efficiently extracted outside by simple manufacturing without causing cracks in the semiconductor layer and the element. I was able to confirm that

この実施例により作製した窒化物半導体を用いた紫外発光素子を図4に例示する。   An ultraviolet light emitting element using a nitride semiconductor manufactured according to this example is illustrated in FIG.

本実施例では導電性の六方晶からなる単結晶基板としてZrB基板を用い、この基板の除去にウェットエッチングを用いた。 In this example, a ZrB 2 substrate was used as a single crystal substrate made of conductive hexagonal crystal, and wet etching was used to remove the substrate.

MOVPE成長炉にZrBの(0001)面の基板400をセットし、基板400の温度を、800℃まで昇温して結晶成長を開始した。その後、温度を450℃まで降温してバッファ層401の成長を行なった。バッファ層401はAlGaNからなり、TMA、TMGとアンモニアガスを原料とし、20nmの厚さまで成長させた。 The ZrB 2 (0001) plane substrate 400 was set in the MOVPE growth furnace, and the temperature of the substrate 400 was raised to 800 ° C. to start crystal growth. Thereafter, the temperature was lowered to 450 ° C., and the buffer layer 401 was grown. The buffer layer 401 is made of AlGaN, and is grown to a thickness of 20 nm using TMA, TMG and ammonia gas as raw materials.

次に成長温度を1050℃まで上昇し、この成長温度にて下地層402を成長させた。   Next, the growth temperature was raised to 1050 ° C., and the underlayer 402 was grown at this growth temperature.

下地層402はGaNからなり、TMGとアンモニアガスを原料とし、3.5μmの厚さまで成長させた。   The underlayer 402 was made of GaN, and was grown to a thickness of 3.5 μm using TMG and ammonia gas as raw materials.

成長を行なった基板をMOVPE成長炉から取り出し、GaNの下地層402表面に、フォトグラフィー工程にてレジストマスク処理を作製した後に、蒸着機にてNiを1000Å蒸着し、リフトオフ工程を経てストライプ状のパターンを有するメタルマスクを作製する。ここで、ストライプ状のパターンは下地層402の<11−20>方向と平行に作製した。   The grown substrate is taken out of the MOVPE growth furnace, and a resist mask treatment is produced on the surface of the GaN base layer 402 by a photolithography process. Then, 1000 nm of Ni is vapor-deposited by a vapor deposition machine, and a stripe-like pattern is formed through a lift-off process. A metal mask having a pattern is produced. Here, the stripe pattern was formed in parallel with the <11-20> direction of the base layer 402.

反応性イオンエッチング(RIE)装置にて、Clガスを用いてドライエッチングを行ない、下地層402にストライプ状の段差溝を作製し、希硝酸にてNiメタルマスクを除去した。 Using a reactive ion etching (RIE) apparatus, dry etching was performed using Cl 2 gas to form a stripe-shaped step groove in the base layer 402, and the Ni metal mask was removed with dilute nitric acid.

その後、MOVPE成長炉にて段差溝を作製した基板を再成長させた。温度を450℃まで降温して中間層403の成長を行なった。中間層403はAlNからなり、TMA、アンモニアガスを原料とし、20nmの厚さまで成長させた。   Thereafter, the substrate on which the step groove was formed was regrown in the MOVPE growth furnace. The temperature was lowered to 450 ° C., and the intermediate layer 403 was grown. The intermediate layer 403 is made of AlN and grown to a thickness of 20 nm using TMA and ammonia gas as raw materials.

次に成長温度を1050℃まで上昇し、下部クラッド層であるn型クラッド層404、活性層405、上部クラッド層であるp型クラッド層406、n型コンタクト層407を順次成長させた。   Next, the growth temperature was raised to 1050 ° C., and an n-type clad layer 404, an active layer 405, a p-type clad layer 406, and an n-type contact layer 407, which are upper clad layers, were sequentially grown.

n型クラッド層404はn型不純物としてSiを含有するAlGaNからなり、TMA、TMGとアンモニアガスを原料とし、n型不純物原料としてシランガス(SiH)を用い、3μmの厚さまで成長させた。n型クラッド層404の成長では、段差溝を作製した下地層402の溝内部での縦方向と横方向の成長速度が異なり、横方向の成長速度が速い。このため、結晶転位は横方向に湾曲され、成長層の上部で低転位領域が得られた。 The n-type cladding layer 404 is made of AlGaN containing Si as an n-type impurity, and is grown to a thickness of 3 μm using TMA, TMG and ammonia gas as raw materials and silane gas (SiH 4 ) as an n-type impurity raw material. In the growth of the n-type cladding layer 404, the growth rate in the vertical direction and the horizontal direction in the groove of the underlayer 402 on which the step groove is formed is different, and the growth rate in the horizontal direction is high. For this reason, the crystal dislocation was curved in the lateral direction, and a low dislocation region was obtained at the upper part of the growth layer.

活性層405はGaNからなり、TMA,TMG,アンモニアガスを原料とし、50nmの厚さまで成長させた。   The active layer 405 is made of GaN and grown to a thickness of 50 nm using TMA, TMG, and ammonia gas as raw materials.

p型クラッド層406はp型不純物としてMgを含有するAlGaNからなり、TMA、TMGとアンモニアガスを原料とし、p型不純物原料としてビスシクロペンタジエニルマグネシウム(CPMg)を用い、200nmの厚さまで成長させた。 The p-type cladding layer 406 is made of AlGaN containing Mg as a p-type impurity, uses TMA, TMG, and ammonia gas as raw materials, and uses biscyclopentadienyl magnesium (CP 2 Mg) as a p-type impurity raw material, and has a thickness of 200 nm. I grew up.

p型コンタクト層407は半導体不純物としてMgを含有するGaNからなり、TMGとアンモニアガスを原料とし、p型不純物原料としてビスシクロペンタジエニルマグネシウム(CPMg)を用い、20nmの厚さまで成長させた。 The p-type contact layer 407 is made of GaN containing Mg as a semiconductor impurity, and is grown to a thickness of 20 nm using TMG and ammonia gas as raw materials and biscyclopentadienyl magnesium (CP 2 Mg) as a p-type impurity raw material. It was.

そして、結晶成長後の基板を熱拡散にて575℃のアニール処理することにより、p型不純物の活性化を行なった。   Then, the substrate after crystal growth was annealed at 575 ° C. by thermal diffusion to activate the p-type impurity.

フォトグラフィー工程にてレジストマスク処理を作製した後に、蒸着機にてNiを1000Åの厚さに蒸着し、リフトオフ工程を経てメタルマスクを作製した。   After producing a resist mask process in a photolithography process, Ni was deposited to a thickness of 1000 mm with a vapor deposition machine, and a metal mask was produced through a lift-off process.

反応性イオンエッチング(RIE)装置でClガスを用いてドライエッチングを行ない、n型AlGaNのn型クラッド層404の表面領域が露出するまでエッチングした後に、希硝酸にてNiメタルマスクを除去した。 After performing dry etching using Cl 2 gas with a reactive ion etching (RIE) apparatus until the surface region of the n-type AlGaN n-type cladding layer 404 is exposed, the Ni metal mask was removed with dilute nitric acid. .

その後、フォトグラフィー工程にてレジストマスク処理を作製した後に、蒸着機にてp型GaNのp型コンタクト層407にNi(厚さ50Å)およびAu(厚さ50Å)を順次蒸着し、リフトオフ工程を経て、熱拡散炉にて550℃のアニール処理を行なうことによりp型電極408を作製した。   Then, after producing a resist mask process in the photolithography process, Ni (thickness 50 mm) and Au (thickness 50 mm) are sequentially deposited on the p-type contact layer 407 of p-type GaN with a vapor deposition machine, and a lift-off process is performed. Then, a p-type electrode 408 was produced by annealing at 550 ° C. in a thermal diffusion furnace.

同様に、フォトグラフィー工程にてレジストマスク処理を作製した後に、蒸着機にてn型AlGaNのn型クラッド層にTi(厚さ300Å)、Al(厚さ1000Å)、Ti(厚さ200Å)およびAu(厚さ1000Å)を蒸着し、リフトオフ工程を経て、熱拡散炉にて500℃のアニール処理を行なうことによりn型電極409を作製した。   Similarly, after producing a resist mask process in the photolithography process, Ti (thickness: 300 mm), Al (thickness: 1000 mm), Ti (thickness: 200 mm) and n-type cladding layer of n-type AlGaN are deposited on a vapor deposition machine. Au (thickness 1000 mm) was vapor-deposited, passed through a lift-off process, and annealed at 500 ° C. in a thermal diffusion furnace to produce an n-type electrode 409.

このように作製した基板(以下、素子基板と呼ぶ)を図4(a)に示す。   FIG. 4A shows a substrate thus manufactured (hereinafter referred to as an element substrate).

次に、図4(b)に示すように、素子基板の表面にレジン系ワックスを塗布して保護層412を形成し、素子基板の表面をサファイアの支持基板413に貼り合わせた。   Next, as shown in FIG. 4B, a resin-based wax was applied to the surface of the element substrate to form a protective layer 412, and the surface of the element substrate was bonded to a sapphire support substrate 413.

その後、貼り合わせを行なった基板をHF:HNO=1:2のエッチング液にてエッチングを行ない、素子基板の裏面から基板400を除去した。 Thereafter, the bonded substrates were etched with an etchant of HF: HNO 3 = 1: 2, and the substrate 400 was removed from the back surface of the element substrate.

貼り合わせた基板をRIE装置にてドライエッチングを行ない、AlGaNのバッファ層401、GaNの下地層402、AlNの中間層403を除去し、図4(c)に示すようにn型AlGaNのn型クラッド層404を露出させた。   The bonded substrate is dry-etched with an RIE apparatus to remove the AlGaN buffer layer 401, the GaN base layer 402, and the AlN intermediate layer 403, and as shown in FIG. 4C, the n-type AlGaN n-type is removed. The clad layer 404 was exposed.

蒸着機にてn型クラッド層404にAl(厚さ300Å)を蒸着し、Al反射層の光反射層410を形成した。   Al (thickness: 300 mm) was vapor-deposited on the n-type cladding layer 404 with a vapor deposition machine to form a light reflection layer 410 of an Al reflection layer.

最後に、レジン系ワックスで溶解させ、素子をサファイア基板から剥離した。このように作製した素子を図4(d)に示す。   Finally, it was dissolved with a resin-based wax, and the device was peeled from the sapphire substrate. The element thus fabricated is shown in FIG.

かくして、この実施例においても、半導体層全体の厚みが10μm以下であるので、素子にクラックなどを生じさせることが無く、簡便な製造により、素子の放熱性が良く、光を効率よく外部へ取り出すことが確認できた。   Thus, also in this embodiment, since the thickness of the entire semiconductor layer is 10 μm or less, there is no occurrence of cracks or the like in the element, and the heat dissipation of the element is good and the light is efficiently extracted to the outside by simple manufacturing. I was able to confirm.

なお、上述した実施例1,2は単結晶基板としてZrB基板を用い、基板の除去に水溶液を使用するウェットエッチングを用いたが、例えば単結晶基板としてTiB基板やHfB基板等を用い、基板の除去にガスを使用するドライエッチングを用いても同様な作用・効果が期待でき、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。 In Examples 1 and 2 described above, a ZrB 2 substrate was used as the single crystal substrate, and wet etching using an aqueous solution was used to remove the substrate. For example, a TiB 2 substrate or an HfB 2 substrate was used as the single crystal substrate. Even if dry etching using a gas is used for removing the substrate, the same action and effect can be expected, and various changes and improvements can be made without departing from the scope of the present invention.

(a)〜(c)は、それぞれ本発明の薄膜発光素子の製造工程の一例を模式的に説明する断面図である。(A)-(c) is sectional drawing which illustrates typically an example of the manufacturing process of the thin film light emitting element of this invention, respectively. 本発明の薄膜発光素子の鳥瞰SEM像を示す図である。It is a figure which shows the bird's-eye view SEM image of the thin film light emitting element of this invention. 本発明の薄膜発光素子のZrB基板を除去する前後の平面発光像を示す図である。Shows a planar emission image before and after the removal of ZrB 2 substrate of the thin film light emitting element of the present invention. (a)〜(d)は、それぞれ本発明の薄膜発光素子の製造工程の他の例を模式的に説明する断面図である。(A)-(d) is sectional drawing which illustrates typically the other example of the manufacturing process of the thin film light emitting element of this invention, respectively. 従来の窒化物半導体発光素子の一例を示す断面図である。It is sectional drawing which shows an example of the conventional nitride semiconductor light-emitting device. 従来の窒化物半導体発光素子の他の例を示す断面図である。It is sectional drawing which shows the other example of the conventional nitride semiconductor light-emitting device. 従来の窒化物半導体発光素子のさらに他の例を示す断面図である。It is sectional drawing which shows the further another example of the conventional nitride semiconductor light-emitting device.

符号の説明Explanation of symbols

100,400:基板
101,401:バッファ層
104,404:n型クラッド層(下部クラッド層)
105,405:活性層
106,406:p型クラッド層(上部クラッド層)
107,407:p型コンタクト層
108,408:p型電極
109,409:n型電極
110,:光反射層
112,412:保護層
113,413:支持基板
402:下地層
403:中間層
100, 400: substrate
101, 401: Buffer layer
104,404: n-type cladding layer (lower cladding layer)
105, 405: Active layer
106,406: p-type cladding layer (upper cladding layer)
107,407: p-type contact layer
108,408: p-type electrode
109,409: n-type electrode
110: Light reflection layer
112, 412: protective layer
113, 413: Support substrate
402: Underlayer
403: Middle layer

Claims (6)

一導電型の窒化物半導体からなる下部クラッド層、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層した半導体層を備え、該半導体層の厚みが10μm以下であることを特徴とする薄膜発光素子。 A semiconductor layer is formed by sequentially laminating a lower clad layer made of one conductivity type nitride semiconductor, an active layer made of nitride semiconductor, and an upper clad layer made of reverse conductivity type nitride semiconductor, and the thickness of the semiconductor layer is 10 μm or less A thin film light emitting element characterized by the above. 前記下部クラッド層の下面に光反射層を設けたことを特徴とする請求項1に記載の薄膜発光素子。 The thin film light emitting element according to claim 1, wherein a light reflection layer is provided on a lower surface of the lower clad layer. 二硼化物からなる単結晶基板の上に、一導電型の窒化物半導体からなる下部クラッド層、窒化物半導体からなる活性層および逆導電型の窒化物半導体からなる上部クラッド層を順次積層した後に、前記単結晶基板を除去して、前記下部クラッド層、前記活性層および前記上部クラッド層を順次積層した半導体層を備えた薄膜発光素子を得ることを特徴とする薄膜発光素子の製造方法。 After sequentially laminating a lower clad layer made of a single-conductivity type nitride semiconductor, an active layer made of a nitride semiconductor, and an upper clad layer made of a reverse-conductivity type nitride semiconductor on a single crystal substrate made of diboride A method of manufacturing a thin film light emitting device, comprising: removing the single crystal substrate to obtain a thin film light emitting device including a semiconductor layer in which the lower clad layer, the active layer, and the upper clad layer are sequentially laminated. 前記単結晶基板は、XB(ただし、XはZr、TiおよびHfから選択される1種以上の元素)で表されることを特徴とする請求項3に記載の薄膜発光素子の製造方法。 4. The method of manufacturing a thin film light emitting element according to claim 3, wherein the single crystal substrate is represented by XB 2 (where X is one or more elements selected from Zr, Ti and Hf). 前記単結晶基板はエッチングにより除去することを特徴とする請求項3に記載の薄膜発光素子の製造方法。 4. The method of manufacturing a thin film light emitting device according to claim 3, wherein the single crystal substrate is removed by etching. 前記単結晶基板を除去した領域に光反射層を形成することを特徴とする請求項3に記載の薄膜発光素子の製造方法。 4. The method of manufacturing a thin film light emitting element according to claim 3, wherein a light reflecting layer is formed in a region where the single crystal substrate is removed.
JP2004293769A 2003-12-25 2004-10-06 Thin film light emitting device and manufacturing method of the same Pending JP2005210066A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004293769A JP2005210066A (en) 2003-12-25 2004-10-06 Thin film light emitting device and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003431602 2003-12-25
JP2004293769A JP2005210066A (en) 2003-12-25 2004-10-06 Thin film light emitting device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2005210066A true JP2005210066A (en) 2005-08-04

Family

ID=34914195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004293769A Pending JP2005210066A (en) 2003-12-25 2004-10-06 Thin film light emitting device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2005210066A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123311A (en) * 2005-10-25 2007-05-17 Kyocera Corp Illuminating apparatus
JP2007184346A (en) * 2006-01-05 2007-07-19 Kyocera Corp Light emitting element and manufacturing method thereof
JP2007538408A (en) * 2004-05-18 2007-12-27 クリー インコーポレイテッド Method of manufacturing a group 3 nitride device and device manufactured using the method
JP2008042143A (en) * 2006-08-10 2008-02-21 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting element, and its manufacturing method
JP2009231478A (en) * 2008-03-21 2009-10-08 Stanley Electric Co Ltd Manufacturing method of semiconductor element
JP2009267412A (en) * 2008-04-28 2009-11-12 Advanced Optoelectronic Technology Inc Method of manufacturing group iii nitride compound semiconductor light-emitting device and its structure
WO2011118489A1 (en) * 2010-03-24 2011-09-29 住友ベークライト株式会社 Method of manufacture for light-emitting element and light-emitting element manufactured thereby
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor
JP2019029507A (en) * 2017-07-31 2019-02-21 国立研究開発法人産業技術総合研究所 Semiconductor device
JP2021510234A (en) * 2018-11-13 2021-04-15 廈門市三安光電科技有限公司Xiamen San’An Optoelectronics Technology Co., Ltd. Light emitting diode

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538408A (en) * 2004-05-18 2007-12-27 クリー インコーポレイテッド Method of manufacturing a group 3 nitride device and device manufactured using the method
JP2007123311A (en) * 2005-10-25 2007-05-17 Kyocera Corp Illuminating apparatus
JP2007184346A (en) * 2006-01-05 2007-07-19 Kyocera Corp Light emitting element and manufacturing method thereof
JP2008042143A (en) * 2006-08-10 2008-02-21 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting element, and its manufacturing method
JP2009231478A (en) * 2008-03-21 2009-10-08 Stanley Electric Co Ltd Manufacturing method of semiconductor element
US8338202B2 (en) 2008-03-21 2012-12-25 Stanley Electric Co., Ltd. Method for manufacturing semiconductor device using separable support body
JP2009267412A (en) * 2008-04-28 2009-11-12 Advanced Optoelectronic Technology Inc Method of manufacturing group iii nitride compound semiconductor light-emitting device and its structure
US8581283B2 (en) 2008-04-28 2013-11-12 Advanced Optoelectronic Technology, Inc. Photoelectric device having group III nitride semiconductor
WO2011118489A1 (en) * 2010-03-24 2011-09-29 住友ベークライト株式会社 Method of manufacture for light-emitting element and light-emitting element manufactured thereby
JP2019029507A (en) * 2017-07-31 2019-02-21 国立研究開発法人産業技術総合研究所 Semiconductor device
JP2021510234A (en) * 2018-11-13 2021-04-15 廈門市三安光電科技有限公司Xiamen San’An Optoelectronics Technology Co., Ltd. Light emitting diode
JP7009627B2 (en) 2018-11-13 2022-01-25 廈門市三安光電科技有限公司 Light emitting diode

Similar Documents

Publication Publication Date Title
US6887770B2 (en) Method for fabricating semiconductor device
US20220352409A1 (en) Method of removing a substrate
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JP2003249453A (en) Manufacturing method for gallium nitride substrate
JP2001085736A (en) Method for manufacturing nitride semiconductor chip
JP2001176823A (en) Method for manufacturing nitride semiconductor chip
JP7448994B2 (en) A method for fabricating resonant cavities and distributed Bragg reflector mirrors on wings of epitaxial lateral overgrowth regions for vertical cavity surface emitting lasers.
JP2010093186A (en) Method of manufacturing gallium nitride-based compound semiconductor light-emitting element, layered structure of gallium nitride-based compound semiconductor element, gallium nitride-based compound semiconductor light-emitting element, and lamp
JP4015865B2 (en) Manufacturing method of semiconductor device
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
US6881261B2 (en) Method for fabricating semiconductor device
JP2005210066A (en) Thin film light emitting device and manufacturing method of the same
JP2003347590A (en) Fabrication method of semiconductor device
JP2003037286A (en) Method of manufacturing semiconductor device
JP3642199B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device
JP2002009003A (en) Semiconductor substrate, its manufacturing method, and light emitting device
JP3792041B2 (en) Semiconductor device and manufacturing method thereof
JPH11340569A (en) Formation of electrode of semiconductor element and its structure
JP4303500B2 (en) Method of manufacturing nitride semiconductor device
TWI817264B (en) Vertical light-emitting diode and manufacturing method thereof
JP4799582B2 (en) Manufacturing method of semiconductor device
JP2004296702A (en) Process for fabricating semiconductor light emitting element
WO2023069771A1 (en) Methods for fabricating a vertical cavity surface emitting laser
JP4070893B2 (en) Manufacturing method of semiconductor device
JP2007281299A (en) Semiconductor laser device and its manufacturing method