JP2003347590A - Fabrication method of semiconductor device - Google Patents

Fabrication method of semiconductor device

Info

Publication number
JP2003347590A
JP2003347590A JP2002155375A JP2002155375A JP2003347590A JP 2003347590 A JP2003347590 A JP 2003347590A JP 2002155375 A JP2002155375 A JP 2002155375A JP 2002155375 A JP2002155375 A JP 2002155375A JP 2003347590 A JP2003347590 A JP 2003347590A
Authority
JP
Japan
Prior art keywords
semiconductor layer
substrate
layer
semiconductor
mask film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002155375A
Other languages
Japanese (ja)
Other versions
JP3962283B2 (en
Inventor
Tetsuzo Ueda
哲三 上田
Masahiro Ishida
昌宏 石田
Masaaki Yuri
正昭 油利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002155375A priority Critical patent/JP3962283B2/en
Publication of JP2003347590A publication Critical patent/JP2003347590A/en
Application granted granted Critical
Publication of JP3962283B2 publication Critical patent/JP3962283B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a crack in a semiconductor layer when growing the semiconductor layer on a substrate. <P>SOLUTION: A primary coat 11 having an opening 11a is selectively formed on the principal surface of a substrate 10 composed of sapphire. Then, KrF excimer laser is irradiated onto the primary coat 11 from the surface opposite to the substrate 10's primary coat, thus creating a heat decomposition layer 11b between the primary coat 11 and the substrate 10, which is the lower part of the primary coat 11 pyrolytically decomposed by the laser beam. After that, a semiconductor 12 is selectively grown in a horizontal direction while using the primary coat 11 as a seed crystal with the heat decomposition layer 11b between the substrate 10 and the primary coat 11. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、短波長発光ダイオ
ード素子又は短波長半導体レーザ素子等の半導体装置の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device such as a short wavelength light emitting diode element or a short wavelength semiconductor laser element.

【0002】[0002]

【従来の技術】窒化ガリウム(GaN)を主な組成とす
るIII-V族窒化物半導体(InGaAlN)は広い禁制
帯幅を有しているため、青色光又は緑色光を発する可視
域発光ダイオード素子や短波長半導体レーザ素子といっ
た発光デバイスに応用でき、特に発光ダイオード素子
は、既に大型ディスプレイや信号機で実用化されてお
り、また、蛍光材料を励起することで発光する白色発光
ダイオード素子は、現行の照明器具との置き換えが期待
されている。
2. Description of the Related Art A group III-V nitride semiconductor (InGaAlN) mainly composed of gallium nitride (GaN) has a wide bandgap, so that it emits blue light or green light. In particular, light-emitting diode elements have already been put to practical use in large displays and traffic lights, and white light-emitting diode elements that emit light by exciting fluorescent materials are currently available. Replacement with lighting fixtures is expected.

【0003】また、半導体レーザ素子についても、高密
度で且つ大容量の光ディスク装置用の青紫色半導体レー
ザ素子が既にサンプル出荷及び少量生産レベルにまで達
している。
As for semiconductor laser devices, high-density and large-capacity blue-violet semiconductor laser devices for optical disk devices have already reached the level of sample shipment and small-quantity production.

【0004】これまで、窒化物半導体レーザ素子は、窒
化物半導体の結晶欠陥密度が大きいため、実用に耐えう
る長寿命化が困難であった。そこで、一般に用いられて
いる有機金属気相成長(Metal Organic Chemical Vapor
Deposition:MOCVD)法において、例えば酸化シリ
コンからなるマスクパターンを窒化物半導体からなる下
地層の上に形成し、形成したマスクパターンからの露出
領域上に再成長するという選択的横方向成長(Epitaxia
l Lateral Overgrowth:ELOG)法が提案されてい
る。このELOG法によると、下地層における結晶構造
の影響を受けない横方向成長によって結晶欠陥密度が従
来の109 cm-2レベルから107 cm-2レベルにまで
低減し、これにより、窒化物半導体レーザ素子の寿命が
大きく改善され、現在では1000時間以上の寿命が得
られている。
Heretofore, it has been difficult for a nitride semiconductor laser device to have a practically long life because of a high crystal defect density of the nitride semiconductor. Therefore, the commonly used metal organic chemical vapor deposition (Metal Organic Chemical Vapor
In Deposition: MOCVD, for example, a mask pattern made of silicon oxide is formed on a base layer made of a nitride semiconductor and regrown on an exposed region from the formed mask pattern.
l Lateral Overgrowth (ELOG) method has been proposed. According to the ELOG method, the crystal defect density is reduced from the conventional 10 9 cm −2 level to the 10 7 cm −2 level by the lateral growth that is not affected by the crystal structure in the underlayer. The life of the laser element has been greatly improved, and a life of 1000 hours or more has been obtained at present.

【0005】結晶欠陥密度の低減に加え、半導体レーザ
素子の特性を大きく左右するのが共振器ミラーのミラー
面の平坦性である。このミラー面には一般に半導体の劈
開面を用いる。ところが、窒化物半導体はそのエピタキ
シャル成長用の基板としてサファイアを用いることが多
く、サファイアとその上に成長する窒化物半導体とで
は、結晶面同士の面方位が互いに30°だけずれるた
め、サファイアと窒化物半導体層との劈開面が一致しな
い。その上、サファイアは硬度が極めて高いため、良好
な劈開面を得ることが困難である。そこで、劈開を行な
う代わりに、塩素ガス等を用いたドライエッチングによ
り窒化物半導体層をエッチングして共振器を作製する方
法も試みられたが、やはり良好な共振器を形成すること
は困難であり、結果としてしきい値電流の値が大きくな
る。
[0005] In addition to reducing the crystal defect density, the flatness of the mirror surface of the resonator mirror largely affects the characteristics of the semiconductor laser device. A semiconductor cleavage plane is generally used for this mirror surface. However, sapphire is often used as a substrate for epitaxial growth of nitride semiconductors, and sapphire and nitride semiconductors grown on the sapphire have crystal planes that are shifted by 30 ° from each other. The cleavage plane with the semiconductor layer does not match. In addition, since sapphire has extremely high hardness, it is difficult to obtain a good cleavage plane. Therefore, instead of cleaving, a method of manufacturing a resonator by etching a nitride semiconductor layer by dry etching using chlorine gas or the like has been attempted, but it is still difficult to form a good resonator. As a result, the value of the threshold current increases.

【0006】現状で最も優れた動作特性を示す窒化物半
導体レーザ素子は、前述のELOG法により結晶欠陥を
低減し、且つハイドライド気相成長(Hydride Vapor Pha
se Epitaxy:HVPE)法によって、膜厚が100μm
以上の窒化物半導体層を挿入する。続いて、レーザ構造
を結晶成長により形成した後に、サファイアからなる基
板のすべて又はその一部を研磨により除去し、最後に劈
開を行なって共振器を形成する。このような製造方法を
採ることにより、サファイアからなる基板の影響を受け
ることなく、良好な共振器を形成することができ、その
結果、レーザ素子の長寿命化を実現することが可能とな
る。
A nitride semiconductor laser device exhibiting the most excellent operating characteristics at present has a structure in which crystal defects are reduced by the above-described ELOG method and hydride vapor phase growth (Hydride Vapor Phase Growth) is performed.
The thickness of the film is 100 μm by se epitaxy (HVPE) method.
The above nitride semiconductor layer is inserted. Subsequently, after forming a laser structure by crystal growth, all or a part of the substrate made of sapphire is removed by polishing, and finally the substrate is cleaved to form a resonator. By employing such a manufacturing method, a good resonator can be formed without being affected by the substrate made of sapphire, and as a result, the life of the laser element can be extended.

【0007】このように、サファイア基板を窒化物半導
体層と分離したり、サファイア基板をできるだけ薄くし
たりすると、半導体レーザ素子として良好な共振器を実
現することができる。
As described above, if the sapphire substrate is separated from the nitride semiconductor layer or if the sapphire substrate is made as thin as possible, a good resonator as a semiconductor laser device can be realized.

【0008】しかしながら、サファイアと窒化物半導体
とは互いの熱膨張係数の差によって、一般に成長後には
凸状に反ってしまうため、サファイア基板を研磨するこ
とにより該基板又はその一部を比較的に大面積で且つ均
一に除去することは困難である。
However, sapphire and nitride semiconductors generally warp in a convex shape after growth due to the difference in thermal expansion coefficient between the sapphire and nitride semiconductors. It is difficult to remove uniformly over a large area.

【0009】そこで、サファイア基板の分離技術として
提案されたのがレーザリフトオフ法と呼ばれる基板分離
技術である。すなわち、窒化物半導体層をサファイア基
板の上に成長した後、該基板の裏面から、例えば波長が
248nmのKrFエキシマレーザ光等の、短波長で且
つ高出力のレーザ光を照射することにより、窒化物半導
体層からサファイア基板を分離する。このレーザ光は、
サファイア基板を透過して窒化物半導体層の基板との界
面近傍でのみ吸収されるため、窒化物半導体層の界面近
傍が局所的に加熱されて窒化物半導体層の界面近傍部分
が分解して、例えば金属ガリウムと窒素ガスとが生成さ
れる。この金属ガリウムを加熱又はウエットエッチング
により除去することにより、窒化物半導体層からサファ
イア基板を分離することが可能となる。
Therefore, a substrate separation technique called a laser lift-off method has been proposed as a sapphire substrate separation technique. That is, after growing a nitride semiconductor layer on a sapphire substrate, the backside of the substrate is irradiated with a short-wavelength and high-output laser beam such as a KrF excimer laser beam having a wavelength of 248 nm, for example. The sapphire substrate is separated from the target semiconductor layer. This laser beam
Since the light passes through the sapphire substrate and is absorbed only in the vicinity of the interface of the nitride semiconductor layer with the substrate, the vicinity of the interface of the nitride semiconductor layer is locally heated, and the portion near the interface of the nitride semiconductor layer is decomposed, For example, metal gallium and nitrogen gas are generated. By removing the metal gallium by heating or wet etching, the sapphire substrate can be separated from the nitride semiconductor layer.

【0010】また、半導体レーザ素子の特性の向上を図
るために、劈開可能な半導体であってサファイアと異な
る材料からなる異種基板又は金属からなる基板に、サフ
ァイア基板が分離された窒化物半導体層(デバイス層)
を移し替える(転写、トランスファ)ことも報告されて
いる。このような、レーザ素子構造を銅基板に転写する
例が、学術論文"W.S.Wong et al. Jpn. J. Appl. Phys.
Vol.39 p.L1203(2000)"に記載されている。
Further, in order to improve the characteristics of the semiconductor laser device, a nitride semiconductor layer in which a sapphire substrate is separated from a sapphire substrate and a heterogeneous substrate made of a material different from sapphire or a metal substrate is used. Device layer)
(Transcription, transfer) has also been reported. An example of transferring the laser device structure to a copper substrate is described in the academic paper "WSWong et al. Jpn. J. Appl. Phys.
Vol.39, p.L1203 (2000) ".

【0011】ところで、レーザリフトオフ法には、窒化
物半導体層が熱分解され、金属ガリウムと同時に発生す
る窒素ガスをどのようにして拡散させ且つ放出させるか
という課題があり、基板との界面の近傍に溜まったガス
圧によりレーザ光を照射した後に、窒化物半導体層が吹
き飛んだり、クラックが発生したりするという問題があ
る。
In the laser lift-off method, there is a problem of how to diffuse and release nitrogen gas generated simultaneously with metal gallium when the nitride semiconductor layer is thermally decomposed. There is a problem that the nitride semiconductor layer blows off or cracks occur after the laser light is irradiated by the gas pressure accumulated in the substrate.

【0012】この問題を解決する方法として、特開20
01−176813号公報には、熱分解時に発生した窒
素ガスを逃がす製造方法が記載されている。具体的に
は、前述したELOG法等を用いてサファイア基板と窒
化物半導体層との間に部分的に空隙(ギャップ)を設
け、発生した窒素ガスをこのギャップから逃がす方法で
ある。
As a method for solving this problem, Japanese Patent Laid-Open Publication No.
JP-A-1-176813 describes a production method for releasing nitrogen gas generated during thermal decomposition. Specifically, this is a method in which a void is partially provided between the sapphire substrate and the nitride semiconductor layer using the above-described ELOG method or the like, and the generated nitrogen gas is released from this gap.

【0013】以上説明したように、いわゆるELOG法
によると、横方向(基板面に平行な方向)に窒化物半導
体層を再成長させることによって結晶欠陥密度が低減す
る。また、ギャップを有する窒化物半導体層に対してレ
ーザリフトオフを行なうと、クラックを発生させること
なく窒化物半導体層からサファイア基板を分離すること
が可能となる。
As described above, according to the so-called ELOG method, the crystal defect density is reduced by regrowing the nitride semiconductor layer in the lateral direction (the direction parallel to the substrate surface). When laser lift-off is performed on a nitride semiconductor layer having a gap, the sapphire substrate can be separated from the nitride semiconductor layer without generating cracks.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、前記公
報に記載された従来のELOG法は、レーザ構造に必要
な数μm以上の膜厚に成長した場合に、結晶欠陥が低減
されることにより、逆に半導体層中のストレスが増加し
て半導体層にクラックが発生してしまうため、厚膜化が
困難である。
However, in the conventional ELOG method described in the above-mentioned publication, when the film is grown to a film thickness of several μm or more required for a laser structure, the crystal defects are reduced, so In addition, the stress in the semiconductor layer increases, and cracks occur in the semiconductor layer, so that it is difficult to increase the film thickness.

【0015】また、前記従来のレーザリフトオフ法は、
基板と半導体層との間に発生した窒素ガスを逃がすに
は、ウエハの側面に開口する開口部のみからでは窒素ガ
スが十分に拡散されないため、ギャップ内のガス圧が高
まってしまい、レーザ光の照射後に半導体層にクラック
が発生する。
Further, the conventional laser lift-off method is as follows.
In order to escape the nitrogen gas generated between the substrate and the semiconductor layer, the nitrogen gas is not sufficiently diffused only from the opening on the side surface of the wafer. After the irradiation, cracks occur in the semiconductor layer.

【0016】このように、結晶欠陥の低減を図るELO
G法には、厚膜化に限界がありクラックが発生しやすい
という問題があり、また、レーザリフトオフ法には、発
生する窒素ガスにより基板と半導体層との界面のガス圧
が高まり、半導体層にクラックが発生するという問題が
ある。
As described above, ELO for reducing crystal defects
In the G method, there is a problem that the film thickness is limited and cracks are easily generated. In the laser lift-off method, the gas pressure at the interface between the substrate and the semiconductor layer increases due to the generated nitrogen gas. There is a problem that a crack is generated in the device.

【0017】本発明は、前記従来の問題に鑑み、基板上
に成長する半導体層にクラックを生じさせないようにす
ることを目的とする。
The present invention has been made in view of the above-mentioned conventional problems, and has as its object to prevent cracks from occurring in a semiconductor layer grown on a substrate.

【0018】[0018]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、半導体装置の製造方法を、基板上に選択
的に形成した第1の半導体層における基板との間に熱分
解層を形成し、その後、第1の半導体層を種結晶として
第2の半導体層を形成する構成とする。
In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device, comprising the steps of: forming a first semiconductor layer selectively formed on a substrate; Is formed, and then the second semiconductor layer is formed using the first semiconductor layer as a seed crystal.

【0019】具体的に、本発明に係る第1の半導体装置
の製造方法は、第1の基板の上に、複数の開口部を有す
る第1の半導体層を選択的に形成する第1の半導体層形
成工程と、第1の基板に対して第1の半導体層の反対側
の面から、第1の基板の禁制帯幅よりも小さく且つ第1
の半導体層の禁制帯幅よりも大きいエネルギーを持つ照
射光を照射することにより、第1の半導体層の少なくと
も一部に該第1の半導体層が熱分解されてなる熱分解層
を形成する熱分解層形成工程と、第1の半導体層を種結
晶として第2の半導体層を成長する第2の半導体層成長
工程とを備えている。
More specifically, a first method for manufacturing a semiconductor device according to the present invention is directed to a method for selectively forming a first semiconductor layer having a plurality of openings on a first substrate. A layer forming step, wherein, from the surface opposite to the first semiconductor layer with respect to the first substrate, the first substrate is smaller than the forbidden band width and is smaller than the first bandgap;
Irradiating irradiation light having energy larger than the forbidden band width of the first semiconductor layer to form a thermal decomposition layer formed by thermally decomposing the first semiconductor layer on at least a part of the first semiconductor layer. The method includes a decomposition layer forming step and a second semiconductor layer growing step of growing a second semiconductor layer using the first semiconductor layer as a seed crystal.

【0020】第1の半導体装置の製造方法によると、第
1の基板の上に、複数の開口部を有する第1の半導体層
を選択的に形成し、その後、第1の半導体層の少なくと
も一部に該第1の半導体層が照射光により熱分解されて
なる熱分解層を形成する。続いて、第1の半導体層を種
結晶として第2の半導体層を成長する。これにより、照
射光のパワー密度が十分に大きく第1の半導体層の熱分
解により分解ガスが生じる場合であっても、第1の半導
体層は基板上に選択的に形成されているため、分解ガス
が拡散しやすくなるので、第1の半導体層は第1の基板
との間でガス圧が高くなることがなくなり、その結果、
第1の半導体層にクラックが生じることがない。
According to the first method for manufacturing a semiconductor device, a first semiconductor layer having a plurality of openings is selectively formed on a first substrate, and then at least one of the first semiconductor layers is formed. Forming a thermal decomposition layer in which the first semiconductor layer is thermally decomposed by irradiation light. Subsequently, a second semiconductor layer is grown using the first semiconductor layer as a seed crystal. Accordingly, even when the power density of the irradiation light is sufficiently large and a decomposition gas is generated by thermal decomposition of the first semiconductor layer, the decomposition of the first semiconductor layer is selectively performed on the substrate. Since the gas is easily diffused, the first semiconductor layer does not have a high gas pressure between the first semiconductor layer and the first substrate, and as a result,
Cracks do not occur in the first semiconductor layer.

【0021】さらに、第2の半導体層は第1の半導体層
を種結晶として成長することにより、該第2の半導体層
は成長時に格子不整合又は熱膨張係数の差の影響を受け
にくくなるため、第2の半導体層の結晶欠陥密度は低減
され且つ厚膜化が可能となる。その上、第2の半導体層
を第1の半導体層から横方向成長を促進するように形成
すると、第2の半導体層における第1の半導体層の開口
部の上方部分においては、結晶欠陥密度をより一層低減
することができる。
Further, since the second semiconductor layer is grown by using the first semiconductor layer as a seed crystal, the second semiconductor layer is less susceptible to lattice mismatch or difference in thermal expansion coefficient during growth. In addition, the crystal defect density of the second semiconductor layer is reduced and the thickness can be increased. In addition, when the second semiconductor layer is formed so as to promote lateral growth from the first semiconductor layer, the crystal defect density is reduced in a portion of the second semiconductor layer above the opening of the first semiconductor layer. It can be further reduced.

【0022】第1の半導体装置の製造方法において、第
1の半導体層形成工程が、第1の基板における第1の半
導体層からの露出部分を選択的に除去することにより、
第1の基板の露出部分に溝部を形成する工程を含むこと
が好ましい。
In the first method for manufacturing a semiconductor device, the first semiconductor layer forming step selectively removes an exposed portion of the first substrate from the first semiconductor layer.
It is preferable to include a step of forming a groove in an exposed portion of the first substrate.

【0023】第1の半導体装置の製造方法において、第
1の半導体層形成工程が、第1の半導体層を組成が互い
に異なる複数の半導体層によって構成する工程を含み、
第2の半導体層成長工程において、第2の半導体層を、
第1の半導体層における複数の半導体層のうち基板から
離れた位置の半導体層を種結晶として成長させることが
好ましい。
In the first method for manufacturing a semiconductor device, the step of forming the first semiconductor layer includes a step of forming the first semiconductor layer by a plurality of semiconductor layers having different compositions.
In the second semiconductor layer growth step, the second semiconductor layer is
It is preferable that a semiconductor layer of a plurality of semiconductor layers in the first semiconductor layer which is apart from the substrate is grown as a seed crystal.

【0024】本発明に係る第2の半導体装置の製造方法
は、第1の基板の上に、複数の開口部を有するマスク膜
を選択的に形成するマスク膜形成工程と、第1の基板に
おけるマスク膜の各開口部からの露出面上に第1の半導
体層を成長する第1の半導体層成長工程と、第1の基板
に対して第1の半導体層の反対側の面から、第1の基板
の禁制帯幅よりも小さく且つ第1の半導体層の禁制帯幅
よりも大きいエネルギーを持つ照射光を照射することに
より、第1の半導体層の少なくとも一部に該第1の半導
体層が熱分解されてなる熱分解層を形成する熱分解層形
成工程と、第1の半導体層を種結晶として第2の半導体
層を成長する第2の半導体層成長工程とを備えている。
According to a second method of manufacturing a semiconductor device according to the present invention, there is provided a mask film forming step of selectively forming a mask film having a plurality of openings on a first substrate; A first semiconductor layer growing step of growing a first semiconductor layer on a surface exposed from each opening of the mask film; and a first semiconductor layer growing from a surface opposite to the first semiconductor layer with respect to the first substrate. By irradiating irradiation light having energy smaller than the forbidden band width of the substrate and larger than the forbidden band width of the first semiconductor layer, the first semiconductor layer is formed on at least a part of the first semiconductor layer. The method includes a thermal decomposition layer forming step of forming a thermal decomposition layer formed by thermal decomposition, and a second semiconductor layer growing step of growing a second semiconductor layer using the first semiconductor layer as a seed crystal.

【0025】第2の半導体装置の製造方法によると、第
1の基板の上に、複数の開口部を有するマスク膜を選択
的に形成し、その後、第1の基板におけるマスク膜の各
開口部からの露出面上に第1の半導体層を成長する。さ
らに、第1の半導体層の少なくとも一部に該第1の半導
体層が照射光により熱分解されてなる熱分解層を形成す
る。これにより、第1の半導体装置の製造方法と同様
に、照射光のパワー密度が十分に大きく第1の半導体層
の熱分解により分解ガスが生じる場合であっても、第1
の半導体層は基板上に選択的に形成されているため、分
解ガスが拡散しやすくなるので、第1の半導体層は第1
の基板との間でガス圧が高くなることがなくなり、その
結果、第1の半導体層にクラックが生じることがない。
According to the second method for manufacturing a semiconductor device, a mask film having a plurality of openings is selectively formed on the first substrate, and thereafter, each opening of the mask film in the first substrate is formed. A first semiconductor layer is grown on the surface exposed from the substrate. Further, a thermal decomposition layer formed by thermally decomposing the first semiconductor layer by irradiation light is formed on at least a part of the first semiconductor layer. Thus, as in the case of the first method for manufacturing a semiconductor device, even if the power density of the irradiation light is sufficiently large and the decomposition gas is generated by the thermal decomposition of the first semiconductor layer, the first method is performed.
Since the semiconductor layer is selectively formed on the substrate, the decomposition gas is easily diffused.
The gas pressure between the first semiconductor layer and the substrate does not increase, and as a result, cracks do not occur in the first semiconductor layer.

【0026】さらに、第2の半導体層は第1の半導体層
を種結晶として成長することにより、該第2の半導体層
は成長時に格子不整合又は熱膨張係数の差の影響を受け
にくくなるため、第2の半導体層の結晶欠陥密度は低減
され且つ厚膜化が可能となると共に、第2の半導体層を
第1の半導体層から横方向成長を促進するように形成す
ると、第2の半導体層における第1の半導体層の開口部
の上方部分においては、結晶欠陥密度をより一層低減す
ることができる。
Further, since the second semiconductor layer is grown by using the first semiconductor layer as a seed crystal, the second semiconductor layer is less susceptible to lattice mismatch or difference in thermal expansion coefficient during growth. When the crystal defect density of the second semiconductor layer is reduced and the film thickness can be increased, and the second semiconductor layer is formed so as to promote lateral growth from the first semiconductor layer, the second semiconductor layer In a portion of the layer above the opening of the first semiconductor layer, the crystal defect density can be further reduced.

【0027】第2の半導体装置の製造方法において、第
1の半導体層成長工程が、第1の半導体層をマスク膜の
上にも該マスク膜が部分的に露出するように成長する工
程を含み、第2の半導体装置の製造方法は、熱分解層形
成工程の前に、マスク膜を除去する工程をさらに備えて
いることが好ましい。
In the second method for manufacturing a semiconductor device, the first semiconductor layer growing step includes a step of growing the first semiconductor layer on the mask film so that the mask film is partially exposed. Preferably, the second method for manufacturing a semiconductor device further includes a step of removing the mask film before the step of forming the thermal decomposition layer.

【0028】また、第2の半導体装置の製造方法におい
て、第1の半導体層成長工程が、第1の半導体層をマス
ク膜の上に該マスク膜を覆うように成長する工程を含
み、熱分解層形成工程の前に、第1の半導体層における
マスク膜の上側の領域を部分的に露出した後、マスク膜
を除去する工程をさらに備えていることが好ましい。
In the second method of manufacturing a semiconductor device, the first semiconductor layer growing step may include a step of growing the first semiconductor layer on the mask film so as to cover the mask film, and It is preferable that the method further includes, before the layer forming step, a step of partially exposing a region above the mask film in the first semiconductor layer and then removing the mask film.

【0029】第2の半導体装置の製造方法において、マ
スク膜が、酸化シリコン、窒化シリコン及び酸化亜鉛の
うちのいずれか1つからなる単層膜、又はこれらのうち
2つ以上を含む積層膜であることが好ましい。
In the second method for fabricating a semiconductor device, the mask film may be a single-layer film made of any one of silicon oxide, silicon nitride, and zinc oxide, or a laminated film containing two or more of these. Preferably, there is.

【0030】第1又は第2の半導体装置の製造方法は、
第2の半導体層成長工程よりも後に、第1の基板を第1
半導体層及び第2の半導体層から分離する基板分離工程
をさらに備えていることが好ましい。
The method of manufacturing the first or second semiconductor device is as follows.
After the second semiconductor layer growth step, the first substrate is
It is preferable that the method further includes a substrate separating step of separating from the semiconductor layer and the second semiconductor layer.

【0031】この場合に、基板分離工程において、第1
の基板が熱分解層を加熱することによって、又は酸性溶
液により除去することによって分離することが好まし
い。
In this case, in the substrate separating step, the first
It is preferred that the substrate is separated by heating the pyrolysis layer or by removing it with an acidic solution.

【0032】第1又は第2の半導体装置の製造方法は、
熱分解層形成工程の前又は後に、第1の基板と異なる材
料からなる第2の基板を第2の半導体層に貼り合わせる
工程をさらに備えていることが好ましい。
The first or second method for manufacturing a semiconductor device is as follows.
It is preferable that the method further includes a step of attaching a second substrate made of a material different from that of the first substrate to the second semiconductor layer before or after the step of forming a thermal decomposition layer.

【0033】第1又は第2の半導体装置の製造方法にお
いて、第2の半導体層は能動層を含むことが好ましい。
ここで、能動層とは、例えば、発光ダイオード素子又は
半導体レーザ素子における発光層、又は電子デバイスに
おけるキャリア走行層をいう。
In the first or second method for manufacturing a semiconductor device, the second semiconductor layer preferably includes an active layer.
Here, the active layer refers to, for example, a light emitting layer in a light emitting diode element or a semiconductor laser element, or a carrier transit layer in an electronic device.

【0034】第1又は第2の半導体装置の製造方法にお
いて、第1の半導体層及び第2の半導体層は窒素を含む
化合物半導体からなることが好ましい。
In the first or second method for manufacturing a semiconductor device, the first semiconductor layer and the second semiconductor layer are preferably made of a compound semiconductor containing nitrogen.

【0035】第1又は第2の半導体装置の製造方法にお
いて、第2の基板が、シリコン、ヒ化ガリウム、リン化
ガリウム、リン化インジウム、炭化シリコン又は金属か
らなることが好ましい。
In the first or second method for manufacturing a semiconductor device, the second substrate is preferably made of silicon, gallium arsenide, gallium phosphide, indium phosphide, silicon carbide, or a metal.

【0036】第1又は第2の半導体装置の製造方法にお
いて、第1の基板が、サファイア、酸化マグネシウム又
は酸化リチウムガリウムアルミニウム(LiGaxAl
1-x 2 ,但し、xは0≦x≦1である)からなること
が好ましい。
In the method for manufacturing the first or second semiconductor device,
And the first substrate is made of sapphire, magnesium oxide or
Is lithium gallium aluminum oxide (LiGaxAl
1-xO Two , Where x is 0 ≦ x ≦ 1)
Is preferred.

【0037】第1又は第2の半導体装置の製造方法にお
いて、照射光がパルス状に発振するレーザ光であること
が好ましい。
In the first or second method for manufacturing a semiconductor device, it is preferable that the irradiation light is laser light which oscillates in a pulse shape.

【0038】また、第1又は第2の半導体装置の製造方
法において、照射光が水銀ランプの輝線であることが好
ましい。
In the first or second method for manufacturing a semiconductor device, the irradiation light is preferably a bright line of a mercury lamp.

【0039】第1又は第2の半導体装置の製造方法にお
いて、照射光は第1の基板の面内をスキャンするように
照射することが好ましい。
In the first or second method for manufacturing a semiconductor device, it is preferable that the irradiation light is irradiated so as to scan the surface of the first substrate.

【0040】第1又は第2の半導体装置の製造方法にお
いて、照射光は第1の基板を加熱しながら照射すること
が好ましい。
In the first or second method for manufacturing a semiconductor device, it is preferable that the irradiation light is irradiated while heating the first substrate.

【0041】[0041]

【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態について図面を参照しながら説明する。
(First Embodiment) A first embodiment of the present invention.
An embodiment will be described with reference to the drawings.

【0042】図1(a)〜図1(c)は本発明の第1の
実施形態に係る半導体装置の製造方法の工程順の断面構
成を示している。
FIGS. 1A to 1C show a cross-sectional structure in the order of steps of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【0043】まず、例えば有機金属気相成長(MOCV
D)法により、サファイアからなる基板(ウエハ)10
の上に、約1000℃の成長温度で厚さが約3μmの窒
化ガリウム(GaN)からなる下地層形成層を成長す
る。ここで、下地層形成層を成長する前に、約500℃
の成長温度で厚さが約50nmの窒化ガリウム又は窒化
アルミニウム(AlN)からなる初期成長層としてのバ
ッファ層(図示せず)を成長してもよい。なお、結晶成
長法としては、MOCVD法に代えて、分子線エピタキ
シー法(Molecular Beam Epitaxy:MBE)又はハイド
ライド気相成長法(Hydride Vapor Phase Epitaxy:H
VPE)を用いてもよい。続いて、リソグラフィ法によ
り、下地層形成層の上に、ストライプ状又はドット状の
パターンを有するレジスト膜(図示せず)を形成し、形
成したレジスト膜をマスクとして、例えば塩化ホウ素
(BCl3 )をエッチングガスとする反応性イオンエッ
チング(Reactive Ion Etching:RIE)法により、下
地層形成層に対してドライエッチングを行なって、図1
(a)に示すように、下地層形成層から、複数の開口部
11aを有する平面ストライプ状又はドット状のパター
ンを有する下地層11を形成する。
First, for example, metal organic chemical vapor deposition (MOCV
A substrate (wafer) 10 made of sapphire by the method D)
A base layer forming layer made of gallium nitride (GaN) having a thickness of about 3 μm is grown at a growth temperature of about 1000 ° C. Here, before growing the underlayer forming layer, the temperature is about 500 ° C.
A buffer layer (not shown) may be grown as an initial growth layer made of gallium nitride or aluminum nitride (AlN) having a thickness of about 50 nm at the growth temperature. In addition, as a crystal growth method, a molecular beam epitaxy (Molecular Beam Epitaxy: MBE) or a hydride vapor phase epitaxy (Hydride Vapor Phase Epitaxy: H) is used instead of the MOCVD method.
VPE) may be used. Subsequently, a resist film (not shown) having a stripe or dot pattern is formed on the underlayer forming layer by lithography, and the formed resist film is used as a mask, for example, boron chloride (BCl 3 ). Dry etching is performed on the underlayer forming layer by a reactive ion etching (RIE) method using
As shown in (a), an underlayer 11 having a planar stripe or dot pattern having a plurality of openings 11a is formed from the underlayer formation layer.

【0044】次に、図1(b)に示すように、基板10
に対して下地層11の反対側の面から、パルス状に発振
する波長が248nmのフッ化クリプトン(KrF)に
よるエキシマレーザ光を基板10をスキャンするように
照射する。照射されたレーザ光は、基板10では吸収さ
れず、半導体層11で吸収される。このときのレーザス
ポットの局所的な発熱により、半導体層11はその基板
10との界面において原子同士の結合が切断されて、基
板10と半導体層11との間に金属ガリウム(Ga)を
含む熱分解層11bが形成される。すなわち、レーザ光
を半導体層11に照射することにより、基板10の上に
成長した半導体層11は、基板10との間で原子間の結
合が切断されながらも、熱分解層11bにより基板10
と接着された状態となる。
Next, as shown in FIG.
The substrate 10 is irradiated with an excimer laser beam of krypton fluoride (KrF) having a wavelength of 248 nm, which oscillates in a pulsed manner, from the surface on the opposite side of the underlayer 11 to scan the substrate 10. The irradiated laser light is not absorbed by the substrate 10 but is absorbed by the semiconductor layer 11. At this time, due to local heat generation of the laser spot, bonds between atoms of the semiconductor layer 11 are cut off at the interface with the substrate 10, and heat containing metallic gallium (Ga) is present between the substrate 10 and the semiconductor layer 11. The decomposition layer 11b is formed. That is, by irradiating the semiconductor layer 11 with a laser beam, the semiconductor layer 11 grown on the substrate 10 is broken by the thermal decomposition layer 11b while the bonds between atoms are cut off with the substrate 10.
And it is in a state of being bonded.

【0045】第1の実施形態において、レーザ光の照射
時に、下地層11における基板10との界面で発生した
窒素(N2 )ガスは、下地層11の各開口部11aに面
する側部から横方向(基板面と平行な方向)にも拡散す
るため、界面におけるガス圧が高くならず、下地層11
にクラックが発生することがない。なお、窒素ガスを拡
散する(逃がす)効果は、ストライプ状のパターンの場
合はパターン幅が小さい程大きく、またドット状のパタ
ーンの場合はドットの径が小さい程大きい。ここでは、
各パターンの幅及び間隔を約5μmとしている。
In the first embodiment, the nitrogen (N 2 ) gas generated at the interface between the underlayer 11 and the substrate 10 during the irradiation of the laser beam is supplied from the side of the underlayer 11 facing each of the openings 11a. Since the gas is also diffused in the lateral direction (the direction parallel to the substrate surface), the gas pressure at the interface does not increase, and
No cracks occur. The effect of diffusing (releasing) the nitrogen gas increases as the pattern width decreases in the case of a stripe pattern, and increases as the dot diameter decreases in the case of a dot pattern. here,
Each pattern has a width and an interval of about 5 μm.

【0046】また、レーザ光の光源には、KrFエキシ
マレーザに代えて、波長が355nmのYAG(イット
リウム・アルミニウム・ガーネット)レーザの第3高調
波、又は波長が365nmの水銀ランプの輝線を用いて
もよい。光源に水銀ランプの輝線を用いる場合には、出
力光のパワーではレーザに劣るものの、スポットサイズ
を大きくできるため、レーザ光の照射工程を短時間で行
なうことができる。
As a laser light source, instead of a KrF excimer laser, a third harmonic of a YAG (yttrium aluminum garnet) laser having a wavelength of 355 nm or a bright line of a mercury lamp having a wavelength of 365 nm is used. Is also good. When the emission line of a mercury lamp is used as the light source, the output light power is inferior to that of a laser, but the spot size can be increased, so that the laser light irradiation step can be performed in a short time.

【0047】また、レーザ光の照射工程において、レー
ザ光をパルス状に発振するため、レーザ光の出力パワー
を著しく増大することができるので、熱分解層11aを
確実に形成することができる。また、レーザ光を基板1
0に対してその面内でスキャンしながら照射するため、
基板10の径が比較的に大きい場合であっても、レーザ
光のビーム径に影響されることがない。
In the step of irradiating the laser beam, the laser beam is oscillated in the form of a pulse, so that the output power of the laser beam can be significantly increased, so that the thermal decomposition layer 11a can be formed reliably. Further, the laser light is applied to the substrate 1.
To illuminate while scanning in the plane for 0,
Even when the diameter of the substrate 10 is relatively large, it is not affected by the beam diameter of the laser light.

【0048】また、下地層形成層を成長した後、室温に
まで冷却する際に生じた窒化物半導体とサファイアとの
熱膨張係数の差によるストレスを緩和するために、基板
10を500℃程度の温度で加熱すると良い。
Further, in order to reduce stress caused by a difference in thermal expansion coefficient between the nitride semiconductor and sapphire, which is generated when the base layer forming layer is grown and then cooled to room temperature, the substrate 10 is heated to about 500 ° C. It is good to heat at a temperature.

【0049】次に、図1(c)に示すように、MOCV
D法により、横方向成長が促進される成長条件で、パタ
ーニングされた下地層11を種結晶として、厚さが約5
μmの窒化ガリウム(GaN)からなる半導体層12を
選択的に成長する。ここで、横方向成長が促進される成
長条件とは、例えば基板10及び下地層11の表面にお
けるIII 族原子の移動距離を十分に大きく保ちながらV
族原子が多すぎない条件、すなわちV族源とIII 族源と
の原料(モル)供給比であるV/III 比の値を比較的に
小さくするような原料ガスの供給条件か、又は通常の窒
化物半導体の成長温度である1000℃〜1020℃の
温度よりも高い1050℃程度の温度条件である。
Next, as shown in FIG.
By the method D, under the growth condition that the lateral growth is promoted, the patterned underlayer 11 is used as a seed crystal to have a thickness of about 5 mm.
A semiconductor layer 12 of gallium nitride (GaN) having a thickness of μm is selectively grown. Here, the growth conditions for promoting the lateral growth are, for example, V V while keeping the movement distance of the group III atoms on the surfaces of the substrate 10 and the underlayer 11 sufficiently large.
The conditions under which the group atoms are not too large, that is, the conditions under which the raw material gas is supplied such that the value of the V / III ratio, which is the raw material (mol) supply ratio between the group V source and the group III source, is relatively small, The temperature condition is about 1050 ° C., which is higher than the temperature of 1000 ° C. to 1020 ° C., which is the growth temperature of the nitride semiconductor.

【0050】ここで、半導体層12における下地層11
からの横方向成長部分は、該下地層11よりも結晶欠陥
密度が低減されている。その上、半導体層12における
下地層11の上方に成長した部分においても、下地層1
1は基板10との間に金属ガリウムを含む熱分解層11
bが介在しているため、半導体層12を成長する際に
は、サファイアと窒化ガリウムとの格子不整合及び熱膨
張係数の差の影響を受けにくくなるので、半導体層12
は下地層11と比べて結晶欠陥が低減する。
Here, the underlayer 11 in the semiconductor layer 12
The crystal defect density is lower in the laterally grown portion than in the underlayer 11. In addition, the portion of the semiconductor layer 12 that has grown above the underlayer 11 also
1 is a thermal decomposition layer 11 containing metal gallium between the substrate 10
Since the semiconductor layer 12 is grown, the semiconductor layer 12 is less susceptible to lattice mismatch between sapphire and gallium nitride and a difference in thermal expansion coefficient.
The crystal defect is reduced as compared with the underlayer 11.

【0051】半導体層12には、pn接合又はpin接
合を有する活性層(能動層)を設けても良く、このよう
にすると、結晶性に優れた活性層を有する発光ダイオー
ド素子又は半導体レーザ素子等の発光デバイスを実現す
ることができる。
The semiconductor layer 12 may be provided with an active layer (active layer) having a pn junction or a pin junction. In this case, a light emitting diode element or a semiconductor laser element having an active layer with excellent crystallinity is provided. Light emitting device can be realized.

【0052】また、半導体層12の成長の条件を横方向
成長が支配的となるように設定しているため、半導体層
12と基板10との間には微小なギャップが形成され
る。従って、図1(c)に示す半導体層12の成長工程
の後に、例えば塩酸(HCl)等の酸性溶液を用いたウ
エットエッチングによって熱分解層11bを除去するこ
とにより、半導体層12から基板10を分離することも
可能である。なお、再成長した半導体層12と基板との
間にギャップがほとんど形成されない場合には、レーザ
光を基板10を通して半導体層12に照射して、半導体
層12の基板10との界面に新たな熱分解層を形成した
後、新たな熱分解層と熱分解層11bとをエッチングに
より除去してもよい。
Since the growth condition of the semiconductor layer 12 is set so that the lateral growth is dominant, a small gap is formed between the semiconductor layer 12 and the substrate 10. Therefore, after the step of growing the semiconductor layer 12 shown in FIG. 1C, the substrate 10 is removed from the semiconductor layer 12 by removing the thermal decomposition layer 11b by wet etching using an acidic solution such as hydrochloric acid (HCl). Separation is also possible. In the case where a gap is hardly formed between the regrown semiconductor layer 12 and the substrate, the semiconductor layer 12 is irradiated with laser light through the substrate 10 to generate a new heat at the interface between the semiconductor layer 12 and the substrate 10. After forming the decomposition layer, the new thermal decomposition layer and the thermal decomposition layer 11b may be removed by etching.

【0053】このように、絶縁性のサファイアからなる
基板10を分離すると、例えば発光ダイオード素子又は
半導体レーザ素子に適用した場合には、半導体層12の
上面及び下面の両面に互いに対向するようにp側及びn
側電極を形成することができる。従って、絶縁性基板を
残したまま、p側電極及びn側電極を絶縁性基板と反対
側の面上に形成する場合と比べて、チップ面積を小さく
することができ、且つ直列抵抗を低減することができ
る。
As described above, when the substrate 10 made of insulating sapphire is separated, for example, when the substrate 10 is applied to a light emitting diode element or a semiconductor laser element, the substrate 10 is opposed to both upper and lower surfaces of the semiconductor layer 12 so as to face each other. Side and n
Side electrodes can be formed. Therefore, as compared with the case where the p-side electrode and the n-side electrode are formed on the surface opposite to the insulating substrate while leaving the insulating substrate, the chip area can be reduced, and the series resistance can be reduced. be able to.

【0054】以上説明したように、第1の実施形態によ
ると、サファイアからなる基板10の主面上に開口部1
1aを有する下地層11を選択的に形成し、さらに下地
層11と基板10との間に下地層11の下部がレーザ光
によって熱分解された熱分解層11bを形成する。その
後、基板10との間に熱分解層11bを介在させた状態
で下地層11を種結晶として半導体層12を選択的に横
方向成長するため、該半導体層12の結晶性が格段に向
上する。さらに、その後、熱分解層11bをウエットエ
ッチングにより除去するだけで、基板10を半導体層1
2から容易に且つ確実に分離することができる。従っ
て、発光デバイスのチップサイズの低減及び高性能化を
図ることができる。
As described above, according to the first embodiment, the opening 1 is formed on the main surface of the substrate 10 made of sapphire.
An underlayer 11 having 1a is selectively formed, and a thermal decomposition layer 11b in which a lower portion of the underlayer 11 is thermally decomposed by a laser beam is formed between the underlayer 11 and the substrate 10. Thereafter, the semiconductor layer 12 is selectively laterally grown by using the underlayer 11 as a seed crystal with the thermal decomposition layer 11b interposed between the substrate 10 and the substrate 10, so that the crystallinity of the semiconductor layer 12 is significantly improved. . Further, after that, the substrate 10 is removed by simply removing the thermal decomposition layer 11b by wet etching.
2 can be easily and reliably separated. Therefore, it is possible to reduce the chip size and the performance of the light emitting device.

【0055】(第1の実施形態の第1変形例)図2
(a)及び図2(b)は本発明の第1の実施形態の第1
変形例を示している。
(First Modification of First Embodiment) FIG. 2
(A) and FIG. 2 (b) show the first embodiment of the first embodiment of the present invention.
A modification is shown.

【0056】第1変形例では、半導体層12の扱い(ハ
ンドリング)を容易にするために、基板10を分離する
前に、導電性を有する異種基板を半導体層12に貼り合
わせる。
In the first modified example, in order to facilitate handling (handling) of the semiconductor layer 12, a heterogeneous substrate having conductivity is bonded to the semiconductor layer 12 before the substrate 10 is separated.

【0057】図2(a)に示すように、図1(c)に示
す半導体層12の成長工程の後に、例えば導電性を有す
るシリコン(Si)からなる異種基板50を、半導体層
12の上面との間に金(Au)及びスズ(Sn)を含む
金属膜51を介在させて貼り合わせ、その後数百度に加
熱して、異種基板50及び半導体層12をそれぞれ金属
膜51との界面部分で合金化する。ここで、スズの代わ
りにインジウム(In)を用いても良い。また、異種基
板50における半導体層12との対向面には、あらかじ
めチタン(Ti)を下地膜とする金からなる薄膜を蒸着
法等により形成しておくと良い。
As shown in FIG. 2A, after the step of growing the semiconductor layer 12 shown in FIG. 1C, a heterogeneous substrate 50 made of, for example, conductive silicon (Si) is placed on the upper surface of the semiconductor layer 12. Are bonded together with a metal film 51 containing gold (Au) and tin (Sn) interposed therebetween, and then heated to several hundred degrees to separate the heterogeneous substrate 50 and the semiconductor layer 12 at the interface with the metal film 51, respectively. Alloy. Here, indium (In) may be used instead of tin. Further, a thin film made of gold with titanium (Ti) as a base film may be formed in advance on the surface of the heterogeneous substrate 50 facing the semiconductor layer 12 by a vapor deposition method or the like.

【0058】次に、図2(b)に示すように、例えば塩
酸等の酸性溶液を用いたウエットエッチングによって熱
分解層11bを除去することにより、半導体層12から
基板10を分離する。
Next, as shown in FIG. 2B, the substrate 10 is separated from the semiconductor layer 12 by removing the thermal decomposition layer 11b by wet etching using an acidic solution such as hydrochloric acid.

【0059】第1変形例においては、半導体層12を導
電性の異種基板50に移し替える(転写する)ため、直
列抵抗及び寄生容量を低減でき、デバイスの高性能化を
図ることができる。さらに、劈開可能な異種基板50に
転写すると、半導体層12の劈開を容易に行なえるた
め、例えば半導体層12にレーザ構造を形成するか、又
は半導体層12の上にレーザ構造を新たに形成すると、
該レーザ構造に良好な共振器を形成することが可能とな
る。
In the first modification, the semiconductor layer 12 is transferred (transferred) to the conductive heterogeneous substrate 50, so that the series resistance and the parasitic capacitance can be reduced, and the performance of the device can be improved. Further, when the semiconductor layer 12 is transferred to the cleavable heterogeneous substrate 50, the semiconductor layer 12 can be easily cleaved. For example, when a laser structure is formed in the semiconductor layer 12 or a new laser structure is formed on the semiconductor layer 12, ,
A good resonator can be formed in the laser structure.

【0060】(第1の実施形態の第2変形例)図3
(a)及び図3(b)は本発明の第1の実施形態の第2
変形例を示している。
(Second Modification of First Embodiment) FIG.
(A) and FIG. 3 (b) show the second embodiment of the first embodiment of the present invention.
A modification is shown.

【0061】第2変形例では、半導体層12のハンドリ
ングを容易にするために、基板10を分離した後に、導
電性の異種基板を半導体層12に貼り合わせる。
In the second modification, in order to facilitate the handling of the semiconductor layer 12, the substrate 10 is separated and then a different kind of conductive substrate is bonded to the semiconductor layer 12.

【0062】まず、図3(a)に示すように、図1
(c)に示す半導体層12の成長工程の後に、例えば塩
酸等の酸性溶液を用いたウエットエッチングによって熱
分解層11bを除去することにより、半導体層12から
基板10を分離する。
First, as shown in FIG.
After the step of growing the semiconductor layer 12 shown in (c), the substrate 10 is separated from the semiconductor layer 12 by removing the thermal decomposition layer 11b by wet etching using an acidic solution such as hydrochloric acid.

【0063】次に、図3(b)に示すように、例えば導
電性を有するシリコンからなる異種基板50を、半導体
層12の上面との間に金及びスズを含む金属膜51を介
在させて貼り合わせ、その後数百度に加熱して、異種基
板50と半導体層12との対向部分を合金化する。ここ
で、スズの代わりにインジウムを用いても良い。また、
異種基板50における下地層11及び半導体層12との
対向面には、あらかじめチタンを下地膜とする金からな
る薄膜を蒸着法等により形成しておくと良い。
Next, as shown in FIG. 3B, a heterogeneous substrate 50 made of, for example, conductive silicon is interposed between the upper surface of the semiconductor layer 12 and a metal film 51 containing gold and tin. After bonding, the substrate is heated to several hundred degrees to alloy the opposing portion between the heterogeneous substrate 50 and the semiconductor layer 12. Here, indium may be used instead of tin. Also,
On the surface of the heterogeneous substrate 50 facing the underlayer 11 and the semiconductor layer 12, a thin film made of gold with titanium as an underlayer is preferably formed in advance by an evaporation method or the like.

【0064】第2変形例においては、半導体層12を導
電性の異種基板50に移し替える(転写する)ため、直
列抵抗及び寄生容量を低減でき、デバイスの高性能化を
図ることができる。さらに、劈開可能な異種基板に転写
すると、半導体層12の劈開を容易に行なえるため、例
えば半導体層12にレーザ構造を形成するか、又は半導
体層12の上にレーザ構造を新たに形成すると、該レー
ザ構造に良好な共振器を形成することが可能となる。
In the second modification, the semiconductor layer 12 is transferred (transferred) to the conductive heterogeneous substrate 50, so that the series resistance and the parasitic capacitance can be reduced, and the performance of the device can be improved. Further, when the semiconductor layer 12 is transferred to a cleavable heterogeneous substrate, the semiconductor layer 12 can be easily cleaved. For example, if a laser structure is formed in the semiconductor layer 12 or a new laser structure is formed on the semiconductor layer 12, A good resonator can be formed in the laser structure.

【0065】(第2の実施形態)以下、本発明の第2の
実施形態について図面を参照しながら説明する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0066】図4(a)〜図4(c)は本発明の第2の
実施形態に係る半導体装置の製造方法の工程順の断面構
成を示している。
FIGS. 4A to 4C show cross-sectional structures in the order of steps of a method for manufacturing a semiconductor device according to the second embodiment of the present invention.

【0067】まず、例えばMOCVD法により、サファ
イアからなる基板(ウエハ)10の上に、約1000℃
の成長温度で厚さが約3μmの窒化ガリウムからなる下
地層形成層を成長する。ここでも、下地層形成層を成長
する前に、約500℃の成長温度で厚さが約50nmの
窒化ガリウム又は窒化アルミニウムからなるバッファ層
(図示せず)を成長してもよい。続いて、下地層形成層
の上に、ストライプ状又はドット状のパターンを有する
レジストマスク又はニッケル(Ni)からなる金属マス
ク(図示せず)を形成した後、形成したマスクを用い
て、例えば塩化ホウ素をエッチングガスとするRIE
法、又はイオンミリング法により、下地層形成層及び基
板10の上部に対してドライエッチングを行なう。これ
により、図4(a)に示すように、下地層形成層から、
複数の開口部11aを有する平面ストライプ状又はドッ
ト状のパターンを有する下地層11が形成されると共
に、基板10の上部における下地層11の各開口部11
aからの露出部分に溝部10aが形成される。ここで
は、各パターンの幅及び間隔を約5μmとしている。
First, a substrate (wafer) 10 made of sapphire is placed at about 1000 ° C. by, for example, MOCVD.
The underlayer forming layer made of gallium nitride having a thickness of about 3 μm is grown at the growth temperature. Here, before growing the underlayer forming layer, a buffer layer (not shown) made of gallium nitride or aluminum nitride and having a thickness of about 50 nm may be grown at a growth temperature of about 500 ° C. Subsequently, a resist mask having a stripe-like or dot-like pattern or a metal mask (not shown) made of nickel (Ni) is formed on the underlayer forming layer. RIE using boron as an etching gas
Dry etching is performed on the underlayer forming layer and the upper portion of the substrate 10 by a method or an ion milling method. As a result, as shown in FIG.
An underlayer 11 having a pattern of a plane stripe or a dot having a plurality of openings 11a is formed, and each opening 11 of the underlayer 11 in the upper portion of the substrate 10 is formed.
A groove 10a is formed in a portion exposed from a. Here, the width and interval of each pattern are about 5 μm.

【0068】次に、図4(b)に示すように、基板10
に対して下地層11の反対側の面から、パルス状に発振
する波長が248nmのKrFエキシマレーザ光を基板
10をスキャンするように照射する。照射されたレーザ
光は、基板10では吸収されず、半導体層11で吸収さ
れるため、レーザ光を吸収した部分が局所的に発熱し
て、下地層11の基板10との界面に金属ガリウムを含
む熱分解層11bが形成される。
Next, as shown in FIG.
The substrate 10 is irradiated with a KrF excimer laser beam having a wavelength of 248 nm that oscillates in a pulsed manner from the surface on the opposite side of the underlayer 11 so as to scan the substrate 10. The irradiated laser light is not absorbed by the substrate 10 but is absorbed by the semiconductor layer 11, so that the portion absorbing the laser light locally generates heat, and metallic gallium is applied to the interface of the underlayer 11 and the substrate 10. A thermal decomposition layer 11b containing the same is formed.

【0069】第2の実施形態においても、レーザ光の照
射時に、下地層11における基板10との界面で発生し
た窒素ガスは、下地層11を構成する各パターンの側部
から横方向にも拡散するため、界面におけるガス圧が高
くならず、下地層11にクラックが発生することがな
い。さらに、第2の実施形態においては、基板10にお
ける下地層11からの露出部分に溝部10aを設けてい
るため、レーザ光の照射時に発生する窒素ガスがより一
層拡散しやすくなる。
Also in the second embodiment, the nitrogen gas generated at the interface between the underlayer 11 and the substrate 10 at the time of laser beam irradiation is diffused laterally from the side of each pattern constituting the underlayer 11. Therefore, the gas pressure at the interface does not increase, and cracks do not occur in the underlayer 11. Further, in the second embodiment, since the groove 10a is provided in a portion of the substrate 10 exposed from the underlayer 11, the nitrogen gas generated at the time of laser light irradiation is more easily diffused.

【0070】また、レーザ光の光源には、KrFエキシ
マレーザに代えて、YAGレーザの第3高調波、又は水
銀ランプの輝線を用いてもよい。また、レーザ光の照射
工程において、下地層形成層を成長した後、室温にまで
冷却する際に生じた窒化物半導体とサファイアとの熱膨
張係数の差によるストレスを緩和するために、基板10
を500℃程度の温度で加熱すると良い。
As the light source of the laser beam, a third harmonic of a YAG laser or a bright line of a mercury lamp may be used instead of the KrF excimer laser. Further, in the laser light irradiation step, the substrate 10 is used to reduce stress caused by a difference in thermal expansion coefficient between the nitride semiconductor and sapphire, which is generated when the underlying layer forming layer is grown and then cooled to room temperature.
Is preferably heated at a temperature of about 500 ° C.

【0071】次に、図4(c)に示すように、MOCV
D法により、横方向成長が促進される成長条件で、パタ
ーニングされた下地層11を種結晶として、厚さが約5
μmの窒化ガリウムからなる半導体層12を選択的に成
長する。第2の実施形態においては、基板10の上部に
おける下地層11の各パターンの周辺部分を掘り下げて
溝部10aを形成しているため、成長する半導体層12
の下面と基板10の主面との間には、ギャップが確実に
且つ十分に形成される。従って、図4(c)に示す半導
体層12の成長工程の後に基板10を分離する際に、基
板10と半導体層12との間に溝部10aによるギャッ
プが形成されるため、熱分解層11bの酸性溶液による
エッチング除去がより一層容易に且つ確実に行なえるよ
うになる。
Next, as shown in FIG.
By the method D, under the growth condition that the lateral growth is promoted, the patterned underlayer 11 is used as a seed crystal to have a thickness of about 5 mm.
A semiconductor layer 12 of gallium nitride having a thickness of μm is selectively grown. In the second embodiment, the trench 10a is formed by digging the peripheral portion of each pattern of the underlayer 11 on the upper portion of the substrate 10, so that the growing semiconductor layer 12 is formed.
Is reliably and sufficiently formed between the lower surface of the substrate 10 and the main surface of the substrate 10. Accordingly, when the substrate 10 is separated after the step of growing the semiconductor layer 12 shown in FIG. 4C, a gap is formed between the substrate 10 and the semiconductor layer 12 due to the groove 10a. Etching removal with an acidic solution can be performed more easily and reliably.

【0072】さらに、基板10の上部に溝部10aを設
けているため、第1の実施形態と比べても、半導体層1
2が成長する際の格子不整合又は熱膨張係数の差による
半導体層12中のストレスが減少するので、該半導体層
12の結晶性が改善されると共に、これにより半導体層
12の厚膜化が可能となる。
Further, since the groove 10a is provided in the upper part of the substrate 10, the semiconductor layer 1a is different from that of the first embodiment.
Since the stress in the semiconductor layer 12 due to the lattice mismatch or the difference in the coefficient of thermal expansion during the growth of the semiconductor layer 2 is reduced, the crystallinity of the semiconductor layer 12 is improved and the thickness of the semiconductor layer 12 is increased. It becomes possible.

【0073】以上説明したように、第2の実施形態によ
ると、サファイアからなる基板10の主面上に開口部1
1aを有する下地層11を選択的に形成し、さらに基板
10の露出部分に溝部10aを形成する。その後、下地
層11と基板10との間に下地層11の下部がレーザ光
によって熱分解された熱分解層11bを形成する。続い
て、基板10との間に熱分解層11bを介在させた状態
で下地層11を種結晶として半導体層12を選択的に横
方向成長するため、該半導体層12の結晶性が格段に向
上する。さらに、その後、熱分解層11bをウエットエ
ッチングにより除去するだけで、基板10を半導体層1
2から容易に且つ確実に分離することができる。従っ
て、半導体層12にpn接合(pin接合)を含む活性
層を形成すると、発光デバイスのチップサイズの低減、
及び直列抵抗の低減等の高性能化を図ることができる。
As described above, according to the second embodiment, the opening 1 is formed on the main surface of the substrate 10 made of sapphire.
An underlayer 11 having 1 a is selectively formed, and a groove 10 a is formed in an exposed portion of the substrate 10. Thereafter, a thermal decomposition layer 11b in which the lower portion of the underlayer 11 is thermally decomposed by the laser beam is formed between the underlayer 11 and the substrate 10. Subsequently, the semiconductor layer 12 is selectively laterally grown using the underlayer 11 as a seed crystal in a state where the thermal decomposition layer 11b is interposed between the semiconductor layer 12 and the substrate 10, so that the crystallinity of the semiconductor layer 12 is significantly improved. I do. Further, after that, the substrate 10 is removed by simply removing the thermal decomposition layer 11b by wet etching.
2 can be easily and reliably separated. Therefore, when an active layer including a pn junction (pin junction) is formed in the semiconductor layer 12, the chip size of the light emitting device can be reduced,
Further, high performance such as reduction of series resistance can be achieved.

【0074】(第3の実施形態)以下、本発明の第3の
実施形態について図面を参照しながら説明する。
(Third Embodiment) Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

【0075】図5(a)〜図5(c)は本発明の第3の
実施形態に係る半導体装置の製造方法の工程順の断面構
成を示している。
FIGS. 5A to 5C show cross-sectional structures in the order of steps of a method for manufacturing a semiconductor device according to the third embodiment of the present invention.

【0076】まず、例えばMOCVD法により、サファ
イアからなる基板(ウエハ)10の上に、約1000℃
の成長温度で厚さが約10nmの窒化ガリウムからなる
第1下地層、厚さが約1μmの窒化アルミニウムからな
る第2下地層及び厚さが約3μmの窒化ガリウムからな
る第3下地層を順次成長して下地層形成層を形成する。
ここでも、下地層形成層を成長する前に、約500℃の
成長温度で厚さが約50nmの窒化ガリウム又は窒化ア
ルミニウムからなるバッファ層(図示せず)を成長して
もよい。続いて、下地層形成層の上に、ストライプ状又
はドット状のパターンを有するレジストマスク又はニッ
ケルからなる金属マスク(図示せず)を形成した後、形
成したマスクを用いて、例えば塩化ホウ素をエッチング
ガスとするRIE法、又イオンミリング法により、下地
層形成層及び基板10の上部に対してドライエッチング
を行なう。これにより、図5(a)に示すように、下地
層形成層から、複数の開口部24aを有する平面ストラ
イプ状又はドット状のパターンを有し、第1下地層2
1、第2下地層22及び第3下地層からなる下地層24
が形成される。ここでは、各パターンの幅及び間隔を約
5μmとしている。
First, a substrate (wafer) 10 made of sapphire is placed at about 1000 ° C. by MOCVD, for example.
A first underlayer made of gallium nitride having a thickness of about 10 nm, a second underlayer made of aluminum nitride having a thickness of about 1 μm, and a third underlayer made of gallium nitride having a thickness of about 3 μm at the growth temperature. The base layer is formed by growing.
Here, before growing the underlayer forming layer, a buffer layer (not shown) made of gallium nitride or aluminum nitride and having a thickness of about 50 nm may be grown at a growth temperature of about 500 ° C. Subsequently, a resist mask having a stripe-like or dot-like pattern or a metal mask (not shown) made of nickel is formed on the underlayer forming layer, and then, for example, boron chloride is etched using the formed mask. Dry etching is performed on the underlayer forming layer and the upper portion of the substrate 10 by RIE using a gas or ion milling. As a result, as shown in FIG. 5A, the first underlayer 2 has a planar stripe or dot pattern having a plurality of openings 24a from the underlayer formation layer.
1, an underlayer 24 composed of a second underlayer 22 and a third underlayer
Is formed. Here, the width and interval of each pattern are about 5 μm.

【0077】次に、図5(b)に示すように、基板10
に対して下地層24の反対側の面から、パルス状に発振
する波長が355nmのYAGレーザの第3高調波光を
基板10をスキャンするように照射する。照射されたレ
ーザ光は、基板10では吸収されず、第1下地層21で
吸収されるため、レーザ光を吸収した部分が局所的に発
熱して、第1下地層21の基板10との界面に金属ガリ
ウムを含む熱分解層21aが形成される。
Next, as shown in FIG.
Then, the substrate 10 is irradiated with third harmonic light of a YAG laser having a wavelength of 355 nm, which oscillates in a pulsed manner, from the opposite side of the underlayer 24 so as to scan the substrate 10. The irradiated laser light is not absorbed by the substrate 10 but is absorbed by the first underlayer 21, so that the portion that has absorbed the laser light locally generates heat, and the interface between the first underlayer 21 and the substrate 10. Then, a thermal decomposition layer 21a containing metal gallium is formed.

【0078】第3の実施形態においても、レーザ光の照
射時に、下地層24における基板10との界面で発生し
た窒素ガスは、下地層24の各開口部24aに面する側
部から横方向にも拡散するため、界面におけるガス圧が
高くならず、下地層24にクラックが発生することがな
いまた、レーザ光の光源には、YAGレーザの第3高調
波に代えて、KrFエキシマレーザ又は水銀ランプの輝
線を用いてもよい。また、レーザ光の照射工程におい
て、下地層形成層を成長した後、室温にまで冷却する際
に生じた窒化物半導体とサファイアとの熱膨張係数の差
によるストレスを緩和するために、基板10を500℃
程度の温度で加熱すると良い。
Also in the third embodiment, the nitrogen gas generated at the interface with the substrate 10 in the underlayer 24 during the irradiation of the laser beam is directed laterally from the side of the underlayer 24 facing each opening 24a. Is also diffused, so that the gas pressure at the interface does not increase and no cracks occur in the underlayer 24. The laser light source is a KrF excimer laser or mercury instead of the third harmonic of the YAG laser. A bright line of a lamp may be used. Further, in the laser light irradiation step, the substrate 10 is formed by removing the substrate 10 in order to reduce stress caused by a difference in thermal expansion coefficient between the nitride semiconductor and sapphire generated when the base layer forming layer is grown and then cooled to room temperature. 500 ℃
It is advisable to heat at about the temperature.

【0079】次に、図5(c)に示すように、MOCV
D法により、横方向成長が促進される成長条件で、パタ
ーニングされた下地層24を種結晶として、厚さが約5
μmの窒化ガリウムからなる半導体層12を選択的に成
長する。第3の実施形態においては、下地層24を種結
晶として半導体層12を成長する際に、該下地層24を
窒化ガリウムからなる第1下地層21、窒化アルミニウ
ムからなる第2下地層22、及び窒化ガリウムからなる
第3下地層23により形成している。このため、例えば
半導体層12における原料のV/III 比の値を大きくす
ると、すなわち、ガリウム源を通常のV/III 比の値よ
りも大きくすると、窒化ガリウムからなる第1の下地層
はその厚さが10nm程度と小さいので、また、第2の
下地層22は組成にガリウムを含まないので、主に窒化
ガリウムからなる第3下地層23の側面から成長する。
その結果、第3下地層23から成長する半導体層12の
下面と基板10の主面との間には、ギャップ22aが確
実に形成される。従って、図5(c)に示す半導体層1
2の成長工程の後に基板10を分離する際に、基板10
と半導体層12との間にギャップ22aが形成されてい
ることから、熱分解層21aの酸性溶液によるエッチン
グ除去がより一層容易に且つ確実に行なえるようにな
る。
Next, as shown in FIG.
By the method D, under the growth condition in which the lateral growth is promoted, the patterned underlayer 24 is used as a seed crystal to have a thickness of about 5 mm.
A semiconductor layer 12 of gallium nitride having a thickness of μm is selectively grown. In the third embodiment, when the semiconductor layer 12 is grown using the underlayer 24 as a seed crystal, the underlayer 24 is formed of a first underlayer 21 made of gallium nitride, a second underlayer 22 made of aluminum nitride, and The third underlayer 23 made of gallium nitride is used. Therefore, for example, if the value of the V / III ratio of the raw material in the semiconductor layer 12 is increased, that is, if the gallium source is set to a value larger than the normal value of the V / III ratio, the thickness of the first underlayer made of gallium nitride is increased. Is about 10 nm, and since the second underlayer 22 does not contain gallium in the composition, it grows from the side surface of the third underlayer 23 mainly made of gallium nitride.
As a result, a gap 22a is reliably formed between the lower surface of the semiconductor layer 12 grown from the third underlayer 23 and the main surface of the substrate 10. Therefore, the semiconductor layer 1 shown in FIG.
When separating the substrate 10 after the growth step 2, the substrate 10
Since the gap 22a is formed between the semiconductor layer 12 and the semiconductor layer 12, the thermal decomposition layer 21a can be more easily and reliably removed by etching with an acidic solution.

【0080】以上説明したように、第3の実施形態によ
ると、サファイアからなる基板10の主面上に、開口部
24aを有し、積層する隣接間で互いに異なる組成を持
つ3層からなる下地層24を選択的に形成する。その
後、下地層24と基板10との間に第1下地層21の下
部がレーザ光によって熱分解された熱分解層21aを形
成する。続いて、基板10との間に熱分解層21aを介
在させた状態で下地層24の上部の第3下地層23を種
結晶として半導体層12を選択的に横方向成長するた
め、該半導体層12の結晶性が格段に向上する。さら
に、その後、熱分解層21aをウエットエッチングによ
り除去するだけで、基板10を半導体層12から容易に
且つ確実に分離することができる。
As described above, according to the third embodiment, an opening 24a is formed on the main surface of a substrate 10 made of sapphire, and a lower layer made of three layers having different compositions between adjacent layers to be laminated. The formation 24 is selectively formed. After that, a thermal decomposition layer 21a in which the lower portion of the first underlayer 21 is thermally decomposed by the laser beam is formed between the underlayer 24 and the substrate 10. Subsequently, the semiconductor layer 12 is selectively laterally grown using the third underlayer 23 above the underlayer 24 as a seed crystal with the thermal decomposition layer 21a interposed between the semiconductor layer 12 and the substrate 10. The crystallinity of No. 12 is remarkably improved. Further, thereafter, the substrate 10 can be easily and reliably separated from the semiconductor layer 12 only by removing the thermal decomposition layer 21a by wet etching.

【0081】その上、半導体層12は、基板10の主面
との間にギャップ22aが形成されるように成長するた
め、第1の実施形態と比べて、半導体層12が成長する
際の格子不整合又は熱膨張係数の差による半導体層12
中のストレスが減少するので、該半導体層12の結晶性
が改善されると共に、これにより半導体層12の厚膜化
が可能となる。従って、半導体層12にpn接合(pi
n接合)を含む活性層を形成すると、発光デバイスのチ
ップサイズの低減、及び直列抵抗の低減等の高性能化を
図ることができる。
In addition, since the semiconductor layer 12 grows so that a gap 22a is formed between the semiconductor layer 12 and the main surface of the substrate 10, the semiconductor layer 12 has a larger lattice size than the first embodiment. Semiconductor layer 12 due to mismatch or difference in thermal expansion coefficient
Since the internal stress is reduced, the crystallinity of the semiconductor layer 12 is improved and the thickness of the semiconductor layer 12 can be increased. Therefore, a pn junction (pi
When an active layer including an n-junction is formed, high performance such as reduction in chip size of a light emitting device and reduction in series resistance can be achieved.

【0082】なお、第3の実施形態においては、下地層
24を、窒化ガリウムから第1の下地層21、窒化アル
ミニウムからなる第2の下地層22及び窒化ガリウムか
ら第3の下地層23の3層構造としたが、これに代え
て、厚さが約1μmの窒化アルミニウムからなる下部下
地層、及び厚さが約3μmの窒化ガリウムからなる上部
下地層の2層構造としても良い。この場合には、例えば
波長が355nmのYAGレーザの第3高調波光は、窒
化アルミニウムからなる下部下地層では吸収されず、窒
化ガリウムからなる上部下地層で吸収されるため、熱分
解層は上部下地層の下部に形成されることになる。
In the third embodiment, the underlayer 24 is formed of a first underlayer 21 made of gallium nitride, a second underlayer 22 made of aluminum nitride, and a third underlayer 23 made of gallium nitride. Instead of the layer structure, a two-layer structure of a lower underlayer made of aluminum nitride with a thickness of about 1 μm and an upper underlayer made of gallium nitride with a thickness of about 3 μm may be used instead. In this case, for example, the third harmonic light of the YAG laser having a wavelength of 355 nm is not absorbed by the lower underlayer made of aluminum nitride but is absorbed by the upper underlayer made of gallium nitride. It will be formed below the stratum.

【0083】(第4の実施形態)以下、本発明の第4の
実施形態について図面を参照しながら説明する。
(Fourth Embodiment) Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.

【0084】図6(a)〜図6(d)は本発明の第4の
実施形態に係る半導体装置の製造方法の工程順の断面構
成を示している。
FIGS. 6A to 6D show cross-sectional structures in the order of steps of a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention.

【0085】まず、図6(a)に示すように、例えば気
相堆積法(Chemical Vapor Deposition:CVD)法によ
り、サファイアからなる基板(ウエハ)10の上に、膜
厚が約300nmの酸化シリコン(SiO2 )からなる
マスク膜形成膜を成膜する。ここでは、原料ガスとし
て、例えばモノシラン(SiH4 )と酸素(O2 )とを
用い、成膜温度は300℃程度としている。続いて、リ
ソグラフィ法により、マスク膜形成膜の上に、ストライ
プ状又はドット状のパターンを有するレジスト膜(図示
せず)を形成し、形成したレジスト膜をマスクとして、
マスク膜形成膜に対して、例えばフッ化水素酸(HF)
をエッチング溶液とするウエットエッチングを行なうこ
とにより、図6(a)に示すように、マスク膜形成膜か
ら、複数の開口部60aを有する平面ストライプ状又は
ドット状のパターンを有するマスク膜60を形成する。
ここでは、各パターンの幅及び間隔を約5μmとしてい
る。
First, as shown in FIG. 6A, a silicon oxide film having a thickness of about 300 nm is formed on a substrate (wafer) 10 made of sapphire by, for example, a chemical vapor deposition (CVD) method. A mask film forming film made of (SiO 2 ) is formed. Here, for example, monosilane (SiH 4 ) and oxygen (O 2 ) are used as source gases, and the film forming temperature is set to about 300 ° C. Subsequently, a resist film (not shown) having a stripe or dot pattern is formed on the mask film forming film by lithography, and the formed resist film is used as a mask.
For the mask film forming film, for example, hydrofluoric acid (HF)
6A, a mask film 60 having a planar striped or dot pattern having a plurality of openings 60a is formed from the mask film forming film as shown in FIG. I do.
Here, the width and interval of each pattern are about 5 μm.

【0086】次に、図6(b)に示すように、例えばM
OCVD法により、基板10におけるマスク膜60の開
口部60aからの各露出部分の上に、厚さが約10nm
の窒化ガリウムからなる下地層31を成長する。このよ
うに、第4の実施形態においては、基板10の主面がほ
とんど露出せず、酸化シリコンからなるマスク膜60と
窒化ガリウムからなる下地層31とにより覆われる。
Next, as shown in FIG.
By the OCVD method, a thickness of about 10 nm is formed on each exposed portion of the mask film 60 on the substrate 10 from the opening 60a.
The underlayer 31 made of gallium nitride is grown. As described above, in the fourth embodiment, the main surface of the substrate 10 is hardly exposed, and is covered by the mask film 60 made of silicon oxide and the base layer 31 made of gallium nitride.

【0087】次に、図6(c)に示すように、基板10
に対して下地層31の反対側の面から、パルス状に発振
する波長が248nmのKrFエキシマレーザ光を基板
10をスキャンするように照射する。照射されたレーザ
光は、基板10では吸収されず、半導体層31で吸収さ
れるため、レーザ光を吸収した部分が局所的に発熱し
て、下地層31の基板10との界面に金属ガリウムを含
む熱分解層31aが形成される。ここで、レーザ光の照
射により下地層31が分解して生じた窒素ガスを拡散し
やすくするために、下地層31の厚さはマスク膜60の
膜厚よりも小さくなるように設定している。このため、
マスク膜60の上には窒化ガリウムが成長していないほ
うが望ましい。
Next, as shown in FIG.
The substrate 10 is irradiated with a KrF excimer laser beam having a wavelength of 248 nm that oscillates in a pulse form from the surface on the opposite side of the underlayer 31 so as to scan the substrate 10. The irradiated laser light is not absorbed by the substrate 10 but is absorbed by the semiconductor layer 31, so that the portion absorbing the laser light locally generates heat, and metallic gallium is applied to the interface of the underlayer 31 and the substrate 10. The thermal decomposition layer 31a including the thermal decomposition layer 31a is formed. Here, the thickness of the underlayer 31 is set to be smaller than the thickness of the mask film 60 in order to easily diffuse the nitrogen gas generated by the decomposition of the underlayer 31 by the irradiation of the laser beam. . For this reason,
It is preferable that gallium nitride does not grow on the mask film 60.

【0088】なお、レーザ光の光源には、KrFエキシ
マレーザに代えて、YAGレーザの第3高調波又は水銀
ランプの輝線を用いてもよい。また、レーザ光の照射工
程において、下地層形成層を成長した後、室温にまで冷
却する際に生じた窒化物半導体とサファイアとの熱膨張
係数の差によるストレスを緩和するために、基板10を
500℃程度の温度で加熱すると良い。
As the light source of the laser beam, a third harmonic of a YAG laser or a bright line of a mercury lamp may be used instead of the KrF excimer laser. Further, in the laser light irradiation step, the substrate 10 is formed by removing the substrate 10 in order to reduce stress caused by a difference in thermal expansion coefficient between the nitride semiconductor and sapphire generated when the base layer forming layer is grown and then cooled to room temperature. It is preferable to heat at a temperature of about 500 ° C.

【0089】次に、図6(d)に示すように、MOCV
D法により、横方向成長が促進される成長条件で、選択
的に形成された下地層31を種結晶として、厚さが約5
μmの窒化ガリウムからなる半導体層12を選択的に成
長する。第4の実施形態においては、半導体層12は、
マスク膜60の上面で横方向成長が促進される条件で成
長するため、下地層31と比べてその結晶欠陥密度は小
さくなる。
Next, as shown in FIG. 6D, the MOCV
By the method D, under the growth condition for promoting lateral growth, the underlayer 31 selectively formed is used as a seed crystal and the thickness is about 5 mm.
A semiconductor layer 12 of gallium nitride having a thickness of μm is selectively grown. In the fourth embodiment, the semiconductor layer 12
Since the growth is performed on the upper surface of the mask film 60 under the condition that the lateral growth is promoted, the crystal defect density is lower than that of the underlayer 31.

【0090】また、半導体層12における下地層31の
上方に成長した部分においても、下地層31は基板10
との間に金属ガリウムを含む熱分解層31aが介在して
いるため、半導体層12を成長する際には、サファイア
と窒化ガリウムとの格子不整合及び熱膨張係数の差の影
響を受けることがなくなる。その結果、半導体層12の
結晶性は、下地層31に熱分解層31aを設けない場合
と比べて大きく改善される。
In the portion of the semiconductor layer 12 grown above the underlayer 31, the underlayer 31
Between the sapphire and gallium nitride, the thermal decomposition layer 31a containing metallic gallium is interposed between the sapphire and the gallium nitride. Disappears. As a result, the crystallinity of the semiconductor layer 12 is greatly improved as compared with the case where the thermal decomposition layer 31a is not provided on the underlayer 31.

【0091】続いて、図6(d)に示す半導体層12の
成長工程の後に、例えば塩酸とフッ化水素酸との混合溶
液を用いたウエットエッチングによって、熱分解層31
aとマスク膜60とを除去することにより、半導体層1
2から基板10を分離することも可能である。
Subsequently, after the step of growing the semiconductor layer 12 shown in FIG. 6D, the thermal decomposition layer 31 is formed by wet etching using a mixed solution of hydrochloric acid and hydrofluoric acid.
a and the mask film 60, the semiconductor layer 1 is removed.
It is also possible to separate the substrate 10 from the two.

【0092】以上説明したように、第4の実施形態によ
ると、サファイアからなる基板10の主面上に、開口部
60aを有しその上に窒化物半導体が実質的に結晶成長
しないマスク膜60を選択的に形成し、基板10の主面
におけるマスク膜60からの露出部分上に、厚さがマス
ク膜60よりも小さい窒化ガリウムからなる下地層31
を成長する。続いて、下地層31と基板10との間に下
地層312の下部がレーザ光によって熱分解された熱分
解層31aを形成し、続いて、基板10との間に熱分解
層31aを介在させた状態で下地層31を種結晶として
半導体層12を選択的に横方向成長するため、該半導体
層12の結晶性が格段に向上する。さらに、その後、熱
分解層31a及びマスク膜60をウエットエッチングに
より除去するだけで、基板10を半導体層12から容易
に且つ確実に分離することができる。従って、半導体層
12にpn接合(pin接合)を含む活性層を形成する
と、発光デバイスのチップサイズの低減、及び直列抵抗
の低減等の高性能化を図ることができる。
As described above, according to the fourth embodiment, the mask film 60 having the opening 60a on the main surface of the substrate 10 made of sapphire and on which the nitride semiconductor does not substantially grow crystal. Is selectively formed, and a base layer 31 made of gallium nitride having a thickness smaller than that of the mask film 60 is formed on a portion of the main surface of the substrate 10 exposed from the mask film 60.
Grow. Subsequently, a thermal decomposition layer 31a in which the lower portion of the underlayer 312 is thermally decomposed by laser light is formed between the underlayer 31 and the substrate 10, and the thermal decomposition layer 31a is interposed between the underlayer 312 and the substrate 10. In this state, the semiconductor layer 12 is selectively laterally grown using the underlayer 31 as a seed crystal, so that the crystallinity of the semiconductor layer 12 is significantly improved. Further, thereafter, the substrate 10 can be easily and reliably separated from the semiconductor layer 12 only by removing the thermal decomposition layer 31a and the mask film 60 by wet etching. Therefore, when an active layer including a pn junction (pin junction) is formed in the semiconductor layer 12, high performance such as reduction in chip size of the light emitting device and reduction in series resistance can be achieved.

【0093】(第5の実施形態)以下、本発明の第5の
実施形態について図面を参照しながら説明する。
(Fifth Embodiment) Hereinafter, a fifth embodiment of the present invention will be described with reference to the drawings.

【0094】図7(a)〜図7(d)は本発明の第5の
実施形態に係る半導体装置の製造方法の工程順の断面構
成を示している。
FIGS. 7A to 7D show cross-sectional structures in the order of steps of a method for manufacturing a semiconductor device according to the fifth embodiment of the present invention.

【0095】まず、図7(a)に示すように、例えばC
VD法により、サファイアからなる基板(ウエハ)10
の上に、膜厚が約300nmの酸化シリコンからなるマ
スク膜形成膜を成膜する。続いて、リソグラフィ法によ
り、マスク膜形成膜の上に、ストライプ状又はドット状
のパターンを有するレジスト膜(図示せず)を形成し、
形成したレジスト膜をマスクとして、マスク膜形成膜に
対して、例えばフッ化水素酸をエッチング溶液とするウ
エットエッチングを行なうことにより、図7(a)に示
すように、マスク膜形成膜から、複数の開口部60aを
有する平面ストライプ状又はドット状のパターンを有す
るマスク膜60を形成する。ここでは、各パターンの幅
及び間隔は小さい方がことが好ましく、例えば1μm程
度としている。
First, as shown in FIG.
Substrate (wafer) 10 made of sapphire by VD method
A mask film forming film made of silicon oxide having a thickness of about 300 nm is formed thereon. Subsequently, a resist film (not shown) having a stripe or dot pattern is formed on the mask film formation film by a lithography method,
Using the formed resist film as a mask, the mask film-forming film is subjected to wet etching using, for example, hydrofluoric acid as an etching solution, so that a plurality of mask film-forming films are removed from the mask film-forming film as shown in FIG. A mask film 60 having a planar stripe or dot pattern having openings 60a is formed. Here, it is preferable that the width and the interval of each pattern are smaller, for example, about 1 μm.

【0096】次に、図7(b)に示すように、例えばM
OCVD法により、基板10におけるマスク膜60の開
口部60aからの各露出部分の上に、厚さが約1μmの
窒化ガリウムからなる下地層32を横方向成長が支配的
となる条件で成長する。このとき、互いに隣接する開口
部60aから成長する下地層32は、マスク膜60の両
側から中央部に向けて成長するが、下地層32の互いに
対向する側面同士が接しない状態で成長を止める。これ
により、マスク膜60の各パターンの上面の中央部分は
露出した状態となる。
Next, as shown in FIG.
By the OCVD method, an underlayer 32 of gallium nitride having a thickness of about 1 μm is grown on each exposed portion of the mask film 60 from the opening 60a of the substrate 10 under conditions in which lateral growth is dominant. At this time, the base layer 32 growing from the openings 60a adjacent to each other grows from both sides of the mask film 60 toward the center, but stops growing in a state where the side surfaces of the base layer 32 facing each other do not contact each other. As a result, the central portion of the upper surface of each pattern of the mask film 60 is exposed.

【0097】なお、ここでは、下地層32をマスク膜6
0の各パターンの上面の中央部分が露出するように結晶
成長したが、これに代えて、下地層32を基板10の上
にマスク膜を覆うようにほぼ平坦に成長し、その後、例
えばRIE法により、下地層32におけるマスク膜60
の上側部分に対して選択的にエッチングを行なうことに
より、マスク膜60の各パターンの上面の中央部分を露
出してもよい。
Here, the underlayer 32 is used as the mask film 6
However, instead of this, the underlying layer 32 is grown almost flat on the substrate 10 so as to cover the mask film, and then the RIE method is performed. As a result, the mask film 60 in the underlying layer 32
By selectively etching the upper portion of the mask film 60, the central portion of the upper surface of each pattern of the mask film 60 may be exposed.

【0098】次に、図7(c)に示すように、下地層3
2を選択的に成長した基板10に対して、例えばフッ化
水素酸によるウエットエッチングを行なって、マスク膜
60を除去する。このように、マスク膜60を選択的に
除去すると、下地層32の各パターンの側部に庇状部分
が形成されると共に、各パターン同士の間から基板10
の主面が露出する。続いて、基板10に対して下地層3
2の反対側の面から、パルス状に発振する波長が248
nmのKrFエキシマレーザ光を基板10をスキャンす
るように照射する。照射されたレーザ光は、基板10で
は吸収されず、半導体層32で吸収されるため、レーザ
光を吸収した部分が局所的に発熱して、下地層32の基
板10との界面に金属ガリウムを含む熱分解層32aが
形成される。ここでは、第1〜第3の実施形態と同様
に、下地層32における各パターンの側方が空いている
ため、下地層32の熱分解により生じた窒素ガスが拡散
しやすい。その結果、レーザ光の照射時に、半導体層1
2にクラックが発生しにくい構成となっている。
Next, as shown in FIG.
The mask film 60 is removed by performing wet etching using, for example, hydrofluoric acid on the substrate 10 on which the substrate 2 has been selectively grown. As described above, when the mask film 60 is selectively removed, an eave-shaped portion is formed on the side of each pattern of the base layer 32, and the substrate 10 is removed from between the patterns.
The main surface is exposed. Subsequently, the base layer 3 is formed on the substrate 10.
From the surface on the opposite side of FIG.
The substrate 10 is irradiated with a KrF excimer laser beam having a wavelength of nm. The irradiated laser light is not absorbed by the substrate 10 but is absorbed by the semiconductor layer 32, so that the portion absorbing the laser light locally generates heat, and metallic gallium is applied to the interface of the underlayer 32 and the substrate 10. The thermal decomposition layer 32a including the thermal decomposition layer 32a is formed. Here, similarly to the first to third embodiments, since the sides of each pattern in the underlayer 32 are vacant, the nitrogen gas generated by the thermal decomposition of the underlayer 32 is easily diffused. As a result, when the semiconductor layer 1 is irradiated with the laser light,
2 has a configuration in which cracks are unlikely to occur.

【0099】なお、レーザ光の光源には、KrFエキシ
マレーザに代えて、YAGレーザの第3高調波又は水銀
ランプの輝線を用いてもよい。また、レーザ光の照射工
程において、基板10を500℃程度の温度で加熱する
と良い。
The laser beam source may be a third harmonic of a YAG laser or a bright line of a mercury lamp, instead of the KrF excimer laser. In the laser light irradiation step, the substrate 10 is preferably heated at a temperature of about 500 ° C.

【0100】次に、図7(d)に示すように、MOCV
D法により、横方向成長が促進される成長条件で、選択
的に形成された下地層32を種結晶として、厚さが約5
μmの窒化ガリウムからなる半導体層12を選択的に成
長する。第5の実施形態においては、半導体層12は、
下地層32における側部の庇状部分から横方向成長が促
進される条件で成長するため、下地層31と比べてその
結晶欠陥密度は小さくなる。
Next, as shown in FIG. 7D, the MOCV
By the method D, under the growth condition for promoting the lateral growth, the thickness of about 5
A semiconductor layer 12 of gallium nitride having a thickness of μm is selectively grown. In the fifth embodiment, the semiconductor layer 12
Since the crystal is grown under the condition that the lateral growth is promoted from the side eaves-like portion of the underlayer 32, the crystal defect density is lower than that of the underlayer 31.

【0101】続いて、図7(d)に示す半導体層12の
成長工程の後に、例えば塩酸を用いたウエットエッチン
グによって、熱分解層32aを除去することにより、半
導体層12から基板10を分離することも可能である。
このとき、基板10と半導体層12との間にはマスク膜
60が除去されてなるギャップ32bが残るため、第1
の実施形態と比べて、基板10を容易に分離することが
できる。
Subsequently, after the step of growing the semiconductor layer 12 shown in FIG. 7D, the substrate 10 is separated from the semiconductor layer 12 by removing the thermal decomposition layer 32a by, for example, wet etching using hydrochloric acid. It is also possible.
At this time, the gap 32b formed by removing the mask film 60 remains between the substrate 10 and the semiconductor layer 12, so that the first
The substrate 10 can be easily separated as compared with the embodiment.

【0102】以上説明したように、第5の実施形態によ
ると、サファイアからなる基板10の主面上に、開口部
60aを有しその上に窒化物半導体が実質的に結晶成長
しないマスク膜60を選択的に形成し、基板10の主面
におけるマスク膜60からの露出部分上に、マスク膜6
0の中央部分を残すように窒化ガリウムからなる下地層
32を成長する。続いて、マスク膜60をエッチングに
より除去した後、下地層32と基板10との間に下地層
32の下部がレーザ光によって熱分解された熱分解層3
2aを形成し、続いて、基板10との間に熱分解層32
aを介在させた状態で下地層32を種結晶として半導体
層12を選択的に横方向成長するため、該半導体層12
の結晶性が格段に向上する。さらに、その後、熱分解層
32aをウエットエッチングにより除去するだけで、基
板10を半導体層12から容易に且つ確実に分離するこ
とができる。従って、半導体層12にpn接合(pin
接合)を含む活性層を形成すると、発光デバイスのチッ
プサイズの低減、及び直列抵抗の低減等の高性能化を図
ることができる。
As described above, according to the fifth embodiment, the mask film 60 having the opening 60a on the main surface of the substrate 10 made of sapphire and having substantially no crystal growth of the nitride semiconductor thereon. Is selectively formed, and a mask film 6 is formed on a portion of the main surface of the substrate 10 exposed from the mask film 60.
An underlayer 32 made of gallium nitride is grown so as to leave a central portion of zero. Subsequently, after the mask film 60 is removed by etching, the lower portion of the underlayer 32 between the underlayer 32 and the substrate 10 is thermally decomposed by laser light.
2a, followed by a pyrolysis layer 32 between
a, the semiconductor layer 12 is selectively laterally grown using the underlayer 32 as a seed crystal with the semiconductor layer 12 interposed therebetween.
The crystallinity of is greatly improved. Further, thereafter, the substrate 10 can be easily and reliably separated from the semiconductor layer 12 only by removing the thermal decomposition layer 32a by wet etching. Therefore, a pn junction (pin
When an active layer including a junction is formed, high performance such as reduction in chip size of a light emitting device and reduction in series resistance can be achieved.

【0103】なお、第4又は第5の実施形態において、
マスク膜60は、酸化シリコンに限られず、窒化シリコ
ン(Si34)又は酸化亜鉛(ZnO)を用いてもよ
く、また、酸化シリコンを含むこれらのうちの2つ以上
からなる積層膜であってもよい。但し、マスク膜60の
エッチング溶液として、例えば窒化シリコンの場合は熱
リン酸又はフッ化水素酸、また、酸化亜鉛の場合は王水
というように、マスク膜60を選択的に除去できるエッ
チング溶液を選ぶ必要がある。
In the fourth or fifth embodiment,
The mask film 60 is not limited to silicon oxide, but may be silicon nitride (Si 3 N 4 ) or zinc oxide (ZnO), and is a laminated film including two or more of these materials including silicon oxide. You may. However, as an etching solution for the mask film 60, an etching solution that can selectively remove the mask film 60, such as hot phosphoric acid or hydrofluoric acid in the case of silicon nitride, or aqua regia in the case of zinc oxide, is used. You need to choose.

【0104】なお、第2〜第5の各実施形態において
も、第1の実施形態の第1変形例又は第2変形例のよう
に、基板10を分離する前か又は分離した後に、半導体
層12にシリコン等からなる異種基板50を貼り合わせ
てもよい。
In each of the second to fifth embodiments, as in the first modification or the second modification of the first embodiment, the semiconductor layer is separated before or after the substrate 10 is separated. A heterogeneous substrate 50 made of silicon or the like may be bonded to 12.

【0105】また、前記の第1〜第5の各実施形態にお
いて、サファイアからなる基板10の主面の面方位は特
に限定されず、例えば(0001)面等の一般的な面方
位でも良く、また、該(0001)面からわずかにオフ
セットした、いわゆるオフアングルを持つ主面でもよ
い。
In each of the first to fifth embodiments, the plane orientation of the main surface of the substrate 10 made of sapphire is not particularly limited, and may be a general plane orientation such as a (0001) plane. Further, a main surface having a so-called off-angle slightly offset from the (0001) plane may be used.

【0106】また、基板10の材料はサファイアに限ら
れず、例えば、酸化マグネシウム(MgO)又は酸化リ
チウムガリウムアルミニウム(LiGaxAl1-x2
0≦x≦1)を用いると良い。このようにすると、禁制
帯幅が大きく且つ結晶性に優れた窒化物半導体を形成で
きるため、高輝度化と低動作電流化とが可能となり、電
気的及び光学的特性に優れた高性能な青紫色可視域発光
素子、すなわち発光ダイオード素子及び半導体レーザ素
子を実現することができる。
The material of the substrate 10 is not limited to sapphire. For example, magnesium oxide (MgO) or lithium gallium aluminum oxide (LiGa x Al 1 -x O 2 ,
0 ≦ x ≦ 1) may be used. In this case, a nitride semiconductor having a large forbidden band width and excellent crystallinity can be formed, so that high luminance and low operating current can be achieved, and a high-performance blue with excellent electrical and optical characteristics can be obtained. A violet-visible light emitting element, that is, a light emitting diode element and a semiconductor laser element can be realized.

【0107】また、サファイアからなる基板10に代え
て半導体層12を転写する異種基板50にシリコン(S
i)を用いたがこれに限られない。すなわち、主面が
(100)面のヒ化ガリウム(GaAs)、リン化ガリ
ウム(GaP)、リン化インジウム(InP)若しくは
炭化シリコン(SiC)等であって、高濃度にドープさ
れた低抵抗な半導体基板か、又は銅(Cu)等の金属基
板を用いると良い。例えば、シリコン、炭化シリコン及
び金属基板は放熱性に優れるため、半導体レーザ素子に
適用した場合には素子の長寿命化を図ることができる。
また、ヒ化ガリウム、リン化ガリウム及びリン化インジ
ウムは劈開が容易であるため、劈開時に半導体層にも良
好な劈開面を得られるので、半導体レーザ素子に適用す
る場合には、良好な共振器端面を形成することができ
る。その結果、レーザ素子のしきい値電流を低減できる
ので、レーザ素子の高性能化が可能となる。
Also, instead of the substrate 10 made of sapphire, a silicon (S)
Although i) was used, it is not limited to this. That is, the main surface is (100) plane gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), silicon carbide (SiC), or the like, and is highly doped and has low resistance. It is preferable to use a semiconductor substrate or a metal substrate such as copper (Cu). For example, since silicon, silicon carbide, and metal substrates have excellent heat dissipation properties, when applied to a semiconductor laser device, the life of the device can be extended.
Gallium arsenide, gallium phosphide, and indium phosphide can be easily cleaved, so that a good cleavage plane can be obtained in the semiconductor layer at the time of cleavage. An end face can be formed. As a result, the threshold current of the laser element can be reduced, so that the performance of the laser element can be improved.

【0108】また、下地層11、24、31、32及び
半導体層12は、必ずしもMOCVD法には限られず、
例えば分子線エピタキシー法又はハイドライド気相成長
法で行なってもよい。また、半導体層ごとに成長方法が
異なっていてもよい。
The underlying layers 11, 24, 31, 32 and the semiconductor layer 12 are not necessarily limited to the MOCVD method.
For example, it may be performed by a molecular beam epitaxy method or a hydride vapor phase epitaxy method. Further, the growth method may be different for each semiconductor layer.

【0109】また、第1〜第5の各実施形態において、
半導体層12は、一般式Inx Ga y Al1-x-y N(但
し、x,yは、0≦x,y≦1、0≦x+y≦1)を発
光層に含むpn接合(pin接合)を含む構成であって
も良く、また、半導体層12の上に、Inx Gay Al
1-x-y Nからなる発光層を含むpn接合(pin接合)
を成長により形成してもよい。
In each of the first to fifth embodiments,
The semiconductor layer 12 has the general formula Inx Ga y Al1-xy N (however
X and y are 0 ≦ x, y ≦ 1, 0 ≦ x + y ≦ 1)
A configuration including a pn junction (pin junction) included in the optical layer,
In addition, on the semiconductor layer 12, Inx Gay Al
1-xy A pn junction (pin junction) including a light emitting layer made of N
May be formed by growth.

【0110】また、下地層11、24、31、32にお
けるバッファ層(初期成長層)は窒化ガリウム又は窒化
アルミニウムに限られず、一般式Inu Gav Al
1-u-v N(但し、u,vは、0≦u,v≦1、0≦u+
v≦1)からなる窒化物半導体であればよい。
[0110] The buffer layer (initial growth layer) in the underlying layer 11,24,31,32 is not limited to gallium nitride or aluminum nitride, the general formula In u Ga v Al
1-uv N (where u and v are 0 ≦ u, v ≦ 1, 0 ≦ u +
It is sufficient that the nitride semiconductor is made of v ≦ 1).

【0111】[0111]

【発明の効果】本発明に係る半導体装置の製造方法によ
ると、照射光のパワー密度が十分に大きく第1の半導体
層の熱分解により分解ガスが生じる場合であっても、第
1の半導体層は基板上に選択的に形成されているため、
分解ガスが拡散しやすくなるので、第1の半導体層は第
1の基板との間でガス圧が高くなることがなくなり、そ
の結果、第1の半導体層にクラックが生じることがな
い。
According to the method of manufacturing a semiconductor device according to the present invention, even when the power density of irradiation light is sufficiently large and a decomposition gas is generated by thermal decomposition of the first semiconductor layer, the first semiconductor layer can be formed. Is selectively formed on the substrate,
Since the decomposition gas is easily diffused, the gas pressure of the first semiconductor layer does not increase between the first semiconductor layer and the first substrate, and as a result, cracks do not occur in the first semiconductor layer.

【0112】さらに、第2の半導体層は、基板との間に
熱分解層を介在させた第1の半導体層を種結晶として成
長することにより、該第2の半導体層は成長時に格子不
整合又は熱膨張係数の差の影響を受けにくくなるため、
第2の半導体層の結晶欠陥密度は低減されて厚膜化が可
能となる。
Further, the second semiconductor layer is grown as a seed crystal with the first semiconductor layer having a thermal decomposition layer interposed between the substrate and the substrate, so that the second semiconductor layer has a lattice mismatch during the growth. Or because it is less likely to be affected by the difference in thermal expansion coefficient,
The crystal defect density of the second semiconductor layer is reduced, and the thickness can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)は本発明の第1の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
FIGS. 1A to 1C are sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】(a)及び(b)は本発明の第1の実施形態の
第1変形例に係る半導体装置の製造方法を示す工程順の
構成断面図である。
FIGS. 2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to a first modification of the first embodiment of the present invention in the order of steps.

【図3】(a)及び(b)は本発明の第1の実施形態の
第2変形例に係る半導体装置の製造方法を示す工程順の
構成断面図である。
FIGS. 3A and 3B are cross-sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a second modification of the first embodiment of the present invention. FIGS.

【図4】(a)〜(c)は本発明の第2の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
FIGS. 4A to 4C are sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図5】(a)〜(c)は本発明の第3の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
FIGS. 5A to 5C are sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図6】(a)〜(d)は本発明の第4の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
FIGS. 6A to 6D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention in the order of steps.

【図7】(a)〜(d)は本発明の第5の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。
FIGS. 7A to 7D are sectional views in the order of steps showing a method for manufacturing a semiconductor device according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 基板(第1の基板) 10a 溝部 11 下地層(第1の半導体層) 11a 開口部 11b 熱分解層 12 半導体層(第2の半導体層) 21 第1下地層 21a 熱分解層 22 第2下地層 22a ギャップ 23 第3下地層 24 下地層(第1の半導体層) 24a 開口部 31 下地層(第1の半導体層) 31a 熱分解層 32 下地層(第1の半導体層) 32a 熱分解層 32b ギャップ 50 異種基板(第2の基板) 51 金属膜 60 マスク膜 60a 開口部 10. Substrate (first substrate) 10a Groove 11 Underlayer (first semiconductor layer) 11a Opening 11b Pyrolysis layer 12 Semiconductor layer (second semiconductor layer) 21 First Underlayer 21a Pyrolysis layer 22 Second underlayer 22a gap 23 Third Underlayer 24 Underlayer (first semiconductor layer) 24a opening 31 Underlayer (first semiconductor layer) 31a Pyrolysis layer 32 Underlayer (first semiconductor layer) 32a Pyrolysis layer 32b gap 50 Different substrate (second substrate) 51 Metal film 60 Mask film 60a opening

───────────────────────────────────────────────────── フロントページの続き (72)発明者 油利 正昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F041 AA40 CA33 CA34 CA40 CA46 CA65 CA77 FF01 FF11 5F045 AA04 AB14 AD14 AF07 AF09 BB13 CA10 CA12 DA69 HA08 5F073 BA04 CA02 CB04 CB05 DA05 DA35 EA29    ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Masaaki Yuri             Matsushita Electric, 1006 Kadoma, Kazuma, Osaka             Sangyo Co., Ltd. F term (reference) 5F041 AA40 CA33 CA34 CA40 CA46                       CA65 CA77 FF01 FF11                 5F045 AA04 AB14 AD14 AF07 AF09                       BB13 CA10 CA12 DA69 HA08                 5F073 BA04 CA02 CB04 CB05 DA05                       DA35 EA29

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板の上に、複数の開口部を有す
る第1の半導体層を選択的に形成する第1の半導体層形
成工程と、 前記第1の基板に対して前記第1の半導体層の反対側の
面から、前記第1の基板の禁制帯幅よりも小さく且つ前
記第1の半導体層の禁制帯幅よりも大きいエネルギーを
持つ照射光を照射することにより、前記第1の半導体層
の少なくとも一部に該第1の半導体層が熱分解されてな
る熱分解層を形成する熱分解層形成工程と、 前記第1の半導体層を種結晶として第2の半導体層を成
長する第2の半導体層成長工程とを備えていることを特
徴とする半導体装置の製造方法。
A first semiconductor layer forming step of selectively forming a first semiconductor layer having a plurality of openings on a first substrate; and forming the first semiconductor layer on the first substrate. Irradiating irradiation light having energy smaller than the forbidden band width of the first substrate and larger than the forbidden band width of the first semiconductor layer from a surface on a side opposite to the semiconductor layer of the first substrate; Forming a thermal decomposition layer formed by thermally decomposing the first semiconductor layer on at least a part of the semiconductor layer; growing a second semiconductor layer using the first semiconductor layer as a seed crystal And a second semiconductor layer growth step.
【請求項2】 前記第1の半導体層形成工程は、前記第
1の基板における前記第1の半導体層からの露出部分を
選択的に除去することにより、前記第1の基板の前記露
出部分に溝部を形成する工程を含むことを特徴とする請
求項1に記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the first semiconductor layer forming step selectively removes an exposed portion of the first substrate from the first semiconductor layer to form the first substrate on the exposed portion of the first substrate. 2. The method according to claim 1, further comprising the step of forming a groove.
【請求項3】 前記第1の半導体層形成工程は、前記第
1の半導体層を組成が互いに異なる複数の半導体層によ
って構成する工程を含み、 前記第2の半導体層成長工程において、前記第2の半導
体層を、前記第1の半導体層における前記複数の半導体
層のうち基板から離れた位置の半導体層を種結晶として
成長させることを特徴とする請求項1又は2に記載の半
導体装置の製造方法。
3. The step of forming the first semiconductor layer includes a step of forming the first semiconductor layer by a plurality of semiconductor layers having different compositions from each other. 3. The semiconductor device according to claim 1, wherein the semiconductor layer is grown as a seed crystal of a semiconductor layer of the plurality of semiconductor layers in the first semiconductor layer that is located away from a substrate. 4. Method.
【請求項4】 第1の基板の上に、複数の開口部を有す
るマスク膜を選択的に形成するマスク膜形成工程と、 前記第1の基板における前記マスク膜の各開口部からの
露出面上に第1の半導体層を成長する第1の半導体層成
長工程と、 前記第1の基板に対して前記第1の半導体層の反対側の
面から、前記第1の基板の禁制帯幅よりも小さく且つ前
記第1の半導体層の禁制帯幅よりも大きいエネルギーを
持つ照射光を照射することにより、前記第1の半導体層
の少なくとも一部に該第1の半導体層が熱分解されてな
る熱分解層を形成する熱分解層形成工程と、 前記第1の半導体層を種結晶として第2の半導体層を成
長する第2の半導体層成長工程とを備えていることを特
徴とする半導体装置の製造方法。
4. A mask film forming step of selectively forming a mask film having a plurality of openings on a first substrate, and a surface of the first substrate exposed from each opening of the mask film. A first semiconductor layer growing step of growing a first semiconductor layer thereon; and a forbidden band width of the first substrate from a surface opposite to the first semiconductor layer with respect to the first substrate. The first semiconductor layer is thermally decomposed to at least a part of the first semiconductor layer by irradiating irradiation light having a smaller energy and an energy larger than the forbidden band width of the first semiconductor layer. A semiconductor device comprising: a thermal decomposition layer forming step of forming a thermal decomposition layer; and a second semiconductor layer growing step of growing a second semiconductor layer using the first semiconductor layer as a seed crystal. Manufacturing method.
【請求項5】 前記第1の半導体層成長工程は、前記第
1の半導体層を、前記マスク膜の上にも該マスク膜が部
分的に露出するように成長する工程を含み、 前記熱分解層形成工程の前に、前記マスク膜を除去する
工程をさらに備えていることを特徴とする請求項4に記
載の半導体装置の製造方法。
5. The step of growing the first semiconductor layer includes the step of growing the first semiconductor layer on the mask film so that the mask film is partially exposed. The method according to claim 4, further comprising a step of removing the mask film before the layer forming step.
【請求項6】 前記第1の半導体層成長工程は、前記第
1の半導体層を、前記マスク膜の上に該マスク膜を覆う
ように成長する工程を含み、 前記熱分解層形成工程の前に、前記第1の半導体層にお
ける前記マスク膜の上側の領域を部分的に露出した後、
前記マスク膜を除去する工程をさらに備えていることを
特徴とする請求項4に記載の半導体装置の製造方法。
6. The step of growing the first semiconductor layer includes the step of growing the first semiconductor layer on the mask film so as to cover the mask film, and before the step of forming the thermal decomposition layer. After partially exposing a region of the first semiconductor layer above the mask film,
The method according to claim 4, further comprising a step of removing the mask film.
【請求項7】 前記マスク膜は、酸化シリコン、窒化シ
リコン及び酸化亜鉛のうちのいずれか1つからなる単層
膜、又はこれらのうち2つ以上を含む積層膜であること
を特徴とする請求項4〜6のうちのいずれか1項に記載
の半導体装置の製造方法。
7. The method according to claim 1, wherein the mask film is a single-layer film made of any one of silicon oxide, silicon nitride, and zinc oxide, or a stacked film containing two or more of these. 7. The method for manufacturing a semiconductor device according to any one of Items 4 to 6.
【請求項8】 前記第2の半導体層成長工程よりも後
に、 前記第1の基板を前記第1半導体層及び第2の半導体層
から分離する基板分離工程をさらに備えていることを特
徴とする請求項1〜7のうちのいずれか1項に記載の半
導体装置の製造方法。
8. The method according to claim 1, further comprising, after the second semiconductor layer growing step, a substrate separating step of separating the first substrate from the first semiconductor layer and the second semiconductor layer. A method for manufacturing the semiconductor device according to claim 1.
【請求項9】 前記基板分離工程において、前記第1の
基板は、前記熱分解層を加熱することによって、又は酸
性溶液により除去することによって分離することを特徴
とする請求項8に記載の半導体装置の製造方法。
9. The semiconductor according to claim 8, wherein in the substrate separating step, the first substrate is separated by heating the thermal decomposition layer or removing the thermal decomposition layer with an acidic solution. Device manufacturing method.
【請求項10】 前記熱分解層形成工程の前又は後に、
前記第1の基板と異なる材料からなる第2の基板を前記
第2の半導体層に貼り合わせる工程をさらに備えている
ことを特徴とする請求項1〜9のうちのいずれか1項に
記載の半導体装置の製造方法。
10. Before or after the thermal decomposition layer forming step,
The method according to claim 1, further comprising: bonding a second substrate made of a material different from that of the first substrate to the second semiconductor layer. A method for manufacturing a semiconductor device.
【請求項11】 前記第2の半導体層は能動層を含むこ
とを特徴とする請求項1〜10のうちのいずれか1項に
記載の半導体装置の製造方法。
11. The method for manufacturing a semiconductor device according to claim 1, wherein said second semiconductor layer includes an active layer.
【請求項12】 前記第1の半導体層及び第2の半導体
層は窒素を含む化合物半導体からなることを特徴とする
請求項1〜11のうちのいずれか1項に記載の半導体装
置の製造方法。
12. The method of manufacturing a semiconductor device according to claim 1, wherein said first semiconductor layer and said second semiconductor layer are made of a compound semiconductor containing nitrogen. .
【請求項13】 前記第2の基板は、シリコン、ヒ化ガ
リウム、リン化ガリウム、リン化インジウム、炭化シリ
コン又は金属からなることを特徴とする請求項10〜1
2のうちのいずれか1項に記載の半導体装置の製造方
法。
13. The semiconductor device according to claim 10, wherein the second substrate is made of silicon, gallium arsenide, gallium phosphide, indium phosphide, silicon carbide, or a metal.
3. The method for manufacturing a semiconductor device according to any one of 2.
【請求項14】 前記第1の基板は、サファイア、酸化
マグネシウム又は酸化リチウムガリウムアルミニウム
(LiGaxAl1-x2 ,但し、xは0≦x≦1であ
る)からなることを特徴とする請求項1〜13のうちの
いずれか1項に記載の半導体装置の製造方法。
14. The method according to claim 1, wherein the first substrate is made of sapphire, magnesium oxide or lithium gallium aluminum oxide (LiGa x Al 1 -xO 2 , where x is 0 ≦ x ≦ 1). A method for manufacturing a semiconductor device according to claim 1.
【請求項15】 前記照射光は、パルス状に発振するレ
ーザ光であることを特徴とする請求項1又は4に記載の
半導体装置の製造方法。
15. The method according to claim 1, wherein the irradiation light is laser light oscillated in a pulsed manner.
【請求項16】 前記照射光は、水銀ランプの輝線であ
ることを特徴とする請求項1又は4に記載の半導体装置
の製造方法。
16. The method according to claim 1, wherein the irradiation light is a bright line of a mercury lamp.
【請求項17】 前記照射光は、前記第1の基板の面内
をスキャンするように照射することを特徴とする請求項
1又は4に記載の半導体装置の製造方法。
17. The method of manufacturing a semiconductor device according to claim 1, wherein the irradiation light is irradiated so as to scan the surface of the first substrate.
【請求項18】 前記照射光は、前記第1の基板を加熱
しながら照射することを特徴とする請求項1又は4に記
載の半導体装置の製造方法。
18. The method according to claim 1, wherein the irradiation light is irradiated while heating the first substrate.
JP2002155375A 2002-05-29 2002-05-29 Manufacturing method of semiconductor device Expired - Fee Related JP3962283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002155375A JP3962283B2 (en) 2002-05-29 2002-05-29 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002155375A JP3962283B2 (en) 2002-05-29 2002-05-29 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003347590A true JP2003347590A (en) 2003-12-05
JP3962283B2 JP3962283B2 (en) 2007-08-22

Family

ID=29771915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002155375A Expired - Fee Related JP3962283B2 (en) 2002-05-29 2002-05-29 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3962283B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009270200A (en) * 2008-05-09 2009-11-19 Advanced Optoelectronic Technology Inc Method for separating semiconductor from substrate
US7763477B2 (en) 2004-03-15 2010-07-27 Tinggi Technologies Pte Limited Fabrication of semiconductor devices
US8004001B2 (en) 2005-09-29 2011-08-23 Tinggi Technologies Private Limited Fabrication of semiconductor devices for light emission
US8067269B2 (en) 2005-10-19 2011-11-29 Tinggi Technologies Private Limted Method for fabricating at least one transistor
US8124994B2 (en) 2006-09-04 2012-02-28 Tinggi Technologies Private Limited Electrical current distribution in light emitting devices
US8309377B2 (en) 2004-04-07 2012-11-13 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting devices
US8329556B2 (en) 2005-12-20 2012-12-11 Tinggi Technologies Private Limited Localized annealing during semiconductor device fabrication
US8395167B2 (en) 2006-08-16 2013-03-12 Tinggi Technologies Private Limited External light efficiency of light emitting diodes
JP2014207483A (en) * 2007-10-16 2014-10-30 晶元光電股▲ふん▼有限公司 Method of separating two material systems
US8999019B2 (en) 2005-10-21 2015-04-07 Taylor Biomass Energy, Llc Process and system for gasification with in-situ tar removal
WO2015194244A1 (en) * 2014-06-20 2015-12-23 ソニー株式会社 Light emitting element and method for manufacturing same
JP2018058767A (en) * 2017-12-27 2018-04-12 住友電気工業株式会社 Gallium nitride substrate
US10443151B2 (en) 2014-07-24 2019-10-15 Sumitomo Electric Industries, Ltd. Gallium nitride substrate
CN116779745A (en) * 2023-08-22 2023-09-19 南昌凯捷半导体科技有限公司 Reverse polarity LED chip and manufacturing method thereof
JP7398966B2 (en) 2020-01-10 2023-12-15 信越化学工業株式会社 Group III nitride substrate manufacturing method and Group III nitride substrate

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763477B2 (en) 2004-03-15 2010-07-27 Tinggi Technologies Pte Limited Fabrication of semiconductor devices
US8309377B2 (en) 2004-04-07 2012-11-13 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting devices
US8004001B2 (en) 2005-09-29 2011-08-23 Tinggi Technologies Private Limited Fabrication of semiconductor devices for light emission
US8067269B2 (en) 2005-10-19 2011-11-29 Tinggi Technologies Private Limted Method for fabricating at least one transistor
US8999019B2 (en) 2005-10-21 2015-04-07 Taylor Biomass Energy, Llc Process and system for gasification with in-situ tar removal
US8329556B2 (en) 2005-12-20 2012-12-11 Tinggi Technologies Private Limited Localized annealing during semiconductor device fabrication
US8395167B2 (en) 2006-08-16 2013-03-12 Tinggi Technologies Private Limited External light efficiency of light emitting diodes
US8124994B2 (en) 2006-09-04 2012-02-28 Tinggi Technologies Private Limited Electrical current distribution in light emitting devices
JP2014207483A (en) * 2007-10-16 2014-10-30 晶元光電股▲ふん▼有限公司 Method of separating two material systems
JP2009270200A (en) * 2008-05-09 2009-11-19 Advanced Optoelectronic Technology Inc Method for separating semiconductor from substrate
WO2015194244A1 (en) * 2014-06-20 2015-12-23 ソニー株式会社 Light emitting element and method for manufacturing same
US10443151B2 (en) 2014-07-24 2019-10-15 Sumitomo Electric Industries, Ltd. Gallium nitride substrate
JP2018058767A (en) * 2017-12-27 2018-04-12 住友電気工業株式会社 Gallium nitride substrate
JP7398966B2 (en) 2020-01-10 2023-12-15 信越化学工業株式会社 Group III nitride substrate manufacturing method and Group III nitride substrate
CN116779745A (en) * 2023-08-22 2023-09-19 南昌凯捷半导体科技有限公司 Reverse polarity LED chip and manufacturing method thereof
CN116779745B (en) * 2023-08-22 2023-11-17 南昌凯捷半导体科技有限公司 Reverse polarity LED chip and manufacturing method thereof

Also Published As

Publication number Publication date
JP3962283B2 (en) 2007-08-22

Similar Documents

Publication Publication Date Title
US6887770B2 (en) Method for fabricating semiconductor device
JP5187610B2 (en) Nitride semiconductor wafer or nitride semiconductor device and manufacturing method thereof
US7435994B2 (en) Semiconductor device and method for fabricating the same
JP2004072052A (en) Semiconductor device and manufacturing method thereof
JP2001085736A (en) Method for manufacturing nitride semiconductor chip
JPH11126948A (en) Semiconductor device, its manufacture, and semiconductor light emitting device
JP2006347863A (en) Manufacturing method of group 3-5 nitride semiconductor laminated substrate, and group 3-5 nitride semiconductor independence substrate, and semiconductor element
JP3962283B2 (en) Manufacturing method of semiconductor device
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP4015865B2 (en) Manufacturing method of semiconductor device
JP2002217116A (en) Method for manufacturing crystal film, crystal substrate, and semiconductor device
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP2003055097A (en) Unit substrate comprising nitride semiconductor and method of producing the same
JP2003124576A (en) Nitride semiconductor substrate and its growing method
JP4451606B2 (en) Manufacturing method of semiconductor thin film
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
WO2022145454A1 (en) Semiconductor substrate, semiconductor device and electronic device
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2008282942A (en) Semiconductor element, and manufacturing method thereof
JP2003264314A (en) Semiconductor device and its manufacturing method
JP2007013191A (en) Semiconductor device and method for fabricating the same
JP3566476B2 (en) Method for manufacturing semiconductor light emitting device
JP4548117B2 (en) Semiconductor light emitting device manufacturing method, integrated semiconductor light emitting device manufacturing method, image display device manufacturing method, and lighting device manufacturing method
JP2003218468A (en) Semiconductor laser element and manufacturing method therefor
JP4740902B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070518

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees