JP4889325B2 - 複合基板とその製造法、および複合基板を用いたel素子パネル - Google Patents

複合基板とその製造法、および複合基板を用いたel素子パネル Download PDF

Info

Publication number
JP4889325B2
JP4889325B2 JP2006067048A JP2006067048A JP4889325B2 JP 4889325 B2 JP4889325 B2 JP 4889325B2 JP 2006067048 A JP2006067048 A JP 2006067048A JP 2006067048 A JP2006067048 A JP 2006067048A JP 4889325 B2 JP4889325 B2 JP 4889325B2
Authority
JP
Japan
Prior art keywords
layer
substrate
dielectric layer
composite substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006067048A
Other languages
English (en)
Other versions
JP2007242573A (ja
Inventor
伸行 寺内
正樹 沓掛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006067048A priority Critical patent/JP4889325B2/ja
Publication of JP2007242573A publication Critical patent/JP2007242573A/ja
Application granted granted Critical
Publication of JP4889325B2 publication Critical patent/JP4889325B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、主に発光表示装置に利用される複合基板とその製造方法、および複合基板を用いたEL素子パネルに関するものである。
EL素子とは電解の印加によって蛍光物質が発光する現象、すなわちエレクトロルミネセンス(EL)現象を応用した素子である。近年、広く利用されている薄膜型EL素子は、電気絶縁性の基板上に電極層を形成後さらにその上に薄膜絶縁体層を形成したものにおいて、2つの薄膜絶縁体層の間に挟む形で形成した薄膜発光体を用いたEL素子であり、高輝度、長寿命という特性を持つ。図8に薄膜型EL素子の代表的な構造を示す。この薄膜型EL素子は透明基板101上にITOなどからなる所定のパターンに形成された透明電極層103、薄膜透明第1絶縁体層105、発光層107、薄膜第2絶縁体層109とが積層され、さらに前記透明電極層103と直交するようにストライプ状にパターニングされた金属電極層111が形成されている。しかしながら、このような薄膜型EL素子は、絶縁体層が薄膜で形成されているため、透明電極のパターンエッジの段差部分や、製造工程で発生するゴミ等による薄膜絶縁体層の欠陥を無くすことが難しく、局所的な絶縁耐圧の低下により発光層の破壊が生じるという問題があった。
このような問題を解決するために、薄膜絶縁体層のかわりにニオブ酸鉛からなる厚膜誘電体層を用い、さらにその誘電体層表面を平滑にするために、ゾルゲル法によりチタン酸ジルコン酸鉛等の薄膜誘電体層を形成する方法が開示されている(例えば、特許文献1)。図9に示すように、基板115上に電極113を形成し、厚膜誘電体として第1の誘電体層117を形成した後、ゾルゲル法により形成されるチタン酸ジルコン酸鉛などの薄膜誘電体として第2の誘電体層119を形成し表面平坦性を改善している。これは、さらに発光表示部の表面性を均一に安定化させることを目的としている。
特開平7−50197号公報
しかし、多孔質体である厚膜誘電体層上に形成した平坦な高誘電率層に微小なクラックが発生しこの部分の絶縁性が低下するため、長時間にわたる発光層等の安定性に問題があった。特に、発光表示部周りの厚膜の段差部分、電極の段差部分およびその周辺でクラックが発生しやすく、上部透明電極を作製する際、クラックの生じやすい段差およびその周辺部分上に上部電極と接続する金属配線電極を配線しなければならなかった。
本発明は、前述した問題点に鑑みてなされたものでその目的とすることは、基板上の電極等にクラックを発生し、これに伴い配線電極の断線を引き起こす可能性のある、誘電体層端部の急峻な膜厚変化を解消した、複数層を有する複合基板とその製造方法、および複合基板を用いたEL素子パネルを提供することである。
前述した目的を達成するために本発明の第1の発明は、基板と、前記基板上に形成され、2層以上積層された厚膜誘電体層とを有し、最上層の前記厚膜誘電体層の端部が下層の前記厚膜誘電体層の端部を覆い、前記基板上に形成されることを特徴とするEL素子パネル用複合基板である。
前記基板と厚膜誘電体層の間に電極層が形成されていることを特徴とする。
また、前記基板上に薄膜絶縁体層を少なくとも1層以上形成したり、前記厚膜誘電体層の間に薄膜誘電体層を少なくとも1層以上形成することができる。
また、第2の発明は、基板上に、2層以上積層された厚膜誘電体層を形成する複合基板の製造方法であって、最上層の前記厚膜誘電体層の端部が下層の前記厚膜誘電体層の端部を覆い、前記基板上に形成されることを特徴とするEL素子パネル用複合基板の製造方法である。
複合基板の製造方法において、前記基板と前記厚膜誘電体層の間に電極層を形成する工程を更に有したり、前記基板上に薄膜絶縁体層を少なくとも1層以上形成する工程を更に有したり、また、前記厚膜誘電体層の間に薄膜誘電体層を少なくとも1層以上形成する工程を更に有することができる。
また、第3の発明は、基板と、前記基板上に形成された電極層と、前記電極層上に形成され、2層以上積層された厚膜誘電体層と、前記厚膜誘電体層上に形成された発光層と、前記発光層上に形成された電極層とを有し、最上層の前記厚膜誘電体層の端部が下層の前記厚膜誘電体層の端部を覆い、前記基板上に形成されることを特徴とするEL素子パネルである。
前記発光層と電極層との間に薄膜誘電体層を少なくとも1層以上形成することができる。
本発明により、基板上の電極等にクラックを発生し、これに伴い配線電極の断線を引き起こす可能性のある、誘電体層の端部の急峻な膜厚変化を解消した、複数層を有する複合基板とその製造方法、および複合基板を用いたEL素子パネルを提供することができる。
以下図面に基づいて、本発明の実施形態を詳細に説明する。
図1は、本発明の第1の実施形態に係る複合基板1の断面図、図2はその平面図である。図1は、図2のA−A’による断面図である。
複合基板1は、基板3上に所定のパターンに形成された第1の電極層5と、その上に厚膜誘電体層7と、さらに厚膜誘電体層9が順次積層された構造である。図1では、複合基板1の最上層にある厚膜誘電体層9の端部が、下層の厚膜誘電体層7の端部を覆い、基板上に形成される。
基板3として、アルミナ(Al)、石英ガラス(SiO)、マグネシア(MgO)、フォルステライト(2MgO・SiO)、ステアタイト(MgO・SiO)、ムライト(3Al・2SiO)、ベリリア(BeO)、ジルコニア(ZrO)、窒化アルミニウム(AlN)、窒化シリコン(SiN)、炭化シリコン(SiC+BeO)等のセラミック基板、結晶化ガラス、石英ガラス等を挙げることができる。その他、Ba系、Sr系、及びPb系ペロブスカイトを用いることができる。あるいは基板3として、高耐熱ガラスなどを用いてもよく、またホウロウ等の絶縁処理を行った金属基板等も使用可能である。
第1の電極層5は例えば、Pd等の金属もしくはAg/Pd等の合金であって、導電性のよい素材からなり、好ましくは所定のストライプ状等のパターン状に形成されたものである。第1の電極層5は、これらの素材の他、Au、Pt、Ir等の貴金属、もしくはNi、W、Mo,Nb、Ta等の高融点金属、またはこれらの貴金属もしくは高融点金属の合金を素材として構成されたものであってもよい。
第1の電極層5の形成は、これらの貴金属もしくは高融点金属の合金の粉体を、例えば溶剤、もしくは樹脂と溶剤、さらにはガラスフリット等を配合し、これらを混合して練って得られたペーストを用い、厚膜の形成に適したスクリーン印刷等の方式によって基板3上にパターン状に適用し、適用後、焼成することによって行える。あるいは、ペーストをパターン状にではなく、全面に適用して焼成した後に、フォトリソグラフィー法によりパターン状に形成してもよい。または、第1の電極層5は、これらの金属もしくは合金を用いてめっき、蒸着、もしくはスッパタリングを行うことにより、全面に一様に金属層もしくは合金層を形成した後、フォトリソグラフィー法によりパターン状に形成してもよい。めっき、蒸着、もしくはスッパタリングをマスクパタ−ンを介して行うことにより、パターン状に金属層もしくは合金層を形成することもできる。
第1の電極層の厚みは、形式方法によっても異なるが、スクリーン印刷等の厚膜の形成に適した方式による場合は、1〜5μm程度であることが好ましく、蒸着やスパッタリング等の薄膜の形成に適した方式による場合は、0.1〜1.0μm程度であることが好ましい。
厚膜誘電体層7、9は、高誘電率、高耐圧であることが必要である。本発明において、厚膜誘電体層を2層以上積層して形成することにより、高い誘電率、絶縁耐力を有するとともに、より高い平坦性を実現することができる。
厚膜誘電体層7、9の膜厚は、積層された厚膜誘電体層全体の総計として、5〜15μmが好ましい。
厚膜誘電体層7、9の材料として、例えば、BaTiO、PbTiO等のペロブスカイト結晶構造を有す、強誘電体材料が好ましい。高誘電率で、焼成が容易な材料が好ましい。
厚膜誘電体層7、9は、厚膜法により粉末状の誘電体材料を焼成して形成される。第1の電極層5上に、誘電体材料にバインダーとして溶媒を混合して作製された誘電体ペーストを印刷、焼成して形成することができる。
焼成温度は、材料に応じて適宜決定するが、通常、400〜1000℃が好ましく、焼成時間は1〜4時間が好ましい。
次に、図3は、本発明の第1の実施形態に係る複合基板1を用いて作製したEL素子パネル11の断面図である。
EL素子パネル11は、複合基板1上に、薄膜誘電体層15、発光層13、更に第2の電極層17が積層されている。下部にある第1の電極層5と上部にある第2の電極層17は、それぞれ互いに直交する方向にストライプ状に形成されている。
発光層13の材料は、特に限定されないが、Zns:Mn等の公知の材料が使用される。発光層の膜厚は、発光体材料にもよるが、好ましくは0.1〜1.5μmである。
発光層13の形成方法は、蒸着やスパッタリングなどの物理的気相堆積法やCVDなどの化学的気相堆積法が好ましい。
薄膜誘電体層15は高誘電率であることが必要である。
BaTiOやPZT(ジルコン酸−チタン酸鉛)等のペロブスカイト構造を有する強誘電体材料が好ましく、誘電率が高く、比較的低温での形成が容易である。
ゾルゲル法により、誘電体材料の前駆体溶液を基板に塗布し、焼成によって誘電体層を形成する。この方法は誘電体層を構成する元素が均一に混合されるため、緻密な誘電体を形成することが可能である。
薄膜誘電体層15の膜厚は、厚膜誘電体層9の表面を十分平坦化するために、0.1〜3μmが望まれる。
ゾルゲル法による薄膜誘電体層の成膜方法は、スピンコーティングやディップコーティング、スプレーコーティング、スクリーン印刷などの手法が好ましい。
焼成温度は、材料に応じて適宜決定するが、通常、400〜1000℃が好ましく、焼成時間は1〜4時間が好ましい。
第2の電極層17は、発光層13からの発光を透過させる必要があるために、透明電極であることが好ましく、具体的には、ITOやSnO(ネサ膜)、ZnO−Al等の酸化物導電性材料等で構成することができる。第2の電極層17の形成方法としては、蒸着法、スパッタ法、CVD法等を用いることができ、厚みは0.2〜1μm程度である。
尚、本実施形態の複合基板1は、このような構造に限定されず、厚膜誘電体層は2層以上の複数の厚膜誘電体層が積層されているのがよい。ただし、積層された厚膜誘電体層の全体の膜厚が5〜15μmが好ましい。
また、EL素子パネル11はこのような構造に限定されるものではなく、発光層13を複数積層したり、発光層13と第2の電極層17の間に薄膜絶縁体層を積層する構成としてもよい。
このように、本実施の形態によれば、厚膜誘電体層9の表面が平滑であるため、クラックの発生や電極の断線がない複合基板、および複合基板を用いたEL素子パネルを製造することが出来る。
次に、図4は、本発明の第2の実施形態に係る複合基板19の断面図である。図4の複合基板19は、基板3と電極層5の間に薄膜絶縁体層21が形成されている点で、図1に示された複合基板1の構造と異なる。
基板3上にある薄膜絶縁体層21は、耐熱、耐溶剤性があり、緻密であることが望ましい。薄膜絶縁体層21の膜厚は0.01μm以上が好ましい。材料として、アルミナ(Al)などを用いることができる。形成方法としては、スパッタ、イオンプレーティングなどの真空法だけでなく、厚膜法を用いることもできる。
複合基板19を構成するその他の層の材料及び作製方法は、図1の複合基板1と同様であるため省略する。
また、本発明の第2の実施形態に係る複合基板19を用いてEL素子パネルを作製する。EL素子パネルを構成する、複合基板を除いた各層の材料及び作製条件等は、図3のEL素子パネル11と同様であるため省略する。
尚、本実施形態の複合基板19は、このような構造に限定されず、厚膜誘電体層は2層以上の複数の厚膜誘電体層が積層されているのがよい。ただし、積層された厚膜誘電体層の全体の膜厚が5〜15μmが好ましい。
また、基板上に形成された薄膜絶縁体層21は少なくとも1層以上積層されているのが好ましい。
EL素子パネルは、図3に示すEL素子パネルの構造に限定されるものではなく、発光層を複数積層したり、発光層と第2の電極層の間に薄膜絶縁体層を積層する構成としてもよい。また、厚膜誘電体層上に積層された薄膜誘電体層15は少なくとも1層以上積層されているのが好ましく、積層された薄膜誘電体層の全体の膜厚が0.1〜3μmであることが好ましい。
第2の実施形態では、薄膜絶縁体層21を設けているので、ガラス基板内からの元素の拡散を防止することができる。
次に、図5は、本発明の第3の実施形態に係る複合基板23の断面図である。
複合基板23は、基板3上に所定のパターンに形成された第1の電極層5と、その上に厚膜誘電体層7、更にその上に薄膜誘電体層25、厚膜誘電体層9が順次積層された構造である。複合基板の最上層にある厚膜誘電体層9の端部が下層の厚膜誘電体層7の端部を覆い、基板3上に形成される。図5の複合基板23は、薄膜誘電体層25が2層の厚膜誘電体層7、9の間に設けられている点で、図1に示された複合基板1と異なる。
薄膜誘電体層25は、図3に示されたEL素子パネル11を構成する薄膜誘電体層15の材料及び作製条件等と同様であるため省略する。
また、複合基板23を構成するその他の層の材料及び作成条件等については、図1の複合基板1と同様であるため省略する。
また、本発明の第3の実施形態に係る複合基板23を用いてEL素子パネルを作製する。EL素子パネルを構成する、複合基板を除いた各層の材料及び作製条件等は、上記図3のEL素子パネル11と同様であるため省略する。
尚、本実施形態の複合基板23は、このような構造に限定されず、厚膜誘電体層は2層以上の複数の厚膜誘電体層が積層されているのがよい。ただし、積層された厚膜誘電体層の全体の膜厚が5〜15μmが好ましい。
また、EL素子パネルは、図3に示すEL素子パネルの構造に限定されるものではなく、発光層を複数積層したり、発光層と第2の電極層の間に薄膜絶縁体層を積層する構成としてもよい。厚膜誘電体層上に積層された薄膜誘電体層15は少なくとも1層以上積層されているのが好ましく、積層された薄膜誘電体層の全体の膜厚が0.1〜3μmであることが好ましい。
次に、図6は、本発明の第4の実施形態に係る複合基板27の断面図である。図6の複合基板27は、基板3と電極層5の間に薄膜絶縁体層21が形成されている点で、図5に示された複合基板23の構造と異なる。
複合基板27を構成する各層の材料及び作製方法は、図1及び5の複合基板1、23と同様であるため省略する。
また、本発明の第4の実施形態に係る複合基板27を用いてEL素子パネルを作製する。EL素子パネルを構成する、複合基板27を除いた各層の材料及び作製条件等は、図3のEL素子パネル11と同様であるため省略する。
尚、本実施形態の複合基板27は、このような構造に限定されず、厚膜誘電体層は2層以上の複数の厚膜誘電体層が積層されているのがよい。ただし、積層された厚膜誘電体層の全体の膜厚が5〜15μmが好ましい。
また、EL素子パネルは、図3に示すEL素子パネルの構造に限定されるものではなく、発光層を複数積層したり、発光層と第2の電極層の間に薄膜絶縁体層を積層する構成としてもよい。また、厚膜誘電体層上に積層された薄膜誘電体層15は少なくとも1層以上積層されているのが好ましく、積層された薄膜誘電体層の全体の膜厚が0.1〜3μmであることが好ましい。
以下に示すように、複数の誘電体層が積層された複合基板を作製し、その誘電体層の端部断面形状を測定した。また、複合基板を用いて、EL素子パネルを作製し電極の断線の有無を確認した。
ガラス基板/薄膜絶縁体層の複合基板上に電極材料をスクリーン印刷し、焼成、固化して第1の電極層を形成した。電極ラインの端子部を除いて第1の電極層を覆うように誘電体ペーストをスクリーン印刷し、乾燥、固化後、さらに焼成して、第1の誘電体層を得た。第1の誘電体層全体を覆うように、さらに誘電体ペーストをスクリーン印刷し、乾燥、固化した後、焼成し、第2の誘電体層とした。得られた複合基板の誘電体層部分の断面形状を測定装置サーフコム1400A(東京精密社製)を用いて測定し、その断面形状を図7に示す。第1及び第2のいずれの誘電体層端部も、なだらかに盛り上がった形状を示すことがわかった。
また、得られた複合基板上に発光層、薄膜誘電体層を順次積層し、更に第2の電極層を、下層の第1の電極層に対しストライプ状のパターンが直交する方向に積層した。誘電体層端部で、第2の電極層の断線は確認されなかった。
比較例
ガラス基板上に電極材料をスクリーン印刷し、焼成、固化して第1の電極層を形成した。電極ラインの端子部を除いて第1の電極層を覆うように誘電体ペーストをスクリーン印刷し、乾燥、固化した後、焼成し、第1の誘電体層を得た。第1の誘電体層内側の領域に、さらに誘電体ペーストをスクリーン印刷し、乾燥、固化した後、焼成し、第2の誘電体層とした。得られた複合基板の誘電体層部分の断面形状を測定装置サーフコム1400Aにより測定し、その断面形状を図7に示す。第1の誘電体層の端部がなだらかに盛り上がった形状を示しているのに対し、第1の誘電体層内側の領域にある第2の誘電体層の端部は、急峻な形状を示すことがわかった。
また、得られた複合基板上に発光層、薄膜誘電体層を順次積層し、更に第2の電極層を、下層の第1の電極層に対しストライプ状のパターンが直交する方向に積層した。誘電体層端部で、第2の電極層の断線が確認された。
基板上の電極等にクラックを発生し、これに伴い配線電極の断線を引き起こす可能性のある、誘電体層の端部の急峻な膜厚変化を解消した、複数層を有する複合基板とその製造方法、および複合基板を用いたEL素子パネルを提供することができる。
第1の実施形態に係る複合基板1の断面図を示した説明図である。 第1の実施形態に係る複合基板1の平面図を示した説明図である。 第1の実施形態に係る複合基板1を用いて作製したEL素子パネル11の断面図を示した説明図である。 第2の実施形態に係る複合基板19の断面図を示した説明図である。 第3の実施形態に係る複合基板23の断面図を示した説明図である。 第4の実施形態に係る複合基板27の断面図を示した説明図である。 実施例と比較例における、積層された誘電体層端部の断面形状を示した図である。 従来の薄膜型EL素子の構造の断面図を示した説明図である。 第1の誘電体層(厚膜)と第2の誘電体層(薄膜)を含んだ基板の断面図を示した説明図である。
符号の説明
1、19、23、27………複合基板
3………基板
5………第1の電極層
7、9………厚膜誘電体層
11………EL素子パネル
13………発光層
15………薄膜誘電体層
17………第2の電極層
21………薄膜絶縁体層
25………薄膜誘電体層
101………透明基板
103………透明電極層
105………薄膜透明第1絶縁体層
107………発光層
109………薄膜第2絶縁体層
111………金属電極層
113………電極
115………基板
117………第1の誘電体層
119………第2の誘電体層

Claims (10)

  1. 基板と、
    前記基板上に形成され、2層以上積層された厚膜誘電体層と、
    を有し、
    最上層の前記厚膜誘電体層の端部が下層の前記厚膜誘電体層の端部を覆い、前記基板上に形成されることを特徴とするEL素子パネル用複合基板。
  2. 前記基板と厚膜誘電体層の間に電極層が形成されていることを特徴とする請求項1記載のEL素子パネル用複合基板。
  3. 前記基板上に薄膜絶縁体層が少なくとも1層以上形成されていることを特徴とする請求項1記載のEL素子パネル用複合基板。
  4. 前記厚膜誘電体層の間に薄膜誘電体層が少なくとも1層以上形成されていることを特徴とする請求項1記載のEL素子パネル用複合基板。
  5. 基板上に、2層以上積層された厚膜誘電体層を形成するEL素子パネル用複合基板の製造方法であって、
    最上層の前記厚膜誘電体層の端部が下層の前記厚膜誘電体層の端部を覆い、前記基板上に形成されることを特徴とするEL素子パネル用複合基板の製造方法。
  6. 前記基板と前記厚膜誘電体層の間に電極層を形成する工程を更に有することを特徴とする請求項5記載のEL素子パネル用複合基板の製造方法。
  7. 前記基板上に薄膜絶縁体層を少なくとも1層以上形成する工程を更に有することを特徴とする請求項5記載のEL素子パネル用複合基板の製造方法。
  8. 前記厚膜誘電体層の間に薄膜誘電体層を少なくとも1層以上形成する工程を更に有することを特徴とする請求項5記載のEL素子パネル用複合基板の製造方法。
  9. 基板と、
    前記基板上に形成された第1の電極層と、
    前記電極層上に形成され、2層以上積層された厚膜誘電体層と、
    前記厚膜誘電体層上に形成された発光層と、
    前記発光層上に形成された第2の電極層と、
    を有し、
    最上層の前記厚膜誘電体層の端部が下層の前記厚膜誘電体層の端部を覆い、前記基板上に形成されることを特徴とするEL素子パネル。
  10. 前記発光層と前記第1の電極層との間に薄膜誘電体層が少なくとも1層以上形成されていることを特徴とする請求項9に記載のEL素子パネル。
JP2006067048A 2006-03-13 2006-03-13 複合基板とその製造法、および複合基板を用いたel素子パネル Expired - Fee Related JP4889325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006067048A JP4889325B2 (ja) 2006-03-13 2006-03-13 複合基板とその製造法、および複合基板を用いたel素子パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067048A JP4889325B2 (ja) 2006-03-13 2006-03-13 複合基板とその製造法、および複合基板を用いたel素子パネル

Publications (2)

Publication Number Publication Date
JP2007242573A JP2007242573A (ja) 2007-09-20
JP4889325B2 true JP4889325B2 (ja) 2012-03-07

Family

ID=38587891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067048A Expired - Fee Related JP4889325B2 (ja) 2006-03-13 2006-03-13 複合基板とその製造法、および複合基板を用いたel素子パネル

Country Status (1)

Country Link
JP (1) JP4889325B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3970152B2 (ja) * 2001-10-29 2007-09-05 ザ ウエステイム コーポレイション 複合基板およびそれを用いたelパネルとその製造方法
CN100566480C (zh) * 2002-12-20 2009-12-02 伊菲雷知识产权公司 用于厚膜介电电致发光显示器的阻挡层

Also Published As

Publication number Publication date
JP2007242573A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
KR100460134B1 (ko) 복합기판, 이것을 이용한 박막발광소자, 및 그 제조방법
US6899916B2 (en) Composite substrate, EL panel using the same, and making method
KR100441284B1 (ko) 복합기판의 제조방법, 복합기판 및 이를 사용한 el소자
WO2000062583A1 (fr) Element electroluminescent
US6809474B2 (en) Thin-film EL device, and its fabrication process
US6672922B2 (en) Composite substrate preparing method, composite substrate, and EL device
US6577059B2 (en) Thin-film EL device, and its fabrication process
JP4889325B2 (ja) 複合基板とその製造法、および複合基板を用いたel素子パネル
JPH0744072B2 (ja) El素子とその製造方法
JP3970152B2 (ja) 複合基板およびそれを用いたelパネルとその製造方法
JP2001250677A (ja) 複合基板の製造方法、複合基板およびこれを用いた薄膜発光素子
JPH0244691A (ja) エレクトロルミネセンス発光素子の製造方法
JP3914067B2 (ja) Elディスプレイ
JP2004079372A (ja) El素子及びその製造方法
JP2002158094A (ja) 薄膜el素子及びその製造方法
JP2001223088A (ja) El素子
JP2003347062A (ja) El素子の製造方法およびel素子
JP2003229281A (ja) El素子およびその製造方法
JP2008198424A (ja) 表示素子の電極用保護膜
JP2001250683A (ja) 複合基板、これを用いた薄膜発光素子、およびその製造方法
JP2001250676A (ja) 複合基板、複合基板の製造方法、およびel素子
JP2004006288A (ja) 薄膜el素子および複合基板
JP2001230068A (ja) 複合基板、エレクトロルミネセンス素子および複合基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees