JP4884034B2 - 音声出力装置 - Google Patents

Description

本発明は、所定伝送フォーマットの形式でモジュールの出力端子からデジタルオーディオ信号を出力する音声出力装置に関する。

従来、デジタル音源となるデジタルオーディオ機器から読み出したデジタルオーディオ信号を他のオーディオシステムへ伝送するための伝送方式として、Ｉ^２Ｓフォーマット、右詰めフォーマット(Right-Justified mode)、左詰めフォーマット(Left-Justified mode)等の種々の伝送フォーマットが提案されている（例えば、特許文献１参照）。

図５（ａ）は左詰めフォーマットに基づいた伝送フォーマットを示している。同図に示すように、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを１／２フレーム単位で交互にシリアルに配列してなるオーディオデータ信号と、このオーディオデータ信号のＬチャンネルとＲチャンネルを識別するためのＬＲチャンネル選択信号と、オーディオデータ信号のビットデータを識別するためのビットクロックとで構成されている。ＬＲチャンネル選択信号のハイレベル期間がオーディオデータ信号のＬチャンネルに同期し、ローレベル期間がオーディオデータ信号のＲチャンネルに同期している。

図５（ｂ）はＩ^２Ｓフォーマットに基づいた伝送フォーマットを示している。同図に示すように、Ｉ^２Ｓフォーマットも左詰めフォーマットと同様にオーディオデータ信号、ＬＲチャンネル選択信号及びビットクロックで構成されている。Ｉ^２Ｓフォーマットが左詰めフォーマットと異なる点は、オーディオデータ信号のＬチャンネル及びＲチャンネルはＬＲチャンネル選択信号の立上り（及び立下り）タイミングに対して１ビットだけずれる点と、ＬチャンネルがＬＲチャンネル選択信号のローレベル期間に対応し、ＲチャンネルがＬＲチャンネル選択信号のハイレベル期間に対応している点である。
特開２００４−１１２０１４号公報

ところで、デジタル音源となるホスト機器側と当該ホスト機器からデジタルオーディオ信号を受け取るオーディオシステム側とでサポートしている伝送フォーマットが異なることが想定される。例えば、伝送フォーマットの異なる複数種類のオーディオシステムに対応しようとした場合、オーディオシステム側の伝送フォーマット毎に送受信モジュールを用意することはコスト的に不利であるので、送受信モジュールに伝送フォーマットを変換する変換回路を備えることが考えられる。

しかしながら、送受信モジュールにデジタルオーディオ信号の伝送フォーマットを変換するための変換回路を備える場合、伝送フォーマットを変換しないでデジタルオーディオ信号を外部出力するための専用の出力端子群と、伝送フォーマットを変換したデジタルオーディオ信号を外部出力するための専用の出力端子群とを備えることとなり、端子数が増大するといった問題がある。

例えば、Ｉ^２Ｓフォーマットと左詰めフォーマットの２つの伝送フォーマットに対応可能に送受信モジュールを構成した場合、Ｉ^２Ｓフォーマットのオーディオデータ信号を外部出力するために３つの出力端子が必要となり、左詰めフォーマットのオーディオデータ信号を外部出力するために３つの出力端子が必要となるので、デジタルオーディオ信号出力用に全部で６つの出力端子が必要となる。

本発明は、かかる点に鑑みてなされたものであり、複数の伝送フォーマットのデジタルオーディオ信号を外部出力できると共にデジタルオーディオ信号を外部出力するための端子数を削減でき、装置の小型化を図ることのできる音声出力装置を提供することを目的とする。

本発明の音声出力装置は、Ｌチャンネルのオーディオデータ及びＲチャンネルのオーディオデータをチャンネル単位で交互にシリアル配置してなるオーディオデータ信号と、前記オーディオデータ信号のチャンネルを識別するためのＬＲチャンネル選択信号と、前記オーディオデータ信号のビットデータを識別するためのビットクロックとからなるデジタルオーディオ信号を、第一の伝送フォーマットに基づいた形式で出力するオーディオ信号回路と、前記オーディオデータ信号、前記ＬＲチャンネル選択信号及び前記ビットクロックからなるデジタルオーディオ信号が、前記第一の伝送フォーマットと異なる第二の伝送フォーマットに基づいた形式となるように前記デジタルオーディオ信号の少なくとも一部を変換する変換回路と、第一及び第二の伝送フォーマットのデジタルオーディオ信号をそれぞれ外部出力する複数の出力端子からなり、第一及び第二の伝送フォーマットのデジタルオーディオ信号で共通している信号の出力端子を共用化した出力端子群とを具備したことを特徴とする。

この構成によれば、第一及び第二の伝送フォーマットのデジタルオーディオ信号で共通している信号の出力端子を共用化したので、出力端子数を削減することができる。

また本発明は、上記音声出力装置において、前記デジタルオーディオ信号に含まれるビットクロックを外部出力するための出力端子を第一及び第二の伝送フォーマットで共用化することを特徴とする。

この構成により、ビットクロックが共通する第一及び第二の伝送フォーマットに対応可能に構成した場合、ビットクロックを外部出力するための出力端子を共有化でき、出力端子群から１つの出力端子を削減することができる。

また本発明は、上記音声出力装置において、前記デジタルオーディオ信号に含まれるＬＲチャンネル選択信号を外部出力するための出力端子を第一及び第二の伝送フォーマットで共用化することを特徴とする。

この構成により、ＬＲチャンネル選択信号が共通する第一及び第二の伝送フォーマットに対応可能に構成した場合、ＬＲチャンネル選択信号を外部出力するための出力端子を共有化でき、ビットクロックを外部出力するための出力端子を共有化している場合は出力端子群から２つの出力端子を削減することができる。

上記音声出力装置において、前記変換回路は、前記オーディオデータ信号の１／２フレームに１ビット加算したデータ長に相当する段数を有するシフトレジスタで構成するものとした。第一の伝送フォーマットが左詰めフォーマット、第二の伝送フォーマットがＩ^２Ｓフォーマットの場合、上記段数を有するシフトレジスタにて左詰めフォーマットからＩ^２Ｓフォーマットへ変換可能であると共にビットクロック及びＬＲチャンネル選択信号が第一及び第二の伝送フォーマットで共通するので２つの出力端子を削減できることになる。

上記音声出力装置において、前記変換回路は、前記オーディオ信号回路から出力された前記オーディオデータ信号を１ビット遅延させる１ビット遅延回路と、前記オーディオ信号回路から出力された前記ＬＲチャンネル選択信号を反転させるインバータとを備えて構成するものとした。第一の伝送フォーマットが左詰めフォーマット、第二の伝送フォーマットがＩ^２Ｓフォーマットの場合、上記１ビット遅延回路及びインバータにて左詰めフォーマットからＩ^２Ｓフォーマットへ変換可能であると共にビットクロックが第一及び第二の伝送フォーマットで共通するので１つの出力端子を削減できることになる。

上記音声出力装置において、前記オーディオ信号回路及び前記変換回路は送受信モジュールに組み込まれ、前記出力端子群は前記送受信モジュールに設けられたモジュール出力ピンであることを特徴とする。

本発明によれば、伝送フォーマットの異なる各デジタルオーディオ信号を外部出力する音声出力装置において、デジタルオーディオ信号を外部出力するための端子数を削減でき、装置の小型化を図ることができる。

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
本実施の形態では、左詰めフォーマットとＩ^２Ｓフォーマットとに対応可能な音声出力装置について説明する。

（実施の形態１）
図１は本発明の実施の形態１に係る音声出力装置の概略的な構成図である。本実施の形態に係る音声出力装置１は、ホスト機器側から無線送信された第一の伝送フォーマットのデジタルオーディオ信号を受信してベースバンド信号に変換する送受信回路１１と、この送受信回路１１から出力されたベースバンド信号から第一の伝送フォーマットのデジタルオーディオ信号を再生するベースバンド処理部１２と、ベースバンド処理部１２から出力された第一の伝送フォーマットのデジタルオーディオ信号を第二の伝送フォーマットに変換する変換回路１３とを備えている。音声出力装置１はブルートゥース(bluetooth：登録商標)による近距離無線通信を行う送受信モジュールであるものとするが、その他の無線通信方式を用いることも可能である。

音声出力装置１は、第一の伝送フォーマットとなる左詰めフォーマットのデジタルオーディオ信号を外部出力するモジュール出力ピンとなる出力端子２１、２２、２３を有する。出力端子２１は左詰めフォーマットのデジタルオーディオ信号のうちＬＲチャンネル選択信号を出力する端子である。出力端子２２は左詰めフォーマットのデジタルオーディオ信号のうちオーディオデータ信号を出力する端子である。出力端子２３は左詰めフォーマットのデジタルオーディオ信号のうちビットクロックを出力する端子である。

本実施の形態は、第二の伝送フォーマットとなるＩ^２Ｓフォーマットのデジタルオーディオ信号を外部出力するための出力端子と、第一の伝送フォーマットとなる左詰めフォーマットのデジタルオーディオ信号を外部出力する出力端子とを一部共通化している。すなわち、Ｉ^２Ｓフォーマットのデジタルオーディオ信号のうちＬＲチャンネル選択信号及びビットクロックを外部出力する出力端子２１，２３を共用するように構成している。この２つの出力端子２１，２３が共用化できる理由については後述する。出力端子２４は、変換回路１３から出力されるオーディオデータ信号を外部出力する端子である。第二の伝送フォーマットとなるＩ^２Ｓフォーマットのデジタルオーディオ信号は出力端子２１、２３、２４から外部出力する。出力端子２１〜２４で出力端子群を形成する。

図２は変換回路１３の回路構成を示す図である。変換回路１３はシリアル接続された１７個の遅延素子１３−１〜１３−７からなるシフトレジスタで構成されている。デジタルオーディオ信号の１フレームは、Ｌチャンネルが１６ビット、Ｒチャンネルが１６ビットで構成されているものとする。本実施の形態は、１フレームが３２ビットのオーディオデータ信号を、変換回路１３により（１／２フレーム＋１ビット）だけ遅延させることでＩ^２Ｓフォーマットのオーディオデータ信号として出力するように構成されている。

ここで、図５（ａ）（ｂ）に示すデジタルオーディオ信号を参照して、変換回路１３を用いた伝送フォーマットの変換動作について説明する。図５（ａ）に示すように、左詰めフォーマットでは、ＬＲチャンネル選択信号の立上りタイミングにＬチャンネルの先頭ビットデータが同期し、ＬＲチャンネル選択信号の立下がりタイミングにＲチャンネルの先頭ビットデータが同期している。一方、図５（ｂ）に示すように、Ｉ^２Ｓフォーマットでは、ＬＲチャンネル選択信号の立下がりタイミングから１ビット遅れてＬチャンネルの先頭ビットデータが現れ、ＬＲチャンネル選択信号の立上りタイミングから１ビット遅れてＲチャンネルの先頭ビットデータが現れる。すなわち、Ｉ^２ＳフォーマットではＬチャンネルの先頭ビットデータ信号が、左詰めフォーマットに比べて（１／２フレーム＋１ビット）だけ遅れていることになる。そこで、図２に示す１７段のシフトレジスタからなる変換回路１３でオーディオデータ信号だけを（１／２フレーム＋１ビット）遅延させることにより、Ｉ^２Ｓフォーマットに変換されたデジタルオーディオ信号を得ている。変換回路１３において（１／２フレーム＋１ビット）遅延させたオーディオデータ信号と、ベースバンド処理部１２から直接出力端子２１，２３に出力されたＬＲチャンネル選択信号、ビットクロックとで、Ｉ^２Ｓフォーマットに変換されたデジタルオーディオ信号となる。

このように、左詰めフォーマットからＩ^２Ｓフォーマットに変換する場合、左詰めフォーマットのオーディオデータ信号は変換回路１３で（１／２フレーム＋１ビット）遅延させるが、ＬＲチャンネル選択信号及びビットクロックは何の変換処理も施さずに直接出力端子２１，２３へ出力する。言い換えれば、左詰めフォーマットとＩ^２ＳフォーマットとではＬＲチャンネル選択信号及びビットクロックが同一信号ということになり、かかる信号の出力端子２１，２３を共用することができることになる。この結果、本実施の形態では出力端子を２つ削減できたことになる。

次に、以上のように構成された本実施の形態に係る音声出力装置１の動作について説明する。図示されていないホスト機器がデジタルオーディオ信号を左詰めフォーマットで無線送信するものとする。

音声出力装置１では、ホスト機器から無線送信されたデジタルオーディオ信号をアンテナ１４で受信する。送受信回路１１はアンテナ１４から出力されるＲＦ信号をダウンコンバートすると共に復調処理してベースバンド信号に変換する。

ベースバンド処理部１２は、音声出力装置１から入力するベースバンド信号を処理して左詰めフォーマットのデジタルオーディオ信号を再生する。ベースバンド処理部１２において左詰めフォーマットのデジタルオーディオ信号を構成するオーディオデータ信号、ＬＲチャンネル選択信号、ビットクロックが再生される。ベースバンド処理部１２において再生された左詰めフォーマットのデジタルオーディオ信号のオーディオデータ信号は変換回路１３へ出力され、ＬＲチャンネル選択信号は音声出力装置１の出力端子２１へ出力され、ビットクロックは音声出力装置１の出力端子２３へ出力される。

変換回路１３は、ベースバンド処理部１２から供給されるオーディオデータ信号を、シフトレジスタを構成する初段の遅延素子１３−１へ入力する。変換回路１３において、初段の遅延素子１３−１に入力されたオーディオデータ信号（ビットデータ）はビットクロックに同期して最終段の遅延素子１３−１７へ向けて順次シフトされる。同様に後続のオーディオデータ信号（ビットデータ）もビットクロックに同期して初段の遅延素子１３−１へ入力され後段の遅延素子へ順次シフトされる。

左詰めフォーマットのＬチャンネルの先頭ビットデータとＬＲチャンネル選択信号の立ち上がりタイミングとは一致している。したがって、Ｌチャンネルの先頭ビットデータが遅延素子１３−１へ入力されたタイミングで、出力端子２１から出力されるＬＲチャンネル選択信号が立ち上がる。そして、Ｌチャンネルの先頭ビットデータが１６段目の遅延素子１３−１６へ入力されたタイミングで、出力端子２１から出力されるＬＲチャンネル選択信号が立ち下がり、次のビットクロックに同期してＬチャンネルの先頭ビットデータが最終段の遅延素子１３−１７へ入力し出力端子２４からＬチャンネルの先頭ビットデータが出力される。すなわち、出力端子２１から出力されるＬＲチャンネル選択信号の立下りから１ビット遅れて、出力端子２４からＬチャンネルの先頭ビットデータが出力される。ＲチャンネルについてもＬチャンネルと同様の変換回路１３による遅延動作により、出力端子２１から出力されるＬＲチャンネル選択信号の立上りから１ビット遅れて、出力端子２４からＲチャンネルの先頭ビットデータが出力される。このようなタイミングは、図５（ｂ）に示すＩ^２Ｓフォーマットと同一であり、出力端子２１，２３，２４から出力されるＬＲチャンネル選択信号、ビットクロック、オーディオデータ信号がＩ^２Ｓフォーマットに変換されていることになる。

一方、ベースバンド処理部１２において再生された左詰めフォーマットのデジタルオーディオ信号を構成するＬＲチャンネル選択信号、オーディオデータ信号、ビットクロックは、出力端子２１，２２，２３からそれぞれ出力される。

ホスト機器からデジタルオーディオ信号の供給を受け取るオーディオシステム側が左詰めフォーマットをサポートしている場合は、出力端子２１，２２，２３から左詰めフォーマットのデジタルオーディオ信号を供給することになる。また、オーディオシステム側がＩ^２Ｓフォーマットをサポートしている場合は、出力端子２１，２３，２４からＩ^２Ｓフォーマットに変換されたデジタルオーディオ信号を供給することになる。

このように本実施の形態によれば、音声出力装置１に左詰めフォーマットのデジタルオーディオ信号をＩ^２Ｓフォーマットに変換する機能を持たせ、左詰めフォーマットのデジタルオーディオ信号とＩ^２Ｓフォーマットのデジタルオーディオ信号とで共通するＬＲチャンネル選択信号及びビットクロック出力用の出力端子２１，２３を共用化したので、２つの出力端子を削減することができ、装置の小型化を図ることができた。

また本実施の形態によれば、オーディオデータ信号を（１／２フレーム＋１ビット）遅延させる単純なシフトレジスタで構成される変換回路１３を音声出力装置１に備えるだけで左詰めフォーマットのデジタルオーディオ信号をＩ^２Ｓフォーマットに変換することができ、変換機能を極めて簡単な構成で実現することができる。

（実施の形態２）
次に本発明の実施の形態２に係る音声出力装置について説明する。
本実施の形態は、左詰めフォーマットとＩ^２Ｓフォーマットとに対応可能な音声出力装置であり、変換回路のレジスタ長を最小で１段まで短縮可能に構成したものである。

図３は本発明の実施の形態２に係る音声出力装置の概略的な構成図である。送受信回路１１及びベースバンド処理部１２については上記実施の形態１と同様である。出力端子２１，２２，２３はオーディオ信号回路としてのベースバンド処理部１２が出力する左詰めフォーマットのデジタルオーディオ信号を外部出力するための端子である。

本実施の形態では、音声出力装置３０に備えた変換回路３１において左詰めフォーマットのデジタルオーディオ信号のうちオーディオデータ信号及びＬＲチャンネル選択信号をＩ^２Ｓフォーマットに対応した形式に変換する。音声出力装置３０の出力端子３２はＩ^２Ｓフォーマットに変換したオーディオデータ信号を出力する端子であり、出力端子３３はＩ^２Ｓフォーマットに変換したＬＲチャンネル選択信号を出力する端子である。音声出力装置３０において変換されたＩ^２Ｓフォーマットのデジタルオーディオ信号は出力端子２３，３２，３３から出力される。したがって、本実施の形態ではビットクロックを外部出力するための出力端子２３が左詰めフォーマットとＩ^２Ｓフォーマットとで共用化されている。出力端子２１〜２３、３２、３３で出力端子群を形成する。

図４は変換回路３１の回路構成を示す図である。変換回路３１は、オーディオデータ信号を１ビット遅延する１ビット遅延回路４１と、ＬＲチャンネル選択信号を反転するインバータ４２とを備える。１ビット遅延回路４１の出力端は、Ｉ^２Ｓフォーマットに変換したオーディオデータ信号を出力する出力端子３２に接続されている。インバータ４２の出力端は、Ｉ^２Ｓフォーマットに変換したＬＲチャンネル選択信号を出力する出力端子３３に接続されている。

次に、本実施の形態に係る音声出力装置３０の動作について説明する。
ベースバンド処理部１２で再生された左詰めフォーマットのデジタルオーディオ信号のオーディオデータ信号が１ビット遅延回路４１へ入力され、ＬＲチャンネル選択信号がインバータ４２へ入力される。１ビット遅延回路４１へ入力されたオーディオデータ信号はビットクロックに同期して１ビット遅れて出力端子３２に現れる。一方、インバータ４２へ入力されたＬＲチャンネル選択信号は遅延されずにＬＲチャンネル選択信号のロー／ハイを反転して出力端子３３から出力される。

Ｌチャンネルの先頭ビットデータが１ビット遅延回路４１へ与えられるのと同時にハイレベルのＬＲチャンネル選択信号がインバータ４２へ供給される。インバータ４２の出力は入力するＬＲチャンネル選択信号がハイレベルに変化するのと同時にローレベルに変化し出力端子３３からローレベルのＬＲチャンネル選択信号が出力される。一方、１ビット遅延回路４１はＬチャンネルの先頭ビットデータを１ビット遅延してから出力端子３２へ出力する。以降、ＬＲチャンネル選択信号が変化するまで、Ｌチャンネルのオーディオデータ信号がビットクロックに同期して１ビット遅延回路４１を介し出力端子３２へ順次出力される。

また、Ｒチャンネルの先頭ビットデータが１ビット遅延回路４１へ与えられるのと同時にインバータ４２に入力するＬＲチャンネル選択信号はローレベルに変化し、当該インバータ４２で反転して出力端子３３からハイレベルのＬＲチャンネル選択信号が出力される。出力端子３３から出力されるＬＲチャンネル選択信号がハイレベルに変化してから１ビット遅延して出力端子３２からＲチャンネルの先頭ビットデータが出力される。以降、ＬＲチャンネル選択信号が変化するまで、Ｒチャンネルのオーディオデータ信号がビットクロックに同期して１ビット遅延回路４１を介し出力端子３２へ順次出力される。

このようなタイミングは、図５（ｂ）に示すＩ^２Ｓフォーマットと同一であり、出力端子２２，３２，３３から出力されるビットクロック、オーディオデータ信号、ＬＲチャンネル選択信号がＩ^２Ｓフォーマットに変換されていることになる。

なお、ベースバンド処理部１２において再生された左詰めフォーマットのデジタルオーディオ信号を構成するＬＲチャンネル選択信号、オーディオデータ信号、ビットクロックが、出力端子２１，２２，２３からそれぞれ出力されるのは上記実施の形態１と同様である。

ホスト機器からデジタルオーディオ信号の供給を受け取るオーディオシステム側が左詰めフォーマットをサポートしている場合は、出力端子２１，２２，２３から左詰めフォーマットのデジタルオーディオ信号を供給することになる。また、オーディオシステム側がＩ^２Ｓフォーマットをサポートしている場合は、出力端子２２，３２，３３からＩ^２Ｓフォーマットに変換されたデジタルオーディオ信号を供給することになる。

このように本実施の形態によれば、音声出力装置３０からビットクロックを外部出力するための出力端子２３を左詰めフォーマットとＩ^２Ｓフォーマットとで共用化することにより、出力端子数を削減することができる。

また本実施の形態によれば、オーディオデータ信号を１ビット遅延させる１ビット遅延回路４１とＬＲチャンネル選択信号を反転させるインバータ４２とで変換回路３１を構成したので、シフトレジスタ長を最短では１段で構成することができ、回路規模を大幅に縮小することができる。

なお、１ビット遅延回路４１は最小では１ビット遅延素子を１つだけで構成できるが、他の信号とのタイミング調整用に複数段のシフトレジスタで構成しても良い。

本発明は上記各実施の形態に限定されるものではなく種々変形実施可能である。例えば、以上の説明では音声出力装置１，３０が送受信回路１１及びベースバンド処理部１２を備える送受信モジュールの形態であったが、上記した伝送フォーマット変換機能を備えた音源装置にも適用することができる。

また以上の説明では、左詰めフォーマットのデジタルオーディオ信号をＩ^２Ｓフォーマットに変換する変換回路１３，３１を備えているが、右詰めフォーマットに変換する変換回路を備えても良い。又は、Ｉ^２Ｓフォーマットのデジタルオーディオ信号を左詰めフォーマット又はＩ^２Ｓフォーマットに変換するように構成することもできる。さらに、伝送フォーマットの組み合わせは上記した例に限定されるものではなく適宜組み合わせ可能である。

本発明は、複数種類の伝送フォーマットのデジタルオーディオ信号を外部へ出力可能な音声出力装置に適用可能である。

本発明の実施の形態１に係る音声出力装置の概略的な構成図 実施の形態１に係る音声出力装置に備えた変換回路の構成図 本発明の実施の形態２に係る音声出力装置の概略的な構成図 実施の形態２に係る音声出力装置に備えた変換回路の構成図 （ａ）左詰めフォーマットのデジタルオーディオ信号のタイミング図、（ｂ）Ｉ^２Ｓフォーマットのデジタルオーディオ信号のタイミング図

符号の説明

１、３０ 音声出力装置
１１ 送受信回路
１２ ベースバンド処理部
１３、３１ 変換回路
１３−１〜１３−１７ １ビット遅延素子
２１〜２４、３２、３３ 出力端子
４１ １ビット遅延回路
４２ インバータ

Claims (6)

1. Ｌチャンネルのオーディオデータ及びＲチャンネルのオーディオデータをチャンネル単位で交互にシリアル配置してなるオーディオデータ信号と、前記オーディオデータ信号のチャンネルを識別するためのＬＲチャンネル選択信号と、前記オーディオデータ信号のビットデータを識別するためのビットクロックとからなるデジタルオーディオ信号を、第一の伝送フォーマットに基づいた形式で出力するオーディオ信号回路と、前記オーディオデータ信号、前記ＬＲチャンネル選択信号及び前記ビットクロックからなるデジタルオーディオ信号が、前記第一の伝送フォーマットと異なる第二の伝送フォーマットに基づいた形式となるように前記デジタルオーディオ信号の少なくとも一部を変換する変換回路と、第一及び第二の伝送フォーマットのデジタルオーディオ信号をそれぞれ外部出力する複数の出力端子からなり、第一及び第二の伝送フォーマットのデジタルオーディオ信号で共通している信号の出力端子を共用化した出力端子群と、を具備したことを特徴とする音声出力装置。
2. 前記デジタルオーディオ信号に含まれるビットクロックを外部出力するための出力端子を第一及び第二の伝送フォーマットで共用化することを特徴とする請求項１記載の音声出力装置。
3. 前記デジタルオーディオ信号に含まれるＬＲチャンネル選択信号を外部出力するための出力端子を第一及び第二の伝送フォーマットで共用化することを特徴とする請求項１又は請求項２記載の音声出力装置。
4. 前記変換回路は、前記オーディオデータ信号の１／２フレームに１ビット加算したデータ長に相当する段数を有するシフトレジスタで構成されたことを特徴とする請求項２記載の音声出力装置。
5. 前記変換回路は、前記オーディオ信号回路から出力された前記オーディオデータ信号を１ビット遅延させる１ビット遅延回路と、前記オーディオ信号回路から出力された前記ＬＲチャンネル選択信号を反転させるインバータとを備えることを特徴とする請求項３記載の音声出力装置。
6. 前記オーディオ信号回路及び前記変換回路は送受信モジュールに組み込まれ、前記出力端子群は前記送受信モジュールに設けられたモジュール出力ピンであることを特徴とする請求項１から請求項５の何れかに記載の音声出力装置。

Images