JP4880679B2

JP4880679B2 - トランスレスのパワー・オーバー・イーサネット・システム

Info

Publication number: JP4880679B2
Application number: JP2008517210A
Authority: JP
Inventors: ブラハ，マシュー; ラトルレ，ルイスデ; アラン，レオンエリス; ポルヘマス，ガリー，デー．; クイック，パトリック，ジェー．
Original assignee: Agere Systems LLC
Current assignee: Agere Systems LLC
Priority date: 2005-06-16
Filing date: 2006-06-16
Publication date: 2012-02-22
Anticipated expiration: 2026-06-16
Also published as: US8132027B2; WO2006138713A1; KR101239688B1; JP2008544658A; US20100218003A1; KR20080031739A; EP1894344B1; EP1894344A1

Description

本出願は、代理人明細書番号Ｂｌａｈａ４−１−１−７−１として０５年６月１６日に出願された米国仮出願第６０／６９１，１３３号の出願日の利益を主張するものであり、この米国仮特許出願の教示は参照により本明細書に組み込まれる。
本発明は、データと共に電力を伝送することができる通信ネットワークに関し、詳細には、パワー・オーバー・イーサネット（登録商標）（ＰｏＥ）システムでの電力の供給のためのシステムおよび方法に関する。

パワー・オーバー・イーサネット（登録商標）・システムは、カテゴリ５のケーブルなどのツイスト・ペア・ケーブルを通してデータおよび電力の両方を伝送することができるイーサネット（登録商標）・ネットワークである。イーサネット（登録商標）は現在ＩＥＥＥ８０２．３規格によって規定されており、ＰｏＥは現在ＩＥＥＥ８０２．３ａｆ規格によって規定されており、両方とも参照により本明細書に組み込まれる。ＰｏＥの使用により、インターネット電話またはカメラなどのイーサネット（登録商標）・クライアント・デバイスに都合よく電力を供給することが可能になり、これらは、普通であれば作動するためにより面倒な電力供給構成を必要とする可能性がある。ＰｏＥは、イーサネット（登録商標）・データを送信するケーブルと同一のケーブルを使用して電力を供給することを可能にする。

図１に、従来のＰｏＥシステム１００の簡略ブロック図を示す。ＰｏＥシステム１００は、給電装置（ｐｏｗｅｒｓｏｕｒｃｉｎｇｅｑｕｉｐｍｅｎｔ（ＰＳＥ））デバイス１０１、受電デバイス（ＰＤ）１０２、および非シールド・ツイスト・ペア（ＵＴＰ）カテゴリ５ケーブル１０８を含む。ＰＳＥデバイス１０１は、電源１０５および１０６、ＰＳＥモジュール１０４、ＰＨＹモジュール１０３、ならびにＲＪ４５インターフェース１０７を含む。ＰＤデバイス１０２は、ＰＨＹモジュール１１０、ＰＤモジュール１０９、ブリッジ回路１１１、シグネチャ回路１１２、およびＲＪ４５インターフェース１１３を含む。ケーブル１０８は、ＰＳＥデバイス１０１をＰＤデバイス１０２に接続する。ＡｌｔｅｒｎａｔｉｖｅＢと呼ばれるＰｏＥの任意選択的な接続方式を採用するように適合されたＰｏＥシステム１００を図１に示しており、このシステムでは、電力はいわゆるスペア・ペア（配線ペア４／５および７／８）を通して伝えられる。このいわゆるスペア・ペアは、１０Ｍビットおよび１００Ｍビット・イーサネット（登録商標）・システム内でスペアとして使用され、ならびに、ギガビット（１０００Ｍビット）イーサネット（登録商標）・システム内でデータ伝送用に使用される。ＡｌｔｅｒｎａｔｉｖｅＡ（図示せず）を使用する場合、電力は、いわゆる「ファントム・フィーディング」を用いていわゆるデータ・ペア（１／２および３／６）を通して伝えられる。このいわゆるデータ・ペアは、すべての、すなわち１０Ｍビット、１００Ｍビット、およびギガビットのイーサネット（登録商標）・システムでデータ伝送用に使用される。ＰＳＥデバイス１０１が、採用する接続方式を選択し、ＰｏＥ規格では、ＰＤデバイス１０２がどちらの接続方式も使用することができることが要求されている。したがって、ＰＤデバイス１０２は、当業者に既知でありＰｏＥ規格の要求に適合している必要がある追加の構成要素（図示せず）を有しており、これらには、例えば、ブリッジ回路１１１に類似しておりデータ・ペアに接続される別のブリッジ回路が含まれる。

電源１０５は、４８ＶのＤＣ信号をＰＳＥモジュール１０４に供給する。ＰＳＥモジュール１０４は、ＰＳＥ制御回路を含み、４８ＶのＤＣ差分信号をケーブル１０８のスペア・ペアに供給し、具体的には、４８ＶのＤＣ信号をケーブル１０８の配線７および８に、グラウンド信号をケーブル１０８の配線４および５に供給する。また、これらの極性は、ＰｏＥ規格から逸脱することなく反転されることができる。ＰＳＥモジュール１０４がＡｌｔｅｒｎａｔｉｖｅＡ（図示せず）を採用して電力を供給する場合、ＰＳＥモジュール１０４はケーブル１０８のデータ・ペアに４８ＶのＤＣ差分信号を供給する。ＰＨＹモジュール１０３は、２．５ＶのＤＣを供給する電源１０６によって電力供給される。ＰＨＹモジュール１０３は、ＲＪ４５インターフェース１０７に／から供給される信号とパス１０３ａを介して供給される信号との間の物理層インターフェースとして機能する。パス１０３ａは、４ピン・シリアル・ギガビット・メディア独立インターフェース（ｓｅｒｉａｌＧｉｇａｂｉｔｍｅｄｉｕｍ−ｉｎｄｅｐｅｎｄｅｎｔｉｎｔｅｒｆａｃｅ（ＳＧＭＩＩ））を介して、イーサネット（登録商標）・メディア・アクセス・コントローラ（ＭＡＣ）（図示せず）などの、物理層より上位のネットワーク層の装置へのならびにその装置からの接続を実現する。ＲＪ４５インターフェース１０７は、センター・タップ変圧器を使用して、ＲＪ４５インターフェース１０７を跨いでの電気的分離を同時に維持したままでのＰＳＥモジュール１０４からの電力および／またはＰＨＹモジュール１０３への／からのデータの伝送を可能にする。

ケーブル１０８は、ＰＳＥデバイス１０１からＰＤデバイス１０２へ電力およびデータを、ならびにＰＤデバイス１０２からＰＳＥデバイス１０１へデータを伝送する。ＲＪ４５インターフェース１０７と同様に、ＲＪ４５インターフェース１１３は、変圧器１１４などのセンター・タップ変圧器を使用して、ＲＪ４５インターフェース１１３を跨いでの電気的分離を同時に維持したままでの電力の伝送を可能にする。スペア・ペア上の信号は、例えばＰｏＥシステム１００がギガビット・イーサネット（登録商標）を使用している場合はデータ成分を有する。配線ペア上の信号のデータ成分は、ＲＪ４５インターフェース１１３を通して、４ピンＳＧＭＩＩパス１１０ａを介した伝送のための／からのデータを変圧するＰＨＹモジュール１１０に／から伝送される。

スペア・ペア上の信号のＤＣ信号成分はブリッジ回路１１１に進み、ブリッジ回路は、スペア・ペア上の電圧の極性にかかわらず、ブリッジ回路１１１によって出力される電圧の極性が確実に同一になるようにする、すなわち、確実に、信号１１１ｐが高い電圧（例えば４８Ｖ）を供給して信号１１１ｍが低い電圧（例えば、グラウンド）を供給するようにする。信号１１１ｐおよび１１１ｍは、ＰｏＥシグネチャ回路１１２を介してＰＤモジュール１０９に供給される。ＰｏＥシグネチャ回路１１２は、検出および任意選択的な区分などのＰＤシグネチャの機能を実行するために使用される回路を含む。シグネチャ回路１１２あるいはその等価物が存在しない場合にＰＳＥデバイス１０１がＰＤデバイス１０２をポーリングすると、ＰＤは検出されず、ＰＤモジュール１０４は電力を供給しない。任意選択的な区分は、ＰＤデバイス１０２の予想される消費電力をＰＳＥデバイス１０１に指示し、ＰＳＥモジュール１０４が電力需要を適切に制御することができるようにする。

ＰＤモジュール１０９は信号１１１ｐおよび１１１ｍを受信し、それらを使用して、ＰＨＹモジュール１１０へ、ならびにＰＤデバイス１０２の他の構成要素（図示せず）へ電力を供給し、その間、ＤＣ信号１１１ｐおよび１１１ｍからＰＨＹモジュール１１０および１０２の他の構成要素を電気的に分離するのを維持する。ＰＤデバイス１０２のＰＨＹモジュール１１０は、ＰＳＥデバイス１０１のＰＨＹモジュール１０３と実質的に同じ方式で機能する。具体的には、ＰＨＹモジュール１１０は、ＲＪ４５インターフェース１１３に／から供給される信号とパス１１０ａを介して供給される信号との間の物理層インターフェースとして機能する。パス１１０ａは、４ピンＳＧＭＩＩインターフェースを介したイーサネット（登録商標）ＭＡＣ（図示せず）への接続部である。
米国仮出願第６０／６９１，１３３号

一実施形態では、本発明は、第１の物理層インターフェース・デバイスと、ケーブル・インターフェースと、ケーブルと通信デバイスとの間の信号パス内に配置される少なくとも１つのコンデンサを含む機器である。第１の物理層インターフェース・デバイスは、通信デバイスとケーブルとの間を接続するように適合され、さらに、第２の物理層インターフェース・デバイスに接続するように適合されており、ケーブルは、１つまたは複数の配線ペアを含み、各配線ペアは第１の配線および第２の配線を有する。ケーブル・インターフェースは、第１の物理層インターフェース・デバイスとケーブルとの間を接続するように適合される。ケーブル・インターフェースは、１つまたは複数のＤＣ信号デバイスを含み、これらのそれぞれは、第１および第２の入力および出力を有し、少なくとも１つの配線ペアの第１および第２の配線は、対応するＤＣ信号デバイスの第１および第２の入力にそれぞれ接続される。各ＤＣ信号デバイスは、対応する配線ペア上の信号のＤＣ成分を抽出または注入するように適合される。
本発明の他の態様、特徴および利点は、以下の詳細な説明と、添付の特許請求の範囲と、同じ参照番号は類似または同一の要素を示している添付図面とからより完全に明らかになるであろう。

本発明の一実施形態では、図１のＰＤデバイス１０２内のＲＪ４５インターフェース１１３の変圧器は、高圧コンデンサおよびＤＣ信号抽出デバイスに取り替えられ、これにより、電気的分離および電力供給においてトランスレス方式を採用するトランスレスＰＤデバイスが形成される。高圧コンデンサは電気的分離を実現し、一方、ＤＣ信号抽出デバイスは、ケーブル１０８の１つの配線ペア上にＤＣ信号がある場合はそれを抽出する。

図２に、本発明の一実施形態によるＰｏＥシステム２００の簡略ブロック図を示す。図１のＰｏＥシステム１００内の要素に類似するＰｏＥシステム２００内の要素は、同様に称されるが、先頭の番号は異なる。ＰｏＥシステム２００は、ＰｏＥシステム１００と同様に、ＡｌｔｅｒｎａｔｉｖｅＢを使用するように適合されて示されて説明される。ＰｏＥシステム２００は、ケーブル２０８を介してＰＤデバイス２０２に接続されるＰＳＥデバイス２０１を含む。ＰＳＥデバイス２０１は、電源２０５および２０６、ＰＳＥモジュール２０４、ＰＨＹモジュール２０３、およびＲＪ４５インターフェース２０７を含む。ＰＳＥデバイス２０１は、図１のＰＳＥデバイス１０１と実質的に同じ方式で機能する。ケーブル２０８は、図１のケーブル１０８と実質的に同じ方式で機能する。

ＰＤデバイス２０２は、ＰＨＹモジュール２１０、ＰＤモジュール２０９、ブリッジ回路２１１、シグネチャ回路２１２、およびＲＪ４５インターフェース２１３を含む。ＰＨＹモジュール２１０、ＰＤモジュール２０９、ブリッジ回路２１１、およびシグネチャ回路２１２は、上述したような、図１のＰＤデバイス１０２の対応する構成要素と実質的に同じ方式で機能する。パス２１０ａは、４ピンＳＧＭＩＩインターフェースを使用して、ＰＨＹモジュール２１０をイーサネット（登録商標）ＭＡＣ（図示せず）に接続する。ＲＪ４５インターフェース２０７は、ＤＣ信号抽出デバイス２１５および２１６などの４つのＤＣ信号抽出デバイス（２つを図示する）を含む。各配線ペアは、それ自体のＤＣ信号抽出デバイスを有し、これらのＤＣ信号抽出デバイスは、（ｉ）それぞれが配線ペアの配線の１つに接続される２つの入力と、（ｉｉ）ブリッジ回路の入力に接続される１つの出力とを有する。ＤＣ信号抽出デバイス２１５は、一方がケーブル２０８の配線４に接続されて他方がケーブル２０８の配線５に接続される２つの入力を有する。ＤＣ信号抽出デバイス２１５は、パス２１５ａを介してブリッジ回路２１１に接続される１つの出力を有する。ＤＣ信号抽出デバイス２１６は、一方がケーブル２０８の配線７に接続されて他方がケーブル２０８の配線８に接続される２つの入力を有する。ＤＣ信号抽出デバイス２１６は、パス２１６ａを介してブリッジ回路２１１に接続される１つの出力を有する。

また、各配線ペアは、セラミック・チップ・コンデンサなどの好ましくは高圧コンデンサの一対のコンデンサによって交差され、この一対のコンデンサは、対応するＤＣ抽出デバイスとＰＨＹモジュール２１０との間に配置される。これらのコンデンサが電気的分離を実現する。配線４および５は、例えば、コンデンサ２１７および２１８によってそれぞれ交差される。ＰｏＥシステム２００内のＤＣ信号抽出デバイス２１５およびコンデンサ２１７および２１８は、一体となって、ＰｏＥシステム１００内の変圧器１１４と実質的に同じ機能を実行する。これらの機能は、ケーブル２０８とＰＨＹモジュール２１０との間の電気的分離を実現したままで、ブリッジ回路２１１への供給のための配線ペア内４／５のＤＣ信号がある場合はそれを抽出し、ＰＨＹモジュール２１０への配線ペア４／５内のデータ信号がある場合にはそれを伝送する。ＲＪ４５インターフェース２１３内の他の配線ペアのそれぞれは、同様に、ＤＣ信号抽出デバイスに接続され、ＤＣ信号抽出デバイスとＰＨＹモジュール２１０との間に配置される一対のコンデンサによって交差される。

図３に、本発明の別の実施形態によるＰｏＥシステム３００の簡略ブロック図を示す。ＰｏＥシステム１００および／または２００内の要素に類似するＰｏＥシステム３００内の要素は、同様に称されるが、先頭の番号は異なる。ＰｏＥシステム３００は、ＰｏＥシステム１００および２００と同様にＡｌｔｅｒｎａｔｉｖｅＢを使用するように適合されて示されて説明される。ＰｏＥシステム３００は、ケーブル３０８を介してＰＤデバイス３０２に接続されるＰＳＥデバイス３０１を含む。ＰＳＥデバイス３０１は、電源３０５および３０６、ＰＳＥモジュール３０４、ＰＨＹモジュール３０３、ならびにＲＪ４５インターフェース３０７を含む。ＰＳＥデバイス３０１は、図１のＰＳＥデバイス１０１および図２の２０１と実質的に同じ方式で機能する。ケーブル３０８は、図１のケーブル１０８および図２の２０８と実質的に同じ方式で機能する。

ＰＤデバイス３０２は、ＰＨＹモジュール３１０、ＰＤモジュール３０９、ブリッジ回路３１１、シグネチャ回路３１２、ＲＪ４５インターフェース３１３、イーサネット（登録商標）ＭＡＣ３１９、および分離モジュール３２０を含む。ＰＨＹモジュール３１０、ＰＤモジュール３０９、ブリッジ回路３１１、およびシグネチャ回路３１２は、上述したような、図１のＰＤデバイス１０２および図２の２０２の対応する構成要素と実質的に同じ方式で機能する。パス３１０ａは、４ピンＳＧＭＩＩインターフェースを使用して、ＰＨＹモジュール３１０をＭＡＣ３１９に接続する。ＲＪ４５インターフェース３１３は、上述したＤＣ信号抽出デバイス２１５および２１６とそれぞれ同様に機能するＤＣ信号抽出デバイス３１５および３１６などの４つのＤＣ信号抽出デバイス（２つを図示する）を含む。しかし、次に、各配線ペアは、図２のＰＤデバイス２０２の交差するコンデンサとは異なり、介在するコンデンサなしでＰＨＹモジュール３１０に接続される。ＰＨＹモジュール３１０は、概して、ケーブル３０８上に現れる可能性がある高電圧の過渡現象に対処するように適合されることから、ＰＨＹモジュール３１０は、電気的分離なしでケーブル３０８に接続されることができる。ＰＨＹモジュール３１０に接続される構成要素のために必要である電気的分離は、分離モジュール３２０によって他方側のパス３０１ａ上で実現されることができる。分離モジュール３２０は、ＭＡＣ３１９への４ピンＳＧＭＩＩインターフェースに統合されるコンデンサ３２１、３２２、３２３および３２４を含む。ＰＤデバイス３０２は、図２のＰＤデバイス２０２より少ないコンデンサを使用することから、コストが削減される。分離モジュール３２０は、ＰＨＹモジュール３１０とＭＡＣ３１９との間での電気的分離を実現する。

図４に、ケーブル４０８と共に、本発明の代替の実施形態によるＰＤデバイス４０２を示す。この実施形態は２つの分離コンデンサのみを使用するので、記載する他の実施形態よりコストを削減することができるが、加えて、ノイズが比較的増加することから性能が低下する。ＰＤデバイス１０２、２０２および／または３０２内の要素に類似するＰＤデバイス４０２内の要素は、同様に称されるが、先頭の番号は異なる。ＰＤデバイス４０２は、図１のＰＤデバイス１０２、図２の２０２、および図３の３０２と実質的に同じ機能を実行する。しかし、ＰＤデバイス１０２、２０２および３０２が標準的な４ピンＳＧＭＩＩインターフェースを使用するのに対して、ＰＤデバイス４０２は、２ピンＳＧＭＩＩインターフェースを使用してＭＡＣ４１９に連絡する。ケーブル４０８は、図１のケーブル１０８、図２の２０８、および図３の３０８に類似する。ＰＤデバイス４０２は、ＰＨＹモジュール４１０、ＰＤモジュール４０９、シグネチャ・ブロック４１２、ＲＪ４５インターフェース４１３、ブリッジ回路４１１および４２７、分離モジュール４２０、ならびにイーサネット（登録商標）ＭＡＣ４１９を含む。ＰＤモジュール４０９、シグネチャ・ブロック４１２、およびＲＪ４５インターフェース４１３は、図３のＰＤデバイス３０２の対応する構成要素と同様に機能する。ブリッジ回路４１１および４２７は、図１のブリッジ回路１１１、図２の２１１、および図３の３１１と同様に機能する。

ＲＪ４５インターフェース４１３は、ＤＣ信号抽出デバイス４１５、４２５、４２６および４１６を含み、これらのそれぞれは、図２および図３のＤＣ信号抽出デバイス２１５および３１５に類似する。ＤＣ信号抽出デバイスの入力および出力は、以下の表１に示すように接続される。

ＰＨＹモジュール４１０は、形態と機能において、図１、図２および図３のＰＨＹモジュール１１０、２１０および３１０に類似する。しかし、ＰＨＹモジュール４１０は、パス４１０ａを介した２ピンＳＧＭＩＩインターフェースを使用してイーサネット（登録商標）ＭＡＣ４１９に連絡することができるように、異なるようにプログラムされる。イーサネット（登録商標）ＭＡＣ４１９も、標準的な４ピンＳＧＭＩＩインターフェースではなく２ピンＳＧＭＩＩインターフェースを使用して連絡することができるようにプログラムされる必要がある。分離モジュール４２０は、イーサネット（登録商標）ＭＡＣ４１９への２ピンＳＧＭＩＩインターフェースの２つのピンに統合されるコンデンサ４２１および４２２を含む。分離モジュール４２０は、ＰＨＹモジュール４１０とイーサネット（登録商標）ＭＡＣ４１９との間での電気的分離を実現する。

図５に、本発明の一実施形態によるＤＣ信号抽出デバイス５０１の簡略ブロック図を示す。ＤＣ信号抽出デバイス５０１は、図２のデバイス２１５および２１６、図３の３１５および３１６、ならびに、図４の４１５、４２５、４２６および４１６などのＤＣ信号抽出デバイスの実装形態を形成する。ＤＣ信号抽出デバイス５０１は２つのインダクタ５０２および５０３を含み、これらは両方とも出力５０１ｃに接続される。インダクタ５０２は入力５０１ａに接続され、インダクタ５０３は入力５０１ｂに接続される。

ＤＣ信号抽出デバイス５０１では、従来のセンター・タップ変圧器のインダクタンスがＤＣを伝導してＡＣをブロックするのと同様の形で、ＤＣ電力はインダクタ５０２および５０３を通して妨害がなくなり、一方、それらのインダクタンスはＡＣ波形すなわちデータをブロックする。２つの直列接続されたインダクタを使用するＤＣ信号抽出デバイス５０１は、磁気的に結合される２つのインダクタを使用する対応する変圧器よりコストを低減することができる。

図６に、本発明の代替の実施形態によるＤＣ信号抽出デバイス６０１の簡略ブロック図を示す。ＤＣ信号抽出デバイス６０１は、図２のデバイス２１５および２１６、図３の３１５および３１６、ならびに、図４の４１５、４２５、４２６および４１６などのＤＣ信号抽出デバイスの実装形態を形成する。ＤＣ信号抽出デバイス６０１は、一体に接続されてさらに出力６０１ｃに接続される２つの対称な部分を含む。ＤＣ信号抽出デバイス６０１の上部分は、入力６０１ａに接続され、抵抗器６０４および６０５、コンデンサ６０６、ならびにトランジスタ６０７を含む。ＤＣ信号抽出デバイス６０１の底部分は、上部分に類似しており、入力６０１ｂに接続され、抵抗器６０８および６０９、コンデンサ６１０、ならびにトランジスタ６１１を含む。

入力６０１ａは、抵抗器６０４の第１の端部に、ならびに、トランジスタ６０７のコレクタ・ノードに接続される。抵抗器６０４の第２の端部は、（ｉ）抵抗器６０５の第１の端部と、（ｉｉ）コンデンサ６０６の第１の端部と、（ｉｉｉ）トランジスタ６０７のベース・ノードに接続される。抵抗器６０５の第２の端部は、（ｉ）出力６０１ｃ、（ｉｉ）コンデンサ６０６の第２の端部、（ｉｉｉ）トランジスタ６０７のエミッタ・ノード、（ｉｖ）抵抗器６０９の第２の端部、（ｖ）コンデンサ６１０の第２の端部、および（ｖｉ）トランジスタ６１１のエミッタ・ノードに接続される。抵抗器６０９の第１の端部は、（ｉ）抵抗器６０８の第２の端部、（ｉｉ）コンデンサ６１０の第１の端部、および（ｉｉｉ）トランジスタ６１１のベース・ノードに接続される。入力６０１ｂは、抵抗器６０８の第１の端部に、ならびに、トランジスタ６１１のコレクタ・ノードに接続される。ＤＣ信号抽出デバイス６０１は、集積回路（ＩＣ）としてあるいはＩＣの一部として実装されることができ、その場合、対応する変圧器よりコストを削減することができる。

ＤＣ信号抽出デバイス６０１では、トランジスタ６０７および６１１が、出力６０１ｃへの低インピーダンスのＤＣパスを形成するのに使用され、それにより、電力が、ＰＤデバイスによる使用のため、配線ペアから入力６０１ａおよび６０１ｂを介して取り出される。抵抗器６０４、６０５、６０８および６０９に対しては、対象となるＰＤの応用例（複数可）の場合のデータ転送速度において、十分に高いケーブル端末インピーダンスを実現しながら許容可能なＤＣ減衰を実現するようにトランジスタの６０７および６１１のバイアス点を設定するような抵抗比が選択される。コンデンサ６０６および６１０は、配線ペア上のデータ信号からの制御を除去するように、さらに、ＰＤデバイスの電力特性に釣り合う変化率で応答するように調整される。

同一のまたは別の代替の実施形態では、図２のＰＳＥデバイス２０１内のＲＪ４５インターフェース２０７の変圧器が、ＤＣ信号デバイスおよびコンデンサに取り替えられ、ＰＤデバイス２０２、３０２または４０２の対応する構成要素を模倣する。ＰＳＥデバイス内でのＤＣ信号デバイスと分離コンデンサとの接続は、ＰＤデバイス２０２、３０２または４０２内の対応する構成要素の接続に類似する。しかし、「出力」は入力として機能し、ブリッジ回路２１１などのブリッジ回路ではなくＰＳＥモジュール２０４などのＰＳＥモジュールに接続される。「入力」は出力として機能し、引き続き適切な配線ペアに接続される。この場合、ＤＣ信号デバイスは、２つの配線ペアに対してＤＣオフセット電圧を注入するＤＣ信号注入デバイスとして機能する。したがって、特に限定されない限り、「ＤＣ信号デバイス」という用語は、ＤＣ信号を抽出するＤＣ信号抽出デバイス、ならびに、ＤＣ信号を注入するＤＣ信号注入デバイスを包含すると解釈されるべきである。単一のＰｏＥ内のＰＳＥデバイスおよびＰＤデバイス（複数可）は、ＤＣ信号抽出または注入のためのならびに電気的分離のための任意適当な手段を使用することができ、すべてが同一の手段を使用する必要はない。

ＰＨＹモジュールとＭＡＣデバイスとの間でＳＧＭＩＩインターフェースを使用する本発明の実施形態を説明してきた。しかし、任意適当なシリアル・インターフェースも使用されることができる。ＲＪ４５インターフェースを使用する本発明の実施形態を説明してきたが、任意適当なケーブル・インターフェースも使用されることができる。バイポーラ接合トランジスタを使用する本発明の実施形態を説明してきたが、任意適当なトランジスタまたはトランジスタ様のデバイスも使用されることができる。

本発明は、単一の集積回路（ＡＳＩＣまたはＦＰＧＡなど）として、マルチ・チップ・モジュールとして、単一のカードとして、またはマルチ・カード回路パックとして可能性のある実装形態を含む回路ベースの処理（ｃｉｒｃｕｉｔ−ｂａｓｅｄｐｒｏｃｅｓｓｅｓ）として実現されることができる。当業者に明らかなように、回路要素の様々な機能は、ソフトウェア・プログラム内での処理ブロックとして実現されることもできる。このようなソフトウェアは、例えば、デジタル信号プロセッサ、マイクロ・コントローラ、または汎用コンピュータ内で使用されることができる。

本発明は、方法の形態で、ならびに、これらの方法を実施するための機器の形態で具体化されることができる。本発明はまた、磁気記録媒体、光学式記録媒体、半導体メモリ、フロッピー（登録商標）・ディスケット、ＣＤ‐ＲＯＭ、ハード・ドライブ、または、他の任意の機械読取り可能記憶媒体などの有形の媒体内に組み入れられるプログラム・コードの形態で具体化されることができ、その場合、プログラム・コードがコンピュータなどの機械によって読み込まれて実行されるときは、その機械は本発明を実施するための機器である。本発明はまた、例えば、記憶媒体に記憶される場合、機械内に読み込まれるおよび／または機械によって実行される場合、あるいは、電気配線またはケーブルを通してまたはファイバー・オプティクスを通してまたは電磁放射を介してなどの何らかの伝送媒体または伝送波を通して伝送される場合のいずれにおいても、プログラム・コードの形態で具体化されることができ、この場合、プログラム・コードがコンピュータなどの機械によって読み込まれて実行されるときは、その機械は本発明を実施する機器である。汎用プロセッサ上で実行される場合、プログラム・コード・セグメントはプロセッサと一体化し、特定の論理回路に類似して作動する独自のデバイスを形成する。

他の方法で明示的に述べられていない限りにおいて、各数値および範囲は、「約」または「おおよそ」という用語がその値または範囲の前に付いているかのように近似しているとして解釈されるべきである。この応用例に使用されているように、他の方法で明示的に指示されていない限りにおいて、「接続される」という用語は、要素間の直接および間接の両方の接続を包含することを意図する。

本発明の性質を説明するために記載されるならびに示される部品の詳細、物質、および構成における様々な変更形態が、特許請求の範囲で表される本発明の範囲から逸脱することなく当業者によって作られることができることがさらに理解されるであろう。

特許請求の範囲内の図の番号および／または図の参照表示の使用は、特許請求の範囲の解釈を容易にするために、請求される主題の１つまたは複数の可能性のある実施形態を確認することを意図する。これらの使用は、これらの請求の範囲が対応する図中で示される実施形態に必ず限定されると解釈されるべきでない。

方法の請求項に要素がある場合においてそれらは対応する表示を用いた特定の順序で記載されるが、特許請求の範囲の記載がそれらの要素の一部またはすべての実施のための特定の順序を別の方法で示していない限り、それらの要素は、その特定の順序で実施されることに限定されることを必ずしも意図されてはいない。同様に、本発明の種々の実施形態に整合性のある方法において、追加の工程がこれらの方法に含まれることができ、さらに、一部の工程が削除または統合されることができる。

本明細書での「一実施形態」または「実施形態」という呼称は、その実施形態に関連して説明される特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含まれることができることを意味する。本明細書内の様々な箇所での「一実施形態では」という語句の出現は、必ずしもすべてが同一の実施形態を指しているわけではなく、さらに、別々のあるいは代替の実施形態は、必ずしも他の実施形態と相互排除的であるわけではない。同様のことが、「実装形態」という用語にも当てはまる。

従来技術のＰｏＥシステムの簡略ブロック図である。本発明の一実施形態によるＰｏＥシステムの簡略ブロック図である。本発明の別の実施形態によるＰｏＥシステムの簡略ブロック図である。図３のＰＤデバイスの代替の実装形態の簡略ブロック図である。本発明の一実施形態によるＤＣ信号抽出デバイスの簡略ブロック図である。本発明の別の実施形態によるＤＣ信号抽出デバイスの簡略ブロック図である。

Claims

通信デバイスとケーブルとの間を結合するように適合され、さらに第２の物理層インターフェース・デバイスと結合するように適合された第１の物理層インターフェース・デバイスを含み、前記ケーブルが１つまたは複数の配線ペアを含み、前記配線ペアの各々が第１の配線および第２の配線を有し、さらに、
前記第１の物理層インターフェース・デバイスと前記通信デバイスとの間の信号パス上に配置される少なくとも１つのコンデンサと、
前記第１の物理層インターフェース・デバイスと前記ケーブルとの間を接続するように適合されたケーブル・インターフェースとを含み、前記ケーブル・インターフェースは１つまたは複数のＤＣ信号デバイスを含み、前記ＤＣ信号デバイスの各々が第１および第２の入力および出力を有し、
少なくとも１つの前記配線ペアの第１および第２の配線が、対応するＤＣ信号デバイスの前記第１および第２の入力にそれぞれ接続され、
前記ＤＣ信号デバイスの各々が、前記対応する配線ペア上の信号のＤＣ成分を抽出または注入するように適合され、そして、
前記第１の物理層インターフェース・デバイスが前記ケーブルと前記通信デバイスとの間に配置される、装置。
通信デバイスとケーブルとの間を結合するように適合され、さらに第２の物理層インターフェース・デバイスと結合するように適合された第１の物理層インターフェース・デバイスを含み、前記ケーブルが１つまたは複数の配線ペアを含み、前記配線ペアの各々が第１の配線および第２の配線を有し、さらに、
前記ケーブルと前記通信デバイスとの間の信号パス上に配置される少なくとも１つのコンデンサと、
前記第１の物理層インターフェース・デバイスと前記ケーブルとの間を接続するように適合されたケーブル・インターフェースとを含み、前記ケーブル・インターフェースは１つまたは複数のＤＣ信号デバイスを含み、前記ＤＣ信号デバイスの各々が第１および第２の入力および出力を有し、
少なくとも１つの前記配線ペアの第１および第２の配線が、対応するＤＣ信号デバイスの前記第１および第２の入力にそれぞれ接続され、
前記ＤＣ信号デバイスの各々が、前記対応する配線ペア上の信号のＤＣ成分を抽出または注入するように適合され、そして、
前記ＤＣ信号デバイスの各々が、第１の部分、および、前記第１の部分と対称である第２の部分を含み、
前記第１の部分が第１の端部および第２の端部を有し、
前記第２の部分が第１の端部および第２の端部を有し、
前記第１の部分の前記第１の端部が前記第１の入力に接続され、
前記第２の部分の前記第１の端部が前記第２の入力に接続され、
前記第１の部分の前記第２の端部が前記第２の部分の前記第２の端部と前記出力とに接続され、
前記部分の各々が、
それぞれ第１および第２の端部を有する第１および第２の抵抗器と、
第１および第２の端部を有するコンデンサと、
コレクタ・ノードとエミッタ・ノードとベース・ノードとを有するトランジスタとを含み、
前記第１の入力が前記第１の抵抗器の前記第１の端部と前記トランジスタの前記コレクタ・ノードとに接続され、
前記第１の抵抗器の前記第２の端部が、前記第２の抵抗器の前記第１の端部と、前記コンデンサの前記第１の端部と、前記トランジスタの前記ベース・ノードとに接続され、
前記第２の抵抗器の前記第２の端部が、前記出力と、前記コンデンサの前記第２の端部と、前記トランジスタの前記エミッタ・ノードとに直接接続される、装置。
前記少なくとも１つのコンデンサが、対応するＤＣ信号デバイスと前記第１の物理層インターフェース・デバイスとの間に配置される、請求項２に記載の装置。
前記ケーブルと前記第１の物理層インターフェース・デバイスとの間の前記信号パスの各々が、対応するＤＣ信号デバイスと前記第１の物理層インターフェース・デバイスとの間に配置されるコンデンサを含む、請求項２または３に記載の装置。
前記少なくとも１つのコンデンサが、前記第１の物理層インターフェース・デバイスと前記通信デバイスとの間に配置される、請求項２に記載の装置。
前記第１の物理層インターフェース・デバイスと前記通信デバイスとの間の前記信号パスの各々がコンデンサを含む、請求項１、２及び５のいずれか１項に記載の装置。
前記装置が、イーサネット・ネットワーク内で作動するように適合される、請求項１乃至６のいずれか１項に記載の装置。
前記装置が、給電装置（ＰＳＥ）と受電デバイス（ＰＤ）とを含むパワー・オーバー・イーサネット・ネットワーク内で作動するように適合され、
前記ＰＤが、前記ケーブルを介して前記ＰＳＥによって電力供給されるように適合され、
前記ケーブルが、前記ＰＳＥと前記ＰＤとの間でデータ信号を伝送するように適合される、請求項７に記載の装置。
前記装置が前記ＰＤ内に配置され、
前記ＤＣ信号デバイスの各々が、対応する前記配線ペア上の信号のＤＣ成分を抽出するように適合されるＤＣ信号抽出デバイスであり、
前記第２の物理層インターフェース・デバイスが前記ＰＳＥ内に配置される、請求項８に記載の装置。
前記装置が少なくとも２つのＤＣ信号抽出デバイスを含み、
前記ＰＤが、２つの入力および２つの出力を有するブリッジ回路をさらに含み、
前記ブリッジ回路の前記入力が２つのＤＣ信号抽出デバイスに接続され、
前記ブリッジ回路の前記出力が、前記ＰＤに電力供給するためにＤＣ電力信号を供給する、請求項９に記載の装置。
前記少なくとも１つのコンデンサが、前記ケーブルと前記通信デバイスとの間での電気的分離を補助するように適合される、請求項１乃至１０のいずれか１項に記載の装置。
少なくとも１つのＤＣ信号デバイスが、対応する前記配線ペア上の信号のＤＣ成分を抽出するように適合されるＤＣ信号抽出デバイスであり、
前記装置が、前記抽出されたＤＣ成分によって電力供給されるように適合される受電デバイスの一部である、請求項１乃至１１のいずれか１項に記載の装置。
前記通信デバイスから前記ケーブルへの前記パスがトランスレス方式である、請求項１乃至１２のいずれか１項に記載の装置。
前記ＤＣ信号デバイスの各々が、第１および第２の端部を有する第１の部分、ならびに、前記第１の部分と対称であり、第１および第２の端部を有する第２の部分を含み、
前記第１の部分の前記第１の端部が前記第１の入力に接続され、
前記第２の部分の前記第１の端部が前記第２の入力に接続され、
前記第１の部分の前記第２の端部が前記第２の部分の前記第２の端部と前記出力とに接続される、請求項１に記載の装置。
前記コンデンサの各々がセラミック・チップ・コンデンサである、請求項１乃至１４のいずれか１項に記載の装置。
前記通信デバイスがメディア・アクセス・コントローラ（ＭＡＣ）である、請求項１乃至１５のいずれか１項に記載の装置。
受電デバイス（ＰＤ）であって、
（ａ）通信デバイスとケーブルとの間を結合するように適合され、さらに第２の物理層インターフェース・デバイスと結合するように適合された第１の物理層インターフェース・デバイスと、
（ｂ）前記第１の物理層インタフェース・デバイスと前記通信デバイスとの間の信号パス上に配置される少なくとも１つのコンデンサとを含み、前記第１の物理層インターフェース・デバイスが前記ケーブルと前記通信デバイスとの間に配置され、さらに、
（ｃ）前記第１の物理層インターフェース・デバイスと前記ケーブルとの間を接続するように適合されたケーブル・インターフェースとを含み、前記ケーブル・インターフェースは１つまたは複数のＤＣ信号抽出デバイスを含み、前記ＤＣ信号抽出デバイスの各々が第１および第２の入力および出力を有し、
前記ケーブルが１つまたは複数の配線ペアを含み、前記配線ペアの各々が第１の配線および第２の配線を有し、
前記少なくとも１つの配線ペアの第１および第２の配線が、対応するＤＣ信号抽出デバイスの前記第１および第２の入力にそれぞれ接続され、
前記ＤＣ信号抽出デバイスの各々が、前記対応する配線ペア上の信号のＤＣ成分を抽出するように適合され、前記受電デバイスはさらに、
（ｄ）前記抽出されたＤＣ成分によって電力供給されるように適合される追加のＰＤ回路を含む、受電デバイス（ＰＤ）。
受電デバイス（ＰＤ）であって、
（ａ）通信デバイスとケーブルとの間を結合するように適合され、さらに第２の物理層インターフェース・デバイスに結合するように適合された第１の物理層インターフェース・デバイスと、
（ｂ）前記ケーブルと前記通信デバイスとの間の信号パス上に配置される少なくとも１つのコンデンサと、
（ｃ）前記第１の物理層インターフェース・デバイスと前記ケーブルとの間を接続するように適合されたケーブル・インターフェースとを含み、前記ケーブル・インターフェースは１つまたは複数のＤＣ信号抽出デバイスを含み、前記ＤＣ信号抽出デバイスの各々が第１および第２の入力および出力を有し、
前記ケーブルが１つまたは複数の配線ペアを含み、前記配線ペアの各々が第１の配線および第２の配線を有し、
前記少なくとも１つの配線ペアの第１および第２の配線が、対応するＤＣ信号抽出デバイスの前記第１および第２の入力にそれぞれ接続され、
前記ＤＣ信号抽出デバイスの各々が、前記対応する配線ペア上の信号のＤＣ成分を抽出するように適合され、
前記ＤＣ信号デバイスの各々が、第１の部分、および、前記第１の部分と対称である第２の部分を含み、
前記第１の部分が第１の端部および第２の端部を有し、
前記第２の部分が第１の端部および第２の端部を有し、
前記第１の部分の前記第１の端部が前記第１の入力に接続され、
前記第２の部分の前記第１の端部が前記第２の入力に接続され、
前記第１の部分の前記第２の端部が前記第２の部分の前記第２の端部と前記出力とに接続され、
前記部分の各々が、
それぞれ第１および第２の端部を有する第１および第２の抵抗器と、
第１および第２の端部を有するコンデンサと、
コレクタ・ノードとエミッタ・ノードとベース・ノードとを有するトランジスタとを含み、
前記第１の入力が前記第１の抵抗器の前記第１の端部と前記トランジスタの前記コレクタ・ノードとに接続され、
前記第１の抵抗器の前記第２の端部が、前記第２の抵抗器の前記第１の端部と、前記コンデンサの前記第１の端部と、前記トランジスタの前記ベース・ノードとに接続され、
前記第２の抵抗器の前記第２の端部が、前記出力と、前記コンデンサの前記第２の端部と、前記トランジスタの前記エミッタ・ノードに直接接続され、前記受電デバイスがさらに、
（ｄ）前記抽出されたＤＣ成分によって電力供給されるように適合される追加のＰＤ回路を含む、受電デバイス（ＰＤ）。