JP4876815B2 - 信号波形表示装置、方法及びプログラム - Google Patents

Description

本発明は、半導体メモリ、ＬＳＩ（Large Scale Integraton）等の半導体デバイスの試験を行って得られる信号等の波形を表示する信号波形表示装置、方法及びプログラムに関する。

従来から、半導体デバイスの初期不良を試験するためにメモリテスタやロジックテスタ等の半導体試験装置が用いられている。この半導体試験装置は、被試験デバイス（以下、ＤＵＴ（Device Under Test）という）に対して、試験パターンを与えてＤＵＴから得られる信号と予め定められた期待値とを比較し、パス／フェイルを判断することによりＤＵＴの良、不良を試験する装置である。

また、上記の半導体試験装置は、パス／フェイルの判断以外にＤＵＴが備える複数のピンに試験パターンを与え、各ピンから得られる信号を時系列に取得する機能を備えており、この機能により取得された信号とＤＵＴに対して与えた試験パターンとが時間的に関連付けられて、半導体試験装置に接続された信号波形表示装置に表示される。かかる波形表示を行うことにより、例えば特定のピンに特定の信号を与えたときに、特定のピンから所定の信号波形が出力されているか否かの試験（確認）を行うことができる。

図８は、ＤＵＴから得られる信号波形の従来の表示例を示す図である。尚、図示を簡略化するために、図８では２つの信号波形のみを図示している。図８に示す信号波形は横軸が時間であり、縦軸が電圧である。ここで、半導体試験装置では、レートと呼ばれるサイクルを基準にして試験パターンを発生して試験が行われる。このレートは固定ではなく、ユーザが任意に変えることができる。また、レートには基準レート（低速レート）と高速レートとの２種類が設定可能であり、１つの基準レートに対して複数の高速レートを設定可能である。高速レートの信号は、例えばＤＵＴの特定のピンに基準レートよりも高いレートの信号を与えるために用いられる。

図８中の信号Ｓ１は基準レートの信号であり、信号Ｓ２は高速レートの信号である。図８に示す基準レートの信号Ｓ１は、第１レートＲ１〜第４レートＲ４までの４つのレートからなる信号であり、第２レートＲ２の時間間隔が第１レートＲ１の時間間隔と等しく、第３レートＲ３の時間間隔が第１レートＲ１の２周期分の時間間隔であり、第４レートＲ４の時間間隔が第１レートＲ１の４周期分の時間間隔である。

これに対し、高速レートの信号Ｓ２は、信号Ｓ１と同様に第１レートＲ１〜第４レートＲ４までの４つのレートからなる信号であるが、第３レートＲ３内に２つのレートＲ３１，Ｒ３２が設定され、第４レートＲ４内に３つのレートＲ４１〜Ｒ４３が設定されており、合計７レートからなる信号である。尚、図８に示す例では、第３レートＲ３内の２つのレートＲ３１，Ｒ３２の時間間隔、及び第４レートＲ４内の２つのレートＲ４１，Ｒ４２の時間間隔は第１レートＲ１と等しく、第４レートＲ４内の残りのレートＲ４３の時間間隔は第１レートＲ１の２倍の時間間隔である。このように、高速レートの信号Ｓ２は、基準レートの信号Ｓ１を基礎として作成されており、信号Ｓ１を細分化したものである。尚、基準レートの信号Ｓ１をどのように細分化するかはユーザの任意である。

また、図８を参照すると、基準レートの信号Ｓ１及び高速レートの信号Ｓ２は、第１レートＲ１〜第４レートＲ４の各レートの時間位置（開始時間位置、終了時間位置）が一致するように時間的に関連付けられて表示されているのが分かる。ユーザが信号波形表示装置に表示された信号Ｓ１と信号Ｓ２とを見比べることにより、ＤＵＴが所期の動作をしているかを確認することができる。尚、従来の半導体試験装置の詳細については、例えば以下の特許文献１を参照されたい。
特開２００２−９８７３８号公報

ところで、従来の信号波形表示装置は、半導体試験装置から得られる信号の波形を実際の時間に合わせて表示している。このため、ユーザは信号波形表示装置の表示から実際の波形の経時変化を正確に観察することができ、基準レートの立ち上がり・立ち下がりタイミングと、高速レートの立ち上がり・立ち下がりタイミングも正確に観察することができる。しかしながら、波形表示を実際の時間に合わせて行うと、レートが極端に異なる場合には波形の変化を観察できないことがある。例えば、基準レートの１つのレートが１００ｎｓで、高速レートの１つのレートが１ｎｓであるとすると、基準レートの信号と高速レートの信号とを１つの画面に同時に表示すると、高速レートの波形が極端に狭くなって波形の変化を観察することができなくなってしまう。

基準レートの信号のみを表示する場合、或いは高速レートの信号のみを表示する場合には、レートの極端な差が生じないため波形が観察できないといった事態は発生しないか、或いは簡便な横軸の調整（例えば、横軸のスケールの変更）で観察が可能であった。しかしながら、基準レートの信号と高速レートの信号とを１つの画面に同時に表示させようとすると、これらの信号の間でレートが極端に異なることがあり、簡便な横軸調整のみでは両信号の波形を観察することはできない。また、複数の信号を１つの画面に表示させる場合に、信号間の立ち上がり・立ち下がりの相対的な位置関係がずれてしまうと、本来の試験（確認）ができなくなってしまうため、各信号間の立ち上がり・立ち下がりの位置関係は維持する必要がある。

本発明は上記事情に鑑みてなされたものであり、レートが著しく異なる複数の信号波形を表示する場合であっても、信号間の時間位置ずれが生じずに容易に波形を観察することができる信号波形表示装置、方法及びプログラムを提供することを目的とする。

上記課題を解決するために、本発明の信号波形表示装置は、時間的に可変であって被試験デバイスの試験サイクルを規定する複数のレート（Ｒ１〜Ｒ４）を基準として規定される基準信号（Ｓ１）の波形と、当該レートを細分化した高速信号（Ｓ２）の波形とを時間的に対応付けて表示領域（Ｗ）に表示する信号波形表示装置（１０）において、前記表示領域に表示されたレートの数を計数し、前記表示領域の大きさと計数した前記レートの数とに基づいて前記表示領域に表示された複数のレートの時間幅を等しくする等幅レート（Ｒ０）を求め、前記基準信号の基準となる前記複数のレート毎に前記基準信号及び前記高速信号の波形を拡大又は縮小することにより、前記等幅レートに合わせて前記基準信号及び前記高速信号の波形を表示する表示制御部（１６）を備えることを特徴としている。
この発明によると、表示領域に表示された複数のレートの時間幅を等しくする等幅レートが求められ、この等幅レートに合わせて基準信号及び高速信号の波形が表示される。
また、本発明の信号波形表示装置は、前記表示制御部が、前記高速信号の細分化された複数のレート（Ｒ３１，Ｒ３２又はＲ４１〜Ｒ４３）を１つのレートとみなして前記高速信号の波形を拡大又は縮小することを特徴としている。
本発明の信号波形表示方法は、時間的に可変であって被試験デバイスの試験サイクルを規定する複数のレート（Ｒ１〜Ｒ４）を基準として規定される基準信号（Ｓ１）の波形と、当該レートを細分化した高速信号（Ｓ２）の波形とを時間的に対応付けて表示領域（Ｗ）に表示する信号波形表示方法において、前記基準信号及び前記高速信号の波形を実際の時間に合わせて前記表示領域に表示する第１ステップ（ＳＴ１１）と、前記表示領域に表示されたレートの数を計数し、前記表示領域の大きさと計数した前記レートの数とに基づいて前記表示領域に表示された複数のレートの時間幅を等しくする等幅レートを求める第２ステップ（ＳＴ２２）と、前記基準信号の基準となる前記複数のレート毎に前記基準信号及び前記高速信号の波形を拡大又は縮小することにより、前記第２ステップで求められた前記等幅レートに合わせて前記基準信号及び前記高速信号の波形を表示する第３ステップ（ＳＴ２３）とを含むことを特徴としている。
本発明の信号波形表示プログラムは、コンピュータを、時間的に可変であって被試験デバイスの試験サイクルを規定する複数のレート（Ｒ１〜Ｒ４）を基準として規定される基準信号（Ｓ１）の波形と、当該レートを細分化した高速信号（Ｓ２）の波形とを時間的に対応付けて表示領域（Ｗ）に表示する信号波形表示装置（１０）として機能させる信号波形表示プログラムにおいて、前記信号波形表示装置に、前記表示領域に表示されたレートの数を計数し、前記表示領域の大きさと計数した前記レートの数とに基づいて前記表示領域に表示された複数のレートの時間幅を等しくする等幅レートを求め、前記基準信号の基準となる前記複数のレート毎に前記基準信号及び前記高速信号の波形を拡大又は縮小することにより、前記等幅レートに合わせて前記基準信号及び前記高速信号の波形を表示する表示制御機能（１６）を実現させることを特徴としている。

本発明によれば、表示領域に表示された基準信号に設定された複数のレートの時間幅を等しくする等幅レートを求め、この等幅レートに合わせて基準信号及び高速信号の波形を表示しているため、基準信号と高速信号との間でレートが著しく異なっていても、これらの間の時間位置ずれが生じずに容易に波形を観察することができるという効果がある。

以下、図面を参照して本発明の一実施形態による信号波形表示装置、方法及びプログラムについて詳細に説明する。図１は、本発明の一実施形態による信号波形表示装置が用いられる半導体試験システムの全体構成を示すブロック図である。図１に示す通り、本実施形態の信号波形表示装置１０は、ＤＵＴ３０の試験を行う半導体試験装置２０に接続されている。

半導体試験装置２０は、ＤＵＴ３０に印加する試験パターンを発生し、試験パターンをＤＵＴ３０に印加して得られる信号と予め設定された期待値とを比較してＤＵＴ３０のパス／フェイルを判断する装置である。ＤＵＴ３０の試験を行って得られたパス／フェイルを示すフェイル情報は、半導体試験装置２０の内部に記憶される。また、半導体試験装置２０は、パス／フェイルの判断以外にＤＵＴ３０が備える複数のピンに試験パターンを与え、各ピンから得られる信号を時系列に取得する機能を備えている。この機能により得られた信号も半導体試験装置２０の内部に記憶される。

信号波形表示装置１０は、半導体試験装置２０がＤＵＴ３０の試験を行って得られた試験結果の表示や各種解析を行うためのものである。具体的には、半導体試験装置２０との間で通信を行って半導体試験装置２０の内部に記憶された上記のフェイル情報や、ＤＵＴ３０の各ピンから時系列に出力されて半導体試験装置２０の内部に記憶されている上記の信号を取得して、これらを表示する。或いは、上記のフェイル情報からフェイルが発生する傾向を解析する。また、半導体試験装置２０に制御信号を出力して半導体試験装置２０の動作を制御するためにも用いられる。この信号波形表示装置１０は、図１に示す通り、ワークステーション又はパーソナルコンピュータにより実現することが望ましい。

図２は、半導体試験装置２０の要部構成を示すブロック図である。図２に示す通り、半導体試験装置２０は、操作部１１、本体部１２、及び表示部１３を備えている。操作部１１は、ユーザによって操作され、信号波形表示装置１０に対してユーザの各種の指示を入力するためのものである。この操作部１１は、例えばキーボードやマウス等により実現される。

本体部１２は、通信部１４、記憶部１５、及び表示制御部１６等を備えている。通信部１４は、半導体試験装置２０との間で通信を行い、半導体試験装置２０の内部に記憶されている上記のフェイル情報や信号を取得する。また、半導体試験装置２０を制御するための制御信号を半導体試験装置２０に送信する。記憶部１５は、通信部１４が半導体試験装置２０から取得したフェイル情報や信号を記憶する。この記憶部１５は、ＲＡＭ(Random Access Memory）等の半導体メモリ又はハードディスク装置で実現される。表示制御部１６は、表示部１３に表示させる内容の制御を行う。尚、表示制御部１６で行われる表示制御の詳細については後述する。

表示部１３は、本体部１２に設けられた表示制御部１６の制御の下で、半導体試験装置２０がＤＵＴ３０の試験を行って得られた試験結果等を表示するものである。この表示部１３は、ＣＲＴ（Cathode Ray Tube）や液晶表示装置等により実現される。尚、信号波形表示装置１０は、複数のウィンドウ（表示領域）を表示部１３に表示可能であり、各ウィンドウ内にフェイル情報やＤＵＴ３０の各ピンから時系列に出力される信号を表示可能であることが望ましい。

次に、ＤＵＴ３０の各ピンから時系列に出力される信号を表示する場合の動作について説明する。図３，図４は、本発明の一実施形態による信号波形表示装置１０の信号波形表示時の動作を示すフローチャートである。尚、以下の説明では、信号波形表示装置１０と半導体試験装置２０との間で通信が行われて、ＤＵＴ３０の各ピンから時系列に出力された信号が信号波形表示装置１０の記憶部１５に記憶されているとして説明を進める。

動作が開始されると、信号波形表示装置１０の表示制御部１６は記憶部１５に記憶されている信号（ＤＵＴ３０の各ピンから時系列に出力された信号）を読み出し、その波形を実際の時間に合わせて表示部１３に表示する（ステップＳＴ１１）。これにより、図８に示す波形と同様の波形が表示部１３に表示される。尚、本実施形態では、ＤＵＴ３０の各ピンから時系列に出力された複数の信号が１つのウィンドウに表示されるものとし、そのウィンドウには図８に示す信号Ｓ１，Ｓ２の第１レートＲ１〜第４レートＲ４の４つ分の波形が表示されるものとする。

次に、信号波形表示装置１０は、表示方法を示す情報を操作部１１から入力する（ステップＳＴ１２）。ここで、ユーザが表示部１３のウィンドウに表示された信号Ｓ１，Ｓ２の波形を参照し、操作部１１に対して表示方法を変更する旨を示す操作を行うと、表示方法を示す情報が信号波形表示装置１０に入力される。例えば、図８に示す基準レートの信号Ｓ１に対して高速レートの信号Ｓ２の幅が極端に狭くて高速レート信号Ｓ２の波形を正確に観察することができない場合には、表示方法を変更する旨を操作を行う。

次いで、信号波形表示装置１０の表示制御部１６は、ステップＳＴ１２で入力された表示方法を示す情報が等幅表示を示すものであるか否かを判断する（ステップＳＴ１３）。この判断結果が「ＹＥＳ」である場合には、表示制御部１６は信号波形を等幅表示する（ステップＳＴ１４）。一方、ステップＳＴ１３の判断結果が「ＮＯ」である場合には、信号波形の等幅表示処理は省略される。ここで、等幅表示とは、ウィンドウに表示された複数のレート（ここでは第１レートＲ１〜第４レートＲ４）の時間幅を等しくする等幅レートを求め、この等幅レートに合わせて信号Ｓ１，Ｓ２の波形を表示する表示方法をいう。

等幅表示の処理が開始されると、図４に示す通り、表示制御部１６は、信号Ｓ１，Ｓ２が表示されているウィンドウに表示されている基準レートの信号Ｓ１のレート数を算出する（ステップＳＴ２１）。前述の通り、ステップＳＴ１１の処理では、信号Ｓ１，Ｓ２の第１レートＲ１〜第４レートＲ４の４つ分の波形がウィンドウに表示されるため、ここではレート数として「４」が算出される。次に、表示制御部１６は、ウィンドウの幅（信号Ｓ１，Ｓ２の時間軸方向の幅）とステップＳＴ２１で算出したレート数とを用いて等幅レートを算出する（ステップＳＴ２２）。

例えば、信号Ｓ１，Ｓ２が表示されているウィンドウの幅（図８に示す第１レートＲ１〜第４レートＲ４が表示されている領域の幅）が２００ピクセルであるとすると、このウィンドウの幅をレート数で除算したピクセル数（２００ピクセル／４＝５０ピクセル）を等幅レートとして算出する。等幅レートを算出すると、表示制御部１６は算出した等幅レートに合わせて基準レートの信号Ｓ１と高速レートを示す信号Ｓ２とを等幅表示する（ステップＳＴ２３）。

図５は、等幅レートに合わせて基準レートの信号Ｓ１を表示する様子を示す図である。図５に示す通り、ステップＳＴ１１でウィンドウに表示された信号Ｓ１は、第１レートＲ１〜第４レートＲ４からなり、第１レートＲ１と第２レートとは同一の時間幅であるが、第３レートＲ３及び第４レートＲ４は時間幅が異なる。信号Ｓ１の第１レートＲ１〜第４レートＲ４の時間間隔を個別に時間軸方向に拡大又は縮小して等幅レートＲ０に合わせる。これにより、基準レートの信号Ｓ１を等幅表示した信号波形Ｓ１１がウィンドウ内に表示される。

図６は、等幅レートに合わせて高速レートを示す信号Ｓ２を表示する様子を示す図である。高速レートを示す信号Ｓ２は、基準レートの信号Ｓ１をレート毎に細分化した信号であるため、図５に示す信号Ｓ１と同様に第１レートＲ１〜第４レートＲ４からなり、更に第３レートＲ３内に２つのレートＲ３１，Ｒ３２が設定され、第４レートＲ４内に３つのレートＲ４１〜Ｒ４３が設定されている。この信号Ｓ２を等幅表示するには、信号Ｓ２を等幅表示する場合と同様に、信号Ｓ２の第１レートＲ１〜第４レートＲ４の時間間隔を個別に時間軸方向に拡大又は縮小して等幅レートＲ０に合わせる。

ここで、信号Ｓ２の第３レートＲ３内には２つのレートＲ３１，Ｒ３２が設定されているが、この２つのレートＲ３１，Ｒ３２を１つのレートとみなして時間軸方向に拡大又は縮小して等幅レートＲ０に合わせる。同様に、信号Ｓ２の第４レートＲ３内には３つのレートＲ４１〜Ｒ４３が設定されているが、この３つのレートＲ４１〜Ｒ４３を１つのレートとみなして時間軸方向に拡大又は縮小して等幅レートＲ０に合わせる。

ここで、信号Ｓ２の各レート（細分化されたレート）を個別に拡大・縮小せずに基準レートの信号Ｓ１に設定されたレートを基準として信号Ｓ２を拡大・縮小するのは、信号間の立ち上がり・立ち下がりの相対的な位置関係のずれを防止するためである。以上の処理により、高速レートを示す信号Ｓ２を等幅表示した信号波形Ｓ２１がウィンドウ内に表示される。

図７は、等幅表示によりウィンドウの表示が変化する様子を説明するための図である。実際の時間に合わせて信号Ｓ１，Ｓ２の波形が表示されたウィンドウＷを図７（ａ）に示しており、信号Ｓ１，Ｓ２を等幅表示した信号波形Ｓ１１，Ｓ２１が表示されたウィンドウＷを図７（ｂ）に示している。図７（ａ）と図７（ｂ）とを比較すると、最初のレート（第１レートＲ１）と２番目のレート（第２レートＲ２）が時間軸方向に拡大されていることが分かる。また、３番目のレート（第３レートＲ３）は時間幅が同じであるが、４番目のレート（第４レートＲ４）は時間軸方向に縮小されていることが分かる。

ここで、図７（ａ）に示す信号Ｓ１，Ｓ２の４番目のレートに着目すると、信号Ｓ１の立ち上がり位置（図中符号Ｐ１を付した位置）と信号Ｓ２の立ち下がり位置（図中符号Ｐ２を付した位置）が同じ時間位置であり、信号Ｓ１の立ち下がり位置（図中符号Ｐ３を付した位置）と信号Ｓ２の立ち上がり位置（図中符号Ｐ４を付した位置）が同じ時間位置である。

一方、図７（ｂ）に示す信号波形Ｓ１１，Ｓ２１の４番目のレートに着目すると、信号Ｓ１１の立ち上がり位置（図中符号Ｐ１１を付した位置）と信号Ｓ２１の立ち下がり位置（図中符号Ｐ１２を付した位置）が同じ時間位置であり、信号Ｓ１１の立ち下がり位置（図中符号Ｐ１３を付した位置）と信号Ｓ２１の立ち上がり位置（図中符号Ｐ１４を付した位置）が同じ時間位置である。

このように、信号Ｓ２の各レート（細分化されたレート）を個別に拡大・縮小せずに基準レートの信号Ｓ１に設定されたレートを基準として信号Ｓ２を拡大・縮小しているため、等幅表示しても信号間の立ち上がり・立ち下がりの相対的な位置関係のずれを防止することができる。等幅表示を終えると、信号波形表示装置１０はユーザからの表示終了指示の有無を判断する（ステップＳＴ１５）。この判断結果が「ＮＯ」である場合には、ステップＳＴ１２に戻り、「ＹＥＳ」である場合には一連の処理が終了する。

以上説明した通り、本実施形態によれば、ウィンドウに表示された基準レートの信号Ｓ１に設定された複数のレートの時間幅を等しくする等幅レートを求め、この等幅レートに合わせて基準レートの信号Ｓ１及び高速レートの信号Ｓ２の波形を表示している。このため、本実施形態では、信号Ｓ１，Ｓ２間でレートが著しく異なっていても、これらの間の時間位置ずれが生じずに容易に波形を観察することができる。

以上、本発明の一実施形態による信号波形表示装置及び方法について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、表示制御部１６をハードウェアで実現する場合を例に挙げて説明したが、この表示制御部１６をソフトウェアにより実現しても良い。つまり、表示制御部１６を実現するプログラムをコンピュータに実行させることにより実現しても良い。

このプログラムは、例えばＣＤ−ＲＯＭ又はＤＶＤ（登録商標）−ＲＯＭ等のコンピュータ読み取り可能な記録媒体に記憶されていてもよい。この記録媒体に記録されたプログラムをＣＤ−ＲＯＭドライブ又はＤＶＤ（登録商標）−ＲＯＭドライブ等のドライブ装置を用いて読み取れば、コンピュータにインストールすることができる。或いは、インターネット等のネットワークにコンピュータを接続し、プログラムをネットワークからコンピュータにダウンロード可能にしても良い。コンピュータにダウンロードされたプログラムは、コンピュータ読み取り可能な記録媒体から読み取る場合と同様にコンピュータにインストールすることができる。

本発明の一実施形態による信号波形表示装置が用いられる半導体試験システムの全体構成を示すブロック図である。 半導体試験装置２０の要部構成を示すブロック図である。 本発明の一実施形態による信号波形表示装置１０の信号波形表示時の動作を示すフローチャートである。 本発明の一実施形態による信号波形表示装置１０の信号波形表示時の動作を示すフローチャートである。 等幅レートに合わせて基準レートの信号Ｓ１を表示する様子を示す図である。 等幅レートに合わせて高速レートを示す信号Ｓ２を表示する様子を示す図である。 等幅表示によりウィンドウの表示が変化する様子を説明するための図である。 ＤＵＴから得られる信号波形の従来の表示例を示す図である。

符号の説明

１０ 信号波形表示装置
１６ 表示制御部
Ｒ０ 等幅レート
Ｒ１〜Ｒ４ レート
Ｒ３１，Ｒ３２ レート
Ｒ４１〜Ｒ４３ レート
Ｓ１，Ｓ２ 信号
Ｗ ウィンドウ

Claims (4)

1. 時間的に可変であって被試験デバイスの試験サイクルを規定する複数のレートを基準として規定される基準信号の波形と、当該レートを細分化した高速信号の波形とを時間的に対応付けて表示領域に表示する信号波形表示装置において、
   前記表示領域に表示されたレートの数を計数し、前記表示領域の大きさと計数した前記レートの数とに基づいて前記表示領域に表示された複数のレートの時間幅を等しくする等幅レートを求め、前記基準信号の基準となる前記複数のレート毎に前記基準信号及び前記高速信号の波形を拡大又は縮小することにより、前記等幅レートに合わせて前記基準信号及び前記高速信号の波形を表示する表示制御部を備えることを特徴とする信号波形表示装置。
2. 前記表示制御部は、前記高速信号の細分化された複数のレートを１つのレートとみなして前記高速信号の波形を拡大又は縮小することを特徴とする請求項１記載の信号波形表示装置。
3. 時間的に可変であって被試験デバイスの試験サイクルを規定する複数のレートを基準として規定される基準信号の波形と、当該レートを細分化した高速信号の波形とを時間的に対応付けて表示領域に表示する信号波形表示方法において、
   前記基準信号及び前記高速信号の波形を実際の時間に合わせて前記表示領域に表示する第１ステップと、
   前記表示領域に表示されたレートの数を計数し、前記表示領域の大きさと計数した前記レートの数とに基づいて前記表示領域に表示された複数のレートの時間幅を等しくする等幅レートを求める第２ステップと、
   前記基準信号の基準となる前記複数のレート毎に前記基準信号及び前記高速信号の波形を拡大又は縮小することにより、前記第２ステップで求められた前記等幅レートに合わせて前記基準信号及び前記高速信号の波形を表示する第３ステップと
   を含むことを特徴とする信号波形表示方法。
4. コンピュータを、時間的に可変であって被試験デバイスの試験サイクルを規定する複数のレートを基準として規定される基準信号の波形と、当該レートを細分化した高速信号の波形とを時間的に対応付けて表示領域に表示する信号波形表示装置として機能させる信号波形表示プログラムにおいて、
   前記信号波形表示装置に、前記表示領域に表示されたレートの数を計数し、前記表示領域の大きさと計数した前記レートの数とに基づいて前記表示領域に表示された複数のレートの時間幅を等しくする等幅レートを求め、前記基準信号の基準となる前記複数のレート毎に前記基準信号及び前記高速信号の波形を拡大又は縮小することにより、前記等幅レートに合わせて前記基準信号及び前記高速信号の波形を表示する表示制御機能を実現させることを特徴とする信号波形表示プログラム。

Images