JP4872190B2

JP4872190B2 - Semiconductor device

Info

Publication number: JP4872190B2
Application number: JP2004180348A
Authority: JP
Inventors: 幸司堀田; 知義櫛田; 隆英杉山
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2004-06-18
Filing date: 2004-06-18
Publication date: 2012-02-08
Anticipated expiration: 2024-06-18
Also published as: JP2006005178A

Description

本発明はバイポーラ動作する半導体装置に関し、その半導体装置をターンオフした直後の過渡的な期間に発生するサージ電圧を低減する技術に関する。 The present invention relates to a bipolar semiconductor device, and to a technique for reducing a surge voltage generated in a transient period immediately after the semiconductor device is turned off.

ＩＧＢＴ（Insulated Gate Bipolar Transistor）やサイリスタ等のバイポーラ動作する半導体装置は、主にドリフト領域内に電子と正孔を蓄積して伝導度変調を活発化させることで低いオン電圧を実現できる。一方、ドリフト領域内に蓄積された電子と正孔は、この半導体装置をターンオフした過渡的な期間にサージ電圧を発生させる要因となることが知られている。そのため、この種の半導体装置では、サージ電圧を低減する技術の開発が望まれている。特許文献１には、サージ電圧の発生を抑制する一つの技術が記載されている。
特開平６−６１４９７号公報（その公報の図１参照） A semiconductor device that performs bipolar operation, such as an insulated gate bipolar transistor (IGBT) or a thyristor, can realize a low on-voltage by mainly accelerating conductivity modulation by accumulating electrons and holes in the drift region. On the other hand, it is known that electrons and holes accumulated in the drift region cause a surge voltage during a transient period when the semiconductor device is turned off. Therefore, in this type of semiconductor device, development of a technique for reducing the surge voltage is desired. Patent Document 1 describes one technique for suppressing the generation of a surge voltage.
JP-A-6-61497 (see FIG. 1 of that publication)

図１１（ａ）に、特許文献１で提案されている半導体装置の要部断面図を示す。
この半導体装置は、裏面側のコレクタ電極２１２と、そのコレクタ電極２１２に接続しているｐ^＋型のコレクタ領域２２２と、そのコレクタ領域２２２と接するｎ^＋型のバッファ領域２２４と、そのバッファ領域２２４によってコレクタ領域２２２から隔てられているｎ⁻型のドリフト領域２２６と、そのドリフト領域２２６によってバッファ領域２２４から隔てられているｐ型のボディ領域２３２と、そのボディ領域２３２によってドリフト領域２２６から隔てられているｎ^＋型のエミッタ領域２３４と、そのエミッタ領域２３４に接続しているエミッタ電極２５２と、そのエミッタ領域２３４とドリフト領域２２６を隔てているボディ領域２３２にゲート絶縁膜２４４を介して対向するゲート電極２４２を備えている。
この半導体装置がターンオフされると、ドリフト領域２２６とボディ領域２３２のｐｎ界面からドリフト領域２２６内に伸びる空乏層が形成される。特許文献１の半導体装置では、この空乏層がバッファ領域２２４まで到達しないように、ドリフト領域２２６の不純物濃度と膜厚を設定することを特徴としている。空乏層がバッファ領域２２４まで到達してしまうと、ターンオフ時の電流変化率を増大させ、配線に寄生するインダクタンスによって強いサージ電圧が発生してしまう。特許文献１の半導体装置では、ドリフト領域２２６の不純物濃度と膜厚を所定の範囲内に設定することで、空乏層がバッファ領域２２４に到達する事態を回避し、強いサージ電圧の発生を抑制する。 FIG. 11A shows a cross-sectional view of the main part of the semiconductor device proposed in Patent Document 1. FIG.
This semiconductor device includes a collector electrode 212 on the back surface side, a p ⁺ type collector region 222 connected to the collector electrode 212, an n ⁺ type buffer region 224 in contact with the collector region 222, and the buffer region 224. N ⁻ -type drift region 226 separated from collector region 222 by p-type, p-type body region 232 separated from buffer region 224 by drift region 226, and separated from drift region 226 by body region 232. The n ⁺ -type emitter region 234, the emitter electrode 252 connected to the emitter region 234, and the body region 232 that separates the emitter region 234 from the drift region 226 are opposed to each other through the gate insulating film 244. A gate electrode 242 is provided.
When this semiconductor device is turned off, a depletion layer extending from the pn interface between drift region 226 and body region 232 into drift region 226 is formed. The semiconductor device of Patent Document 1 is characterized in that the impurity concentration and film thickness of the drift region 226 are set so that this depletion layer does not reach the buffer region 224. When the depletion layer reaches the buffer region 224, the rate of current change at turn-off increases, and a strong surge voltage is generated due to the parasitic inductance in the wiring. In the semiconductor device of Patent Document 1, by setting the impurity concentration and the film thickness of the drift region 226 within a predetermined range, a situation where the depletion layer reaches the buffer region 224 is avoided, and generation of a strong surge voltage is suppressed. .

しかしながら、特許文献１の技術を用いて空乏層がバッファ領域２２４に到達しないようにするには、ドリフト領域２２６を厚くするか、ドリフト領域２２６の不純物濃度を濃くする必要がある。ドリフト領域２２６を厚くするとオン電圧が上昇するという問題が存在し、ドリフト領域２２６の不純物濃度を濃くすると耐圧が低下するという問題が存在する。即ち、特許文献１の技術では、オン電圧と耐圧を犠牲にした上で、サージ電圧の発生を抑制している。オン電圧と耐圧を犠牲にしないで、サージ電圧の発生を抑制するとともに、サージ電圧自体の大きさを低減する技術の開発が望まれる。 However, in order to prevent the depletion layer from reaching the buffer region 224 using the technique of Patent Document 1, it is necessary to increase the drift region 226 or to increase the impurity concentration of the drift region 226. When the drift region 226 is thick, there is a problem that the on-voltage increases, and when the impurity concentration of the drift region 226 is increased, there is a problem that the breakdown voltage decreases. That is, in the technique of Patent Document 1, generation of a surge voltage is suppressed after sacrificing on-voltage and breakdown voltage. It is desired to develop a technology that suppresses the generation of a surge voltage and reduces the magnitude of the surge voltage itself without sacrificing the on-voltage and withstand voltage.

本発明者は、上記半導体装置がターンオフした直後の過渡的な期間における現象をより詳細に検討した。図１２に、上記半導体装置がターンオフした直後の過渡的な期間のコレクタ電流と、コレクタ・エミッタ間電圧の変動を示す。期間Ａから期間Ｂに変わるタイミングで、ゲート信号はオフされる。ゲート信号がオフされてもコレクタ電流はすぐに減少せず、期間Ｂの間は一定値を維持した後に、期間Ｃの減少期間を経てコレクタ電流はオフされる。このコレクタ電流の遅延現象は、ゲート信号がオフされた後に、ドリフト領域２２６とボディ領域２３２のｐｎ界面から伸びる空乏層によって、ドリフト領域２２６内に蓄積されていたキャリアが掃き出され、このキャリアの掃き出し現象がコレクタ電流として表れているからである。
なかでも、期間Ｃの過渡的な期間をより詳細に検討してみると、図１２に示すＣ１２において電流の変化率がとくに大きくなっていることが分かる。これは、空乏層の伸びが鈍化し、それに伴うキャリアの掃き出し現象が終息することで、コレクタ電流が急激に減少しているからと考えられる。また、このＣ１２の期間のコレクタ電流の大きさは、キャリアの掃き出し現象よりも電子と正孔の再結合による現象によって左右されていると考えられる。上記の半導体装置では、この段階で電子と正孔の再結合がほとんど生じないために、コレクタ電流の急激な減少が生じ、ひいては強いサージ電圧の原因となっていることが判明してきた。 The inventor has studied in more detail the phenomenon in a transient period immediately after the semiconductor device is turned off. FIG. 12 shows fluctuations in the collector current and the collector-emitter voltage during a transient period immediately after the semiconductor device is turned off. At the timing when the period A changes to the period B, the gate signal is turned off. Even if the gate signal is turned off, the collector current does not decrease immediately, and after maintaining a constant value during the period B, the collector current is turned off through the decreasing period of the period C. This delay phenomenon of the collector current is caused by the fact that carriers accumulated in the drift region 226 are swept out by the depletion layer extending from the pn interface between the drift region 226 and the body region 232 after the gate signal is turned off. This is because the sweep-out phenomenon appears as the collector current.
In particular, when the transitional period of period C is examined in more detail, it can be seen that the rate of change of current is particularly large at C12 shown in FIG. This is presumably because the collector current sharply decreases because the growth of the depletion layer slows down and the accompanying carrier sweep-out phenomenon ends. Further, it is considered that the magnitude of the collector current during the period C12 is more influenced by the phenomenon due to recombination of electrons and holes than the carrier sweep-out phenomenon. In the semiconductor device described above, since recombination of electrons and holes hardly occurs at this stage, it has been found that a rapid decrease in collector current occurs, resulting in a strong surge voltage.

図１１（ｂ）に、ターンオフした直後の過渡的な期間におけるドリフト領域２２６とバッファ領域２２４とコレクタ領域２２２内の正孔の濃度分布を示す。図の縦軸の深さは、ドリフト領域２２６とバッファ領域２２４とコレクタ領域２２２の膜厚方向と一致している。図中のＡ、Ｂ、Ｃ、Ｄは、図１２の各期間に対応している。
ゲート信号がオンされているときの期間Ａでは、ドリフト領域２２６内に正孔が充満している。次に、ゲート信号がオフされた後の期間Ｂでは、ドリフト領域２２６のうちボディ領域２３２側から正孔が徐々に掃き出されていく様子が分かる。コレクタ電流が減少を始めるタイミング（Ｂ→Ｃ）になると、ドリフト領域２２６の広い範囲に亘って正孔は掃き出され、正孔はバッファ領域２２４側に残存している状態である。そして、期間ＣやＤになると、ドリフト領域２２６内の正孔がほぼ掃き出され、正孔がほとんど存在していない。このように、ターンオフ後の過渡期間におけるドリフト領域２２６内の正孔の挙動が判明してきた。
これらの知見のうち、図中Ｔに示すターンオフ期間（本明細書では、定常のコレクタ電流値が９０％から１０％まで減少する過程の期間をいう）において、ドリフト領域２２６内に正孔がほとんど存在していないことに本発明者は着眼した。このターンオフ期間Ｔはサージ電圧の発生とその大きさに重大な影響を与える期間であるが、このターンオフ期間Ｔにおいてドリフト領域２２６内の正孔が急速に消滅する状態に推移することで、急激なコレクタ電流の変化を起こし、大きなサージ電圧を発生させていることが分かってきた。
本発明は上記の課題を鑑み、また上記の現象に着眼することで開発に成功した。即ち、本発明の目的は、オン電圧や耐圧を犠牲にしないで、半導体装置がターンオフした直後の過渡的な期間において、サージ電圧を低減する技術を開発することである。 FIG. 11B shows the concentration distribution of holes in the drift region 226, the buffer region 224, and the collector region 222 in a transitional period immediately after the turn-off. The depth of the vertical axis in the figure matches the film thickness direction of the drift region 226, the buffer region 224, and the collector region 222. A, B, C, and D in the figure correspond to the periods in FIG.
In the period A when the gate signal is turned on, the drift region 226 is filled with holes. Next, in period B after the gate signal is turned off, it can be seen that holes are gradually swept out of the drift region 226 from the body region 232 side. At the timing when the collector current starts to decrease (B → C), holes are swept over a wide range of the drift region 226, and the holes remain on the buffer region 224 side. In periods C and D, holes in the drift region 226 are almost swept out, and almost no holes exist. Thus, the behavior of holes in the drift region 226 during the transition period after turn-off has been found.
Among these findings, in the turn-off period indicated by T in the figure (in this specification, the period of the process in which the steady collector current value decreases from 90% to 10%), most of the holes are in the drift region 226. The inventor noticed that it did not exist. The turn-off period T is a period that significantly affects the generation and magnitude of the surge voltage. However, since the holes in the drift region 226 rapidly disappear in the turn-off period T, the turn-off period T It has been found that the collector current is changed and a large surge voltage is generated.
In view of the above problems, the present invention has been successfully developed by focusing on the above phenomenon. That is, an object of the present invention is to develop a technique for reducing a surge voltage in a transient period immediately after a semiconductor device is turned off without sacrificing an on-voltage or a withstand voltage.

本明細書で開示される一つの半導体装置は、コレクタ電極と、コレクタ電極に接続している第１導電型のコレクタ領域と、コレクタ領域と接する第２導電型の高濃度のバッファ領域と、バッファ領域によってコレクタ領域から隔てられている第２導電型の低濃度のドリフト領域と、ドリフト領域によってバッファ領域から隔てられている第１導電型のボディ領域と、ボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、エミッタ領域に接続しているエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極を備えている。本明細書で開示される一つの半導体装置では、ドリフト領域は、ライフタイムの異なる第１ドリフト領域と第２ドリフト領域のみで構成されている。第１ドリフト領域がボディ領域側に形成されており、第２ドリフト領域がバッファ領域側に形成されている。第２ドリフト領域のライフタイムが第１ドリフト領域のライフタイムの１０倍以上である。
ターンオフ期間中の前半期間では、ドリフト領域とボディ領域のｐｎ界面から空乏層がドリフト領域内を伸びて形成されるが、この段階では空乏層がライフタイムの短い第１ドリフト領域内を伸びており、キャリアの掃き出し現象は速やかに進行する。したがって、この段階では、コレクタ電流が大きくテールを引いて流れ続けることが抑制され、ターンオフ損失が増大することはない。
一方、ターンオフ期間中の後半期間では、空乏層の伸びが鈍化しキャリアの掃き出し減少が終息してくる。この段階では、図１２の従来構造の場合に述べたように、コレクタ電流の大きさは、キャリアの掃き出し現象よりも電子と正孔の再結合による現象によって左右されるようになり、これによりコレクタ電流が急激に減少し易い（図１２の図中Ｃ１２）。本明細書で開示される一つの半導体装置では、このコレクタ電流が急激に減少し易い段階に対応して、ライフタイムの長い第２ドリフト領域が設けられている。このライフタイムの長い領域では、ゲート信号がオフされた後のターンオフ期間中に亘って、その第２ドリフト領域内に第１導電型キャリアを蓄積し続けることができる。したがって、コレクタ電流が急激に減少し易い段階においても、再結合によるコレクタ電流が持続して流れ続けるために、コレクタ電流の急激な減少が緩和される。
ドリフト領域内にライフタイムの異なる領域を選択的に設けることで、ターンオフ損失を増大することなく、サージ電圧自体を低減することができる。オン電圧や耐圧を犠牲にしないで、ターンオフした過渡的な期間にサージ電圧が低減された半導体装置を得ることができる。
本明細書で開示される他の一つの半導体装置は、コレクタ電極と、コレクタ電極に接続している第１導電型のコレクタ領域と、コレクタ領域と接する第２導電型の高濃度のバッファ領域と、バッファ領域によってコレクタ領域から隔てられている第２導電型の低濃度のドリフト領域と、ドリフト領域によってバッファ領域から隔てられている第１導電型のボディ領域と、ボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、エミッタ領域に接続しているエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極を備えている。そして、ドリフト領域内の少なくとも一部において、ターンオフ期間中の第１導電型のキャリア濃度が、そのドリフト領域の不純物濃度の１０倍以上に維持されることを特徴としている。 One semiconductor device disclosed in this specification includes a collector electrode, a first conductivity type collector region connected to the collector electrode, a second conductivity type high concentration buffer region in contact with the collector region, and a buffer The second conductivity type low concentration drift region separated from the collector region by the region, the first conductivity type body region separated from the buffer region by the drift region, and the drift region by the body region. An emitter region of the second conductivity type, an emitter electrode connected to the emitter region, and a gate electrode facing the body region separating the drift region from the emitter region via a gate insulating film are provided. In one semiconductor device disclosed in this specification, the drift region includes only a first drift region and a second drift region having different lifetimes. The first drift region is formed on the body region side, and the second drift region is formed on the buffer region side. The lifetime of the second drift region is 10 times or more of the lifetime of the first drift region.
In the first half of the turn-off period, a depletion layer extends from the pn interface between the drift region and the body region in the drift region. At this stage, the depletion layer extends in the first drift region with a short lifetime. The carrier sweep-out phenomenon proceeds quickly. Accordingly, at this stage, the collector current is prevented from continuing to flow with a large tail, and the turn-off loss does not increase.
On the other hand, in the latter half of the turn-off period, the growth of the depletion layer slows down and the decrease in the carrier sweep-out ends. At this stage, as described in the case of the conventional structure of FIG. 12, the magnitude of the collector current becomes more dependent on the phenomenon due to the recombination of electrons and holes than on the carrier sweeping phenomenon. The current tends to decrease rapidly (C12 in FIG. 12). In one semiconductor device disclosed in this specification, the second drift region having a long lifetime is provided in correspondence with a stage where the collector current is likely to be rapidly decreased. In the region having a long lifetime, the first conductivity type carriers can be continuously accumulated in the second drift region during the turn-off period after the gate signal is turned off. Therefore, even in a stage where the collector current is likely to rapidly decrease, the collector current due to recombination continues to flow, so that the rapid decrease in the collector current is alleviated.
By selectively providing regions having different lifetimes in the drift region, the surge voltage itself can be reduced without increasing the turn-off loss. A semiconductor device in which the surge voltage is reduced during the turn-off transient period can be obtained without sacrificing the on-voltage and breakdown voltage.
Another semiconductor device disclosed in this specification includes a collector electrode, a first conductivity type collector region connected to the collector electrode, and a second conductivity type high-concentration buffer region in contact with the collector region. The second conductivity type low concentration drift region separated from the collector region by the buffer region, the first conductivity type body region separated from the buffer region by the drift region, and the drift region by the body region. A second conductivity type emitter region, an emitter electrode connected to the emitter region, and a gate electrode facing the body region separating the drift region from the emitter region via a gate insulating film. In at least a part of the drift region, the carrier concentration of the first conductivity type during the turn-off period is maintained at 10 times or more the impurity concentration of the drift region.

従来から知られる半導体装置では、ターンオフ期間中において、第１導電型キャリアがドリフト領域内からほぼ掃き出されてしまうために、コレクタ電流の急激な変化を発生させ、強いサージ電圧が生じていた。
本明細書で開示される半導体装置では、ターンオフ期間中において、コレクタ電流の急激な変化が抑制され、サージ電圧の発生とサージ電圧自体の大きさが低減される。オン電圧や耐圧を犠牲にしないで、ターンオフした過渡的な期間にサージ電圧が低減された半導体装置を得ることができる。
さらに、本明細書で開示される半導体装置によると、ドリフト領域の不純物濃度や膜厚を所定の範囲内に設定するという制約に制限されることなく、サージ電圧自体の大きさを低減することができる。そのため、従来構造とは異なる極めて有益な特徴が得られる。
従来構造によると、サージ電圧が発生してしまう場合に備えるために、使用する電源電圧に対して２倍の耐圧が確保されるように半導体装置を設計しなければならなかった。耐圧を高く設定するために、トレードオフ関係であるオン電圧の上昇、ひいてはエネルギー損失の増大という結果をもたらしていた。
本明細書で開示される半導体装置によると、ドリフト領域の不純物濃度や膜厚を所定の範囲内に設定するという制約に制限されることなく、サージ電圧自体の大きさを低減することができる。そのため、従来構造とは異なる極めて有益な特徴が得られる。
従来構造によると、サージ電圧が発生してしまう場合に備えるために、使用する電源電圧に対して２倍の耐圧が確保されるように半導体装置を設計しなければならなかった。耐圧を高く設定するために、トレードオフ関係であるオン電圧の上昇、ひいてはエネルギー損失の増大という結果をもたらしていた。
一方、本明細書で開示される半導体装置によると、サージ電圧自体の大きさを極めて低減することができるために、電源電圧に対して耐圧を大きく確保して設定する必要がない。具体的には、使用する電源電圧に対して１．６倍以下の耐圧に設定されたとしても、半導体装置は破壊されることなく動作することができる。そして、使用される電源電圧に対して１．６倍以下の耐圧の半導体装置を利用すると、極めてエネルギー損失が低減されることが判明してきた。使用する電源電圧に対して１．６倍以下の耐圧に設定される半導体装置では、オン電圧（定常損失）が格段に減少され、ひいてはエネルギー損失が格段に減少する。しかしながら、従来構造ではサージ電圧自体の大きさをほとんど低減することができないことから、電源電圧に対して１．６倍以下の耐圧の半導体装置を利用することは不可能である。サージ電圧自体の大きさを極めて低減することが可能な本明細書で開示される半導体装置によって、電源電圧に対して１．６倍以下しかもたない耐圧の半導体装置の利用が初めて可能になる。本明細書で開示される半導体装置によると、エネルギー損失を極めて低減できるという有益な特徴を得ることができる。 In a conventionally known semiconductor device, since the first conductivity type carriers are almost swept out from the drift region during the turn-off period, a rapid change of the collector current is generated, and a strong surge voltage is generated.
In the semiconductor device disclosed herein, during the turn-off period Te odor, rapid change in collector current is suppressed, occurrence and magnitude of the surge voltage itself surge voltage is reduced. A semiconductor device in which the surge voltage is reduced during the turn-off transient period can be obtained without sacrificing the on-voltage and breakdown voltage.
Furthermore, according to the semiconductor device disclosed in this specification, the magnitude of the surge voltage itself can be reduced without being restricted by the restriction that the impurity concentration and film thickness of the drift region are set within a predetermined range. it can. Therefore, extremely useful characteristics different from the conventional structure can be obtained.
According to the conventional structure, in order to prepare for the case where a surge voltage is generated, the semiconductor device has to be designed so as to ensure a withstand voltage twice that of the power supply voltage to be used. In order to set the withstand voltage high, the on-voltage, which is a trade-off relationship, is increased, and as a result, the energy loss is increased.
According to the semiconductor device disclosed in this specification, the magnitude of the surge voltage itself can be reduced without being restricted by the restriction that the impurity concentration and the film thickness of the drift region are set within a predetermined range. Therefore, extremely useful characteristics different from the conventional structure can be obtained.
According to the conventional structure, in order to prepare for the case where a surge voltage is generated, the semiconductor device has to be designed so as to ensure a withstand voltage twice that of the power supply voltage to be used. In order to set the withstand voltage high, the on-voltage, which is a trade-off relationship, is increased, and as a result, the energy loss is increased.
On the other hand, according to the semiconductor device disclosed in the present specification, since the magnitude of the surge voltage itself can be extremely reduced, it is not necessary to ensure a large withstand voltage with respect to the power supply voltage. Specifically, even if the withstand voltage is set to 1.6 times or less than the power supply voltage to be used, the semiconductor device can operate without being destroyed. And it has been found that the use of a semiconductor device having a withstand voltage of 1.6 times or less of the power supply voltage used greatly reduces energy loss. In a semiconductor device set to a withstand voltage that is 1.6 times or less than the power supply voltage to be used, the ON voltage (steady loss) is remarkably reduced, and consequently, the energy loss is greatly reduced. However, since the conventional structure can hardly reduce the magnitude of the surge voltage itself, it is impossible to use a semiconductor device having a withstand voltage 1.6 times or less that of the power supply voltage . The semiconductor device disclosed herein capable of extremely reducing the size of the surge voltage itself, utilized only possible in the breakdown voltage semiconductor device which has only 1.6 times or less with respect to the power supply voltage Become. According to the semiconductor device disclosed in this specification, it is possible to obtain a beneficial feature that energy loss can be extremely reduced.

バッファ領域の不純物濃度は、ドリフト領域の不純物濃度の１００倍以上であり、コレクタ領域の不純物濃度の１／１００以下であることが好ましい。
バッファ領域の不純物濃度がドリフト領域の不純物濃度の１００倍以上であると、空乏層がコレクタ領域に到達してしまう事態を回避でき、半導体装置が破壊されるのを抑制することができる。
さらに、コレクタ領域の不純物濃度の１／１００以下であると、ターンオフ期間中の第１導電型のキャリア濃度がドリフト領域の不純物濃度の１０倍以上に維持される。これは、バッファ領域の不純物濃度がコレクタ領域の不純物濃度の１／１００以下であると、コレクタ領域とバッファ領域とのｐｎ界面の接触電位差が小さくなり、ターンオフ期間中においてもコレクタ領域からバッファ領域やドリフト領域へ第１導電型キャリアの注入が持続されるからだと考えられる。これにより、ターンオフ期間中の第１導電型のキャリア濃度がドリフト領域の不純物濃度の１０倍以上に維持されることになる。なお、注入が持続される第１導電型キャリア量は微量であり、それによるターンオフ損失の増大はほとんど無視することができる。これにより、オン電圧や耐圧を犠牲にしないで、ターンオフした直後の過渡的な期間にサージ電圧が低減された半導体装置を得ることができる。 The impurity concentration of the buffer region is 100 times or more the impurity concentration of the drift region, and preferably 1/100 or less of the impurity concentration of the collector region.
When the impurity concentration of the buffer region is 100 times or more the impurity concentration of the drift region, a situation where the depletion layer reaches the collector region can be avoided, and the semiconductor device can be prevented from being destroyed.
Furthermore, when the impurity concentration is 1/100 or less of the collector region, the carrier concentration of the first conductivity type during the turn-off period is maintained at 10 times or more the impurity concentration of the drift region. This is because when the impurity concentration of the buffer region is 1/100 or less of the impurity concentration of the collector region, the contact potential difference at the pn interface between the collector region and the buffer region becomes small, and even during the turn-off period, This is probably because the injection of the first conductivity type carrier into the drift region is continued. As a result, the carrier concentration of the first conductivity type during the turn-off period is maintained at 10 times or more the impurity concentration of the drift region. Note that the amount of the first conductivity type carrier in which the injection is sustained is very small, and the increase in turn-off loss due to this is almost negligible. As a result, a semiconductor device in which the surge voltage is reduced in a transitional period immediately after the turn-off can be obtained without sacrificing the on-voltage and breakdown voltage.

本発明によると、オン電圧と耐圧を犠牲にしないで、サージ電圧の発生を抑制するとともに、サージ電圧自体の大きさが低減される半導体装置を得ることができる。さらに、サージ電圧自体の大きさが極めて低減されることから、電源電圧に比較的近い耐圧の範囲でこの半導体装置を利用することができ、エネルギー損失を格段に低減することに成功している。 According to the present invention, it is possible to obtain a semiconductor device in which generation of a surge voltage is suppressed and the magnitude of the surge voltage itself is reduced without sacrificing on-voltage and breakdown voltage. Furthermore, since the magnitude of the surge voltage itself is extremely reduced, this semiconductor device can be used within a breakdown voltage range that is relatively close to the power supply voltage, and energy loss has been successfully reduced.

最初に本発明の他の特徴を列記する。
（第１実施形態）ゲート電極の形状はとくに限定されず、典型的にはプレーナ型やトレンチ型のゲート電極を採用することができる。
（第２実施形態）ドリフト領域全体に格子欠陥を形成する手法としては、典型的には電子線照射や中性子照射や軽イオン照射を採用することができる。 First, other features of the present invention are listed.
First Embodiment The shape of the gate electrode is not particularly limited, and a planar or trench type gate electrode can be typically employed.
Second Embodiment As a method for forming lattice defects in the entire drift region, typically, electron beam irradiation, neutron irradiation, or light ion irradiation can be employed.

図面を参照して以下に各実施例を詳細に説明する。
（第１実施例）
図１（ａ）に第１実施例の半導体装置の要部断面図を模式的に示す。
この半導体装置は、裏面側に例えばアルミニウムからなるコレクタ電極１２を備えている。そのコレクタ電極１２上にｐ^＋型のコレクタ領域２２がオーミック接続している。そのコレクタ領域２２上にｎ^＋型のバッファ領域２４が接して形成されている。そのバッファ領域２４によってコレクタ領域２２から隔てられているｎ⁻型のドリフト領域２６が形成されている。そのドリフト領域２６によってバッファ領域２４から隔てられているｐ型のボディ領域３２が、ドリフト領域２６の表面側に形成されている。そのボディ領域３２によってドリフト領域２６から隔てられているｎ^＋型のエミッタ領域３４が、ボディ領域３２内に形成されている。そのエミッタ領域３４は例えばアルミニウムからなるエミッタ電極５２に接続している。そのエミッタ領域３４とドリフト領域２６を隔てているボディ領域３２に例えば酸化シリコンからなるゲート絶縁膜４４を介して、例えばポリシリコンからなるゲート電極４２が対向している。
コレクタ領域２２の不純物濃度は２×１０^１９cm^-3であり、バッファ領域２４の不純物濃度は１×１０^１７cm^-3であり、ドリフト領域２６の不純物濃度は１×１０^１４cm^-3である。したがって、バッファ領域２４の不純物濃度は、ドリフト領域２６の１０００倍で形成されているとともに、コレクタ領域２２の不純物濃度の１／２００倍で形成されている。 Embodiments will be described in detail below with reference to the drawings.
(First embodiment)
FIG. 1A schematically shows a cross-sectional view of the main part of the semiconductor device of the first embodiment.
This semiconductor device includes a collector electrode 12 made of, for example, aluminum on the back surface side. A p ⁺ -type collector region 22 is ohmically connected on the collector electrode 12. An n ⁺ -type buffer region 24 is formed in contact with the collector region 22. An n ⁻ type drift region 26 separated from the collector region 22 by the buffer region 24 is formed. A p-type body region 32 separated from the buffer region 24 by the drift region 26 is formed on the surface side of the drift region 26. An n ⁺ -type emitter region 34 separated from the drift region 26 by the body region 32 is formed in the body region 32. The emitter region 34 is connected to an emitter electrode 52 made of, for example, aluminum. A gate electrode 42 made of, for example, polysilicon is opposed to a body region 32 that separates the emitter region 34 and the drift region 26 through a gate insulating film 44 made of, for example, silicon oxide.
The impurity concentration of the collector region 22 is 2 × 10 ¹⁹ cm ⁻³ , the impurity concentration of the buffer region 24 is 1 × 10 ¹⁷ cm ⁻³ , and the impurity concentration of the drift region 26 is 1 × 10 ¹⁴ cm ⁻³ . . Therefore, the impurity concentration of the buffer region 24 is 1000 times that of the drift region 26 and 1/200 times that of the collector region 22.

図２に、この半導体装置がターンオフした直後の過渡的な期間のコレクタ電流と、コレクタ・エミッタ間電圧の変動を示す。期間Ａから期間Ｂに変わるタイミングで、ゲート信号はオフされる。ゲート信号がオフされると、コレクタ電流は期間Ｂを一定値で維持された後に、期間Ｃにおいて減少が始まる。
図２と従来構造の図１２を比較すると、図２では図１２で表れていたコレクタ電流の変化率がとくに大きい箇所（Ｃ１２）が表れていない。したがって、このコレクタ電流の変化率に起因するサージ電圧が極めて低減されている。 FIG. 2 shows the collector current and the fluctuation of the collector-emitter voltage in a transient period immediately after the semiconductor device is turned off. At the timing when the period A changes to the period B, the gate signal is turned off. When the gate signal is turned off, the collector current starts to decrease in the period C after the period B is maintained at a constant value.
When FIG. 2 is compared with FIG. 12 of the conventional structure, the portion (C12) where the rate of change of the collector current shown in FIG. 12 is particularly large does not appear in FIG. Therefore, the surge voltage due to the change rate of the collector current is extremely reduced.

図１（ｂ）に、ターンオフした直後の過渡的な期間におけるドリフト領域２６とバッファ領域２４とコレクタ領域２２内の正孔の濃度分布を示す。図の縦軸の深さは、ドリフト領域２６とバッファ領域２４とコレクタ領域２２の膜厚方向と一致している。図中のＡ、Ｂ、Ｃ、Ｄは、図２の各期間に対応している。
ここで特徴的なのは、コレクタ電流が減少を始めるタイミング（Ｂ→Ｃ）や期間Ｃや期間Ｄにおいて、従来構造の図１１（ｂ）に比して、ドリフト領域２６内の正孔濃度が上昇していることである。とくに、上記の期間を亘ってバッファ領域２４側の正孔濃度が高いままに維持されている。具体的には、正孔がドリフト領域２６の不純物濃度の１０倍以上に維持されている。このように、本実施例では、ターンオフ期間中において、ドリフト領域２６内に正孔を多く存在させることができる。この現象は次のように理解される。これは、バッファ領域２２の不純物濃度がコレクタ領域２４の不純物濃度の１／２００倍で形成されているために、コレクタ領域２２とバッファ領域２４とのｐｎ界面の接触電位差が小さくなっており、このためターンオフ期間中においてもコレクタ領域２２からバッファ領域２４やドリフト領域２６への正孔の注入が持続されているからだと考えられる。これにより、ターンオフ期間中のドリフト領域２６内の正孔濃度が上昇し、コレクタ電流の急激な減少が抑制され、ひいてはサージ電圧が低減されていると考えられる。 FIG. 1B shows the hole concentration distribution in the drift region 26, the buffer region 24, and the collector region 22 in a transient period immediately after the turn-off. The depth of the vertical axis in the figure matches the film thickness direction of the drift region 26, the buffer region 24, and the collector region 22. A, B, C, and D in the figure correspond to the periods in FIG.
What is characteristic here is that the hole concentration in the drift region 26 increases at the timing when the collector current starts to decrease (B → C), the period C, and the period D, as compared with FIG. It is that. In particular, the hole concentration on the buffer region 24 side is kept high over the above period. Specifically, the holes are maintained at 10 times or more the impurity concentration of the drift region 26. Thus, in the present embodiment, many holes can be present in the drift region 26 during the turn-off period. This phenomenon is understood as follows. This is because the contact concentration difference between the collector region 22 and the buffer region 24 at the pn interface is small because the impurity concentration of the buffer region 22 is 1/200 times the impurity concentration of the collector region 24. Therefore, it is considered that hole injection from the collector region 22 to the buffer region 24 and the drift region 26 is continued even during the turn-off period. Thereby, it is considered that the hole concentration in the drift region 26 during the turn-off period is increased, the rapid decrease of the collector current is suppressed, and the surge voltage is reduced.

図３に、コレクタ領域２２とバッファ領域２４の不純物濃度比と、サージ電圧との関係を示す。コレクタ領域２２の不純物濃度がバッファ領域２４の不純物濃度に比して大きくなると、サージ電圧が低減されることが分かる。とくに、コレクタ領域２２の不純物濃度が、バッファ領域２４の不純物濃度の１００倍以上（バッファ領域２４の不純物濃度がコレクタ領域２２の不純物濃度の１／１００以下）になると、サージ電圧の低減効果は極めて大きい。 FIG. 3 shows the relationship between the impurity concentration ratio between the collector region 22 and the buffer region 24 and the surge voltage. It can be seen that the surge voltage is reduced when the impurity concentration of the collector region 22 is higher than the impurity concentration of the buffer region 24. In particular, when the impurity concentration of the collector region 22 is 100 times or more the impurity concentration of the buffer region 24 (the impurity concentration of the buffer region 24 is 1/100 or less of the impurity concentration of the collector region 22), the effect of reducing the surge voltage is extremely high. large.

図４に、ターンオフ期間中にドリフト領域２６内のバッファ領域２４側に存在する正孔濃度とドリフト領域２６の不純物濃度比と、サージ電圧との関係を示す。図４に示すように、ドリフト領域２６内の正孔濃度がドリフト領域２６の不純物濃度に対して大きくなると、サージ電圧が低減されることが分かる。とくに、正孔濃度がドリフト領域２６の不純物濃度に対して１０倍以上になると、サージ電圧の低減効果は極めて大きい。 FIG. 4 shows the relationship between the surge voltage and the concentration of holes present on the buffer region 24 side in the drift region 26 during the turn-off period, the impurity concentration ratio of the drift region 26. As shown in FIG. 4, it can be seen that the surge voltage is reduced when the hole concentration in the drift region 26 is higher than the impurity concentration in the drift region 26. In particular, when the hole concentration is 10 times or more the impurity concentration of the drift region 26, the effect of reducing the surge voltage is extremely large.

さらに、本実施例の半導体装置では、従来構造に比して極めて有益な特徴が実現されている。
図５に、使用される電源電圧と半導体装置の耐圧の比と、エネルギー損失の関係を示す。図５に示すように、使用される電源電圧に対して確保する耐圧を小さくしていくと、エネルギー損失が低減される。なかでも、その比が１．６以下になると格段にエネルギー損失が低減されることが分かってきた。本実施例では、半導体装置のサージ電圧自体の大きさを低減することができるために、電源電圧に対して耐圧を大きく確保する必要がない。したがって、使用される電源電圧と半導体装置の耐圧の比が１．６以下であっても半導体装置が破壊されることなく使用可能となる。このため、エネルギー損失が極めて低減される条件で、半導体装置の設計が可能となる。本実施例の場合、ドリフト領域２６の膜厚を薄く形成することができるために、オン電圧が低減される。なかでも、使用される電源電圧と半導体装置の耐圧の比が１．６以下という条件の膜厚になると、ドリフト領域２６のボディ領域３２側における正孔濃度の落ち込み現象が小さくなり、ドリフト領域２６内を一様に正孔濃度が高く維持されると考えられる。そのため、ドリフト領域２６全域において伝導度変調が活発化し、極めて低いオン電圧が実現され、ひいてはエネルギー損失が極めて低減されると考えられる。 Furthermore, in the semiconductor device of this embodiment, extremely useful features are realized as compared with the conventional structure.
FIG. 5 shows the relationship between the ratio of the power supply voltage used and the breakdown voltage of the semiconductor device and the energy loss. As shown in FIG. 5, energy loss is reduced when the withstand voltage secured for the power supply voltage used is reduced. In particular, it has been found that when the ratio is 1.6 or less, energy loss is significantly reduced. In this embodiment, since the magnitude of the surge voltage itself of the semiconductor device can be reduced, it is not necessary to ensure a large withstand voltage with respect to the power supply voltage. Therefore, even if the ratio between the power supply voltage used and the breakdown voltage of the semiconductor device is 1.6 or less, the semiconductor device can be used without being destroyed. For this reason, the semiconductor device can be designed under the condition that the energy loss is extremely reduced. In the case of this embodiment, since the film thickness of the drift region 26 can be formed thin, the on-voltage is reduced. In particular, when the film thickness is such that the ratio between the power supply voltage used and the breakdown voltage of the semiconductor device is 1.6 or less, the phenomenon of hole concentration drop on the body region 32 side of the drift region 26 is reduced. It is considered that the hole concentration is kept high uniformly inside. Therefore, it is considered that conductivity modulation is activated in the entire drift region 26, an extremely low on-voltage is realized, and consequently energy loss is extremely reduced.

また、第１実施例の半導体装置は他に次の特徴を有している。
本実施例では、ターンオフ後にドリフト領域２６内を伸びる空乏層が、バッファ領域２４に到達した場合でもサージ電圧を低減することができる。したがって、空乏層がバッファ領域２４に到達しないように、ドリフト領域２６の不純物濃度や膜厚を設定しなくてもよい。設計の自由度が増す。例えば、空乏層がバッファ領域２４に到達するまでドリフト領域２６を薄く形成してもよい。この場合でも、サージ電圧が低減（あるいは従来と同等）されるとともに、さらにドリフト領域２４の薄膜化に伴い、オン電圧が低減された半導体装置を得ることができる。 The semiconductor device of the first embodiment has the following other features.
In this embodiment, the surge voltage can be reduced even when the depletion layer extending in the drift region 26 after the turn-off reaches the buffer region 24. Therefore, the impurity concentration and film thickness of the drift region 26 need not be set so that the depletion layer does not reach the buffer region 24. Increase design freedom. For example, the drift region 26 may be formed thin until the depletion layer reaches the buffer region 24. Even in this case, it is possible to obtain a semiconductor device in which the surge voltage is reduced (or equivalent to the conventional one) and the on-voltage is reduced as the drift region 24 is made thinner.

（第２実施例）
図６に、第２実施例の半導体装置の要部断面図を模式的に示す。
この半導体装置は、裏面側に例えばアルミニウムからなるコレクタ電極１１２を備えている。そのコレクタ電極１１２上にｐ^＋型のコレクタ領域１２２がオーミック接続している。そのコレクタ領域１２２上にｎ^＋型のバッファ領域１２４が接して形成されている。そのバッファ領域１２４によってコレクタ領域１２２から隔てられているｎ⁻型のドリフト領域１２６が形成されている。そのドリフト領域１２６によってバッファ領域１２４から隔てられているｐ型のボディ領域１３２が、ドリフト領域１２６の表面側に形成されている。そのボディ領域１３２によってドリフト領域１２６から隔てられているｎ^＋型のエミッタ領域１３４が、ボディ領域１３２内に形成されている。そのエミッタ領域１３４は例えばアルミニウムからなるエミッタ電極１５２に接続している。そのエミッタ領域１３４とドリフト領域１２６を隔てているボディ領域１３２に例えば酸化シリコンからなるゲート絶縁膜１４４を介して、例えばポリシリコンからなるゲート電極１４２が対向している。
ドリフト領域１２６は、その不純物濃度は同一であるが、ライフタイムが異なる２つの領域で構成されている。ボディ領域１３２側に第１ドリフト領域１２７が形成されており、バッファ領域１２４側に第２ドリフト領域１２５が形成されている。第２ドリフト領域１２５のライフタイム（τ２）は、第１ドリフト領域１２７のライフタイム（τ１）の２０倍で形成されている。 (Second embodiment)
FIG. 6 schematically shows a cross-sectional view of a main part of the semiconductor device of the second embodiment.
This semiconductor device includes a collector electrode 112 made of, for example, aluminum on the back surface side. A p ⁺ -type collector region 122 is ohmically connected on the collector electrode 112. An n ⁺ -type buffer region 124 is formed in contact with the collector region 122. An n ⁻ type drift region 126 separated from the collector region 122 by the buffer region 124 is formed. A p-type body region 132 separated from the buffer region 124 by the drift region 126 is formed on the surface side of the drift region 126. An n ⁺ -type emitter region 134 separated from the drift region 126 by the body region 132 is formed in the body region 132. The emitter region 134 is connected to an emitter electrode 152 made of, for example, aluminum. A gate electrode 142 made of, for example, polysilicon is opposed to a body region 132 that separates the emitter region 134 and the drift region 126 via a gate insulating film 144 made of, for example, silicon oxide.
The drift region 126 is composed of two regions having the same impurity concentration but different lifetimes. A first drift region 127 is formed on the body region 132 side, and a second drift region 125 is formed on the buffer region 124 side. The lifetime (τ2) of the second drift region 125 is formed to be 20 times the lifetime (τ1) of the first drift region 127.

この半導体装置がターンオフすると、ドリフト領域１２６とボディ領域１３２のｐｎ界面から空乏層がドリフト領域１２６内を伸びて形成される。この空乏層はまず、ライフタイムの短い第１ドリフト領域１２７内を伸びて形成される。この段階では、キャリアの掃き出し現象は速やかに進行し、コレクタ電流が大きくテールを引いて流れ続けることが抑制されることから、ターンオフ損失が増大することはない。
この空乏層が第２ドリフト領域１２５側まで伸びて形成される段階になると、空乏層の伸びは鈍化しキャリアの掃き出し減少が終息してくる。この段階におけるコレクタ電流の大きさは、キャリアの掃き出し現象よりも電子と正孔の再結合による現象によって左右されるようになる。第２ドリフト領域１２５のライフタイムが短い場合、ターンオフ後からこの領域での再結合によるキャリアの消滅が進み、上記段階に達したときにはキャリアがその領域にほとんど残存していない状態となる。そのため、電子と正孔の再結合によるコレクタ電流が流れずに、コレクタ電流が急激に減少する。コレクタ電流の変化率が増大し、ひいては強いサージ電圧が発生する。本実施例では、このコレクタ電流が急激に減少し易い段階に対応して、ライフタイムの長い第２ドリフト領域１２５が選択的に設けられている。この第２ドリフト領域１２５内の正孔は、ターンオフ期間中に亘って再結合による消滅が抑制されているので、この第２ドリフト領域１２５内に蓄積され続けている。正孔は、ターンオフ期間中に亘って第２ドリフト領域１２５の不純物濃度の１０倍以上に維持されている。これにより、このコレクタ電流が急激に減少し易い段階においても、第２ドリフト領域１２５内には大量の正孔が存在し、電子と正孔の再結合によるコレクタ電流が流れ続ける。これにより、コレクタ電流の急激な減少が緩和される。したがって、サージ電圧自体の大きさを低減することができる。
なお、第２実施例の半導体装置においても、半導体装置のサージ電圧自体の大きさを低減することができるために、電源電圧に対して耐圧を大きく確保して半導体装置を設定する必要がない。したがって、使用される電源電圧と半導体装置の耐圧の比が１．６以下の条件で、半導体装置の設定が可能となる。エネルギー損失が極めて低減化されるという特徴を有している点は第１実施例と同様である。 When this semiconductor device is turned off, a depletion layer is formed extending from the pn interface between drift region 126 and body region 132 in drift region 126. This depletion layer is first formed to extend in the first drift region 127 having a short lifetime. At this stage, the carrier sweep-out phenomenon proceeds quickly, and the collector current is prevented from continuing to flow with a large tail, so that the turn-off loss does not increase.
When this depletion layer is formed to extend to the second drift region 125 side, the depletion layer stretches and the carrier sweep-out decreases. The magnitude of the collector current at this stage depends on the phenomenon due to recombination of electrons and holes rather than the carrier sweep-out phenomenon. When the lifetime of the second drift region 125 is short, the disappearance of carriers due to recombination in this region proceeds after turn-off, and when the above stage is reached, almost no carriers remain in that region. For this reason, collector current does not flow due to recombination of electrons and holes, and the collector current rapidly decreases. The rate of change of the collector current increases, and as a result, a strong surge voltage is generated. In the present embodiment, the second drift region 125 having a long lifetime is selectively provided corresponding to the stage where the collector current is likely to decrease rapidly. The holes in the second drift region 125 are continuously accumulated in the second drift region 125 because annihilation due to recombination is suppressed during the turn-off period. The holes are maintained at 10 times or more the impurity concentration of the second drift region 125 during the turn-off period. Thereby, even in a stage where the collector current is likely to rapidly decrease, a large amount of holes exist in the second drift region 125, and the collector current due to recombination of electrons and holes continues to flow. As a result, the rapid decrease in the collector current is alleviated. Therefore, the magnitude of the surge voltage itself can be reduced.
Also in the semiconductor device of the second embodiment, since the magnitude of the surge voltage itself of the semiconductor device can be reduced, it is not necessary to set the semiconductor device with a large withstand voltage against the power supply voltage. Therefore, the semiconductor device can be set under the condition that the ratio of the power supply voltage to be used and the breakdown voltage of the semiconductor device is 1.6 or less. Similar to the first embodiment, the energy loss is extremely reduced.

図７に、第１ドリフト領域１２７のライフタイム（τ１）と第２ドリフト領域１２５のライフタイム（τ２）の比と、サージ電圧の大きさとの関係を示す。
図に示すように、第２ドリフト領域１２５のライフタイム（τ２）が第１ドリフト領域１２７のライフタイム（τ１）に対して大きくなるとサージ電圧は低減される。とくに、その比が１０倍以上になると、サージ電圧の低減効果が極めて大きいことが分かる。 FIG. 7 shows the relationship between the ratio of the lifetime (τ1) of the first drift region 127 and the lifetime (τ2) of the second drift region 125 and the magnitude of the surge voltage.
As shown in the figure, when the lifetime (τ2) of the second drift region 125 becomes larger than the lifetime (τ1) of the first drift region 127, the surge voltage is reduced. In particular, when the ratio is 10 times or more, it can be seen that the effect of reducing the surge voltage is extremely large.

また、第２実施例の半導体装置は次の変形例であってもよい。
第２ドリフト領域１２５は、バッファ領域側１２４と直接的に接して形成されている必要はなく、バッファ領域１２４から離間して形成されていてもよい。あるいは、その平面パターンがストライプ状や島状に分散配置して形成されていてもよい。要は、バッファ領域１２４側の少なくとも一部に形成されていれば足りる。 The semiconductor device of the second embodiment may be the following modification.
The second drift region 125 does not need to be formed in direct contact with the buffer region side 124 and may be formed away from the buffer region 124. Alternatively, the planar pattern may be formed in a distributed manner in stripes or islands. In short, it is sufficient if it is formed on at least a part of the buffer area 124 side.

次に、第２実施例の半導体装置の製造方法に関して図８〜図１０を用いて説明する。
まず、図８に示すように、ｐ^＋型のコレクタ領域１２２とｎ^＋型のバッファ領域１２４とｎ⁻型のドリフト領域１２６が積層されたウェハを準備する。この段階では、ドリフト領域１２６のライフタイムは一様である。
次に、図９に示すように、ドリフト領域１２６の表面側にボディ領域１３２、エミッタ領域１３４、ゲート絶縁膜１４４、ゲート電極１４２を既知の方法を用いて形成した後に、表面側から電子線照射を実施してドリフト領域１２６全体に格子欠陥を形成する。これにより、ドリフト領域１２６全体のライフタイム（τ１）は一様に短くなる。この電子線照射の照射エネルギー等を制御することで、ドリフト領域１２６全体のライフタイム（τ１）が調節される。なお、電子線照射を実施した後に、ドリフト領域１２６全体をアニール処理してライフタイム（τ１）を調節してもよい。
次に、図１０に示すように、コレクタ領域１２２側（裏面側）からレーザーアニール処理を実施する。このレーザーアニール処理の出力等を制御することで、ドリフト領域１２６のうち、バッファ領域１２４側を選択的にアニール処理することができる。これにより、ドリフト領域１２６のうちバッファ領域１２４側の一部の格子欠陥が回復し、ライフタイムが長くなる。この格子欠陥が回復した領域が第２ドリフト領域１２５となる。一方、レーザーアニール処理が行われなかったドリフト領域１２６の残部のライフタイム（τ１）は変化しない。この残部の領域は第１ドリフト領域１２７となる。これらの工程によって、ドリフト領域１２６内にライフタイムが異なる２つの領域を形成することができる。
上記の工程を経た後に、コレクタ領域１２２側（裏面側）とボディ領域１３２側（表面側）にアルミニウムを蒸着し、コレクタ電極とエミッタ電極を形成する。これにより、図６に示す第２実施例の半導体装置を得ることができる。 Next, a method for manufacturing the semiconductor device according to the second embodiment will be described with reference to FIGS.
First, as shown in FIG. 8, a wafer is prepared in which a p ⁺ -type collector region 122, an n ⁺ -type buffer region 124, and an n ⁻ -type drift region 126 are stacked. At this stage, the lifetime of the drift region 126 is uniform.
Next, as shown in FIG. 9, after a body region 132, an emitter region 134, a gate insulating film 144, and a gate electrode 142 are formed on the surface side of the drift region 126 using a known method, electron beam irradiation is performed from the surface side. To form lattice defects in the entire drift region 126. As a result, the lifetime (τ1) of the entire drift region 126 is uniformly shortened. By controlling the irradiation energy and the like of this electron beam irradiation, the lifetime (τ1) of the entire drift region 126 is adjusted. Note that after the electron beam irradiation, the entire drift region 126 may be annealed to adjust the lifetime (τ1).
Next, as shown in FIG. 10, laser annealing treatment is performed from the collector region 122 side (back side). By controlling the output of the laser annealing process, the buffer region 124 side in the drift region 126 can be selectively annealed. As a result, some lattice defects on the buffer region 124 side in the drift region 126 are recovered, and the lifetime is increased. The region where the lattice defects are recovered becomes the second drift region 125. On the other hand, the remaining lifetime (τ1) of the drift region 126 where the laser annealing process has not been performed does not change. This remaining region becomes the first drift region 127. By these steps, two regions having different lifetimes can be formed in the drift region 126.
After the above steps, aluminum is deposited on the collector region 122 side (back side) and the body region 132 side (front side) to form a collector electrode and an emitter electrode. Thereby, the semiconductor device of the second embodiment shown in FIG. 6 can be obtained.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

（ａ）第１実施例の半導体装置の要部断面図を示す。（ｂ）正孔の濃度分布を示す。(A) The principal part sectional drawing of the semiconductor device of 1st Example is shown. (B) The hole concentration distribution is shown. 第１実施例の半導体装置をターンオフした過渡的な期間のコレクタ電流とコレクタ・エミッタ間電圧の変動を示す。2 shows fluctuations in collector current and collector-emitter voltage during a transient period when the semiconductor device of the first embodiment is turned off. コレクタ領域の不純物濃度とバッファ領域の不純物濃度の比と、サージ電圧の関係を示す。The relationship between the ratio of the impurity concentration in the collector region and the impurity concentration in the buffer region and the surge voltage is shown. ドリフト領域の不純物濃度とドリフト領域内の正孔濃度の比と、サージ電圧の関係を示す。The relationship between the ratio of the impurity concentration in the drift region and the hole concentration in the drift region and the surge voltage is shown. 電源電圧と耐圧との比と、エネルギー損失との関係を示す。The relationship between the ratio between the power supply voltage and the withstand voltage and energy loss is shown. 第２実施例の半導体装置の要部断面図を示す。Sectional drawing of the principal part of the semiconductor device of 2nd Example is shown. 第１ドリフト領域と第２ドリフト領域のライフタイムの比と、サージ電圧の関係を示す。The relationship between the lifetime ratio of the first drift region and the second drift region and the surge voltage is shown. 第２実施例の半導体装置の製造工程を示す（１）。The manufacturing process of the semiconductor device of 2nd Example is shown (1). 第２実施例の半導体装置の製造工程を示す（２）。The manufacturing process of the semiconductor device of 2nd Example is shown (2). 第２実施例の半導体装置の製造工程を示す（３）。The manufacturing process of the semiconductor device of 2nd Example is shown (3). （ａ）第２実施例の半導体装置の要部断面図を示す。（ｂ）正孔の濃度分布を示す。(A) The principal part sectional drawing of the semiconductor device of 2nd Example is shown. (B) The hole concentration distribution is shown. 第２実施例の半導体装置をターンオフした過渡的な期間のコレクタ電流とコレクタ・エミッタ間電圧の変動を示す。4 shows fluctuations in collector current and collector-emitter voltage during a transient period when the semiconductor device of the second embodiment is turned off.

Explanation of symbols

１２：コレクタ電極
２２：コレクタ領域
２４：バッファ領域
２６：ドリフト領域
３２：ボディ領域
３４：エミッタ領域
４２：ゲート電極
４４：ゲート絶縁膜
５２：エミッタ電極
１２５：第２ドリフト領域
１２７：第１ドリフト領域 12: Collector electrode 22: Collector region 24: Buffer region 26: Drift region 32: Body region 34: Emitter region 42: Gate electrode 44: Gate insulating film 52: Emitter electrode 125: Second drift region 127: First drift region

Claims

A collector electrode;
A first conductivity type collector region connected to the collector electrode;
A high-concentration buffer region of a second conductivity type in contact with the collector region;
A low concentration drift region of a second conductivity type separated from the collector region by a buffer region;
A body region of a first conductivity type separated from the buffer region by a drift region;
An emitter region of a second conductivity type separated from the drift region by a body region;
An emitter electrode connected to the emitter region;
Provided with a gate electrode facing the body region separating the emitter region and the drift region through a gate insulating film,
The drift region is composed of only the first drift region and the second drift region having different lifetimes.
The first drift region is formed on the body region side, the second drift region is formed on the buffer region side,
A semiconductor device in which the lifetime of the second drift region is 10 times or more of the lifetime of the first drift region .

2. The semiconductor device according to claim 1, wherein the impurity concentration of the buffer region is 100 times or more that of the drift region and 1/100 or less of the impurity concentration of the collector region.

3. The semiconductor device according to claim 1, wherein the carrier concentration of the first conductivity type during the turn-off period is maintained at 10 times or more of the impurity concentration of the second drift region in at least a part of the second drift region.