JP4868275B2 - High frequency switch circuit - Google Patents

High frequency switch circuit Download PDF

Info

Publication number
JP4868275B2
JP4868275B2 JP2005250435A JP2005250435A JP4868275B2 JP 4868275 B2 JP4868275 B2 JP 4868275B2 JP 2005250435 A JP2005250435 A JP 2005250435A JP 2005250435 A JP2005250435 A JP 2005250435A JP 4868275 B2 JP4868275 B2 JP 4868275B2
Authority
JP
Japan
Prior art keywords
terminal
field effect
effect transistor
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005250435A
Other languages
Japanese (ja)
Other versions
JP2007067751A (en
JP2007067751A5 (en
Inventor
雄太 杉山
維礼 丘
茂樹 小屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2005250435A priority Critical patent/JP4868275B2/en
Publication of JP2007067751A publication Critical patent/JP2007067751A/en
Publication of JP2007067751A5 publication Critical patent/JP2007067751A5/ja
Application granted granted Critical
Publication of JP4868275B2 publication Critical patent/JP4868275B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、高周波信号の接続経路を切り替えるスイッチ回路において、特に高電子移動度トランジスタなどのディプレッション型のショットキー接合電界効果トランジスタを用いて構成された高周波スイッチ回路に関するものである。   The present invention relates to a high-frequency switch circuit configured by using a depletion-type Schottky junction field effect transistor such as a high electron mobility transistor in a switch circuit for switching a high-frequency signal connection path.

時分割で送受信を切り替える無線通信機器においては、アンテナと送受信回路の接続の切換が必要となる。あるいは複数の周波数帯を利用する端末では、一般に周波数帯ごとに送受信回路を複数内蔵しているので、アンテナと送受信回路の信号経路の切換が必要となっている。あるいはまた、ダイバーシティ受信やMIMO（Multi Input Multi Output）方式を採用している無線通信機器では、複数のアンテナと送受信回路の信号経路を切り換える必要がある。   In a wireless communication device that switches transmission and reception in a time-sharing manner, it is necessary to switch connection between an antenna and a transmission / reception circuit. Alternatively, since a terminal using a plurality of frequency bands generally includes a plurality of transmission / reception circuits for each frequency band, it is necessary to switch signal paths between the antenna and the transmission / reception circuits. Alternatively, in a wireless communication device adopting diversity reception or MIMO (Multi Input Multi Output) method, it is necessary to switch signal paths of a plurality of antennas and transmission / reception circuits.

このために高周波スイッチ回路が利用されているが、高電子移動度トランジスタ（HEMT）をスイッチとして用いた高周波スイッチ回路が特性的に優れているため、広く利用されている。この高電子移動度トランジスタ（HEMT）は、通常ゲート電圧がソース電圧に等しい場合にドレイン−ソース間が低抵抗で接続されたオン状態となるディプレッション型の特性を示す。したがって、高周波スイッチ回路を集積化することを考えた場合、回路内のトランジスタはすべてディプレッション型電界効果トランジスタを使用する方が製造上有利である。
ディプレッション型電界効果トランジスタをもちいてSP3T（単極３投）型高周波スイッチ回路を構成した従来の例を図３に示す。制御端子L1からL3のいずれか一つの端子をHigh(3V)とし、残りの制御端子をLow(0V)とすることにより、高周波共通端子RFCと、第１から第３までの高周波入出力端子RF1〜RF3のいずれかを接続する。
また、ディプレッション型電界効果トランジスタを用いて電源を用いずに高周波スイッチ回路を構成するには、例えば特許文献１のような構成が提案されている。 For this purpose, a high-frequency switch circuit is used, but a high-frequency switch circuit using a high electron mobility transistor (HEMT) as a switch is widely used because of its excellent characteristics. This high electron mobility transistor (HEMT) normally exhibits a depletion type characteristic in which the drain-source is connected with a low resistance when the gate voltage is equal to the source voltage. Therefore, when considering integration of a high-frequency switch circuit, it is more advantageous in manufacturing to use a depletion type field effect transistor for all the transistors in the circuit.
FIG. 3 shows a conventional example in which an SP3T (single pole, three throw) type high frequency switch circuit is configured using a depletion type field effect transistor. By setting one of the control terminals L1 to L3 to High (3V) and the remaining control terminals to Low (0V), the high frequency common terminal RFC and the first to third high frequency input / output terminals RF1 Connect any of ~ RF3.
In order to configure a high-frequency switch circuit using a depletion type field effect transistor without using a power source, for example, a configuration as in Patent Document 1 has been proposed.

また、あるいは制御端子を極力少なくするための回路構成として、次の特許文献２のような構成も提案されている。
特開平9-98078 特開2005-86767 Alternatively, as a circuit configuration for reducing the number of control terminals as much as possible, a configuration as in Patent Document 2 has been proposed.
JP-A-9-98078 JP2005-86767

ところが、図３に示した従来の回路では、３つの制御端子に加え、電源端子が必要となるため計４つの制御用端子が必要となる。
また、特許文献１記載の高周波スイッチ回路は、電源端子は不要であるが、SPST（単極単投）型高周波スイッチ回路の制御に差動の制御信号が必要とされ、制御端子が２つ必要となっている。図４に示した従来の構成と同様な回路構成でもってSP3T型高周波スイッチ回路を実現するには、３個のSPST型高周波スイッチ回路が必要であり、したがっての制御端子数は６個にも昇ってしまう。 However, in the conventional circuit shown in FIG. 3, in addition to the three control terminals, a power supply terminal is required, so a total of four control terminals are required.
The high-frequency switch circuit described in Patent Document 1 does not require a power supply terminal, but a differential control signal is required to control the SPST (single pole single throw) type high-frequency switch circuit, and two control terminals are required. It has become. In order to realize an SP3T type high frequency switch circuit with a circuit configuration similar to the conventional configuration shown in FIG. 4, three SPST type high frequency switch circuits are required, and therefore the number of control terminals increases to six. End up.

また、特許文献２記載のSPDT（単極双投）型高周波スイッチ回路は、明示的な制御端子数は１つであるが、電源端子が必要である。したがって特許文献２記載のSPDT高周波スイッチ回路を図５に図示するように２つ組み合わせ、それぞれの電源端子を接続して共通の電源端子としてSP3T(単極３投) スイッチ回路を構成した場合でも、２つの制御端子と最低１つの電源端子の計３端子が必要となる。   Further, the SPDT (single pole double throw) type high frequency switch circuit described in Patent Document 2 has one explicit control terminal, but requires a power supply terminal. Therefore, even when two SPDT high frequency switch circuits described in Patent Document 2 are combined as shown in FIG. 5 and the respective power supply terminals are connected to form a SP3T (single pole, three throw) switch circuit as a common power supply terminal, A total of three terminals are required: two control terminals and at least one power supply terminal.

制御用端子の増加は、配線の長さや複雑さを増加させ、また高周波スイッチ回路を制御するロジック回路の複雑さを増し、無線通信機器のコスト上昇を招く。   The increase in the number of control terminals increases the length and complexity of the wiring, and increases the complexity of the logic circuit that controls the high-frequency switch circuit, leading to an increase in the cost of the wireless communication device.

そこで本発明の課題は、外部ロジック回路などの余分な回路の付加なく、可及的少数の制御用端子にて制御可能なSP3T（単極３投）高周波スイッチ回路を実現する手段を提案するにある。   Therefore, an object of the present invention is to propose a means for realizing an SP3T (single pole, three throw) high frequency switch circuit that can be controlled with as few control terminals as possible without adding an extra circuit such as an external logic circuit. is there.

本発明の高周波スイッチ回路は、第１から第４のディプレッション型ショットキー接合の電界効果トランジスタと、複数の容量と、複数の抵抗と、一つの高周波共通端子と、第１から第３の高周波入出力端子と、第１及び第２の制御端子を備え、前記第１の電界効果トランジスタのソース端子には前記第１高周波入出力端子が接続されており、前記第２の電界効果トランジスタのソース端子はノード１に接続されており、前記第３の電界効果トランジスタのドレイン端子は前記ノード１に接続されており、前記第３の電界効果トランジスタのソース端子には前記第２高周波入出力端子が接続されており、前記第４の電界効果トランジスタのソース端子には前記第３高周波入出力端子が接続されており、前記高周波共通端子が前記第１又は第２の電界効果トランジスタのドレイン端子に接続されており、前記第１の電界効果トランジスタのドレイン端子と前記第２の電界効果トランジスタのドレイン端子が容量を介して接続されており、前記第４の電界効果トランジスタのドレイン端子が容量を介して前記ノード１に接続されており、前記第１の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第１制御端子に接続されており、前記第１の電界効果トランジスタのゲート端子が接地されており、前記第２の電界効果トランジスタのゲート端子が前記第１制御端子に接続されており、前記第３の電界効果トランジスタのゲート端子は前記第２制御端子に接続されており、前記第４の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第２制御端子に接続されており、前記第４の電界効果トランジスタのゲート端子が接地されており、電源端子が配置されず前記第１及び第２制御端子の電位のみにより第１から第４の電界効果トランジスタのオンとオフが切り替えられることを特徴とする。   The high-frequency switch circuit of the present invention includes first to fourth depletion type Schottky junction field effect transistors, a plurality of capacitors, a plurality of resistors, a single high-frequency common terminal, and first to third high-frequency input circuits. An output terminal; first and second control terminals; the first high-frequency input / output terminal is connected to the source terminal of the first field-effect transistor; and the source terminal of the second field-effect transistor Is connected to node 1, the drain terminal of the third field effect transistor is connected to the node 1, and the second high frequency input / output terminal is connected to the source terminal of the third field effect transistor. The third high frequency input / output terminal is connected to the source terminal of the fourth field effect transistor, and the high frequency common terminal is the first or second high frequency common terminal. A drain terminal of the field effect transistor; a drain terminal of the first field effect transistor and a drain terminal of the second field effect transistor are connected via a capacitor; and the fourth field effect transistor. A drain terminal of the first field effect transistor is connected to the node 1 via a capacitor, and a source or drain terminal of the first field effect transistor is connected to the first control terminal via a resistor. The gate terminal of the effect transistor is grounded, the gate terminal of the second field effect transistor is connected to the first control terminal, and the gate terminal of the third field effect transistor is connected to the second control terminal. And the source or drain terminal of the fourth field effect transistor is connected to the second control terminal via a resistor. The gate terminal of the fourth field effect transistor is grounded, the power supply terminal is not disposed, and the first to fourth field effect transistors are turned on only by the potentials of the first and second control terminals. And can be switched off.

また本発明において、前記ノード１または前記第２高周波入出力端子または前記第３高周波入出力端子の少なくとも一つに容量を介して第５の電界効果トランジスタのドレイン端子を接続し、前記第５の電界効果トランジスタのソース端子を容量を介して接地し、前記第５の電界効果トランジスタのゲート端子を接地し、前記第５の電界効果トランジスタのソース端子又はドレイン端子を抵抗を介して前記第１制御端子に接続する構成としてもよい。
また本発明において、第６から第８の電界効果トランジスタを備え、前記第６の電界効果トランジスタはドレイン端子が容量を介して第１高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第１制御端子に接続され、前記第７の電界効果トランジスタはドレイン端子が容量を介して第３高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第２制御端子に接続され、前記第８の電界効果トランジスタはドレイン端子が容量を介して第２高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が接地され、また、第６及び第７の電界効果トランジスタのドレインは抵抗を介してノード１に接続され、第８の電界効果トランジスタのドレイン端子は抵抗を介して第２制御端子に接続する構成としてもよい。
In the present invention, a drain terminal of a fifth field effect transistor is connected to at least one of the node 1 or the second high-frequency input / output terminal or the third high-frequency input / output terminal via a capacitor , field effect transistor source terminal grounded via a capacitor of the fifth to ground the gate terminal of the field effect transistor, said fifth source terminal or the first control via a resistor drain terminal of the field effect transistor It is good also as a structure connected to a terminal.
In the present invention, sixth to eighth field effect transistors are provided. The sixth field effect transistor has a drain terminal connected to the first high-frequency input / output terminal via a capacitor and a source terminal grounded via the capacitor. A gate terminal connected to the first control terminal; a drain terminal of the seventh field effect transistor connected to the third high-frequency input / output terminal via a capacitor; a source terminal grounded via the capacitor; Is connected to the second control terminal, the drain terminal of the eighth field effect transistor is connected to the second high-frequency input / output terminal via a capacitor, the source terminal is grounded via the capacitor, the gate terminal is grounded, The drains of the sixth and seventh field effect transistors are connected to the node 1 via a resistor, and the drain terminals of the eighth field effect transistors are connected via a resistor. It may be connected to the second control terminal.

あるいはまた、本発明において、前記第１から第５の電界効果トランジスタの少なくとも１つの電界効果トランジスタのソース端子とドレイン端子を抵抗を介して接続してもよい。   Alternatively, in the present invention, a source terminal and a drain terminal of at least one field effect transistor of the first to fifth field effect transistors may be connected via a resistor.

あるいはまた、本発明において、前記第１から第５の電界効果トランジスタの少なくとも１つの電界効果トランジスタのゲート端子に直列に抵抗を挿入してもよい。   Alternatively, in the present invention, a resistor may be inserted in series with the gate terminal of at least one field effect transistor of the first to fifth field effect transistors.

本発明によれば、余分なロジック回路等を付加することなく、最低数の制御端子にて高周波経路を制御可能なSP3T型高周波スイッチ回路を実現できる。   According to the present invention, an SP3T type high-frequency switch circuit capable of controlling a high-frequency path with a minimum number of control terminals can be realized without adding an extra logic circuit or the like.

また、前記ノード１または前記第２高周波入出力端子または前記第３高周波入出力端子の少なくとも一つに容量を介して第５の電界効果トランジスタのドレイン端子を接続し、前記第５電界効果トランジスタのソース端子を容量を介して接地し、前記第５電界効果トランジスタのゲート端子を接地し、前記第５電界効果トランジスタのソース端子又はドレイン端子を抵抗を介して前記第1制御端子に接続することにより、第２または第３の高周波入出力端子の少なくともいずれか一つのアイソレーションを改善することができる。   A drain terminal of a fifth field effect transistor is connected to at least one of the node 1 or the second high frequency input / output terminal or the third high frequency input / output terminal via a capacitor, By grounding a source terminal via a capacitor, grounding a gate terminal of the fifth field effect transistor, and connecting a source terminal or a drain terminal of the fifth field effect transistor to the first control terminal via a resistor. The isolation of at least one of the second and third high-frequency input / output terminals can be improved.

また、前記電界効果トランジスタの少なくとも１つの電界効果トランジスタのソース端子とドレイン端子を抵抗を介して接続することにより、該電界効果トランジスタのソース端子とドレイン端子の電位を等しく保ち、電界効果トランジスタのオン状態とオフ状態を素早く切り換えることが出来る。 Further, by connecting via the resistor source terminal and the drain terminal of the at least one field effect transistor of the previous SL electric field effect transistor, maintaining equal the potential of the source terminal and the drain terminal of the field effect transistor, the field effect transistor Can be quickly switched between on and off.

また、前記電界効果トランジスタの少なくとも１つの電界効果トランジスタのゲート端子に直列に抵抗を挿入することにより、該電界効果トランジスタの端子に過大な電圧がかかった場合においても電流を制限し、破壊を免れる確立を高くでき、高周波スイッチ回路の信頼性を高めることができると同時に、該電界効果トランジスタが発振等の不安定な動作をすることがなくなり、安定性を確保できる。 Further, by inserting a resistor in series with the gate terminal of the at least one field effect transistor of the previous SL electric field effect transistor, also limit the current when an excessive voltage is applied to the terminals of the field effect transistor, breakdown Thus, the reliability of the high-frequency switch circuit can be improved, and at the same time, the field effect transistor does not perform unstable operation such as oscillation, and stability can be ensured.

以下本発明の実施の最良の形態について実施例に基づいて説明する。   The best mode for carrying out the present invention will be described below based on examples.

図１は本発明の第１の実施例である高周波スイッチ回路の回路図である。図中、１から４はディプレッション型ショットキー接合電界効果トランジスタである。２１は抵抗であり、２４は使用する高周波帯において十分小さなインピーダンスとなる容量である。   FIG. 1 is a circuit diagram of a high frequency switch circuit according to a first embodiment of the present invention. In the figure, reference numerals 1 to 4 denote depletion type Schottky junction field effect transistors. Reference numeral 21 denotes a resistor, and reference numeral 24 denotes a capacitor having a sufficiently small impedance in a high frequency band to be used.

本実施例において、高周波信号の周波数は2.5GHzである。電界効果トランジスタ１,及び２は擬似格子整合型高電子移動度トランジスタ（ｐ−HMET）プロセスで同一のチップ上に作成され、ほぼ同一で負のピンチオフ電圧 約−１．３Vを持つ。電界効果トランジスタ１から４のゲート長は１mmであり、ゲート幅は同じ２μmである。２１の抵抗値はRF信号を略阻止する２０kΩとする。１MΩ以上の抵抗値は、ゲート端子電圧の変化が遅くなり、高周波スイッチ回路の動作を低下させる。容量２４は５pFである。高周波スイッチ回路を制御しているロジック回路の動作電圧は、いま３Vとし、高周波共通端子、第１及び第２の高周波入出力端子は図示しないが、容量を介して外部回路に接続されており、直流的にはフローティング状態である。   In this embodiment, the frequency of the high frequency signal is 2.5 GHz. Field effect transistors 1 and 2 are fabricated on the same chip by a pseudo-lattice matched high electron mobility transistor (p-HMET) process and have approximately the same negative pinch-off voltage of about -1.3V. The field effect transistors 1 to 4 have a gate length of 1 mm and a gate width of 2 μm. The resistance value of 21 is 20 kΩ that substantially blocks the RF signal. A resistance value of 1 MΩ or more slows down the change in the gate terminal voltage and degrades the operation of the high-frequency switch circuit. Capacitor 24 is 5 pF. The operating voltage of the logic circuit that controls the high-frequency switch circuit is now 3 V, and the high-frequency common terminal and the first and second high-frequency input / output terminals are not shown, but are connected to an external circuit through a capacitor. In terms of direct current, it is in a floating state.

以下、高周波スイッチ回路の動作について説明する。
第１状態 （第１制御端子＝High（３V）、第2制御端子＝High（３V））
この場合ノード１、ノード３は第１及び第２制御端子からの電流により３Vとなる。ノード２は、電界効果トランジスタ２及び電界効果トランジスタ３のショットキー接合部を通して電流が流れるため、（3V−ショットキー順方向電圧）となる。ショットキーの順方向電圧は小さいのでHigh電圧と見なしてよい。ここでそれぞれ１から４の電界効果トランジスタのドレイン端子とソース端子間の電位差は、仮に電界効果トランジスタがオフ状態であったとしても漏れ電流により同電位となる。
したがって電界効果トランジスタ１から４のソース−ゲート端子間電圧は、−３V，０V，０V、−３Vとなり、ピンチオフ電圧が−１．３Vであるのでドレイン−ソース端子間はオフ、オン、オン、オフとなる。高周波の経路としては高周波共通端子と第2高周波入出力端子が接続される。 Hereinafter, the operation of the high frequency switch circuit will be described.
First state (first control terminal = High (3V), second control terminal = High (3V))
In this case, the nodes 1 and 3 become 3V by the current from the first and second control terminals. Since current flows through the Schottky junction of the field effect transistor 2 and the field effect transistor 3, the node 2 becomes (3V−Schottky forward voltage). Since the forward voltage of the Schottky is small, it may be regarded as a high voltage. Here, the potential difference between the drain terminal and the source terminal of each of the field effect transistors 1 to 4 becomes the same potential due to the leakage current even if the field effect transistor is in the OFF state.
Therefore, the source-gate voltages of the field effect transistors 1 to 4 are -3V, 0V, 0V, -3V, and the pinch-off voltage is -1.3V, so that the drain-source terminals are off, on, on, off. It becomes. A high frequency common terminal and a second high frequency input / output terminal are connected as a high frequency path.

第２状態 （第１制御端子＝High（３V）、第２制御端子＝Low（０V））
この場合ノード１、ノード３は第1及び第2制御端子からの電流により、それぞれ３V、０Vとなる。ノード２は電界効果トランジスタ２のショットキー接合を通して電流が流れこむが、電界効果トランジスタ3のショットキー接合は逆方向電圧となるので、電流は流れ出さない。したがってHigh電圧となる。電界効果トランジスタ１から４のソース−ゲート端子間電圧は、−３V，０V，−３V、０Vとなり、電界効果トランジスタ１から４のドレイン−ソース端子間はオフ、オン、オフ、オンとなる。高周波経路は、高周波共通端子と第３高周波入出力端子となる。 Second state (first control terminal = High (3V), second control terminal = Low (0V))
In this case, the node 1 and the node 3 become 3V and 0V, respectively, due to the currents from the first and second control terminals. Although current flows into the node 2 through the Schottky junction of the field effect transistor 2, no current flows because the Schottky junction of the field effect transistor 3 has a reverse voltage. Therefore, the voltage becomes high. The source-gate terminal voltages of the field effect transistors 1 to 4 are −3 V, 0 V, −3 V, and 0 V, and the drain-source terminals of the field effect transistors 1 to 4 are off, on, off, and on. The high frequency path is a high frequency common terminal and a third high frequency input / output terminal.

第３状態 （第1制御端子＝Low（０V）、第2制御端子＝High（３V））
この場合ノード１、ノード３は第1及び第2制御端子からの電流により、それぞれ０V、３Vとなる。ノード２は電界効果トランジスタ３のショットキー接合を通して電流が流れこむが、電界効果トランジスタ２のショットキー接合は逆方向電圧となるので、電流は流れ出さない。したがってHigh電圧となる。電界効果トランジスタ１から４のソース−ゲート端子間電圧は、０V，−３V，０V、−３Vとなり、電界効果トランジスタ1から４のドレイン−ソース端子間はオン、オフ、オン、オフとなる。高周波経路は、高周波共通端子と第１高周波入出力端子となる。 3rd state (1st control terminal = Low (0V), 2nd control terminal = High (3V))
In this case, the nodes 1 and 3 become 0 V and 3 V, respectively, due to the currents from the first and second control terminals. Although current flows into the node 2 through the Schottky junction of the field effect transistor 3, the current does not flow because the Schottky junction of the field effect transistor 2 has a reverse voltage. Therefore, the voltage becomes high. The source-gate terminal voltages of the field effect transistors 1 to 4 are 0 V, −3 V, 0 V, and −3 V, and the drain-source terminals of the field effect transistors 1 to 4 are on, off, on, and off. The high frequency path is a high frequency common terminal and a first high frequency input / output terminal.

以上の３つの状態により、高周波共通端子と第１から第３高周波入出力端子のいずれかが接続される。第１制御端子、第２制御端子ともLow(0V)とした第4の状態は、すべての電位が等しくなり、すべての電界効果トランジスタがオン状態となるため、経路選択が出来ない。そのためこの状態は実際には使用できない禁止状態である。   According to the above three states, either the high frequency common terminal or the first to third high frequency input / output terminals are connected. In the fourth state in which both the first control terminal and the second control terminal are set to Low (0 V), all the potentials are equal and all the field effect transistors are turned on, so that the path cannot be selected. Therefore, this state is a prohibition state that cannot be actually used.

図２は、本発明の第２の実施例である高周波スイッチ回路の回路図である。実施例１の回路に加え、電界効果トランジスタ５のドレイン端子は５pFの容量を介してノード１に接続され、電界効果トランジスタ５のソース端子は５pFの容量を介して接地されている。電界効果トランジスタ５のゲート端子は略２０kΩの抵抗を介して接地されており、電界効果トランジスタ５のソース端子は略２０kΩの抵抗を介して第１制御端子に接続されている。 また、電界効果トランジスタ１から４のゲート端子もそれぞれ略２０kΩの抵抗を介して接地または制御端子に接続されている。
ゲート端子に比較的大きな抵抗を直列に接続することにより、いずれかの端子に過大な電圧がかかったとしても、ゲート端子に流れる電流は抵抗によって制限される。従って電界効果トランジスタに発生する熱が抵抗を接続しない場合と比較し抑制され、電界効果トランジスタの破壊防止に有効となる。 FIG. 2 is a circuit diagram of a high frequency switch circuit according to a second embodiment of the present invention. In addition to the circuit of the first embodiment, the drain terminal of the field effect transistor 5 is connected to the node 1 through a 5 pF capacitor, and the source terminal of the field effect transistor 5 is grounded through a 5 pF capacitor. The gate terminal of the field effect transistor 5 is grounded through a resistance of about 20 kΩ, and the source terminal of the field effect transistor 5 is connected to the first control terminal through a resistance of about 20 kΩ. The gate terminals of the field effect transistors 1 to 4 are also connected to the ground or the control terminal via resistors of about 20 kΩ.
By connecting a relatively large resistance in series to the gate terminal, even if an excessive voltage is applied to any terminal, the current flowing through the gate terminal is limited by the resistance. Therefore, the heat generated in the field effect transistor is suppressed as compared with the case where the resistor is not connected, which is effective in preventing the field effect transistor from being destroyed.

また、本実施例においては、電界効果トランジスタ１から５のソース−ドレイン端子間を略２０ｋΩの抵抗により接続している。このようにすることにより、電界効果トランジスタの漏れ電流によることなくソース−ドレイン間を同電位に保つことが可能となる。抵抗値が略２０ｋΩと大きく、高周波信号は通さないため、高周波信号の経路選択に影響することは無い。   In this embodiment, the source-drain terminals of the field effect transistors 1 to 5 are connected by a resistance of about 20 kΩ. By doing so, it is possible to keep the source and drain at the same potential without depending on the leakage current of the field effect transistor. Since the resistance value is as large as about 20 kΩ and does not pass high-frequency signals, it does not affect the route selection of high-frequency signals.

次に本実施例の高周波スイッチ回路の動作について説明する。第３状態（第1制御端子＝Low（０V）、第2制御端子＝High（３V））において、電界効果トランジスタ５のゲート−ソース間電圧は０Ｖとなり、オン状態となる。このときノード１は、高周波的に接地される。したがってオフ状態の電界効果トランジスタ２から漏れた高周波信号電流をグランドに流すことにより、第２高周波入出力端子及び第３高周波入出力端子のアイソレーションを改善することができる。   Next, the operation of the high frequency switch circuit of this embodiment will be described. In the third state (first control terminal = Low (0V), second control terminal = High (3V)), the gate-source voltage of the field-effect transistor 5 becomes 0V, and it is turned on. At this time, the node 1 is grounded at a high frequency. Therefore, the isolation of the second high frequency input / output terminal and the third high frequency input / output terminal can be improved by flowing the high frequency signal current leaking from the field effect transistor 2 in the off state to the ground.

第１状態（第１制御端子＝High（３V）、第２制御端子＝High（３V））及び第２状態（第１制御端子＝High（３V）、第２制御端子＝Low（０V））においては、電界効果トランジスタ５のゲート−ソース間電圧は−３Ｖとなりオフ状態である。したがって高周波スイッチ回路への影響は無い。   In the first state (first control terminal = High (3V), second control terminal = High (3V)) and in the second state (first control terminal = High (3V), second control terminal = Low (0V)) , The gate-source voltage of the field effect transistor 5 is -3 V, and it is in the off state. Therefore, there is no influence on the high frequency switch circuit.

図６は、本発明の第３の実施例である高周波スイッチ回路の回路図である。実施例２の回路に加え、電界効果トランジスタ６，７，８のドレイン端子が容量を介してRF1、RF2、RF3に接続されており、電界効果トランジスタ６，７，８のソース端子は容量を介して接地されている。電界効果トランジスタ６のゲート端子は、抵抗を介して第１制御端子に接続され、電界効果トランジスタ７のゲート端子は抵抗を介して第２制御端子に接続され、電界効果トランジスタ８のゲート端子は接地されている。また、電界効果トランジスタ６，７のドレイン端子は、抵抗を介してノード１に接続されており、電界効果トランジスタ８のドレイン端子は抵抗を介して第２制御端子に接続されている。   FIG. 6 is a circuit diagram of a high-frequency switch circuit according to a third embodiment of the present invention. In addition to the circuit of the second embodiment, the drain terminals of the field effect transistors 6, 7, and 8 are connected to RF1, RF2, and RF3 through capacitors, and the source terminals of the field effect transistors 6, 7, and 8 are connected through capacitors. Is grounded. The gate terminal of the field effect transistor 6 is connected to the first control terminal through a resistor, the gate terminal of the field effect transistor 7 is connected to the second control terminal through a resistor, and the gate terminal of the field effect transistor 8 is grounded. Has been. The drain terminals of the field effect transistors 6 and 7 are connected to the node 1 via a resistor, and the drain terminal of the field effect transistor 8 is connected to the second control terminal via a resistor.

このような回路構成にすることにより、アイソレーションを改善することができる。第１状態における本実施例の効果について説明する。   With such a circuit configuration, isolation can be improved. The effect of the present embodiment in the first state will be described.

第１状態 （第１制御端子＝High（３V）、第２制御端子＝High（３V））
この時、電界効果トランジスタ８はオフ状態であり、高周波共通端子と第２高周波入出力端子間の高周波経路への影響は無視できる。電界効果トランジスタ６，７はオン状態となり、第１高周波入出力端子及び第３高周波入出力端子は高周波において接地状態となり、高周波経路からの高周波の漏れ電流をグランドに逃がすため、第１及び第３高周波入出力端子のアイソレーションを高めることができる。 First state (first control terminal = High (3V), second control terminal = High (3V))
At this time, the field effect transistor 8 is in the off state, and the influence on the high frequency path between the high frequency common terminal and the second high frequency input / output terminal can be ignored. The field effect transistors 6 and 7 are turned on, the first high-frequency input / output terminals and the third high-frequency input / output terminals are grounded at high frequencies, and the high-frequency leakage current from the high-frequency path is released to the ground. Isolation of high frequency input / output terminals can be increased.

第２状態及び第３状態においても同様にして、高周波経路に接続されていない高周波入出力端子が接地されて漏れ電流を接地へ逃し、アイソレーションを改善する。   Similarly, in the second state and the third state, the high-frequency input / output terminals not connected to the high-frequency path are grounded to release the leakage current to the ground, thereby improving the isolation.

本発明の高周波スイッチ回路は、送受信時分割方式やマルチバンドに対応した携帯電話、無線LAN端末など高周波信号経路の切り換えが必要な高周波無線通信機器に用いることができる。   The high-frequency switch circuit of the present invention can be used for a high-frequency wireless communication device that requires switching of a high-frequency signal path, such as a cellular phone or a wireless LAN terminal that supports transmission / reception time division and multiband.

本発明による高周波スイッチ回路の、第１の実施例の回路図である。1 is a circuit diagram of a first embodiment of a high-frequency switch circuit according to the present invention; 本発明による高周波スイッチ回路の、第２の実施例の回路図である。It is a circuit diagram of the 2nd Example of the high frequency switch circuit by this invention. 従来のSP3T型高周波スイッチ回路の回路図である。It is a circuit diagram of a conventional SP3T type high frequency switch circuit. 特許文献１記載の従来の高周波スイッチ回路の回路図である。1 is a circuit diagram of a conventional high-frequency switch circuit described in Patent Document 1. FIG. 特許文献２記載のSPDT型高周波スイッチ回路を用いて実現したSP3T型高周波スイッチ回路の回路図である。FIG. 10 is a circuit diagram of an SP3T type high frequency switch circuit realized using the SPDT type high frequency switch circuit described in Patent Document 2. 本発明による高周波スイッチ回路の、第３の実施例の回路図である。It is a circuit diagram of the 3rd example of a high frequency switch circuit by the present invention.

符号の説明Explanation of symbols

1,2,3,4,5,7,8：デプレッション型ショットキー接合電界効果トランジスタ
L1：第1制御端子
L2：第2制御端子
L3：第３制御端子
11,11a：差動制御信号端子
RF1：第1高周波入出力端子
RF2：第２高周波入出力端子
RF3：第3高周波入出力端子
RFC：高周波共通端子
21：抵抗
24：容量
n1：ノード１
n2：ノード２
n3：ノード３
VDD：電源端子 1,2,3,4,5,7,8: Depletion type Schottky junction field effect transistor
L1: First control terminal
L2: Second control terminal
L3: Third control terminal
11,11a: Differential control signal terminal
RF1: First high frequency input / output terminal
RF2: Second high frequency input / output terminal
RF3: Third high frequency input / output pin
RFC: High frequency common terminal
21: Resistance
24: Capacity
n1: Node 1
n2: Node 2
n3: Node 3
VDD: Power supply pin

Claims (5)

第１から第４のディプレッション型ショットキー接合の電界効果トランジスタと、複数の容量と、複数の抵抗と、一つの高周波共通端子と、第１から第３の高周波入出力端子と、第１及び第２の制御端子を備え、前記第１の電界効果トランジスタのソース端子には前記第１高周波入出力端子が接続されており、前記第２の電界効果トランジスタのソース端子はノード１に接続されており、前記第３の電界効果トランジスタのドレイン端子は前記ノード１に接続されており、前記第３の電界効果トランジスタのソース端子には前記第２高周波入出力端子が接続されており、前記第４の電界効果トランジスタのソース端子には前記第３高周波入出力端子が接続されており、前記高周波共通端子が前記第１又は第２の電界効果トランジスタのドレイン端子に接続されており、前記第１の電界効果トランジスタのドレイン端子と前記第２の電界効果トランジスタのドレイン端子が容量を介して接続されており、前記第４の電界効果トランジスタのドレイン端子が容量を介して前記ノード１に接続されており、前記第１の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第１制御端子に接続されており、前記第１の電界効果トランジスタのゲート端子が接地されており、前記第２の電界効果トランジスタのゲート端子が前記第１制御端子に接続されており、前記第３の電界効果トランジスタのゲート端子は前記第２制御端子に接続されており、前記第４の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第２制御端子に接続されており、前記第４の電界効果トランジスタのゲート端子が接地されており、電源端子が配置されず前記第１及び第２制御端子の電位のみにより第１から第４の電界効果トランジスタのオンとオフが切り替えられることを特徴とするＳＰ３Ｔ（単極３投）型の高周波スイッチ回路。   First to fourth depletion type Schottky junction field effect transistors, a plurality of capacitors, a plurality of resistors, a single high-frequency common terminal, first to third high-frequency input / output terminals, a first and a second The first high-frequency input / output terminal is connected to the source terminal of the first field effect transistor, and the source terminal of the second field effect transistor is connected to the node 1. , The drain terminal of the third field effect transistor is connected to the node 1, the source terminal of the third field effect transistor is connected to the second high frequency input / output terminal, The source terminal of the field effect transistor is connected to the third high frequency input / output terminal, and the high frequency common terminal is connected to the drain of the first or second field effect transistor. The drain terminal of the first field effect transistor and the drain terminal of the second field effect transistor are connected via a capacitor, and the drain terminal of the fourth field effect transistor is a capacitor. And the source or drain terminal of the first field effect transistor is connected to the first control terminal via a resistor, and the gate terminal of the first field effect transistor Is grounded, the gate terminal of the second field effect transistor is connected to the first control terminal, the gate terminal of the third field effect transistor is connected to the second control terminal, A source or drain terminal of the fourth field effect transistor is connected to the second control terminal via a resistor, and the fourth field effect transistor The gate terminal of the transistor is grounded, the power supply terminal is not disposed, and the first to fourth field effect transistors are switched on and off only by the potentials of the first and second control terminals. SP3T (single pole 3 throw) type high frequency switch circuit. 第１から第４のディプレッション型ショットキー接合の電界効果トランジスタと、複数の容量と、複数の抵抗と、一つの高周波共通端子と、第１から第３の高周波入出力端子と、第１及び第２の制御端子を備え、前記第１の電界効果トランジスタのソース端子には前記第１高周波入出力端子が接続されており、前記第２の電界効果トランジスタのソース端子はノード１に接続されており、前記第３の電界効果トランジスタのドレイン端子は前記ノード１に接続されており、前記第３の電界効果トランジスタのソース端子には前記第２高周波入出力端子が接続されており、前記第４の電界効果トランジスタのソース端子には前記第３高周波入出力端子が接続されており、前記高周波共通端子が前記第１又は第２の電界効果トランジスタのドレイン端子に接続されており、前記第１の電界効果トランジスタのドレイン端子と前記第２の電界効果トランジスタのドレイン端子が容量を介して接続されており、前記第４の電界効果トランジスタのドレイン端子が容量を介して前記ノード１に接続されており、前記第１の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第１制御端子に接続されており、前記第１の電界効果トランジスタのゲート端子が接地されており、前記第２の電界効果トランジスタのゲート端子が前記第１制御端子に接続されており、前記第３の電界効果トランジスタのゲート端子は前記第２制御端子に接続されており、前記第４の電界効果トランジスタのソース又はドレイン端子が抵抗を介して前記第２制御端子に接続されており、前記第４の電界効果トランジスタのゲート端子が接地されており、
前記ノード１または前記第２高周波入出力端子または前記第３高周波入出力端子の少なくとも一つに容量を介して第５の電界効果トランジスタのドレイン端子を接続し、前記第５の電界効果トランジスタのソース端子を容量を介して接地し、前記第５の電界効果トランジスタのゲート端子を接地し、前記第５の電界効果トランジスタのソース端子又はドレイン端子を抵抗を介して前記第１制御端子に接続したことを特徴とするＳＰ３Ｔ（単極３投）型の高周波スイッチ回路。 First to fourth depletion type Schottky junction field effect transistors, a plurality of capacitors, a plurality of resistors, a single high-frequency common terminal, first to third high-frequency input / output terminals, a first and a second The first high-frequency input / output terminal is connected to the source terminal of the first field effect transistor, and the source terminal of the second field effect transistor is connected to the node 1. , The drain terminal of the third field effect transistor is connected to the node 1, the source terminal of the third field effect transistor is connected to the second high frequency input / output terminal, The source terminal of the field effect transistor is connected to the third high frequency input / output terminal, and the high frequency common terminal is connected to the drain of the first or second field effect transistor. The drain terminal of the first field effect transistor and the drain terminal of the second field effect transistor are connected via a capacitor, and the drain terminal of the fourth field effect transistor is a capacitor. And the source or drain terminal of the first field effect transistor is connected to the first control terminal via a resistor, and the gate terminal of the first field effect transistor Is grounded, the gate terminal of the second field effect transistor is connected to the first control terminal, the gate terminal of the third field effect transistor is connected to the second control terminal, A source or drain terminal of the fourth field effect transistor is connected to the second control terminal via a resistor, and the fourth field effect transistor The gate terminal of the fruit transistor is grounded,
A drain terminal of a fifth field effect transistor is connected to at least one of the node 1 or the second high frequency input / output terminal or the third high frequency input / output terminal via a capacitor, and the source of the fifth field effect transistor The terminal is grounded via a capacitor, the gate terminal of the fifth field effect transistor is grounded, and the source terminal or drain terminal of the fifth field effect transistor is connected to the first control terminal via a resistor. SP3T (single pole 3 throw) type high frequency switch circuit characterized by 請求項２に記載の高周波スイッチ回路であって、
第６から第８の電界効果トランジスタを備え、
前記第６の電界効果トランジスタはドレイン端子が容量を介して第１高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第１制御端子に接続され、
前記第７の電界効果トランジスタはドレイン端子が容量を介して第３高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が第２制御端子に接続され、
前記第８の電界効果トランジスタはドレイン端子が容量を介して第２高周波入出力端子に接続され、ソース端子が容量を介して接地され、ゲート端子が接地され、
また、第６及び第７の電界効果トランジスタのドレインは抵抗を介してノード１に接続され、第８の電界効果トランジスタのドレイン端子は抵抗を介して第２制御端子に接続されていることを特徴とする高周波スイッチ回路。 A high-frequency switch circuit according to claim 2,
Comprising sixth to eighth field effect transistors;
The sixth field effect transistor has a drain terminal connected to the first high-frequency input / output terminal via a capacitor, a source terminal grounded via the capacitor, a gate terminal connected to the first control terminal,
The seventh field effect transistor has a drain terminal connected to the third high-frequency input / output terminal via a capacitor, a source terminal grounded via the capacitor, a gate terminal connected to the second control terminal,
The eighth field effect transistor has a drain terminal connected to the second high-frequency input / output terminal via a capacitor, a source terminal grounded via the capacitor, a gate terminal grounded,
The drains of the sixth and seventh field effect transistors are connected to the node 1 via a resistor, and the drain terminal of the eighth field effect transistor is connected to the second control terminal via a resistor. High frequency switch circuit. 請求項１から３のいずれかに記載の高周波スイッチ回路であって、前記電界効果トランジスタの少なくとも１つの電界効果トランジスタのソース端子とドレイン端子を抵抗を介して接続したことを特徴とする高周波スイッチ回路。   4. The high-frequency switch circuit according to claim 1, wherein a source terminal and a drain terminal of at least one field-effect transistor of the field-effect transistor are connected via a resistor. . 請求項１から４のいずれかに記載の高周波スイッチ回路であって、前記電界効果トランジスタの少なくとも１つの電界効果トランジスタのゲート端子に直列に抵抗を挿入したことを特徴とする高周波スイッチ回路。   5. The high frequency switch circuit according to claim 1, wherein a resistor is inserted in series with a gate terminal of at least one field effect transistor of the field effect transistor.
JP2005250435A 2005-08-31 2005-08-31 High frequency switch circuit Expired - Fee Related JP4868275B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005250435A JP4868275B2 (en) 2005-08-31 2005-08-31 High frequency switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005250435A JP4868275B2 (en) 2005-08-31 2005-08-31 High frequency switch circuit

Publications (3)

Publication Number Publication Date
JP2007067751A JP2007067751A (en) 2007-03-15
JP2007067751A5 JP2007067751A5 (en) 2009-02-26
JP4868275B2 true JP4868275B2 (en) 2012-02-01

Family

ID=37929436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005250435A Expired - Fee Related JP4868275B2 (en) 2005-08-31 2005-08-31 High frequency switch circuit

Country Status (1)

Country Link
JP (1) JP4868275B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI519083B (en) 2009-11-20 2016-01-21 日立金屬股份有限公司 High frequency circuit, high frequency circuit element and communication device
CN103684509B (en) * 2012-09-14 2015-06-24 宣昶股份有限公司 Switching circuit for antenna

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288209B2 (en) * 1994-12-16 2002-06-04 松下電器産業株式会社 Semiconductor integrated circuit
JP2964975B2 (en) * 1997-02-26 1999-10-18 日本電気株式会社 High frequency switch circuit
JP2002261593A (en) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd Compound semiconductor switching circuit
JP2003309130A (en) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd Semiconductor switch circuit device
JP2005005857A (en) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd Switch circuit apparatus
JP4000103B2 (en) * 2003-10-09 2007-10-31 三菱電機株式会社 High frequency switch device and high frequency switch structure

Also Published As

Publication number Publication date
JP2007067751A (en) 2007-03-15

Similar Documents

Publication Publication Date Title
US9520628B2 (en) Transistor switches with single-polarity control voltage
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
JP2008017416A (en) High-frequency switch device
JP5677930B2 (en) Semiconductor switch and wireless device
JP2018050129A (en) Receiving circuit, radio communication module, and radio communication apparatus
KR101301213B1 (en) SPDT switch for use in radio frequency switching and isolation enhancement method
JP2010220200A (en) Conduction switching circuit, conduction switching circuit block, and operation method for conduction switching circuit
JP2007259112A (en) High-frequency switching circuit and semiconductor device
JP2007096609A (en) Semiconductor switch circuit device
JP4870644B2 (en) High isolation switch element for millimeter wave band control circuit
US10340704B2 (en) Switch device with a wide bandwidth
JP2007531402A (en) Low quiescent current radio frequency switch decoder
JP4868275B2 (en) High frequency switch circuit
JP2007243410A (en) High frequency switch circuit, and semiconductor device using same
KR101616597B1 (en) High frequency switch
JP3891443B2 (en) High frequency switch circuit and semiconductor device
US7254371B2 (en) Multi-port multi-band RF switch
JP2006121187A (en) Semiconductor switching circuit
JP3989916B2 (en) Switch matrix
JP6835005B2 (en) Front end circuit
JP2007214825A (en) Semiconductor switch integrated circuit
JP6845688B2 (en) Switch device and switch circuit
JP4538016B2 (en) High frequency switch device and semiconductor device
JP5192900B2 (en) Switch semiconductor integrated circuit
JP2007019590A (en) Semiconductor signal switching circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111103

R150 Certificate of patent or registration of utility model

Ref document number: 4868275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees