JP4862168B2 - 信号取込みプローブにて利用可能なモード選択増幅器回路 - Google Patents

信号取込みプローブにて利用可能なモード選択増幅器回路 Download PDF

Info

Publication number
JP4862168B2
JP4862168B2 JP2009512293A JP2009512293A JP4862168B2 JP 4862168 B2 JP4862168 B2 JP 4862168B2 JP 2009512293 A JP2009512293 A JP 2009512293A JP 2009512293 A JP2009512293 A JP 2009512293A JP 4862168 B2 JP4862168 B2 JP 4862168B2
Authority
JP
Japan
Prior art keywords
signal
output
mode
differential
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009512293A
Other languages
English (en)
Other versions
JP2009538580A (ja
Inventor
ヒックマン・バートン・ティー
ハード・リチャード・ジェイ
タラ・エイナー・オー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2009538580A publication Critical patent/JP2009538580A/ja
Application granted granted Critical
Publication of JP4862168B2 publication Critical patent/JP4862168B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/261Amplifier which being suitable for instrumentation applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45138Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45374Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45506Indexing scheme relating to differential amplifiers the CSC comprising only one switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

発明の背景
本発明は、一般に、増幅器回路に関し、特に、信号取込みプローブにて利用可能なモード選択増幅器回路に関する。
信号取込みプローブは、被試験装置からの種々の形式の電気信号を取り込む。一般的に、電気信号は、シングル・エンド信号及び差動信号に分割できる。シングル・エンド信号は、関連した基準、一般的には電気的接地を有する信号導体上を伝わる。差動信号は、1対の信号導体を伝わり、この差動信号は、2つの電子信号成分を有する。
各シングル・エンド及び差動信号を測定するために、シングル・エンド及び差動電圧信号取込みプローブが製造されている。電圧シングル・エンド信号取込みプローブは、シングル・エンド信号を伝える被試験装置の試験点に接触するプロービング・チップを有する。接地端子又はリードは、信号取込みプローブから延びて、シングル・エンド信号に関連した接地基準に接続する。シングル・エンド・アクティブ電圧プロービングにとって、プロービング・チップは、減衰器回路を介してバッファ増幅器に電気的に結合される。バッファ増幅器は、プローブ・ケーブルの負荷から信号を分離し、制御されたインピーダンス出力を与える。バッファ増幅器の出力は、一般に50オームのインピーダンス特性のプローブ信号ケーブルに結合される。ケーブルの他端は、プローブ制御ボックスを介して、オシロスコープなどの如き測定試験機器に結合され、オシロスコープの表示装置に信号の描写を表示する。
差動電圧信号取込みプローブは、差動信号を伝える被試験装置の試験点に接触する二重プロービング・チップを有する。二重プロービング・チップは、二重減衰器回路を介して、差動増幅器の入力に結合される。差動増幅器は、差動信号に比例する出力を発生する。差増増幅器の出力は、一般的に50オーム特性インピーダンスのプローブ信号ケーブルに結合される。このケーブルの他端は、プローブ制御ボックスを介して、オシロスコープなどの如き測定試験機器に結合されて、差動信号の信号成分の差を表す描写をオシロスコープの表示器に表示する。
差動信号は、2つのシングル・エンド電圧信号取込みプローブにより測定される同相モード成分を有する。シングル・エンド電圧信号取込みプローブのプロービング・チップは、差動信号の信号成分の1つに結合され、他のシングル・エンド電圧信号取込みプローブのプロービング・チップは、差動信号の他の信号成分に結合される。各信号取込みプローブは、オシロスコープの分離信号入力チャネルに結合されて、このオシロスコープは、信号成分を加算し、この加算結果を2で割って、同相モード信号結果を発生する。同相モード信号結果は、オシロスコープの表示器上に表示される。
2つのシングル・エンド信号取込みプローブを用いて差動信号の同相電圧を測定することには、多くの欠点がある。これらプローブ間の利得又は遅延のミスマッチは、同相モード測定における不正確さの原因となる。これらの遅延を減らすためには、一方のプローブからの信号が他方と整列するように、プローブをデスキューする必要がある。これには、デスキュー・フィクスチャー及び測定試験機器内のアルゴリズムを用いて、デスキュー・フィクスチャーからの信号を整列する必要がある。信号チャネルに対して校正されていない機器の任意の内部遅延が同相モード測定に影響する。
必要とされることは、種々の測定モードの選択が可能である信号取込みプローブ内の増幅器回路である。この増幅器回路は、電気的接地の如き基準源を基準とする電圧信号及び差動電圧信号を受け、差及び同相信号出力を含む種々の信号出力モードと共に、基準源を基準とした電圧信号を発生できなければならない。増幅器回路は、信号取込みプローブにて、シングル・エンド及び差動信号の取込みプローブの両方として利用可能でなければならない。
上述の必要性は、複数の差動信号出力モードを有するモード選択増幅器回路に合う。モード選択増幅器回路は、信号入力A、B及びCに結合された複数の差動増幅器回路を有する。各差動増幅器回路は、選択的に動作して、出力モードを表す信号出力を発生し、各差動増幅器回路の出力モードは、信号入力の代数的組合せであるA−C、B−C、A−B及び(A+B)/2−Cの1つから選択される。
モード選択増幅器回路は、好ましくは、少なくとも第1電流源に結合された入力と、多重出力とを有するスイッチング回路を含んでおり、各出力は、差動増幅器回路の1つに結合される。スイッチング回路は、電流源を差動増幅器回路の各々に選択的に結合して、多数の差動増幅器回路の各々を他の差動増幅器回路から独立させて動作させる。好適実施例において、スイッチング回路は、第1及び第2スイッチング要素を有するスイッチ・マトリクスであり、各スイッチング要素は、定電流源に結合され、多数の出力を有する。これら出力の各々は、多数の差動増幅器の1つに結合される。スイッチング回路は、デマルチプレクサで実現できる。
モード選択増幅器回路は、種々の出力モードを表す差動増幅器回路の信号出力を受けるように結合された加算回路により実現してもよい。加算回路は、差動増幅器回路の選択された出力モードを表す加算信号出力を発生する。
出力増幅器は、差動増幅器回路の各々の信号出力又は加算回路の加算信号出力のいずれかを受け、差動増幅器回路の選択された出力モードを表す出力信号を発生する。出力増幅器は、差動増幅器回路の選択された出力モードに等化で且つこの出力モードを表す差動又はシングル・エンドの出力信号を発生してもよい。
更なる実施例において、モード選択増幅器回路の複数の差動増幅器回路は、信号出力を同時に発生するように動作し、各差動増幅器回路は、信号入力の代数的組合せであるシングル・エンド・モードA−C及びB−C、差動モードA−B並びに同相モード(A+B)/2−Cの1つから選択された出力モードを発生する。複数の差動増幅器回路の信号出力は、差動増幅器回路の各々の信号出力を選択的に通過させるスイッチング回路に結合される。スイッチング回路の選択された信号出力は、出力増幅器に結合され、差動増幅器回路の選択された出力モードを表す出力信号を発生する。
好適実施例のモード選択増幅器回路は、入力信号A、B及びCの少なくとも2つを受けるように結合された複数の差動増幅器回路を有するモード・スイッチを含んでいる。各差動増幅器回路は、出力モードを表す信号出力を発生し、各差動増幅器回路の出力モードは、信号入力の代数的組合せであるシングル・エンド・モードA−C及びB−C、差動モードA−B並びに同相モード(A+B)/2−Cの1つから選択される。各差動増幅器回路は、スイッチング回路を介して、少なくとも第1定電流源に選択的に結合される。各出力は、複数の差動増幅器回路の1つに結合される。第1及び第2レベル・シフト器は、モード・スイッチからの信号出力を受け、レベル・シフト信号出力を発生するように結合される。出力増幅器は、レベル・シフト信号出力を受け、選択された差動増幅器回路の出力モードに等化で且つこの出力モードを表す出力信号を発生する。出力増幅器は、差動増幅器回路の選択された出力モードに等化で且つその出力モードを表す差動又はシングル・エンドの出力信号を発生してもよい。
モード選択増幅器回路は、プローブ・ケーブルを介してプローブ制御ボックスに結合されたプローブ・ヘッドを有する信号取込みプローブに組み込むことができる。プローブ・ヘッドは、信号入力A、B及びCを受けるプローブ接点を有する。信号入力は、モード選択増幅器回路に結合され、信号入力の代数的組合せであるシングル・エンド・モードA−C及びB−C、差動モードA−B並びに同相モード(A+B)/2−Cの1つから選択された種々の出力モードを表す信号出力を発生する。モード選択増幅器回路からの信号出力は、第1及び第2レベル・シフト器に結合され、レベル・シフト信号出力を発生する。レベル・シフト信号出力は、差動出力信号を発生する差動出力増幅器に結合される。差動出力増幅器は、シングル・エンド出力増幅器として構成してもよく、シングル・エンド出力信号は、信号入力の代数的組合せであるシングル・エンド・モードA−C及びB−C、差動モードA−B並びに同相モード(A+B)/2−Cの1つから選択された種々の出力モードに均等で且つその出力モードを表す。プローブ制御ボックスは、1つ又はそれ以上の同軸信号ライン、通信ライン及び電圧ラインを有するプローブ・ケーブルを介して、差動又はシングル・エンドの出力信号を受ける。プローブ制御ボックスは、プローブ回路及び制御器を具えており、この制御器は、プローブ回路及びプローブ・ヘッドに結合されている。制御器は、制御信号をプローブ回路に供給すると共に、通信ラインを介してプローブ・ヘッドに供給して、モード選択増幅器回路の差動増幅器回路の各々を選択的に動作させる。プローブ制御ボックスは、プローブ・ケーブル電圧ラインを介して、電圧パワーをプローブ・ヘッドにも結合する。
よって、本発明の概念は次のようになる。
(1)多重出力モードを有するモード選択増幅器であって、信号入力A、B及びCの少なくとも2つを受けように結合された多重差動増幅器回路を具え、該差動増幅器回路の各々が選択的に動作して出力モードを表す信号出力を発生し、上記差動増幅器回路の各々の上記出力モードが信号入力の代数的な組合せであるA−C、B−C、A−B及び(A+B)/2−Cの1つから選択されるモード選択増幅器回路。
(2)上記多重差動増幅器回路の各々を他の差動増幅器回路と独立して選択的に動作させる手段を更に具える概念1のモード選択増幅器回路。
(3)上記選択的動作手段は、少なくとも第1電流源に結合された入力と、各々が上記差動増幅器回路の1つに結合された多重出力とを有するスイッチング回路を更に具え、上記スイッチング回路は、上記電流源を上記差動増幅器回路の各々に選択的に結合して、上記多重差動増幅器回路の各々を上記他の差動増幅器回路と独立して動作させることを特徴とする概念2のモード選択増幅器回路。
(4)上記スイッチング回路がデマルチプレクサを具えていることを特徴とする概念3のモード選択増幅器回路。
(5)上記差動増幅器回路の各々の上記選択された出力モードを受けると共に、上記差動増幅器回路の上記選択された出力モードを表す出力信号を発生する出力増幅器を更に具える概念3のモード選択増幅器回路。
(6)上記出力増幅器は、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表す差動出力信号を発生する差動増幅器であることを特徴とする概念5のモード選択増幅器回路。
(7)上記差動増幅器が正及び負の差動出力を有し、上記差動増幅器の利得が2であり、上記負の差動出力が出力端抵抗器を介して電気的接地に結合されて、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表すシングル・エンド出力信号を発生することを特徴とする概念6のモード選択増幅器回路。
(8)上記選択的動作手段は、各々が第1及び第2定電流源の1つに結合された第1及び第2スイッチング要素と、各々が上記多重差動増幅器の1つに結合された多重出力とを有するスイッチ・マトリクスを更に具えることを特徴とする概念3のモード選択増幅器回路。
(9)上記スイッチ・マトリクスは、デマルチプレクサを具えることを特徴とする概念8のモード選択増幅器回路。
(10)上記差動増幅器回路の上記出力モードを受けるように結合され、上記差動増幅器回路の上記選択された出力モードを表す加算信号出力を発生する加算回路を更に具える概念3のモード選択増幅器回路。
(11)上記加算回路の上記加算信号出力を受け、上記差動増幅器回路の上記選択された出力モードを表す出力信号を発生する出力増幅器を更に具える概念10のモード選択増幅器回路。
(12)上記出力増幅器は、上記差動増幅器回路の上記選択された出力モードと等化で且つこの出力モードを表す差動出力信号を発生する差動増幅器であることを特徴とする概念11のモード選択増幅器回路。
(13)上記差動増幅器が正及び負の差動出力を有し、上記差動増幅器の利得が2であり、上記負の差動出力が終端抵抗器を介して電気的接地に結合されて、上記差動増幅器回路の上記選択された出力モードに等化で且つこの出力モードを表すシングル・エンド出力信号を発生することを特徴とする概念11のモード選択増幅器回路。
(14)上記差動増幅器回路の上記出力モードに結合され、上記差動増幅器回路の各々の上記出力モードを選択的に通過させるスイッチング回路を更に具える概念1のモード選択増幅器回路。
(15)上記差動増幅器回路の各々の上記選択された出力モードを受け、上記差動増幅器回路の上記選択された出力モードを表す出力信号を発生する出力増幅器を更に具える概念14のモード選択増幅器回路。
(16)上記出力増幅器は、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表す差動出力信号を発生する差動増幅器であることを特徴とする概念15のモード選択増幅器回路。
(17)上記差動増幅器が正及び負の差動出力を有し、上記差動増幅器の利得が2であり、上記負の差動出力が終端抵抗器を介して電気的接地に結合されて、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表すシングル・エンド出力信号を発生することを特徴とする概念15のモード選択増幅器回路。
(18)多重信号出力モードを有するモード選択増幅器回路であって、
信号入力A、B及びCの少なくとも2つを受けるように結合された多重差動増幅器回路を有するモード・スイッチを具え、上記差動増幅器回路の各々が出力モードを表す信号出力を発生し、上記入力信号の代数的組合せであるA−C、B−C、A−B及び(A+B)/2−Cの1つから上記差動増幅器回路の各々の上記出力モードが選択され、
少なくとも第1電流源及び多重出力に結合された入力を有するスイッチング回路を具え、上記出力の各々が上記差動増幅器回路の1つに結合され、上記スイッチング回路が制御器からの制御信号を受けて上記電流源を上記差動増幅器回路の各々に選択的に結合して、他の上記差動増幅器回路から独立して上記多重差動増幅器回路の各々を動作させ、
上記モード・スイッチからの上記選択された出力モードを受けるように結合され、上記選択された出力モードを表すレベル・シフト信号を発生する第1及び第2レベル・シフト器を具え、
上記レベル・シフト信号出力を受けると共に出力信号を発生する出力増幅器を具え、この出力信号が上記選択された差動増幅器回路の上記出力モードを表すモード選択増幅器回路。
(19)上記スイッチング回路が第1及び第2スイッチング要素を有するスイッチ・マトリクスを更に具え、上記スイッチング要素の各々が上記第1及び第2定電流源の1つに結合されると共に多重出力を有し、各出力が上記多重差動増幅器回路の1つに結合されて、上記第1及び第2電流源を上記差動増幅器回路の各々に選択的に結合する概念18のモード選択増幅器回路。
(20)上記スイッチング回路がデマルチプレクサを具えることを特徴とする概念18のモード選択増幅器回路。
(21)上記出力増幅器は、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表す差動出力信号を発生する差動増幅器であることを特徴とする概念18のモード選択増幅器回路。
(22)上記差動増幅器は正及び負の差動出力を有し、上記差動増幅器の利得が2であり、上記負の差動出力が終端抵抗器を介して電気的接地に結合されて、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表すシングル・エンド出力信号を発生することを特徴とする概念18のモード選択増幅器回路。
(23)信号入力A、B及びCの少なくとも2つを受けるプロービング接点を有するプローブ・ヘッドを具え、多重差動増幅器回路を有するモード選択増幅器回路に上記信号入力が結合され、上記差動増幅器回路の各々が選択的に動作可能であって出力モードを表す信号出力を発生し、上記差動増幅器回路の各々の上記出力モードが代数的組合せであるA−C、B−C、A−B及び(A+B)/2−Cの1つから選択され、
少なくとも第1同軸信号ライン、通信ライン及び電圧ラインを有するプローブ・ケーブルを介して信号出力を受けるように結合されたプローブ制御ボックスを具え、該プローブ制御ボックスがプローブ回路及び制御器を有し、該制御器が上記プローブ回路及び上記プローブ・ヘッドに結合されて制御信号を上記プローブ回路及び上記プローブ・ヘッドに上記通信ラインを介して供給し、上記モード選択増幅器回路の上記差動増幅器回路の各々を選択的に動作させ、上記プローブ制御ボックスが上記プローブ・ケーブル電圧ラインを介して上記プローブ・ヘッドに電圧パワーを結合する信号取込みプローブ。
(24)上記モード選択増幅器回路は、
信号入力A、B及びCの少なくとも2つを受けるように結合され、上記多重差動増幅器回路の各上記出力モードを表す上記信号出力を発生する上記多重差動増幅器回路を有するモード・スイッチと、
少なくとも第1電流源に結合された入力及び多重出力を有し、該出力の各々が上記差動増幅器回路の1つに結合され、上記制御器からの制御信号を受けて上記電流源を上記差動増幅器回路の各々に選択的に結合し、上記多重差動増幅器回路の各々を他の上記多重差動増幅器回路から独立して動作させるスイッチ回路と、
上記モード・スイッチからの上記選択された出力モードを受けるように結合され、上記選択された出力モードを表すレベル・シフトされた信号出力を発生する第1及び第2レベル・シフト器と、
上記レベル・シフトされた信号出力を受けて、上記選択された差動増幅器回路の上記出力モードを表す出力信号を発生する出力増幅器と
を更に具えたことを特徴とする概念23の信号取込みプローブ。
(25)上記スイッチング回路は、第1及び第2スイッチング要素を有するスイッチ・マトリクスを更に具え、上記スイッチ要素の各々が第1及び第2定電流源の1つに結合されると共に多重出力を有し、該出力の各々が上記多重差動増幅器回路の1つに結合され、上記第1及び第2電流源を上記差動増幅器回路の各々に選択的に結合することを特徴とする概念24のモード選択増幅器回路。
(26)上記出力増幅器は、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表す差動出力信号を発生する差動増幅器であることを特徴とする概念24の信号取込みプローブ。
(27)上記差動増幅器が正及び負の差動出力を有し、上記差動増幅器の利得が2であり、上記負の差動出力が終端抵抗器を介して電気的接地に結合され、上記差動増幅器回路の上記信号出力モードに等化で且つこの出力モードを表すシングル・エンド出力信号を発生することを特徴とする概念24の信号取込みプローブ。
(28)上記プローブ・ケーブルが第1及び第2同軸信号ラインを有し、上記差動出力信号を上記制御ボックスに結合することを特徴とする概念26の信号取込みプローブ。
本発明の目的、利点及び新規な特徴は、添付の請求項及び添付図を関連して以下の詳細説明から明らかになろう。
発明の詳細な説明
図1を参照すれば、多重信号出力モードを発生するモード選択回路10の第1実施例が示されている。モード選択増幅器回路10は、電圧又は電流の入力信号A、B及びCを受ける入力A、B及びCを有する。これら入力信号は、入力信号A及び又は入力信号B及びCで表すシングル・エンドでもよく、又は、入力信号A及びBで表す差動でもよく、この差動信号は同相モード成分を有する。入力信号A、B及びCは、バッファ回路12、14及び16を介して、差動増幅器18、20、22及び24の種々の入力に結合される。各差動増幅器18、20、22及び24は、定電流源26、28、30及び32に結合される。代わりに、差動増幅器18、20、22及び24は、多重電流出力を有する単一の電流源に結合されてもよい。差動増幅器18、20、22及び24の各々の差動出力は、スイッチング回路34に結合される。スイッチング回路34は、入力を受けて、差動増幅器18、20、22及び24の各々の差動出力を出力増幅器36に選択的に結合する。出力増幅器36は、オシロスコープの入力信号チャネル回路の如き附加電気回路に結合される出力を発生する。
スイッチング回路34は、シリアル・データ・コマンド又はロジック信号を受けるマルチプレクサの如く実現でき、差動増幅器18、20、22及び24の各々の差動出力を出力増幅器36に選択的に結合する。代わりに、スイッチング回路34は、差動増幅器18、20、22及び24の各々の差動出力を出力増幅器36に選択的に結合する電気リレーにより構成してもよい。また、スイッチング回路34は、差動増幅器18、20、22及び24の各々の差動出力を出力増幅器36に選択的に結合するように手動的に切り換えられるまとまった機械スイッチにより構成してもよい。添付の請求項に記載の本発明の要旨を逸脱することなく、他のスイッチング構造をモード選択増幅器回路10と共に用いてもよい。
各差動増幅器18、20、22及び24は、入力信号A、B及びCの少なくとも2つを受けるように結合される。入力信号A及びBを有する差動信号は、差動増幅器18及び20の入力に結合される。差動増幅器18は、信号入力Cを受けるようにも結合され、ここで、Cは信号でよいが、通常、信号接地の如き
電圧である。差動増幅器22は、信号入力A及びCを受け、ここで、信号Cは、入力信号Aに関連している。差動増幅器24は、信号入力B及びCを受け、ここで、信号Cは、入力信号Bに関連している。入力信号A及びBは、差動信号に関連してもよく、又は、信号入力Cに関連したシングル・エンド電圧信号でもよく、ここで、入力信号Cは、信号接地である。
差動増幅器18は、1対の差動増幅器として構成され、入力信号Cが各差動増幅器の入力の一方に結合され、差動入力信号A及びBが各対応差動増幅器の他方の入力に結合される。各差動増幅器の利得が0.5であり、各差動増幅器の正出力が互いに結合され、各差動増幅器の負出力が互いに結合される。差動増幅器18のその結果の信号出力は、(A+B)/2−Cに等しい出力モードを表す差動信号である。
差動入力信号A及びBは、差動増幅器20の各差動入力に結合される。差動増幅器20は、入力信号A及びBの間の差を得るように機能し、差動増幅器20のその結果の信号出力は、(A−B)に等しい出力モードを表す差動信号である。差動増幅器22は、シングル・エンド入力信号Aと、入力信号Aに関連した入力信号Cとを受ける。差動増幅器22は、シングル・エンド入力信号A及び入力信号Cの間の差を得るように機能し、差動増幅器22のその結果の信号出力は、(A−C)に等しい出力モードを表す差動信号である。差動増幅器24は、シングル・エンド入力信号Bと、入力信号Bに関連した入力信号Cとを受ける。差動増幅器24は、シングル・エンド入力信号B及び入力信号Cの間の差を得るように機能し、差動増幅器24のその結果の信号出力は、(B−C)に等しい出力モードを表す差動信号である。
差動増幅器18、20、22及び24の各々の出力モードは、スイッチング回路34に結合される。スイッチング回路がマルチプレクサ又は電気リレー、若しくは手動スイッチングのまとまったスイッチであり、信号コマンド又はロジック信号に応答して、スイッチング回路34は、差動増幅器18、20、22及び24の出力モードの1つを出力増幅器36に選択的に結合する。出力増幅器36は、差動信号をシングル・エンド出力信号に変換する。シングル・エンド出力信号は、出力モード(A+B)/2−C、(A−B)、(A−C)及び(B−C)の1つを表す。
図2は、多重信号出力モードを発生するモード選択増幅器回路10の更なる実施例を示す。前の図と同様な要素は、図2では同じ参照符号で示す。入力信号A、B及びCは、上述の差動増幅器の種々の入力に結合される。差動増幅器18、20、22及び24の各々の機能は、上述と同じであり、差動増幅器18の信号出力は、(A+B)/2−Cに等しい出力モードを表し、差動増幅器20の信号出力は、(A−B)に等しい出力モードを表し、差動増幅器22の信号出力は、(A−C)に等しい出力モードを表し、差動増幅器24の信号出力は、(B−C)に等しい出力モードを表す。各差動増幅器18、20、22及び24は、スイッチング回路42を介して定電流源40に選択的に結合される。スイッチング回路34は、好ましくは、ロジック・レベル又はシリアル・データ・コマンド信号を受けるデマルチプレクサであり、電流源40を差動増幅器18、20、22及び24の各々に選択的に結合する。代わりに、スイッチング回路34は、定電流源を差動増幅器18、20、22及び24の各々に選択的に結合する電気リレーで構成してもよい。また、スイッチング回路34は、定電流源を差動増幅器18、20、22及び24の各々に選択的に結合するように手動で切り換えるまとまった機械スイッチで構成してもよい。スイッチング回路42は、定電流源40を差動増幅器18、20、22及び24の各々に選択的に結合し、これにより選択された差動増幅器が動作する一方、他の差動増幅器が不動作に維持される。動作している差動増幅器の出力が加算回路44に結合され、この加算回路44は、信号出力を他の差動増幅器の信号出力と加算する。他の差動増幅器は、非動作で信号出力を発生しないので、動作中の差動増幅器の信号出力が他の差動増幅器のゼロ出力と加算される。加算回路44の加算信号出力は、出力増幅器36の入力に結合される。
図3は、多重信号出力モードを発生するモード選択増幅器回路10の他の実施例を示す。これまでの図と同様な要素を図3にて同じ参照符号で示す。モード選択増幅器回路10は、好ましくは、用途特定集積回路(ASIC)で実現し、このASICをサブストレート上に取り付け、このサブストレート上に形成された接点パッドにより他の回路要素に結合する。入力信号A、B及びCは、接触パッド50、52及び54を介して、モード選択増幅器回路10に結合される。これら入力信号A、B及びCは、バッファ回路12、14及び16を介してモード・スイッチ56に結合される。このモード・スイッチ56は、差動増幅器18、20、22及び24を含んでいる。モード・スイッチ56は、スイッチング回路42を介して、定電流源40からの電流信号を受ける。スイッチング回路42は、上述のように機能し、モード・スイッチ56内の差増増幅器18、20、22及び24の1つに定電流源を選択的に結合する。図2の実施例では、差動増幅器18、20、22及び24の信号出力が加算回路44に結合されたが、ここでは、差動増幅器18、20、22及び24の信号出力がASIC内で互いに結合され、モード・スイッチ56の結果が単一の差動出力であり、この差動出力は、差動増幅器18、20、22及び24の出力モード((A+B)/2−C)、(A−B)、(A−C)及び(B−C)の1つである。モード・スイッチ56の差動出力は、信号レベル調整バッファ増幅器58及び60を介して差動出力増幅器62の差動入力に供給される。差動増幅器62からの差動出力信号は、オシロスコープの如き測定試験機器の入力信号チャネル回路に結合してもよい。差動出力増幅器62は、シングル・エンド出力信号を発生するように構成してもよい。かかる構成において、差動出力増幅器62の利得は2であり、これにより、増幅器62の負差動出力が終端抵抗器64を介して接地される一方、正確な出力信号モード((A+B)/2−C)、(A−B)、(A−C)及び(B−C)を有する出力信号を依然として供給する。終端抵抗器64の値は、入力信号チャネル回路の入力端子に対応するように設定される。
図4を参照すれば、図3のモード選択増幅器回路10に入力する信号及び出力する信号の例を示す表図である。例えば、入力信号Aが12mVの電圧であり、入力信号Bが7mVの電圧であり、入力信号Cが2mVの電圧である。電流スイッチ42のスイッチ・ロジックがスイッチ・ロジック欄に示され、電流スイッチ42への0,0ロジック入力は、モード欄に示すようにモード(A−B)で動作する差動増幅器20をイネーブルする。電流スイッチ42への1,0ロジック入力は、モード(A−C)で動作する差動増幅器22をイネーブルする。電流スイッチ42への0,1ロジック入力は、モード(B−C)で動作する差動増幅器22をイネーブルする。電流スイッチ42への1,1ロジック入力は、モード((A+B)/2−C)で動作する差動増幅器18をイネーブルする。モード・スイッチ56の出力S+及びS−における差動出力信号は、12mV入力信号Aマイナス7mV入力信号Bから導出された差動増幅器20用の5mVである。差動増幅器22の出力S+及びS−における差動出力信号は、12mV入力信号Aマイナス2mV入力信号Cから導出された10mVである。差動増幅器24の出力S+及びS−における差動出力信号は、7mV入力信号Bマイナス2mV入力信号Cから導出された5mVである。差動増幅器18の出力S+及びS−における差動出力信号は、12mV入力信号A及び7mV入力信号Bの和を2で分割して2mV入力信号Cをマイナスした導出した7.5mVである。モード・スイッチ56の種々の差動出力は、信号レベル・バッファ増幅器58及び60によりレベル・シフトされているので、増幅器62への差動入力は、(A−B)モードにて+2.5mV及び−2.5mVであり、(B−C)モードにて+2.5mV及び−2.5mVであり、((A+B)/2−C)モードにて+3.75mV及び−3.75mVである。上述の如く、出力増幅器62がシングル・エンドでもよく、この差動増幅器62の利得が2であり、増幅器の負出力が終端抵抗器64を介して接地される。種々の出力信号モードにおける差動信号の正出力は、増幅器62の利得で乗算され、種々の差動増幅器18、20、22及び24からの差動出力にマッチする出力信号を発生する。
図5を参照すれば、モード・スイッチ56における回路を表す図が示されている。これまでの図と同様な要素は、図5にて同じ参照符号で示す。入力信号A、B及びCは、バッファ回路12、14及び16を介して、差動トランジスタ対の種々のベース入力に結合される。差動トランジスタ対を駆動するソース電流は、スイッチ・マトリクス74に接続された第1及び第2定電流源70及び72により供給される。スイッチ・マトリクス74は、二重スイッチング要素76及び78を有し、各定電流源70及び72は、スイッチング要素76及び78の1つに結合される。各スイッチ要素76及び78は、スイッチング要素76用の1、2、3及び4の符号が、スイッチング要素78用の1、2、3及び5の符号が夫々付された多重出力を有し、定電流源70及び72を差動トランジスタ対に結合する。制御信号は、信号入力ライン80を介してスイッチ・マトリクス74に結合される。制御信号は、図4に対して上述した如くロジック・レベルであり、これにより、スイッチング要素76及び78は、定電流源を種々の差動トランジスタ対に選択的に結合する。差動トランジスタ対の正コレクタ出力A+@は、正出力トランジスタ82のエミッタの前で互いに結合される。同様に、差動トランジスタ対の負コレクタ出力A−Aは、負出力トランジスタ84のエミッタの前で互いに結合される。
差動増幅器20の差動トランジスタ対86及び88は、一致した抵抗値の抵抗器90及び92を介して定電流源70及び72に結合されたエミッタを有する。トランジスタ対86及び88の出力にて利得1を生じるように、これら抵抗値が選択される。トランジスタ86のベースは、差動入力信号の入力信号Aを受けるように結合され、トランジスタ88のベースは、差動入力信号の入力信号Bを受けるように結合される。差動トランジスタ対は、定電流源70及び72に結合されるので、A及びB信号成分の間の電圧差により、一方のトランジスタに他方のトランジスタよりも多くの電流が流れる。その結果は、出力トランジスタ82及び84のコレクタでの差動出力信号であり、これは、入力信号A及び入力信号Bの間の差である。
差動増幅器22の差動トランジスタ対94及び96は、一致した抵抗値の抵抗器98及び100により定電流源に結合されたエミッタを有する。差動トランジスタ対86及び88と同様に、差動トランジスタ対94及び96の出力で利得1が生じるように抵抗値を選択する。トランジスタ94のベースは、シングル・エンド電圧信号の入力信号Aを受けるように結合され、トランジスタ96のベースは、入力信号Cを受けるように結合される。なお、入力信号Cは、入力信号Aに関連した基準信号、一般的には、電気的接地である。差動トランジスタ対94及び96は、定電流源70及び72に結合されて、その結果、入力信号Aが入力信号Cと同じレベルでなければ、より多くの電流をトランジスタ94に流す。この結果は、出力トランジスタ82及び84のコレクタでの差動信号出力であり、これは、入力信号A及び入力信号Cの間の差である。
差動増幅器24用の差動トランジスタ対102及び104は、一致した抵抗値の抵抗器106及び108により定電流源70及び72に結合されたエミッタを有する。差動トランジスタ対102及び104は、上述の差動トランジスタ対86、88及び94、96と同じ利得を有し、差動トランジスタ対94及び96と基本的には同じ方法で動作するが、トランジスタ104のベースがシングル・エンド電圧信号の入力信号Bを受けるように結合され、トランジスタ104のベースが入力信号Cを受けるように結合される点が異なる。なお、入力信号Cは、入力信号Bに関連した基準信号、一般には、電気的接地である。差動トランジスタ対102及び104の動作の結果は、出力トランジスタ82及び84のコレクタでの差動出力信号であり、これは、入力信号B及び入力信号Cの間の差である。
上述の如く、差動増幅器18は、1対の差動増幅器110及び112として構成され、信号入力Cは、各差動増幅器の入力の一方に結合され、差動入力信号A及びBは、各対応の差動増幅器110及び112の他方の入力に結合される。差動増幅器110及び112の回路トポロジーは同じであり、差動増幅器110の差動トランジスタ対114及び116のエミッタ並びに差動増幅器112の差動トランジスタ対118及び120のエミッタは、一致した抵抗値の抵抗器122、124、126及び128に結合される。これら抵抗器の各々の抵抗値は、他の差動トランジスタ対の抵抗器の値の2倍であり、その結果、差動トランジスタ対114、116及び118、120の利得が0.5となる。差動トランジスタ対114及び116の抵抗器122及び124の間の接合点は、スイッチ・マトリクス74のスイッチング要素78を介して電流源70に結合される。差動トランジスタ対118及び120の抵抗器126及び128の間の接合点は、スイッチ・マトリクス74を介して電流源72に結合される。差動トランジスタ対114、116及び118、120のトランジスタ116及び118のベースは、入力信号Cを受けるように結合される。入力信号Cは、信号接地、又は、可変電流源により供給されるある電圧レベルでもよい。差動トランジスタ対114及び116のトランジスタ114のベースは、差動信号の入力信号Aを受けるように結合され、トランジスタ120のベースは、差動信号の入力信号Bを受けるように結合される。
差動トランジスタ対114及び16の動作の結果は、出力トランジスタ114及び116のコレクタの差動出力信号であり、これは、入力信号A及び入力信号Cの間の差である。差動トランジスタ対114及び116の動作の結果は、出力トランジスタ120及び118のコレクタからの差動出力信号であり、これは、入力信号B及び入力信号Cの間の差である。トランジスタ116及び118のコレクタからの出力を互いに加算すると共に、トランジスタ114及び120のコレクタからの出力とも加算する。組合せたトランジスタ対114、116及び118、120の結果は、出力トランジスタ82及び84のコレクタでの差出力信号であり、他のトランジスタ対86及び88、94及び96、102及び104の半分の利得による入力信号A及びBの和から、入力信号Cをマイナスしたものである。
図6を参照すれば、モード選択増幅器回路10と共に利用可能な信号取込みプローブ200の斜視図である。信号取込みプローブ200は、オシロスコープ、ロジック・アナライザなどの測定試験機器202に結合されている。信号取込みプローブ200は、被試験装置210の回路トレース206又は接触点208に電気的に接触するプロービング接点204を有する。プロービング接点は、プロービング・チップ部材214に取り付けられた可撓性サブストレート212に取り付けられる。プロービング・チップ部材214内の電気回路は、同軸信号ケーブル216に電気的に結合される。同軸信号ケーブル216の各々は、外側シールド導体で覆われた中心信号導体を有する。同軸信号ケーブル216は、プロービング・ヘッド218内で終端され、プロービング・ヘッド218内にはモード選択増幅器10及び関連回路が配置される。プローブ・ヘッドは、プローブ・ケーブル222を介してプローブ制御ボックス220に結合される。プローブ・ケーブル222は、好ましくは、中心信号導体及び外側シールド導体を有する第1同軸信号ケーブルと、通信ラインと、電圧パワー・ラインとを少なくとも含む。制御ボックス220は、ボード上のメモリ又は分離したメモリを有する制御器とプローブ回路とを有する。制御ボックス220は、多重機器インタフェース224を介して測定試験機器202に結合され、これらインタフェースは、測定試験機器202内の入力信号チャネル回路に結合される。測定試験機器202は、好ましくは、表示器226を有し、この表示器に被試験装置からの入力信号が表示される。測定試験機器202は、回転可能なノブ、押しボタンなどの如き正面パネル制御器228を含み、機器の設定を制御する。代わりに、正面パネル制御器は、図形的に発生され、表示器226に表示され、ユーザが制御可能であってもよい。各機器インタフェース224は、第1同軸信号導体並びに電圧パワー及び通信バスの接点を少なくとも有する。
図7A及び図7Bを参照すると、信号取込みプローブ200のブロック図が示されている。これまでの図と同様な要素は、図7A及び図7Bにおいても同じ参照符号で示す。プロービング接点204は、ダンピング・インピーダンス抵抗器240から延びるリードである。プロービング接点204は、信号入力A、B及びCを取り込む。抵抗器240の他端から延びるリードは、可撓性サブストレート212に接続され、この可撓性サブストレート212の回路トレースに電気的に結合される。入力信号A及びBに結合する回路トレースの2つは、プロービング・チップ部材214に配置された抵抗・容量分圧回路網246及び248の第1部分242、244に結合される。抵抗・容量分圧回路網246及び248の第2部分250、252は、プローブ・ヘッド218内に配置され、同軸信号ケーブル216を介して第1抵抗・容量分圧回路網部分242、244に電気的に結合される。入力信号Cに結合する他の回路トレースは、同軸信号ケーブル216の外側シールド導体を介して電気的接地に結合される。同軸信号ケーブル216の外側シールド導体に結合されたプローブ・ヘッド218内に回路トレース254を設ける。
抵抗・容量分圧回路網246及び248の第1及び第2部分242、250及び244、252と接地された回路トレース254との間の接合は、モード選択増幅器回路10のバッファ回路12、14及び16に夫々結合される。バッファ回路12、14及び16の出力は、モード・スイッチ56の各A、B及びC信号入力に結合される。モード・スイッチ56の差動信号出力S+及びS−は、信号レベル調整バッファ増幅器58及び60に夫々結合される。バッファ増幅器58及び60の出力は、出力差動増幅器62の差動入力に結合される。出力差動増幅器62の正差動出力は、同軸信号ケーブル256の中心信号導体に結合される。図7Bに示すように、同軸信号ケーブル256の中心信号導体は、プローブ制御ボックス220内のプローブ回路258に結合される。プローブ回路258は、制御器260により制御される利得切換回路、減衰回路、プローブ・オフセット回路などを含んでもよい。制御器260は、機器インタフェース224に結合されたシリアル通信バス262を介して、測定試験機器202と通信をする。通信バス262により、制御器260が測定試験機器202にリクエストでき、測定試験機器202から制御器260にコマンド信号を通信できる。さらに、通信バス262により、メモリ264に蓄積されたプローブ・データを測定試験機器202に転送できる。プローブ制御ボックス220は、機器インタフェース224を介して測定試験機器202からの電圧パワーも受ける。この電圧パワーは、プローブ・ケーブル222内の電圧ライン266を介して、プローブ・ヘッド218内のプローブ回路258、制御器260、メモリ262及びモード選択増幅器回路10に供給する。制御器260は、プローブ・ケーブル222に配置された通信ライン268を介してモード選択増幅器回路10と通信をする。通信ライン268は、ICバスなどの如き2ライン・シリアル通信ライン、又は、ロジック・レベルを電流スイッチ42又はスイッチ・マトリクス74に供給する2ロジック・ラインでもよい。上述の如く、通信ライン268を通じて制御器から供給されたロジック・レベルに応答して、電流スイッチ42は、電流源40又は電流源70及び72を差動増幅器18、20、22及び24に選択的に結合する。

出力モードA−C、B−C、A−B及び(A+B)/2−Cを表す種々の信号出力の選択は、多くの方法により実現できる。例えば、各出力モードに関連するプローブ制御ボックス220にボタンを設けてもよい。これらボタンが接触スイッチに結合され、これら接触スイッチが活性化されると、スイッチ制御ボックス220内の制御器260にリクエストを供給する。各リクエストは、制御器260により解釈され、適切なロジック・レベル又はロジック・レベル・コマンドが電流スイッチ42、74に結合されて、押されたボタンに対応する差動増幅器18、20、22及び24をオンにする。代わりに、測定試験機器202は、種々の出力モードを表示する表示器226上に表示されるユーザ・インタフェースを有してもよい。ユーザは、正面パネル制御228を用いて、又は、表示器226がタッチ・スクリーン装置ならば表示器226に接触して、出力モードの1つを選択する。測定試験機器202の制御器は、選択を解釈し、コマンド命令を発生する。このコマンド命令は、シリアル通信バス262を介して、プローブ制御ボックス220内の制御器260に結合される。制御器260は、コマンド命令を解釈し、電流スイッチ42、74に結合される適切なロジック・レベル又はロジック・レベル・コマンドを発生して、ユーザが選択した出力モードに対応する差動増幅器18、20、22及び24をオンにする。
図8を参照すれば、モード選択増幅器回路10を有する信号取込みプローブ200の別のプローブ・ヘッド構造のブロック図が示されている。これまでの図の同様な要素を図8にて同じ参照符号で示す。図8での信号取込みプローブ200の全体的なトポロジー及び動作は、図7A及び図7Bのプローブと同様であるが、入力信号Cの取込みに関連した回路が例外である。入力信号Cを取り込むのに特定されたプロービング・チップ204を図7Aのように接地に結合する代わりに、プロービング・チップは、抵抗・容量分圧回路網270に結合される。抵抗・容量分圧回路網270は、抵抗・容量分圧回路網246及び248と同じトポロジーを用いており、分圧回路網270は、入力信号C入力の導電トレースに結合される第1部分272を有する。抵抗・容量分圧回路網270の第2部分274は、プローブ・ヘッド218内に配置され、他の同軸信号ケーブル216を介して第1部分272に結合される。抵抗・容量分圧回路網270の第1及び第2部分272及び274の結合部は、モード選択増幅器回路10のバッファ回路16に結合される。図8の信号取込みプローブ200は、入力信号Cの基準電位を受けることができる。入力信号Cの基準電位は、非接地入力信号Cを必要とするユーザ又は信号標準条件でもよい。
上述の如く、差動増幅器62からの差動出力信号は、測定試験機器202に結合してもよい。かかる構成において、プローブ・ケーブル222は、第1及び第2同軸信号ケーブルを有し、同軸信号ケーブルの中心信号導体は、差動増幅器62の正及び負の出力に夫々結合される。測定試験機器202の各機器インタフェース224及び制御ボックス220を変更して、差動増幅器62の正及び負の出力を受け入れる。この変更は、各機器インタフェース224及び制御ボックス220への第1及び第2同軸信号コネクタの形式をとってもよい。
本発明の基本的原理から逸脱することなく、本発明の上述の実施例の細部において種々の変更を可能なことが当業者には明らかであろう。よって、本発明の要旨は、請求項のみにより決まる。
図1は、多重信号出力モードを発生するモード選択増幅器回路の第1実施例である。 図2は、多重信号出力モードを発生するモード選択増幅器回路の更なる実施例である。 図3は、多重信号出力モードを発生するモード選択増幅器回路の第3実施例である。 図4は、モード選択増幅器回路に入力する信号及び出力する信号の例を示す表図である。 図5は、多重信号出力モードを発生するモード選択増幅器回路の差動信号モード・スイッチにおける回路を示す図である。 図6は、モード選択増幅器回路と共に用いる信号取込みプローブの斜視図である。 図7Aは、モード選択増幅器回路と有する信号取込みプローブのブロック図である。 図7Bは、モード選択増幅器回路と有する信号取込みプローブのブロック図である。 図8は、モード選択増幅器回路を有する信号取込みプローブの別のプローブ・ヘッド構造のブロック図である。

Claims (3)

  1. 複数の出力モードを有するモード選択増幅器であって、信号入力A及びB並びに基準信号入力Cの少なくとも2つを受けように結合された複数の差動増幅器回路を具え、該差動増幅器回路の各々の出力モードが上記信号入力の代数的な組合せであるシングル・エンド・モードA−C及びB−C、差動モードA−B並びに同相モード(A+B)/2−Cの1つから選択され、上記差動増幅器回路の1つが選択的に動作して上記出力モードを表す信号出力を発生するモード選択増幅器回路。
  2. 複数の信号出力モードを有するモード選択増幅器回路であって、
    信号入力A及びB並びに基準信号入力Cの少なくとも2つを受けるように結合された複数の差動増幅器回路を有するモード・スイッチを具え、上記差動増幅器回路の各々の出力モードが上記信号入力の代数的な組合せであるシングル・エンド・モードA−C及びB−C、差動モードA−B並びに同相モード(A+B)/2−Cの1つから選択され、上記差動増幅器回路の1つが選択的に動作して上記出力モードを表す信号出力を発生し、
    少なくとも第1電流源に結合された入力と複数の出力とを有するスイッチング回路を具え、上記出力の各々が上記差動増幅器回路の1つに結合され、上記スイッチング回路が制御器からの制御信号を受けて上記電流源を上記差動増幅器回路の1つに選択的に結合して、他の上記差動増幅器回路から独立して複数の上記差動増幅器回路の1つを動作させ、
    上記モード・スイッチからの上記選択された出力モードを受けるように結合され、上記選択された出力モードを表すレベル・シフト信号を発生する第1及び第2レベル・シフト器を具え、
    上記レベル・シフト信号出力を受けると共に出力信号を発生する出力増幅器を具え、この出力信号が上記選択された差動増幅器回路の上記出力モードを表すモード選択増幅器回路。
  3. 信号入力A及びB並びに基準信号入力Cの少なくとも2つを受けるプロービング接点を有するプローブ・ヘッドを具え、複数の差動増幅器回路を有するモード選択増幅器回路に上記信号入力が結合され、上記差動増幅器回路の各々の出力モードが上記信号入力の代数的な組合せであるシングル・エンド・モードA−C及びB−C、差動モードA−B並びに同相モード(A+B)/2−Cの1つから選択され、上記差動増幅器回路の1つが選択的に動作して上記出力モードを表す信号出力を発生し、
    少なくとも第1同軸信号ライン、通信ライン及び電圧ラインを有するプローブ・ケーブルを介して上記信号出力を受けるように結合されたプローブ制御ボックスを具え、該プローブ制御ボックスがプローブ回路及び制御器を有し、該制御器が上記プローブ回路及び上記プローブ・ヘッドに結合されて制御信号を上記プローブ回路及び上記プローブ・ヘッドに上記通信ラインを介して供給し、上記モード選択増幅器回路の上記差動増幅器回路の1つを選択的に動作させ、上記プローブ制御ボックスが上記プローブ・ケーブル電圧ラインを介して上記プローブ・ヘッドに電圧パワーを結合する信号取込みプローブ。
JP2009512293A 2006-05-24 2007-05-24 信号取込みプローブにて利用可能なモード選択増幅器回路 Expired - Fee Related JP4862168B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/441,748 2006-05-24
US11/441,748 US7408406B2 (en) 2006-05-24 2006-05-24 Mode selection amplifier circuit usable in a signal acquisition probe
PCT/US2007/069618 WO2007140227A2 (en) 2006-05-24 2007-05-24 Mode selection amplifier circuit usable in a signal acquisition probe

Publications (2)

Publication Number Publication Date
JP2009538580A JP2009538580A (ja) 2009-11-05
JP4862168B2 true JP4862168B2 (ja) 2012-01-25

Family

ID=38698729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009512293A Expired - Fee Related JP4862168B2 (ja) 2006-05-24 2007-05-24 信号取込みプローブにて利用可能なモード選択増幅器回路

Country Status (6)

Country Link
US (1) US7408406B2 (ja)
EP (1) EP2022169B1 (ja)
JP (1) JP4862168B2 (ja)
CN (1) CN101454971B (ja)
DE (1) DE602007006004D1 (ja)
WO (1) WO2007140227A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728664B2 (en) * 2006-11-21 2010-06-01 Broadcom Corporation Low noise amplifier with multiple inputs and multiple outputs
US8270630B2 (en) * 2009-08-04 2012-09-18 Apple Inc. Automatic and dynamic noise cancellation for microphone-speaker combinations
US8340312B2 (en) * 2009-08-04 2012-12-25 Apple Inc. Differential mode noise cancellation with active real-time control for microphone-speaker combinations used in two way audio communications
US8150058B2 (en) * 2009-08-04 2012-04-03 Apple Inc. Mode switching noise cancellation for microphone-speaker combinations used in two way audio communications
US8358788B2 (en) * 2009-08-04 2013-01-22 Apple Inc. Noise cancellation for microphone-speaker combinations using combined speaker amplifier and reference sensing
US8564308B2 (en) * 2009-09-30 2013-10-22 Tektronix, Inc. Signal acquisition system having reduced probe loading of a device under test
US8456173B2 (en) * 2009-09-30 2013-06-04 Tektronix, Inc. Signal acquisition system having probe cable termination in a signal processing instrument
CN102193008A (zh) * 2010-03-03 2011-09-21 鸿富锦精密工业(深圳)有限公司 探头
US9363070B2 (en) * 2011-12-21 2016-06-07 Intel Corporation Low power squelch circuit
CN103577360A (zh) * 2012-07-23 2014-02-12 深圳市中兴移动通信有限公司 一种使智能终端进入下载升级模式的装置和方法
DE102012220849A1 (de) 2012-11-15 2014-05-15 Rohde & Schwarz Gmbh & Co. Kg Schaltung zur arithmetischen Verknüpfung mehrerer Eingangssignale
US9059665B2 (en) * 2013-02-22 2015-06-16 Qualcomm Incorporated Amplifiers with multiple outputs and configurable degeneration inductor
US9423422B2 (en) * 2013-04-24 2016-08-23 Keysight Technologies, Inc. Oscilloscope probe having output clamping circuit
CN103528972A (zh) * 2013-10-29 2014-01-22 江苏雷奥生物科技有限公司 酶免或酶标比色分析系统用光电频率转换系统
US9476960B2 (en) * 2013-12-18 2016-10-25 Tektronix, Inc. Measurement system including accessory with internal calibration signal
US10145822B2 (en) * 2014-07-29 2018-12-04 Tektronix, Inc. Tri-mode probe with automatic skew adjustment
KR102609997B1 (ko) * 2015-10-23 2023-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 모듈 및 전자 기기
US10502622B2 (en) * 2016-06-30 2019-12-10 U.S.A. As Represented By The Administrator Of The National Aeronautics And Space Administration Detector control and data acquisition with custom application specific integrated circuit (ASIC)
JP6820094B2 (ja) * 2016-10-04 2021-01-27 ローム株式会社 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ
US10116268B2 (en) * 2017-01-09 2018-10-30 Analog Devices Global Operational amplifier
EP3404425A1 (en) 2017-05-18 2018-11-21 Rohde & Schwarz GmbH & Co. KG Dynamic probe, dynamic measurement system and method for probing a dynamic data signal
CN108008170A (zh) * 2017-12-04 2018-05-08 中国电子科技集团公司第四十研究所 一种数字示波器有源低压差分探头
US11408919B2 (en) * 2018-12-31 2022-08-09 Tektronix, Inc. Device signal separation for full duplex serial communication link
US11251760B2 (en) 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130772A (ja) * 1984-07-23 1986-02-13 Iwatsu Electric Co Ltd 多チヤンネル信号観測装置
JPS63266907A (ja) * 1987-04-23 1988-11-04 Mitsubishi Electric Corp 演算増幅器
JPH03185363A (ja) * 1989-12-14 1991-08-13 Mitsubishi Electric Corp プロービング装置
JPH0713357Y2 (ja) * 1989-01-31 1995-03-29 株式会社ケンウッド 音響機器の音量調整回路
JPH07191100A (ja) * 1993-10-22 1995-07-28 Tektronix Inc アナログ多チャンネル・プローブ装置
JPH08320344A (ja) * 1995-02-03 1996-12-03 Hewlett Packard Co <Hp> テスト・プローブ
JPH10143883A (ja) * 1996-11-07 1998-05-29 Hitachi Ltd 光学ヘッド装置
JPH11326394A (ja) * 1998-05-15 1999-11-26 Sony Tektronix Corp アイソレーション測定装置
JP2002202325A (ja) * 2000-11-22 2002-07-19 Tektronix Inc プローブ装置及びオシロスコープ周波数応答調整方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512084A (en) * 1967-10-18 1970-05-12 Richard L Roberts Electrical test probe device with shorting and reversing switch means
US4591740A (en) * 1983-02-28 1986-05-27 Burr-Brown Corporation Multiple input port circuit having temperature zero voltage offset bias means
US4683441A (en) * 1985-11-19 1987-07-28 Siemens Aktiengesellschaft Apparatus for establishing the differences between multiple pairs of analog input signals
US5272449A (en) * 1991-01-09 1993-12-21 Kikusui Electronics Corporation Vertical amplifier system for multitrace oscilloscope and method for calibrating the same
US5574678A (en) * 1995-03-01 1996-11-12 Lattice Semiconductor Corp. Continuous time programmable analog block architecture
GB2305038B (en) * 1995-09-07 2000-03-15 Pilkington Micro Electronics Amplifier circuit
US5977828A (en) * 1997-12-12 1999-11-02 Nortel Networks Corporation Multiple-tail transconductance switchable gain amplifer
CN2476137Y (zh) * 2000-11-14 2002-02-06 深圳市鸿翰实业发展有限公司 多功能视听放大器设备
EP1172661B1 (en) * 2001-03-10 2003-02-19 Agilent Technologies, Inc. (a Delaware corporation) Switchable testing circuit for single-ended and differential termination
US6931331B2 (en) * 2003-10-30 2005-08-16 Agilent Technologies, Inc. Measurement interface optimized for both differential and single-ended inputs
US7030679B2 (en) * 2004-07-29 2006-04-18 Elantec Semiconductor, Inc. Analog multiplexing circuits

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130772A (ja) * 1984-07-23 1986-02-13 Iwatsu Electric Co Ltd 多チヤンネル信号観測装置
JPS63266907A (ja) * 1987-04-23 1988-11-04 Mitsubishi Electric Corp 演算増幅器
JPH0713357Y2 (ja) * 1989-01-31 1995-03-29 株式会社ケンウッド 音響機器の音量調整回路
JPH03185363A (ja) * 1989-12-14 1991-08-13 Mitsubishi Electric Corp プロービング装置
JPH07191100A (ja) * 1993-10-22 1995-07-28 Tektronix Inc アナログ多チャンネル・プローブ装置
JPH08320344A (ja) * 1995-02-03 1996-12-03 Hewlett Packard Co <Hp> テスト・プローブ
JPH10143883A (ja) * 1996-11-07 1998-05-29 Hitachi Ltd 光学ヘッド装置
JPH11326394A (ja) * 1998-05-15 1999-11-26 Sony Tektronix Corp アイソレーション測定装置
JP2002202325A (ja) * 2000-11-22 2002-07-19 Tektronix Inc プローブ装置及びオシロスコープ周波数応答調整方法

Also Published As

Publication number Publication date
US7408406B2 (en) 2008-08-05
EP2022169B1 (en) 2010-04-21
CN101454971A (zh) 2009-06-10
CN101454971B (zh) 2011-10-05
US20070273438A1 (en) 2007-11-29
DE602007006004D1 (de) 2010-06-02
EP2022169A2 (en) 2009-02-11
WO2007140227A2 (en) 2007-12-06
WO2007140227A3 (en) 2008-01-31
JP2009538580A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
JP4862168B2 (ja) 信号取込みプローブにて利用可能なモード選択増幅器回路
US7262626B2 (en) Connection apparatus and cable assembly for semiconductor-device characteristic measurement apparatus
JP4866995B2 (ja) プロービング方法及び装置
US7388366B2 (en) Test system connection system with triaxial cables
US7634370B2 (en) Waveform input circuit, waveform observation unit and semiconductor test apparatus
JP2005300495A (ja) 半導体特性測定装置および接続装置
JPWO2007018020A1 (ja) 半導体試験装置
US11644488B2 (en) DC power rail probes and measurement methods
JP4885613B2 (ja) 回路測定用終端プローブ
JPH11258274A (ja) プロ―ブ・チップ及びケ―ブル損失補償方法
US20220334144A1 (en) Multi-mode measurement probe
CN108847837B (zh) 信号转换器
CN113009223A (zh) 阻抗量测方法
US6373260B1 (en) Single cable, single point, stimulus and response probing system and method
JP2001272428A (ja) ネットワークアナライザ、ネットワーク分析方法およびネットワーク分析プログラムを記録した記録媒体
US20050264373A1 (en) Switching matrix and method for distinction of a connecting line
JP4149162B2 (ja) インピーダンス測定装置
CN219871544U (zh) 阻抗量测装置
JPS61288436A (ja) スイツチング・マトリクス構造体
JPS5910506B2 (ja) 電子計測器
JP2022069544A (ja) 加算平均ユニットおよび測定装置
CN118054667A (zh) 一种能够实现均流的多通道直流电源及均流方法
CN116773995A (zh) 芯片、芯片检测系统及检测方法
SU1599810A1 (ru) Преобразователь разности сопротивлений в напр жение
SU1734054A1 (ru) Устройство дл контрол соединений многослойных печатных плат

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4862168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees