JP4853455B2 - Semiconductor device and semiconductor device unit - Google Patents

Semiconductor device and semiconductor device unit Download PDF

Info

Publication number
JP4853455B2
JP4853455B2 JP2007270244A JP2007270244A JP4853455B2 JP 4853455 B2 JP4853455 B2 JP 4853455B2 JP 2007270244 A JP2007270244 A JP 2007270244A JP 2007270244 A JP2007270244 A JP 2007270244A JP 4853455 B2 JP4853455 B2 JP 4853455B2
Authority
JP
Japan
Prior art keywords
capacitor
semiconductor device
ceramic
ceramic substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007270244A
Other languages
Japanese (ja)
Other versions
JP2009099791A (en
Inventor
伸康 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007270244A priority Critical patent/JP4853455B2/en
Publication of JP2009099791A publication Critical patent/JP2009099791A/en
Application granted granted Critical
Publication of JP4853455B2 publication Critical patent/JP4853455B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

本発明は、セラミックパッケージにコンデンサが内蔵された半導体装置及びこのような半導体装置を備えた半導体装置ユニットに関する。   The present invention relates to a semiconductor device in which a capacitor is incorporated in a ceramic package, and a semiconductor device unit including such a semiconductor device.

例えば、通信機能を有する半導体式センサにおいては、通信に必要な電源電圧を一旦コンデンサに蓄えてから、センサ出力を送信する通信方式が提供されている。
特開平９−２１４２４９号公報 For example, in a semiconductor sensor having a communication function, a communication method is provided in which a power supply voltage necessary for communication is temporarily stored in a capacitor and then a sensor output is transmitted.
JP-A-9-214249

このような構成のものでは、コンデンサ容量が比較的大きいことから、コンデンサを半導体式センサ内に設けることが困難である。このため、半導体式センサが搭載されるプリント配線基板上にセラミックコンデンサを実装する構造を採用しており、部品コスト、加工コストが高いという問題がある。
このような課題に対して、セラミックパッケージにコンデンサを構成する電極を埋設することが提案されているものの、電極をセラミックパッケージに埋設する構成は複雑でコスト高となる（特許文献１参照）。 With such a configuration, since the capacitor capacity is relatively large, it is difficult to provide the capacitor in the semiconductor sensor. For this reason, the structure which mounts a ceramic capacitor on the printed wiring board in which a semiconductor type sensor is mounted is employ | adopted, and there exists a problem that component cost and processing cost are high.
Although it has been proposed to embed an electrode constituting a capacitor in a ceramic package for such a problem, the structure in which the electrode is embedded in a ceramic package is complicated and expensive (see Patent Document 1).

本発明は上記事情に鑑みてなされたもので、その目的は、セラミックパッケージにコンデンサを内蔵する構成を低コストで実施することができる半導体装置及び半導体装置ユニットを提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device and a semiconductor device unit that can implement a configuration in which a capacitor is built in a ceramic package at a low cost.

請求項１記載の発明によれば、セラミック基板を積層状態で焼結してセラミックパッケージを形成することによりコンデンサを構成することができるので、全体の構成を簡単化することができ、コストを低減することができる。つまり、コンデンサの部品費用、コンデンサを搭載するためのプリント配線基板、コンデンサをプリント配線基板に搭載するための加工費用等を低減することができる。   According to the first aspect of the present invention, since the capacitor can be configured by sintering the ceramic substrate in a laminated state to form a ceramic package, the overall configuration can be simplified and the cost can be reduced. can do. That is, it is possible to reduce the component cost of the capacitor, the printed wiring board for mounting the capacitor, the processing cost for mounting the capacitor on the printed wiring board, and the like.

請求項２の発明によれば、対向電極はセラミック基板と一体であるので、セラミック基板と独立した対向電極を特別に設けることなくコンデンサを構成することができるので、コンデンサを容易に製造することができる。
請求項３記載の発明によれば、対向電極で挟まれたセラミック基板の層数を変更することによりコンデンサの容量を容易に設定することができる。
請求項４の発明によれば、対向電極の面積を変更することによりコンデンサの容量を容易に設定することができる。 According to the second aspect of the present invention, since the counter electrode is integral with the ceramic substrate, the capacitor can be configured without specially providing the counter electrode independent of the ceramic substrate, so that the capacitor can be easily manufactured. it can.
According to the invention of claim 3, the capacitance of the capacitor can be easily set by changing the number of layers of the ceramic substrate sandwiched between the counter electrodes.
According to invention of Claim 4, the capacity | capacitance of a capacitor | condenser can be easily set by changing the area of a counter electrode.

請求項５ないし７の発明によれば、通信電流充電用コンデンサ、静電気対策用コンデンサ、電気フィルタ用コンデンサをセラミックパッケージに内蔵することができる。
請求項８の発明によれば、複数のコンデンサを組み合わせることによりコンデンサの容量を増大したり、容量を変更したり、異なる機能のコンデンサをセラミックパッケージに内蔵することができる。
請求項１０の発明によれば、対向電極と外部電極とを兼ねることができるので、全体構成の簡単化を図ることができる。 According to the fifth to seventh aspects of the present invention, the communication current charging capacitor, the static electricity countermeasure capacitor, and the electric filter capacitor can be built in the ceramic package.
According to the invention of claim 8, by combining a plurality of capacitors, the capacitance of the capacitors can be increased, the capacitance can be changed, or capacitors having different functions can be built in the ceramic package.
According to the invention of claim 10, since the counter electrode and the external electrode can be used together, the overall configuration can be simplified.

以下、本発明を自動車のエアバッグ用の加速度センサユニットに適用した場合の一実施例について図１ないし図４を参照して説明する。
図２は加速度センサユニットを示す平面図、図３はその縦断側面図である。尚、図２は、蓋を取外した状態で示している。加速度センサユニット（半導体装置ユニットに相当）１は、ハウジング２、半導体加速度センサ（半導体装置に相当）３、蓋４から構成されている。 Hereinafter, an embodiment in which the present invention is applied to an acceleration sensor unit for an automobile airbag will be described with reference to FIGS.
FIG. 2 is a plan view showing the acceleration sensor unit, and FIG. 3 is a longitudinal side view thereof. FIG. 2 shows a state where the lid is removed. The acceleration sensor unit (corresponding to a semiconductor device unit) 1 includes a housing 2, a semiconductor acceleration sensor (corresponding to a semiconductor device) 3, and a lid 4.

ハウジング２は、複数のターミナル５をインサート成形して形成されており、そのターミナル５の先端部がハウジング２のカバー部６内に突出すると共に、基端部がキャビティ７に位置して図示上方を臨んでいる。ハウジング２の取付部８には孔部９が形成されていると共に、その孔部９に金属製のカラー１０が装着されており、そのカラー１０を通じて図示しないボルトを螺着することにより加速度センサユニット１を所定部位に固定可能となっている。   The housing 2 is formed by insert-molding a plurality of terminals 5, and the distal end portion of the terminals 5 protrudes into the cover portion 6 of the housing 2, and the base end portion is positioned in the cavity 7 so as to extend upward in the figure. I'm here. A hole portion 9 is formed in the mounting portion 8 of the housing 2, and a metal collar 10 is mounted in the hole portion 9, and a bolt (not shown) is screwed through the collar 10 to thereby accelerate the acceleration sensor unit. 1 can be fixed to a predetermined part.

図１は半導体加速度センサ３の縦断面図、図４（ａ）はその平面図、図４（ｂ）はその側面図、図４（ｄ）はその底面図である。尚、これらの図は概略図である。
半導体加速度センサ３は、センサチップ（ＭＥＭＳ（Micro Electro Mechanical Systems）センサチップ、半導体チップに相当）１１と、このセンサチップ１１の下側に配置された回路チップ（半導体チップに相当）１２と、これらを収納する容器形状のセラミックパッケージ１３とから構成されている。 1 is a longitudinal sectional view of the semiconductor acceleration sensor 3, FIG. 4 (a) is a plan view thereof, FIG. 4 (b) is a side view thereof, and FIG. 4 (d) is a bottom view thereof. These drawings are schematic views.
The semiconductor acceleration sensor 3 includes a sensor chip (MEMS (Micro Electro Mechanical Systems) sensor chip, corresponding to a semiconductor chip) 11, a circuit chip (corresponding to a semiconductor chip) 12 disposed below the sensor chip 11, and these It is comprised from the container-shaped ceramic package 13 which accommodates.

セラミックパッケージ１３は、複数のグリーンシート状態のセラミック基板１３ａ〜１３ｇ（実際の枚数とは異なる）を積層して焼結することにより形成されている。この場合、グリーンシート状態のセラミック基板１３ａ〜１３ｄにはあらかじめキャビティ７を形成するための開口部１３ａ１〜１３ｄ１が形成されている。   The ceramic package 13 is formed by laminating and sintering a plurality of ceramic substrates 13a to 13g in a green sheet state (different from the actual number). In this case, openings 13a1 to 13d1 for forming the cavities 7 are formed in advance in the ceramic substrates 13a to 13d in a green sheet state.

セラミック基板１３ｃ〜１３ｇには図示しないスルーホールが所定部位に形成されていると共に、後述する導体パターンの下地金属となるＷ（タングステン）膜が印刷処理により形成されている。このように加工されたグリーンシート状態のセラミック基板１３ａ〜１３ｇは、加圧積層された後、所定の焼結工程を経て一体物としてのセラミックパッケージ１３が形成される。
尚、セラミック基板１３ａ〜１３ｇの厚み寸法としては、例えばセラミックパッケージ１３の底面側となるセラミック基板１３ｅ〜１３ｇが０．１５ｍｍ、キャビティ７形成用のセラミック基板１３ａ〜１３ｄが０．４ｍｍに設定されている。 Through holes (not shown) are formed in predetermined portions in the ceramic substrates 13c to 13g, and a W (tungsten) film serving as a base metal of a conductor pattern described later is formed by a printing process. The green sheets of the ceramic substrates 13a to 13g processed in this manner are pressure-laminated, and then a ceramic package 13 is formed as an integrated body through a predetermined sintering process.
As the thickness dimensions of the ceramic substrates 13a to 13g, for example, the ceramic substrates 13e to 13g on the bottom surface side of the ceramic package 13 are set to 0.15 mm, and the ceramic substrates 13a to 13d for forming the cavity 7 are set to 0.4 mm. Yes.

上述のようにセラミックパッケージ１３を形成した後、下地金属のＷ膜のうち表面に露出している部分はめっき処理工程によりＮｉ（ニッケル）膜およびＡｕ（金）膜が形成されることにより、配線用導体パターン１４およびボンディング用導体パターン１５ならびに外部電極１６が形成される。配線用導体パターン１４は、セラミックパッケージ１３の外周面部または所定面部とキャビティ７内の部分とを電気的に接続するためのもので、スルーホール内に形成されるＷ膜を介して導通するようになっている。ボンディング用導体パターン１５は、キャビティ７内に導いた配線用導体パターン１４とキャビティ７内に配設される回路チップ１２の各ボンディングパッドとをボンディングワイヤにより電気的に接続する部分に形成するためのものである。   After the ceramic package 13 is formed as described above, a portion of the underlying metal W film exposed on the surface is formed by forming a Ni (nickel) film and an Au (gold) film by a plating process. The conductor pattern 14 for bonding, the conductor pattern 15 for bonding, and the external electrode 16 are formed. The wiring conductor pattern 14 is for electrically connecting the outer peripheral surface portion or the predetermined surface portion of the ceramic package 13 and a portion in the cavity 7 so as to be conducted through a W film formed in the through hole. It has become. The bonding conductor pattern 15 is formed in a portion where the wiring conductor pattern 14 led into the cavity 7 and each bonding pad of the circuit chip 12 disposed in the cavity 7 are electrically connected by bonding wires. Is.

次に、センサチップ１１及び回路チップ１２は、キャビティ７内の所定位置にシリコーン系のダイボンド剤をディスペンスやスタンピングにより必要量だけ塗布された後マウントされる。
次に、キャビティ７内にマウントされたセンサチップ１１及び回路チップ１２の各電極パッド（図示せず）とキャビティ７内に配設されたボンディング用導体パターン１５との間をボンディング工程により接続する。ボンディングワイヤ１７は、Ａｌ（アルミニウム）ワイヤあるいはＡｕワイヤなどが使用される。 Next, the sensor chip 11 and the circuit chip 12 are mounted after a required amount of silicone-based die bond agent is applied to predetermined positions in the cavity 7 by dispensing or stamping.
Next, the electrode pads (not shown) of the sensor chip 11 and the circuit chip 12 mounted in the cavity 7 and the bonding conductor pattern 15 provided in the cavity 7 are connected by a bonding process. As the bonding wire 17, an Al (aluminum) wire or an Au wire is used.

最後に、キャビティ７を閉塞するキャップ１８を装着する。キャップ１８は、キャビティ７の形状に対応したシール部に、あらかじめガラスあるいは高温はんだまたは低融点ガラスなどの封止剤が印刷などにより配設されている。このキャップ１８を治具を用いて位置合わせを行って所定位置に配置し、この後、ベルト炉やオーブンなどを用いて例えば３００℃程度の温度で加熱処理する。これによって半導体加速度センサ３をリードレス表面実装形パッケージとして構成することができる。このように形成された加速度センサユニット１の外部電極１６にはハンダバンプ１９が配設されている。   Finally, a cap 18 that closes the cavity 7 is attached. In the cap 18, a sealant such as glass, high-temperature solder or low-melting glass is previously disposed on a seal portion corresponding to the shape of the cavity 7 by printing or the like. The cap 18 is aligned using a jig and placed at a predetermined position, and then heat-treated at a temperature of about 300 ° C. using a belt furnace or an oven. Thus, the semiconductor acceleration sensor 3 can be configured as a leadless surface mount package. Solder bumps 19 are disposed on the external electrodes 16 of the acceleration sensor unit 1 thus formed.

一方、本実施例では、セラミックパッケージ１３にコンデンサが内蔵されており、以下、その構成について説明する。グリーンシート状態の所定のセラミック基板１３ｇの両面の所定領域にはＷ膜が印刷処理により形成されており、セラミック基板１３ｇの図示上方となる面に形成されたＷ膜が内部電極（導体パターンに相当）２０ａを形成している。セラミック基板１３ｇの図示下方となる面（セラミックパッケージ３の外面）に形成されたＷ膜が、めっき処理工程によりＮｉ（ニッケル）膜およびＡｕ（金）膜が形成されることにより外部電極（導体パターンに相当）２０ｂを形成している。これらの電極２０ａ，２０ｂによりセラミック基板１３ｇを挟んだ対向電極２０が形成されている。内部電極２０ａは、配線用導体パターン１４を通じてボンディング用導体パターン１５と接続されている。対向電極２０を構成する外部電極２０ｂにハンダバンプ１９が装着されている。   On the other hand, in the present embodiment, a capacitor is built in the ceramic package 13, and the configuration thereof will be described below. A W film is formed on a predetermined region on both surfaces of a predetermined ceramic substrate 13g in a green sheet state by a printing process, and the W film formed on the upper surface of the ceramic substrate 13g is an internal electrode (corresponding to a conductor pattern). ) 20a is formed. The W film formed on the lower surface (the outer surface of the ceramic package 3) of the ceramic substrate 13g is formed with an Ni (nickel) film and an Au (gold) film by a plating process, thereby forming external electrodes (conductor pattern). 20b). These electrodes 20a and 20b form a counter electrode 20 with a ceramic substrate 13g sandwiched therebetween. The internal electrode 20 a is connected to the bonding conductor pattern 15 through the wiring conductor pattern 14. Solder bumps 19 are attached to the external electrodes 20b constituting the counter electrode 20.

以上のような構成により、セラミック基板１３ｇにおいて対向電極２０で挟まれた部位が誘電体として機能するもので、セラミックパッケージ１３にコンデンサ２１を内蔵することができる。この場合のコンデンサ２１の容量は、Ｃ＝ε・Ｓ／ｄの式で表すことができる。但し、Ｃ：コンデンサ容量、ε：誘電率、Ｓ＝電極面積、ｄ：電極間の距離である。   With the configuration described above, the portion sandwiched between the counter electrodes 20 in the ceramic substrate 13g functions as a dielectric, and the capacitor 21 can be built in the ceramic package 13. The capacity of the capacitor 21 in this case can be expressed by the equation C = ε · S / d. Where C: capacitor capacity, ε: dielectric constant, S = electrode area, d: distance between electrodes.

加速度センサユニット１は、ハンダバンプ１９を例えばはんだリフロー処理によりターミナル５にフリップチップ実装することにより製作されている。
加速度センサユニット１は、車両に搭載された状態では、半導体加速度センサ３により加速度の大きさを検出し、その大きさを示す信号を例えばＤＳＩ（distributed system interface）通信によりエアバックシステムに出力する。このとき、上述のようにセラミックパッケージ１３に形成したコンデンサ２１は、エアバックシステムとの通信電流充電用コンデンサとして使用されるようになっており、通信時に瞬間的に大きな電流を必要とする場合であっても、コンデンサ２１から十分な通信電流を供給することができる。 The acceleration sensor unit 1 is manufactured by flip-chip mounting the solder bumps 19 on the terminals 5 by, for example, solder reflow processing.
When mounted on the vehicle, the acceleration sensor unit 1 detects the magnitude of acceleration by the semiconductor acceleration sensor 3 and outputs a signal indicating the magnitude to the airbag system by, for example, DSI (distributed system interface) communication. At this time, the capacitor 21 formed in the ceramic package 13 as described above is used as a capacitor for charging communication current with the airbag system, and a case where a large current is instantaneously required at the time of communication. Even in such a case, a sufficient communication current can be supplied from the capacitor 21.

このような実施例によれば、複数のグリーンシート状態のセラミック基板１３ａ〜１３ｇを積層状態で焼結してセラミックパッケージ１３を形成する際に、セラミック基板１３ｇを挟むように対向電極２０を形成しておくことによりセラミック基板１３ｇを誘電体として機能させるようにしたので、セラミックパッケージ１３にコンデンサ２１を内蔵することができる。従って、セラミックパッケージにコンデンサを構成する電極を埋設する構成のものと違って、セラミックパッケージ１３を形成する際にコンデンサ２１を同時に構成することができるので、低コストで実施することができる。また、外付け部品としてのコンデンサを省略することができる結果、コンデンサを搭載するために従来必要であったプリント配線基板をも省略することが可能となるので、コストを一層低減することができる。   According to such an embodiment, when the ceramic package 13 is formed by sintering a plurality of green sheet ceramic substrates 13a to 13g in a stacked state, the counter electrode 20 is formed so as to sandwich the ceramic substrate 13g. This allows the ceramic substrate 13g to function as a dielectric, so that the capacitor 21 can be built in the ceramic package 13. Therefore, unlike the configuration in which the electrodes constituting the capacitor are embedded in the ceramic package, the capacitor 21 can be formed at the same time when the ceramic package 13 is formed, which can be implemented at low cost. In addition, as a result of omitting a capacitor as an external component, it is possible to omit a printed wiring board that has been conventionally required for mounting the capacitor, thereby further reducing the cost.

尚、セラミックパッケージ１３に形成するコンデンサ２１の容量を変更する場合は、図５に示すように対向電極２０で挟むセラミック基板の枚数を増加するようにしてもよい。また、図６の参考例に示すように対向電極２０の面積を変更したりしてもよい。また、図６の参考例に示すようにセラミック基板に挟まれたセラミック基板１３ｆを対向電極２０で挟み、電極２０ｂを外部電極１６と接続するようにしてもよい。さらに、図７の参考例に示すようにセラミックパッケージ１３の側面に外部電極１６、２０ｂを形成し、外部電極２０ｂと内部電極２０ａとで対向電極２０を形成することによりコンデンサ２１を構成するようにしてもよい。このような構成によれば、半導体加速度センサ３をハウジング２のターミナル５に縦型に搭載することができる。 In addition, when changing the capacity | capacitance of the capacitor | condenser 21 formed in the ceramic package 13, you may make it increase the number of the ceramic substrates pinched | interposed with the counter electrode 20, as shown in FIG. Further, the area of the counter electrode 20 may be changed as shown in the reference example of FIG. Further, as shown in the reference example of FIG. 6 , the ceramic substrate 13 f sandwiched between the ceramic substrates may be sandwiched between the counter electrodes 20, and the electrode 20 b may be connected to the external electrode 16. Further, as shown in the reference example of FIG. 7, external electrodes 16 and 20b are formed on the side surface of the ceramic package 13, and the counter electrode 20 is formed by the external electrode 20b and the internal electrode 20a to constitute the capacitor 21. May be. According to such a configuration, the semiconductor acceleration sensor 3 can be vertically mounted on the terminal 5 of the housing 2.

本発明は、上記実施例に限定されることなく、次のように変形または拡張できる。
図１のように、内部電極２０ａおよび外部電極２０ｂの両方が、センサチップ１１および回路チップ１２の投射面上に存在しないことが望ましい。ここで、センサチップ１１が、シリコンよりなる可動部と固定部とを、絶縁層を介してシリコン基板とシリコン支持基板を積層したＳＯＩ基板の一方のシリコン層に形成し、加速度などによる可動体の変位を、可動部と固定部との間の静電容量により検出する構造であるとする。この場合、内部電極２０ａおよび外部電極２０ｂの一部が、センサチップ１１の投射面上に存在すると、シリコンよりなる可動部と内部電極２０ａ、可動部と外部電極２０ｂ、シリコンよりなる固定部と内部電極２０ａ、固定部と外部電極２０ｂ、支持基板と内部電極２０ｂ、支持基板と外部電極２０ｂとの間に静電容量（寄生容量）が発生する恐れがある。このような寄生容量は、可動部の変位に基づく静電容量にノイズとして重畳されＳ／Ｎ比が悪化する可能性や、可動部が固定部などに固着するスティッキング現象の原因となり得る。従って、内部電極２０ａおよび外部電極２０ｂの両方が、センサチップ１１の投射面上に存在しない構造であれば、上記の寄生容量の発生を抑制することができ、Ｓ／Ｎ比の悪化などを防ぐことができる。同様に、内部電極２０ａおよび外部電極２０ｂの両方が、回路チップ１２の投射面上に存在しない構造であれば、投射面上に存在する場合に比べて、回路チップ１２と内部電極２０ａ、回路チップ１２と外部電極２０ｂの間に発生する寄生容量を抑制することができる。 The present invention is not limited to the above embodiment, but can be modified or expanded as follows.
As shown in FIG. 1, it is desirable that both the internal electrode 20 a and the external electrode 20 b do not exist on the projection surfaces of the sensor chip 11 and the circuit chip 12. Here, the sensor chip 11 forms a movable part and a fixed part made of silicon on one silicon layer of an SOI substrate in which a silicon substrate and a silicon support substrate are laminated via an insulating layer, and the movable body by acceleration or the like is formed. It is assumed that the displacement is detected by a capacitance between the movable part and the fixed part. In this case, when a part of the internal electrode 20a and the external electrode 20b is present on the projection surface of the sensor chip 11, the movable part and the internal electrode 20a made of silicon, the movable part and the external electrode 20b, the fixed part made of silicon and the internal part There is a possibility that electrostatic capacitance (parasitic capacitance) may be generated between the electrode 20a, the fixed portion and the external electrode 20b, the support substrate and the internal electrode 20b, and the support substrate and the external electrode 20b. Such parasitic capacitance may be superimposed on the electrostatic capacitance based on the displacement of the movable portion as noise and may deteriorate the S / N ratio, or may cause a sticking phenomenon in which the movable portion is fixed to the fixed portion or the like. Therefore, if both the internal electrode 20a and the external electrode 20b have a structure that does not exist on the projection surface of the sensor chip 11, the generation of the parasitic capacitance can be suppressed, and the deterioration of the S / N ratio can be prevented. be able to. Similarly, if both the internal electrode 20a and the external electrode 20b have a structure that does not exist on the projection surface of the circuit chip 12, the circuit chip 12, the internal electrode 20a, and the circuit chip compared to the case where they exist on the projection surface. 12 and the parasitic capacitance generated between the external electrode 20b can be suppressed.

さらに、内部電極２０ａおよび外部電極２０ｂの両方が、セラミックパッケージ１３のキャビティ７形成用のセラミック基板１３ａ〜１３ｄの投射面上にのみ存在することが望ましい。この場合、ボンディングワイヤ１７と内部電極２０ａ、ボンディングワイヤ１７と外部電極２０ｂとの間に発生する寄生容量を抑制することができる。
セラミックパッケージ１３に内蔵したコンデンサ２１の用途としては、ＥＳＤ（Electrostatic Discharge、静電気放電）、或いは電気フィルタ用として使用するようにしてもよい。 Furthermore, it is desirable that both the internal electrode 20 a and the external electrode 20 b exist only on the projection surfaces of the ceramic substrates 13 a to 13 d for forming the cavity 7 of the ceramic package 13. In this case, the parasitic capacitance generated between the bonding wire 17 and the internal electrode 20a and between the bonding wire 17 and the external electrode 20b can be suppressed.
The capacitor 21 incorporated in the ceramic package 13 may be used for ESD (Electrostatic Discharge) or an electrical filter.

セラミックパッケージ１３に複数のコンデンサ２１を内蔵するようにしてもよい。この場合、複数のコンデンサ２１を並列接続することによりコンデンサの容量の増大を図ったり、複数のコンデンサ２１のそれぞれに異なる機能を持たせたりすることができる。
半導体加速度センサ３をハウジング２のターミナル５にボンディグワイヤにより接続するようにしてもよい。
本発明を半導体加速度センサ以外の各種センサに適用するようにしてもよい。 A plurality of capacitors 21 may be built in the ceramic package 13. In this case, by connecting a plurality of capacitors 21 in parallel, the capacity of the capacitors can be increased, or each of the plurality of capacitors 21 can have a different function.
The semiconductor acceleration sensor 3 may be connected to the terminal 5 of the housing 2 by a bonding wire.
The present invention may be applied to various sensors other than the semiconductor acceleration sensor.

本発明の一実施例における半導体加速度センサの縦断側面図1 is a longitudinal side view of a semiconductor acceleration sensor according to an embodiment of the present invention. 蓋を外した状態で示す加速度センサユニットの平面図Top view of the acceleration sensor unit with the lid removed 加速度センサユニットの縦断側面図Longitudinal side view of acceleration sensor unit 半導体加速度センサの（ａ）平面図、（ｂ）側面図、（ｃ）底面図(A) Plan view, (b) Side view, (c) Bottom view of a semiconductor acceleration sensor 変形例を示す図１相当図 FIG. 1 equivalent view showing a modification 参考例を示す図１相当図（その１）Fig. 1 equivalent diagram showing a reference example ( 1 ) 参考例を示す図１相当図（その２）Figure corresponding to Figure 1 showing a reference example ( 2 )

符号の説明Explanation of symbols

図面中、１は加速度センサユニット（半導体装置ユニット）、２はハウジング、３は半導体加速度センサ（半導体装置）、５はターミナル、１１はセンサチップ（半導体チップ）、１２は回路チップ（半導体チップ）、１３はセラミックパッケージ、１３ａ〜１３ｇはセラミック基板、２０は対向電極、２０ａは内部電極（導体パターン）、２０ｂは外部電極（導体パターン）、２１はコンデンサである。   In the drawings, 1 is an acceleration sensor unit (semiconductor device unit), 2 is a housing, 3 is a semiconductor acceleration sensor (semiconductor device), 5 is a terminal, 11 is a sensor chip (semiconductor chip), 12 is a circuit chip (semiconductor chip), 13 is a ceramic package, 13a to 13g are ceramic substrates, 20 is a counter electrode, 20a is an internal electrode (conductor pattern), 20b is an external electrode (conductor pattern), and 21 is a capacitor.

Claims (10)

複数の薄板状のセラミック基板を積層状態で焼結してなるセラミックパッケージと、
前記セラミック基板の基板上に実装された半導体チップと、
前記半導体チップの動作時に所定機能を発揮するコンデンサとを備え、
前記コンデンサは、前記セラミック基板が誘電体として機能するように当該セラミック基板を対向電極で挟んで構成されていると共に前記半導体チップの前記セラミック基板への投射面上から完全にオフセットした位置に設けられていることを特徴とする半導体装置。 A ceramic package formed by sintering a plurality of thin ceramic substrates in a laminated state;
A semiconductor chip mounted on the ceramic substrate ;
A capacitor that exhibits a predetermined function during operation of the semiconductor chip,
The capacitor is configured such that the ceramic substrate is sandwiched between counter electrodes so that the ceramic substrate functions as a dielectric, and is provided at a position completely offset from the projection surface of the semiconductor chip onto the ceramic substrate. wherein a is. 前記対向電極は、前記セラミック基板の表面に形成された導体パターンであることを特徴とする請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the counter electrode is a conductor pattern formed on a surface of the ceramic substrate. 前記コンデンサの容量は、前記対向電極に挟まれた前記セラミック基板の層数を変更することにより設定されていることを特徴とする請求項１または２記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the capacitance of the capacitor is set by changing the number of layers of the ceramic substrate sandwiched between the counter electrodes. 前記コンデンサの容量は、前記対向電極の面積を変更することにより設定されていることを特徴とする請求項１または２記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the capacitance of the capacitor is set by changing an area of the counter electrode. 前記半導体チップは、外部との通信機能を有し、
前記コンデンサは、通信電流充電用コンデンサであることを特徴とする請求項１ないし４の何れかに記載の半導体装置。 The semiconductor chip has a communication function with the outside,
The semiconductor device according to claim 1, wherein the capacitor is a communication current charging capacitor. 前記コンデンサは、静電気対策用コンデンサであることを特徴とする請求項１ないし４の何れかに記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the capacitor is a static electricity countermeasure capacitor. 前記コンデンサは、電気フィルタ用コンデンサであることを特徴とする請求項１ないし４の何れかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the capacitor is an electric filter capacitor. 前記コンデンサは、複数設けられていることを特徴とする請求項１ないし７の何れかに記載の半導体装置。   The semiconductor device according to claim 1, wherein a plurality of the capacitors are provided. 前記対向電極の一方が前記セラミックパッケージの外部に位置して外部電極を兼ねていることを特徴とする請求項１ないし８の何れかに記載の半導体装置。   9. The semiconductor device according to claim 1, wherein one of the counter electrodes is located outside the ceramic package and also serves as an external electrode. 請求項１ないし９の何れかの半導体装置と、
外部機器と接続されるターミナルを有したハウジングとを備え、
前記半導体装置は、前記外部電極にバンプが配設され、当該バンプにより前記ターミナルと接続されていることを特徴とする半導体装置ユニット。 A semiconductor device according to any one of claims 1 to 9;
A housing having a terminal connected to an external device,
In the semiconductor device, a bump is provided on the external electrode, and the semiconductor device unit is connected to the terminal by the bump.
JP2007270244A 2007-10-17 2007-10-17 Semiconductor device and semiconductor device unit Expired - Fee Related JP4853455B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007270244A JP4853455B2 (en) 2007-10-17 2007-10-17 Semiconductor device and semiconductor device unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270244A JP4853455B2 (en) 2007-10-17 2007-10-17 Semiconductor device and semiconductor device unit

Publications (2)

Publication Number Publication Date
JP2009099791A JP2009099791A (en) 2009-05-07
JP4853455B2 true JP4853455B2 (en) 2012-01-11

Family

ID=40702507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270244A Expired - Fee Related JP4853455B2 (en) 2007-10-17 2007-10-17 Semiconductor device and semiconductor device unit

Country Status (1)

Country Link
JP (1) JP4853455B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6189755B2 (en) * 2014-01-08 2017-08-30 京セラ株式会社 Wiring board and electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819934B2 (en) * 1992-04-16 1998-11-05 株式会社村田製作所 Electronic component manufacturing method
JP3340003B2 (en) * 1995-11-20 2002-10-28 京セラ株式会社 Multilayer wiring board and package for housing semiconductor element
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP2000332422A (en) * 1999-05-20 2000-11-30 Sony Corp Multilayer circuit substrate and manufacture thereof
JP2001291958A (en) * 2000-04-07 2001-10-19 Denso Corp Laminated wiring board

Also Published As

Publication number Publication date
JP2009099791A (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5763682B2 (en) Miniaturized electrical device including MEMS and ASIC and method for manufacturing the same
JP4838732B2 (en) Electrical component and manufacturing method
JP2004311951A (en) Semiconductor device
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
JPH098217A (en) Package for housing semiconductor element
WO2003063232A1 (en) Module device
JP2730201B2 (en) Semiconductor acceleration sensor
WO2008066087A1 (en) Fine structure device, method for manufacturing the fine structure device and substrate for sealing
JP5483443B2 (en) Gas sensor and manufacturing method thereof
JP4853455B2 (en) Semiconductor device and semiconductor device unit
US20040263186A1 (en) Capacitance type dynamic quantity sensor
TWI822418B (en) Piezoelectric vibration device equipped with thermistor
JP6773089B2 (en) device
JP4404647B2 (en) Electronic device and electronic component sealing substrate
JP2017120869A (en) Ceramic package
JP4974424B2 (en) Package for pressure detection device
JP4859280B2 (en) Package for pressure detection device and manufacturing method thereof
JP6416704B2 (en) Resin-sealed sensor device
JP2008147368A (en) Semiconductor device
JP2024027877A (en) MEMS module
JP4794072B2 (en) Package for pressure detection device
JP2004340575A (en) Package for pressure-sensitive device
JP2004281471A (en) Wiring board
JP2023012248A (en) Mems module and method of manufacturing the same
JP4557405B2 (en) Package for pressure detection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees