JP6773089B2 - device - Google Patents

device Download PDF

Info

Publication number
JP6773089B2
JP6773089B2 JP2018151800A JP2018151800A JP6773089B2 JP 6773089 B2 JP6773089 B2 JP 6773089B2 JP 2018151800 A JP2018151800 A JP 2018151800A JP 2018151800 A JP2018151800 A JP 2018151800A JP 6773089 B2 JP6773089 B2 JP 6773089B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
metal pad
bonding
film metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018151800A
Other languages
Japanese (ja)
Other versions
JP2018176421A (en
Inventor
安藤 友一
友一 安藤
佐藤 幸人
幸人 佐藤
勝知 前
勝知 前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of JP2018176421A publication Critical patent/JP2018176421A/en
Application granted granted Critical
Publication of JP6773089B2 publication Critical patent/JP6773089B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、デバイスに関する。 The present invention also relates to the device.

半導体技術を利用して作製され、電気回路要素と微細な機械要素を併せ持つMEMS(Micro-Electro Mechanical Systems)デバイスは、現在、加速度センサ、プリンタヘッド、圧力センサ、DMD(Digital Micromirror Device)等に用いられ、市場規模が拡大している。 MEMS (Micro-Electro Mechanical Systems) devices manufactured using semiconductor technology and having both electrical circuit elements and fine mechanical elements are currently used in acceleration sensors, printer heads, pressure sensors, DMDs (Digital Micromirror Devices), etc. The market size is expanding.

通常、MEMSデバイスは、中空に形成された可動部(機能素子)を有する。可動部は、外気等から保護されることが求められるため、真空(或いは一定気圧)で封止される。真空封止が不十分であると、MEMSデバイスが誤作動する等、信頼性の低下を招く。 Usually, a MEMS device has a movable part (functional element) formed in a hollow shape. Since the movable part is required to be protected from the outside air or the like, it is sealed with a vacuum (or a constant atmospheric pressure). Insufficient vacuum encapsulation causes a decrease in reliability such as malfunction of the MEMS device.

MEMSデバイスに用いられる封止方法として、高電圧が印加されたシリコン基板及びガラス基板を、300℃〜500℃下で接合する陽極接合が挙げられる。陽極接合では、デバイス基板とパッケージ基板とを直接接合するため、可動部を封止するための空間(Cavity)が別途必要である。 Examples of the sealing method used for MEMS devices include anodic bonding in which a silicon substrate and a glass substrate to which a high voltage is applied are bonded at a temperature of 300 ° C to 500 ° C. In the anode bonding, since the device substrate and the package substrate are directly bonded, a space (Cavity) for sealing the moving part is required separately.

また、実装工程において高真空に封止された気密パッケージ基板を使用するという方法もある。 There is also a method of using an airtight package substrate sealed in a high vacuum in the mounting process.

また、MEMSデバイスを作製するウェハ工程(ウェハレベル)において、デバイス基板とパッケージ基板とを接合し、一括封止することも提案されている。例えば、特許文献1では、真空封止のための封止部と、電気的接続のための電気接点部に、同じ材料の金属層を形成し、ウェハレベルにおいて、カバー基板と集積回路基板とを接合している。 It has also been proposed to join the device substrate and the package substrate and collectively seal them in the wafer process (wafer level) for manufacturing the MEMS device. For example, in Patent Document 1, a metal layer of the same material is formed in a sealing portion for vacuum sealing and an electrical contact portion for electrical connection, and a cover substrate and an integrated circuit board are formed at the wafer level. It is joined.

特許文献2では、陽極接合により、LTCC基板とMEMS基板とを接合している。多孔質金属を介して、LTCC基板とMEMS基板とは電気的に接続されている。 In Patent Document 2, the LTCC substrate and the MEMS substrate are bonded by anode bonding. The LTCC substrate and the MEMS substrate are electrically connected via a porous metal.

特許文献3では、ウェハを個々のチップにダイシングする前に、加速度計が形成される半導体基板ウェハとキャップウェハとをフリットガラスで結合している。 In Patent Document 3, before dicing the wafer to individual chips, the semiconductor substrate wafer on which the accelerometer is formed and the cap wafer are bonded by frit glass.

更に近年、各種センサ、光スキャナ等の半導体機能素子が形成されるデバイス基板と、パッケージ基板とを接合したデバイスに、多種の素子が形成される基板を重ね合わせることで、小型で高機能なデバイスを実現する技術の開発が進んでいる。 Furthermore, in recent years, by superimposing a substrate on which various elements are formed on a device in which a device substrate on which semiconductor functional elements such as various sensors and optical scanners are formed and a package substrate are formed, a compact and highly functional device The development of technology to realize this is in progress.

機能素子が形成されている基板(デバイス基板)とパッケージ基板とを接合する際、機能素子が精密に真空封止され、且つ各々の基板に形成されている電極間の電気的接続が確実であることが好ましい。 When joining the substrate (device substrate) on which the functional element is formed and the package substrate, the functional element is precisely vacuum-sealed and the electrical connection between the electrodes formed on each substrate is reliable. Is preferable.

更に、接合におけるコストは、低いことが好ましい。 Further, the cost of joining is preferably low.

しかしながら、従来から使用されている気密パッケージ基板は、パッケージングにコストがかかるという問題がある。 However, the airtight package substrate conventionally used has a problem that packaging is costly.

特許文献1では、同じ材料の金属層を、封止部及び電気接点部に用いているため、真空封止に最適な材料、及び電気的接続に最適な材料を、それぞれ選定できておらず接合の信頼性が低い。更に、Au、Ag等の金属層は高価である。 In Patent Document 1, since the metal layer of the same material is used for the sealing portion and the electrical contact portion, the optimum material for vacuum encapsulation and the optimum material for electrical connection cannot be selected and joined. Is unreliable. Furthermore, metal layers such as Au and Ag are expensive.

特許文献2では、印加電圧及び処理温度が高い陽極接合を利用しているため、MEMSデバイスへの悪影響が懸念される。また、陽極接合では機能素子を収容するCavityが別途必要となるため、平らな基板での接合は困難である。更にCavityの位置合わせ精度等の問題が生じるため、やはり接合の信頼性は低い。 In Patent Document 2, since the anodic junction having a high applied voltage and high processing temperature is used, there is a concern that the MEMS device may be adversely affected. Further, in anode bonding, a Cavity for accommodating functional elements is required separately, so that bonding on a flat substrate is difficult. Furthermore, the reliability of joining is still low because problems such as positioning accuracy of Cavity occur.

本発明は、上記の課題に鑑みてなされたものであり、安価、且つ信頼性の高い接合を行うことを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to perform inexpensive and highly reliable bonding.

上記目的を達成するために、本発明の実施の形態のデバイスは、光学素子が形成されている第1基板と、前記光学素子を透過した光が入射する光学センサが形成されている第2基板と、前記第1基板と前記第2基板とを互いに接合し、前記第1基板と前記第2基板を所定の間隔に保持する保持部を有し、前記保持部は、ガラスフリット材、ポリマー樹脂又は貴金属からなり、前記第1基板の前記光学素子はSiで形成されている、ことを特徴とする。 In order to achieve the above object, the device according to the embodiment of the present invention has a first substrate on which an optical element is formed and a second substrate on which an optical sensor through which light transmitted through the optical element is incident is formed. And a holding portion that joins the first substrate and the second substrate to each other and holds the first substrate and the second substrate at a predetermined interval, and the holding portion is a glass frit material. It is made of a polymer resin or a noble metal, and the optical element of the first substrate is made of Si.

本発明の実施の形態によれば、安価、且つ信頼性の高い接合を行うことができる。 According to the embodiment of the present invention, inexpensive and highly reliable joining can be performed.

実施形態1に係るデバイスの構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the device which concerns on Embodiment 1. FIG. 実施形態1に係るデバイスの構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the device which concerns on Embodiment 1. FIG. 実施形態1に係るデバイスの構造の一例を示す断面図及び平面透過図である。It is sectional drawing and the plane transmission view which show an example of the structure of the device which concerns on Embodiment 1. FIG. 実施形態1に係るデバイスの構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the device which concerns on Embodiment 1. FIG. 実施形態1に係るデバイスの作製方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the device which concerns on Embodiment 1. FIG. 実施形態2に係るデバイスの構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the device which concerns on Embodiment 2. FIG. 実施形態2に係るデバイスの構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the device which concerns on Embodiment 2. FIG. 実施形態2に係るデバイスの構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the device which concerns on Embodiment 2. FIG. 実施形態2に係るデバイスの構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the device which concerns on Embodiment 2. FIG. 実施形態2に係るデバイスの作製方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the device which concerns on Embodiment 2. 実施形態2に係るデバイスの作製方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the device which concerns on Embodiment 2. 実施形態2に係るデバイスの作製方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the device which concerns on Embodiment 2. 実施形態2に係るデバイスの作製方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the device which concerns on Embodiment 2. 実施形態2に係るデバイスの作製方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the device which concerns on Embodiment 2. 実施形態2に係るデバイスの作製方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of the device which concerns on Embodiment 2. 実施形態2に係るデバイスの構造の一例を示す断面図及び平面透過図である。It is sectional drawing and the plane transmission view which show an example of the structure of the device which concerns on Embodiment 2. FIG.

<第1の実施形態>
(デバイスの構造)
図1は、本実施形態に係るデバイス100の構造を示す断面図の一例である。
<First Embodiment>
(Device structure)
FIG. 1 is an example of a cross-sectional view showing the structure of the device 100 according to the present embodiment.

図1に示す様に、第1の基板1上には、機能素子(例えばセンサ、IC回路等)4と、電極5と、薄膜金属パッド7とが形成されている。電極5と薄膜金属パッド7とは積層して形成されている。 As shown in FIG. 1, a functional element (for example, a sensor, an IC circuit, etc.) 4, an electrode 5, and a thin film metal pad 7 are formed on the first substrate 1. The electrode 5 and the thin film metal pad 7 are laminated and formed.

第2の基板2には、貫通電極6が形成されており、貫通電極6の一方の端部には、薄膜金属パッド8が、貫通電極6の他方の端部には、薄膜金属パッド9が形成されている。また、薄膜金属パッド9と積層してメッキ層10が形成されている。 A through electrode 6 is formed on the second substrate 2, a thin film metal pad 8 is formed at one end of the through electrode 6, and a thin film metal pad 9 is formed at the other end of the through electrode 6. It is formed. Further, the plating layer 10 is formed by laminating with the thin film metal pad 9.

接合材11は、第1の基板1と第2の基板2との間に形成されている。 The bonding material 11 is formed between the first substrate 1 and the second substrate 2.

導電材12は、薄膜金属パッド7と薄膜金属パッド8との間に形成されている。 The conductive material 12 is formed between the thin film metal pad 7 and the thin film metal pad 8.

接合材11は、第1の基板1と第2の基板2とを接合し、機能素子4と第2の基板2との間に空間(Cavity)3を形成し、更に機能素子4を真空封止する機能を有する。 The bonding material 11 joins the first substrate 1 and the second substrate 2, forms a space (Cavity) 3 between the functional element 4 and the second substrate 2, and further vacuum-seals the functional element 4. It has a function to stop.

導電材12は、第1の基板1(デバイス基板)と第2の基板2(パッケージ基板)とを電気的に接続する機能を有する。具体的には、機能素子4と電気的に接続されている薄膜金属パッド7と、貫通電極6と電気的に接続している薄膜金属パッド8との間に、導電材12を介在させ、これらを電気的に接続する。これにより、機能素子4とパッケージ基板内の貫通電極6とを電気的に接続する。 The conductive material 12 has a function of electrically connecting the first substrate 1 (device substrate) and the second substrate 2 (package substrate). Specifically, a conductive material 12 is interposed between the thin film metal pad 7 electrically connected to the functional element 4 and the thin film metal pad 8 electrically connected to the through electrode 6. Electrically connect. As a result, the functional element 4 and the through electrode 6 in the package substrate are electrically connected.

導電材12と接合材11とは、異なる材料で形成されている。強度及び真空度が要求される部分には、硬く且つ導電性が低い接合材11を用いて接合を行い、導通性が要求される部分には、柔らかくて加工し易い導電材12を用いて電気的接続を行うことが好ましい。 The conductive material 12 and the bonding material 11 are made of different materials. A hard and low-conductivity bonding material 11 is used for bonding in a part where strength and vacuum are required, and a soft and easy-to-process conductive material 12 is used in a part where conductivity is required. It is preferable to make a target connection.

接合材11としては、接合力が高い材料を用いることが好ましい。接合力が高い材料を用いることで、第1の基板1と、第2の基板2とを確実に真空封止することができる。 As the bonding material 11, it is preferable to use a material having a high bonding force. By using a material having a high bonding force, the first substrate 1 and the second substrate 2 can be reliably vacuum-sealed.

また、接合材11としては、第1の基板1と第2の基板2との間に、所定の間隔を保持できる硬度を有する材料を用いることが好ましい。第1の基板1と第2の基板2との間に、所定の間隔を保持できることにより、機能素子4を真空封止するための、Cavity 3を形成することができる。これより、別途、パッケージ基板に機能素子4を収容するための空間を形成しなくても済む。更に、第1の基板1及び第2の基板2は、平板のままでの接合が可能になる。 Further, as the bonding material 11, it is preferable to use a material having a hardness capable of maintaining a predetermined distance between the first substrate 1 and the second substrate 2. By maintaining a predetermined distance between the first substrate 1 and the second substrate 2, Cavity 3 for vacuum-sealing the functional element 4 can be formed. As a result, it is not necessary to separately form a space for accommodating the functional element 4 on the package substrate. Further, the first substrate 1 and the second substrate 2 can be joined as a flat plate.

また、接合材11としては、機械的ストレスにも耐性がある材料を用いることが好ましい。機械的ストレス耐性がある材料を用いることで、大口径のシリコンウェハを接合した後、チップ化する際のダイシング(チップ分割)による機械的ダメージを受け難くすることができる。 Further, as the bonding material 11, it is preferable to use a material that is resistant to mechanical stress. By using a material having mechanical stress resistance, it is possible to make it difficult to receive mechanical damage due to dicing (chip division) when forming a chip after joining a silicon wafer having a large diameter.

また、接合材11としては、安価な材料を用いることが好ましい。安価な材料を用いることで、接合エリアを広げても、接合における全体的なコストを抑えることができる。 Moreover, it is preferable to use an inexpensive material as the bonding material 11. By using an inexpensive material, the overall cost of joining can be reduced even if the joining area is expanded.

具体的に、接合材11としては、ガラスフリット材やポリマー樹脂等を用いることが好ましい。ポリマー樹脂としては、エポキシ、ドライフィルム、BCB、ポリイミド、UV硬化樹脂等が挙げられる。ただしポリマー樹脂としては、耐熱温度が高くないことと、気密性が課題である。 Specifically, as the bonding material 11, it is preferable to use a glass frit material, a polymer resin, or the like. Examples of the polymer resin include epoxy, dry film, BCB, polyimide, UV curable resin and the like. However, the polymer resin has problems that the heat resistant temperature is not high and the airtightness is not high.

なお、接合材11としてAu等に代表される貴金属を接合材に用いることも可能である。しかしながら、高価な貴金属を、接合材として大量に用いた場合、コストを抑えることは困難であるため好ましくない。 It is also possible to use a precious metal typified by Au or the like as the bonding material 11 as the bonding material. However, when a large amount of expensive precious metal is used as a bonding material, it is difficult to control the cost, which is not preferable.

導電材12としては、導電性が高く、柔らかく、接合時の加圧及び加熱に対して潰れ易い材料であることが好ましい。また、半田接合等の半田リフロー時の温度に耐えられる材料であることが好ましい。 The conductive material 12 is preferably a material having high conductivity, softness, and easily crushed by pressurization and heating at the time of joining. Further, it is preferable that the material can withstand the temperature at the time of solder reflow such as solder joining.

具体的に、導電材12としては、Au、Ag、等の金属、それらの合金のペースト材及び半田材等を用いることが好ましい。これらの材料を用いて、導電材12を加熱、加圧することで、導電材12と薄膜金属パッド7との間、及び導電材12と薄膜金属パッド8との間で金属材料の相互拡散が生じ、拡散接合を行なうことができる。その結果、機能素子4とパッケージ基板内の貫通電極6とを電気的に接続することができる。 Specifically, as the conductive material 12, it is preferable to use a metal such as Au, Ag, a paste material of an alloy thereof, a solder material, or the like. By heating and pressurizing the conductive material 12 using these materials, mutual diffusion of the metal material occurs between the conductive material 12 and the thin film metal pad 7 and between the conductive material 12 and the thin film metal pad 8. , Diffusion bonding can be performed. As a result, the functional element 4 and the through electrode 6 in the package substrate can be electrically connected.

なお、本明細書において「拡散接合」とは、導電材12を加熱、加圧し、金属材料の拡散を利用して、貫通電極6と導電材12とを電気的に接続することを意味するものとする。 In addition, in this specification, "diffusion bonding" means that the conductive material 12 is heated and pressurized, and the through electrode 6 and the conductive material 12 are electrically connected by utilizing the diffusion of the metal material. And.

第1の基板1は、可動部、検出部、等を有する機能素子4、その他、電子回路等が形成されている基板である。第1の基板1上には、機能素子、及び電子回路等を形成するための色々な膜やパターンなどが存在する。第1の基板1としては、シリコンを用いることが好ましい。なお、シリコンを用いる場合、シリコン基板は、Bulk基板でも良いし、SOI(Silicon On Insulator)基板でも良い。 The first substrate 1 is a substrate on which a functional element 4 having a movable portion, a detection portion, and the like, and other electronic circuits and the like are formed. On the first substrate 1, there are various films and patterns for forming functional elements, electronic circuits, and the like. It is preferable to use silicon as the first substrate 1. When silicon is used, the silicon substrate may be a Bulk substrate or an SOI (Silicon On Insulator) substrate.

第2の基板2は、密閉されたCavity 3内に収容された機能素子4を真空封止(あるいは、大気圧よりも圧力が低く調整された空間に封止)するためのパッケージ基板である。第2の基板2としては、セラミック、ガラス、シリコン等を用いることができる。 The second substrate 2 is a package substrate for vacuum-sealing (or sealing in a space adjusted to have a pressure lower than atmospheric pressure) the functional element 4 housed in the sealed Cavity 3. As the second substrate 2, ceramic, glass, silicon or the like can be used.

電極5は、機能素子4と電気的に接続される。電極5としては、アルミ、アルミ合金等を用いることができる。 The electrode 5 is electrically connected to the functional element 4. As the electrode 5, aluminum, an aluminum alloy, or the like can be used.

貫通電極6は、第2の基板2内に形成される。露出した両端部に薄膜金属パッド8及び薄膜金属パッド9を形成することで、外部回路との電気的接続、あるいは機能素子4との電気的接続を行う機能を有する。貫通電極6としては、Au、Ag、Ti、W、等の金属、それらの合金、低抵抗のポリシリコン等を用いることができる。 The through electrode 6 is formed in the second substrate 2. By forming the thin film metal pad 8 and the thin film metal pad 9 on both exposed ends, it has a function of electrically connecting to an external circuit or electrically connecting to a functional element 4. As the through electrode 6, metals such as Au, Ag, Ti, W, etc., alloys thereof, low-resistance polysilicon, and the like can be used.

薄膜金属パッド7は、電極5と導電材12とを電気的に接続する。なお、薄膜金属パッド7は、電極5と薄膜金属パッド7、及び薄膜金属パッド7と導電材12の密着性を向上させるためのパッドとして機能する。また、薄膜金属パッド7は、金属材料が拡散するのを防止するためのバリア層として機能する。 The thin film metal pad 7 electrically connects the electrode 5 and the conductive material 12. The thin film metal pad 7 functions as a pad for improving the adhesion between the electrode 5, the thin film metal pad 7, and the thin film metal pad 7 and the conductive material 12. Further, the thin film metal pad 7 functions as a barrier layer for preventing the metal material from diffusing.

複数の機能を有するため薄膜金属パッド7は、積層構造で形成されることが好ましい。 Since it has a plurality of functions, the thin film metal pad 7 is preferably formed in a laminated structure.

密着性向上を重視する電極5との境界(例えば1層目)には、Cr、Ti等の金属、それらの合金等を用いることが好ましい。更に、金属材料の拡散防止を重視するバリア層(例えば2層目)には、Pt、Ni等の金属、それらの合金等を用いることが好ましい。更に、密着性向上を重視する導電材12との境界(例えば3層目)には、Au、Ag、Cu等の金属、それらの合金等を用いることが好ましい。 It is preferable to use a metal such as Cr or Ti, an alloy thereof, or the like for the boundary (for example, the first layer) with the electrode 5 in which the improvement of adhesion is emphasized. Further, it is preferable to use a metal such as Pt or Ni, an alloy thereof, or the like for the barrier layer (for example, the second layer) in which the diffusion prevention of the metal material is emphasized. Further, it is preferable to use a metal such as Au, Ag, Cu, an alloy thereof, or the like for the boundary (for example, the third layer) with the conductive material 12 in which the improvement of adhesion is emphasized.

薄膜金属パッド8は、導電材12と貫通電極6とを電気的に接続する。薄膜金属パッド8は、薄膜金属パッド7と同様に、導電材12と薄膜金属パッド8、及び薄膜金属パッド8と貫通電極6との密着性を向上させるためのパッドとして機能する。また、薄膜金属パッド8は、金属材料が拡散するのを防止するためのバリア層として機能する。従って、薄膜金属パッド8もまた、薄膜金属パッド7と同様に、積層構造で形成されることが好ましい。 The thin film metal pad 8 electrically connects the conductive material 12 and the through electrode 6. Similar to the thin film metal pad 7, the thin film metal pad 8 functions as a pad for improving the adhesion between the conductive material 12 and the thin film metal pad 8, and the thin film metal pad 8 and the through electrode 6. Further, the thin film metal pad 8 functions as a barrier layer for preventing the metal material from diffusing. Therefore, it is preferable that the thin film metal pad 8 is also formed in a laminated structure like the thin film metal pad 7.

薄膜金属パッド8としては、薄膜金属パッド7と同様の材料を用いることができる。 As the thin film metal pad 8, the same material as the thin film metal pad 7 can be used.

薄膜金属パッド9は、メッキ層10のためのUBM(Under Barrier Metal:アンダーバリアメタル)層として機能する。UBM層を用いることで、メッキ層10と貫通電極6との界面に形成される金属間化合物層の成長を抑制し、メッキ層10と薄膜金属パッド9との、また薄膜金属パッド9と貫通電極6との界面強度の向上を図ることができる。 The thin film metal pad 9 functions as a UBM (Under Barrier Metal) layer for the plating layer 10. By using the UBM layer, the growth of the intermetallic compound layer formed at the interface between the plating layer 10 and the penetrating electrode 6 is suppressed, and the plating layer 10 and the thin film metal pad 9 and the thin film metal pad 9 and the penetrating electrode 6 are suppressed. It is possible to improve the interface strength with 6.

薄膜金属パッド9としては、Ti、Cr、Ni、Al等を用いることができる。 As the thin film metal pad 9, Ti, Cr, Ni, Al or the like can be used.

メッキ層10は、本実施の形態に係るデバイス100が、最終的にプリント基板へ半田実装される際に必要な層である。メッキ層10としては、Ni、Au、Ag、Cu等を用いることができる。 The plating layer 10 is a layer required when the device 100 according to the present embodiment is finally solder-mounted on the printed circuit board. As the plating layer 10, Ni, Au, Ag, Cu or the like can be used.

本実施形態に係るデバイス100によれば、接合材11としては、安価で硬い材料を、導電材12としては、柔らかく導電性の高い材料を用いることで、機能素子4の真空封止、機能素子4とパッケージ基板との電気的接続、という各々の接合に対して最適な材料を選定できる。更に、真空封止及び電気的接続をウェハレベルで同時に行うことができる。従って、安価、且つ信頼性の高い接合を行うことができる。 According to the device 100 according to the present embodiment, by using an inexpensive and hard material as the bonding material 11 and a soft and highly conductive material as the conductive material 12, the functional element 4 is vacuum-sealed and the functional element is sealed. The optimum material can be selected for each bonding of 4 and the electrical connection between the package substrate. In addition, vacuum sealing and electrical connection can be performed simultaneously at the wafer level. Therefore, inexpensive and highly reliable joining can be performed.

(変形例1)
図2は、本実施形態に係るデバイス101の構造を示す断面図の一例である。図1に示すデバイス100と異なる部分を中心に説明する。デバイス100と同じ部分には同じ符号を付している。
(Modification example 1)
FIG. 2 is an example of a cross-sectional view showing the structure of the device 101 according to the present embodiment. The part different from the device 100 shown in FIG. 1 will be mainly described. The same parts as the device 100 are given the same reference numerals.

図1と図2とで異なる部分は、パッケージ基板(第2の基板13)として用いられている材料が、通常セラミック、ガラス、シリコン等ではなく、LTCC(Low Temperature Co-fired Ceramic)である、という部分である。 The difference between FIGS. 1 and 2 is that the material used as the package substrate (second substrate 13) is LTCC (Low Temperature Co-fired Ceramic) instead of ceramic, glass, silicon, or the like. That is the part.

第2の基板13としてLTCC基板を用いることで、LTCC基板内に形成される内部配線16の形状及び位置を自由に制御し易くなる。このため、デバイス100に示す様な貫通電極6をパッケージ基板に形成した場合と比較して、内部配線16をパッケージ基板に形成した場合の方が、金属薄膜パッド9及び導電材12の位置を、比較的自由に設計しても、金属薄膜パッド9と導電材12とを確実に電気的接続することが可能になる。即ち、鉛直方向において、薄膜金属パッド9と導電材12とが同一の直線上に存在しなくても、内部配線16のパターン形状を工夫することで、薄膜金属パッド9と導電材12とを電気的に接続することができる。 By using the LTCC substrate as the second substrate 13, it becomes easy to freely control the shape and position of the internal wiring 16 formed in the LTCC substrate. Therefore, the positions of the metal thin film pad 9 and the conductive material 12 are determined when the internal wiring 16 is formed on the package substrate as compared with the case where the through electrode 6 as shown in the device 100 is formed on the package substrate. Even if the design is relatively free, the metal thin film pad 9 and the conductive material 12 can be reliably electrically connected. That is, even if the thin film metal pad 9 and the conductive material 12 do not exist on the same straight line in the vertical direction, the thin film metal pad 9 and the conductive material 12 can be electrically connected by devising the pattern shape of the internal wiring 16. Can be connected.

(変形例2)
図3(A)は、本実施形態に係るデバイス102の構造を示す断面図の一例である。また、図3(B)は、本実施形態に係るデバイス102の構造を示す平面透過図の一例である。
(Modification 2)
FIG. 3A is an example of a cross-sectional view showing the structure of the device 102 according to the present embodiment. Further, FIG. 3B is an example of a plane transmission diagram showing the structure of the device 102 according to the present embodiment.

図1に示すデバイス100と異なる部分を中心に説明する。デバイス100と同じ部分には同じ符号を付している。 The part different from the device 100 shown in FIG. 1 will be mainly described. The same parts as the device 100 are given the same reference numerals.

図1に示すデバイス100では、鉛直方向において、電極5、薄膜金属パッド9、導電材12が同一の直線上に存在している。電気的接続のためには、これらの位置合わせを行なう必要があり、設計の際、レイアウトに制限があった。 In the device 100 shown in FIG. 1, the electrode 5, the thin film metal pad 9, and the conductive material 12 are present on the same straight line in the vertical direction. These alignments had to be done for electrical connections, and there were layout restrictions during the design.

図3(A)に示すデバイス102では、鉛直方向において、電極5、薄膜金属パッド9、導電材12が同一の直線上に存在していない。即ち、図3(B)に示すように、電極5、薄膜金属パッド9、導電材12の位置が全てずれている。 In the device 102 shown in FIG. 3A, the electrode 5, the thin film metal pad 9, and the conductive material 12 do not exist on the same straight line in the vertical direction. That is, as shown in FIG. 3B, the positions of the electrode 5, the thin film metal pad 9, and the conductive material 12 are all displaced.

このような場合であっても、デバイス102の構造とすることで、電極5と、薄膜金属パッド9と、導電材12を、電気的に接続することが可能である。 Even in such a case, the structure of the device 102 makes it possible to electrically connect the electrode 5, the thin film metal pad 9, and the conductive material 12.

例えば、薄膜金属パッド7を利用することで、電極5と導電材12とを電気的に接続する。また、例えば、薄膜金属パッド8を利用することで、導電材12と貫通電極6とを電気的に接続する。 For example, the electrode 5 and the conductive material 12 are electrically connected by using the thin film metal pad 7. Further, for example, the conductive material 12 and the through electrode 6 are electrically connected by using the thin film metal pad 8.

即ち、図3(A)に示すように、薄膜金属パッド7及び薄膜金属パッド8を、内部配線として利用し、薄膜金属パッド7を延長して、電極5と導電材12が電気的に接続できるように、薄膜金属パッド7を形成する。また、薄膜金属パッド8を延長して、導電材12と貫通電極6が電気的に接続できるように、薄膜金属パッド8形成する。このように、薄膜金属パッド7及び薄膜金属パッド8のパターン形状を工夫することで、電極5、薄膜金属パッド9、導電材12が鉛直方向において、位置が全てずれていても、電極5と薄膜金属パッド9と導電材12とを電気的に接続することができる。 That is, as shown in FIG. 3A, the thin film metal pad 7 and the thin film metal pad 8 can be used as internal wiring, the thin film metal pad 7 can be extended, and the electrode 5 and the conductive material 12 can be electrically connected. As described above, the thin film metal pad 7 is formed. Further, the thin film metal pad 8 is extended to form the thin film metal pad 8 so that the conductive material 12 and the through electrode 6 can be electrically connected to each other. By devising the pattern shapes of the thin film metal pad 7 and the thin film metal pad 8 in this way, even if the electrodes 5, the thin film metal pad 9, and the conductive material 12 are all displaced in the vertical direction, the electrode 5 and the thin film are thin. The metal pad 9 and the conductive material 12 can be electrically connected.

図3に示すデバイス102は、レイアウトの自由度が、より高い。電極5、薄膜金属パッド9、導電材12の位置を自由に選定し、設計することができるため、実用化し易い。 The device 102 shown in FIG. 3 has a higher degree of freedom in layout. Since the positions of the electrode 5, the thin film metal pad 9, and the conductive material 12 can be freely selected and designed, it is easy to put into practical use.

また、デバイス102は、パッケージ基板に貫通電極6を有していながら、LTCC基板13の内部配線16や、ウェハレベルCSP (Wafer level Chip Size Package)と、同様の効果を奏する。従って、デバイスの高集積化、小型化を図ることができる。 Further, although the device 102 has the through electrode 6 on the package substrate, it has the same effect as the internal wiring 16 of the LTCC substrate 13 and the wafer level CSP (Wafer level Chip Size Package). Therefore, it is possible to achieve high integration and miniaturization of the device.

(変形例3)
図4は、本実施形態に係るデバイス103(半導体装置)の構造を示す断面図の一例である。図1に示すデバイス100と異なる部分を中心に説明する。デバイス100と同じ部分には同じ符号を付している。
(Modification 3)
FIG. 4 is an example of a cross-sectional view showing the structure of the device 103 (semiconductor device) according to the present embodiment. The part different from the device 100 shown in FIG. 1 will be mainly described. The same parts as the device 100 are given the same reference numerals.

図1と図4とで異なる部分は、第1の基板1上に、第3の基板14を、形成している、という部分である。本実施形態に係るデバイス103によれば、第1の基板1と第2の基板2とを接合材11を介して、また、第1の基板1と第3の基板14とを接合材15を介して、同時に接合することができる。 The difference between FIGS. 1 and 4 is that a third substrate 14 is formed on the first substrate 1. According to the device 103 according to the present embodiment, the first substrate 1 and the second substrate 2 are connected to each other via the bonding material 11, and the first substrate 1 and the third substrate 14 are connected to the bonding material 15. Can be joined at the same time through.

接合材11と接合材15とは同一の材料で構成することができる。 The joining material 11 and the joining material 15 can be made of the same material.

第3の基板14には、レンズ等を形成することができる。また、今後、予想されるMEMSデバイスのアプリケーションの拡大に対応させて、第3の基板14には、IC(Integrated Circuit)回路、LSI(Large Scale IC)回路、等の集積回路のみならず、光通信デバイス、モバイル通信用デバイス、自動車のエアバック用加速度センサ等、あらゆる素子を形成することができる。 A lens or the like can be formed on the third substrate 14. In addition, in response to the expected expansion of MEMS device applications in the future, the third substrate 14 is used not only for integrated circuits such as IC (Integrated Circuit) circuits and LSI (Large Scale IC) circuits, but also for optical circuits. All kinds of elements such as communication devices, mobile communication devices, and acceleration sensors for automobile airbags can be formed.

なお、図4では、基板3枚を積層して同時に接合する例を示したが、積層する基板の枚数は特に限定されない。デバイス103に示す様に、基板を3次元的に積層させた積層構造にし、これらの基板を同一の材料で構成された接合材を用いて同時に接合することで、デバイス作製の際の工程の大幅な削減、また、デバイスの小型化が期待できる。 Although FIG. 4 shows an example in which three substrates are laminated and joined at the same time, the number of substrates to be laminated is not particularly limited. As shown in device 103, the substrates are three-dimensionally laminated to form a laminated structure, and these substrates are simultaneously bonded using a bonding material made of the same material, thereby significantly increasing the process for manufacturing the device. It can be expected to reduce the size of the device and reduce the size of the device.

(デバイスの作製方法)
図5は、本実施形態に係るデバイス100の作製方法の一例を示す図である。以下、図5を用いて、デバイス100の作製方法について説明する。
(How to make a device)
FIG. 5 is a diagram showing an example of a method for manufacturing the device 100 according to the present embodiment. Hereinafter, a method of manufacturing the device 100 will be described with reference to FIG.

まず、図5(A)に示す様に、第1の基板(例えば、シリコン基板)1上に、一般的なMEMSを作製する工程と同様に、IC回路やセンサ等の機能素子4が形成される。 First, as shown in FIG. 5 (A), a functional element 4 such as an IC circuit or a sensor is formed on a first substrate (for example, a silicon substrate) 1 in the same manner as in the process of manufacturing a general MEMS. To.

次に、スパッタ法等によって、電極5が形成される。電極5は、アルミ、又はアルミ合金を用いて0.5um〜3.0um程度の膜厚で形成される。 Next, the electrode 5 is formed by a sputtering method or the like. The electrode 5 is formed of aluminum or an aluminum alloy with a film thickness of about 0.5um to 3.0um.

電極5上に、スパッタ法等によって、薄膜金属パッド7が形成される。薄膜金属パッド7は、幅が電極5と同等の大きさ、又は電極5以上の大きさで形成される。また、薄膜金属パッド7は、3層の積層構造を有し、100nm〜5000nm程度の膜厚で形成される。 A thin film metal pad 7 is formed on the electrode 5 by a sputtering method or the like. The thin film metal pad 7 is formed to have a width equal to that of the electrode 5 or a size equal to or larger than that of the electrode 5. Further, the thin film metal pad 7 has a three-layer laminated structure and is formed with a film thickness of about 100 nm to 5000 nm.

具体的には、1層目として、Ti層、Cr層等、またそれらの合金層が形成される。1層目は、密着層として機能させることができる。1層目の上部に2層目として、Ni層、Pt層等、またそれらの合金層が形成される。2層目は、金属材料の拡散を防止するためのバリア層として機能させることができる。2層目の上部に3層目として、Au層、Ag層、Cu層等、またそれらの合金層が形成される。3層目は、上部層(ここでは、導電材12)との合金化のための合金層として機能させることができる。 Specifically, as the first layer, a Ti layer, a Cr layer, etc., and an alloy layer thereof are formed. The first layer can function as an adhesion layer. A Ni layer, a Pt layer, etc., and an alloy layer thereof are formed on the upper part of the first layer as a second layer. The second layer can function as a barrier layer for preventing the diffusion of the metal material. An Au layer, an Ag layer, a Cu layer, etc., and an alloy layer thereof are formed on the upper part of the second layer as a third layer. The third layer can function as an alloy layer for alloying with the upper layer (here, the conductive material 12).

なお、本実施形態において薄膜金属パッド7が3層の積層構造を有する例について説明するが該構造に限定されない。3層以外の積層構造であっても良い。 In this embodiment, an example in which the thin film metal pad 7 has a three-layer laminated structure will be described, but the structure is not limited to this. It may have a laminated structure other than three layers.

次に、図5(B)に示す様に、薄膜金属パッド7上に、導電材12が形成される。 Next, as shown in FIG. 5B, the conductive material 12 is formed on the thin film metal pad 7.

導電材12は、次工程での接合の際、電極5と貫通電極6とを電気的に接続するために形成される。導電材12は、Au、Ag等の貴金属、又はそれらの合金のペースト材及び半田材等を用いてスクリーン印刷等の方法でパターン形成される。導電材12の膜厚は、空間(Cavity)3の間隔、所謂第1の基板1と第2の基板2との間隔に依存するため、10um〜50um程度の膜厚で形成される。 The conductive material 12 is formed to electrically connect the electrode 5 and the through electrode 6 at the time of joining in the next step. The conductive material 12 is patterned by a method such as screen printing using a noble metal such as Au or Ag, or a paste material or solder material of an alloy thereof. Since the film thickness of the conductive material 12 depends on the distance between the spaces (Cavity) 3, the so-called distance between the first substrate 1 and the second substrate 2, the film thickness is formed to be about 10 um to 50 um.

導電材12は、比較的柔らかい材料(例えば、ペースト材)、導電性の高い材料で形成される。また、焼成温度が400℃〜450℃以下である焼成材で形成されることが好ましい。 The conductive material 12 is formed of a relatively soft material (for example, a paste material) or a highly conductive material. Further, it is preferably formed of a firing material having a firing temperature of 400 ° C. to 450 ° C. or lower.

次に、導電材12がパターン形成された後、不要な溶剤を取り除くために、導電材12(ペースト材)に対してプリベークが施される。プリベークの際の温度は、ペースト材内のガス及び水分を除去できる温度であることが好ましい。プリベークにて不要な溶剤を除去し、更に不要なガス及び水分の除去を行なうことで、次工程での接合の際、より信頼性の高い接合を実現できる。更に、プリベークの際の温度は、次工程での接合における接合温度よりも低い温度であることが好ましい。従って、200℃〜400℃程度の温度でプリベークを行なうことが好ましい。 Next, after the conductive material 12 is patterned, the conductive material 12 (paste material) is prebaked in order to remove unnecessary solvents. The temperature at the time of prebaking is preferably a temperature at which gas and water in the paste material can be removed. By removing unnecessary solvent by pre-baking and further removing unnecessary gas and water, more reliable joining can be realized at the time of joining in the next step. Further, the temperature at the time of prebaking is preferably a temperature lower than the joining temperature at the joining in the next step. Therefore, it is preferable to perform prebaking at a temperature of about 200 ° C. to 400 ° C.

次に、図5(C)に示す様に、第2の基板(例えば、ガラス基板)に、貫通電極6が形成される。露出した貫通電極6の一方の端部には、薄膜金属パッド8が形成される。また、露出した貫通電極6の他方の端部には、薄膜金属パッド9が形成される。 Next, as shown in FIG. 5C, the through electrode 6 is formed on the second substrate (for example, a glass substrate). A thin film metal pad 8 is formed at one end of the exposed through electrode 6. Further, a thin film metal pad 9 is formed at the other end of the exposed through electrode 6.

薄膜金属パッド8は、薄膜金属パッド7と同様の材料を用いて形成される。例えば、3層の積層構造(Ti層、Cr層等、またそれらの合金層/Ni層、Pt層等、またそれらの合金層/Au層、Ag層、Cu層等、またそれらの合金層)で、100nm〜5000nm程度の膜厚で形成される。 The thin film metal pad 8 is formed by using the same material as the thin film metal pad 7. For example, a three-layer laminated structure (Ti layer, Cr layer, etc., their alloy layer / Ni layer, Pt layer, etc., their alloy layer / Au layer, Ag layer, Cu layer, etc., and their alloy layer). It is formed with a film thickness of about 100 nm to 5000 nm.

薄膜金属パッド9は、Ti、Cr、Ni、Al等を用いて、100num〜10um程度の膜厚で形成される。 The thin film metal pad 9 is formed with a film thickness of about 100 num to 10 um using Ti, Cr, Ni, Al and the like.

次に、図5(D)に示す様に、第2の基板2上に、接合材11が形成される。接合材11は、次工程での接合の際、第1の基板と第2の基板2とを接合するために形成される。 Next, as shown in FIG. 5 (D), the bonding material 11 is formed on the second substrate 2. The joining material 11 is formed to join the first substrate and the second substrate 2 at the time of joining in the next step.

接合材11は、ガラスフリット材やポリマー樹脂を用いて、スクリーン印刷等の方法でパターン形成される。接合材11の膜厚が、Cavity 3の間隔を決定するため、接合材11は、10um〜50um程度の膜厚で形成される。なお、接合材11の高さを均一にするために、例えば、ガラスフリット材にガラスビーズ材等を加えても良い。 The bonding material 11 is patterned by a method such as screen printing using a glass frit material or a polymer resin. Since the film thickness of the bonding material 11 determines the interval of Cavity 3, the bonding material 11 is formed with a film thickness of about 10um to 50um. In addition, in order to make the height of the bonding material 11 uniform, for example, a glass bead material or the like may be added to the glass frit material.

接合材11は、比較的硬い材料、安価な材料で形成されることが好ましい。 The bonding material 11 is preferably formed of a relatively hard material or an inexpensive material.

また、高温により、機能素子4への悪影響が生じることを防ぐため、焼成温度が400℃〜450℃以下である焼成材で形成されることが好ましい。具体的には、ガラスフリット材等を用いることが好ましい。 Further, in order to prevent the functional element 4 from being adversely affected by the high temperature, it is preferably formed of a firing material having a firing temperature of 400 ° C. to 450 ° C. or lower. Specifically, it is preferable to use a glass frit material or the like.

接合材11の焼成温度と導電材12の焼成温度とがほぼ同じであることで、第1の基板1と第2の基板2との真空封止のための接合と、第1の基板1と第2の基板2との電気的接続のための接合を同時に行うことができる。 Since the firing temperature of the bonding material 11 and the firing temperature of the conductive material 12 are almost the same, the bonding for vacuum sealing between the first substrate 1 and the second substrate 2 and the first substrate 1 The bonding for electrical connection with the second substrate 2 can be performed at the same time.

次に、接合材11がパターン形成された後、不要な溶剤を取り除くために、接合材11に対してプリベークが施される。200℃〜400℃程度の温度でプリベークを行なうことが好ましい。 Next, after the bonding material 11 is patterned, the bonding material 11 is prebaked in order to remove unnecessary solvent. It is preferable to perform prebaking at a temperature of about 200 ° C to 400 ° C.

次に、図5(E)に示す様に、図5(B)で作製されたデバイス基板と、図5(D)で作製されたパッケージ基板とを接合する。 Next, as shown in FIG. 5 (E), the device substrate manufactured in FIG. 5 (B) and the package substrate manufactured in FIG. 5 (D) are joined.

接合機16によって、第1の基板1及び第2の基板2を加圧し、更に、第1の基板1及び第2の基板2を加熱する。接合時の加熱温度は、350℃〜450℃程度であることが好ましい。即ち、機能素子4に悪影響を与えず、且つ接合材11(例えば、ガラスフリット材)や導電材12(例えば、Agペースト材)が焼成、硬化する温度であることが好ましい。 The joining machine 16 pressurizes the first substrate 1 and the second substrate 2, and further heats the first substrate 1 and the second substrate 2. The heating temperature at the time of joining is preferably about 350 ° C. to 450 ° C. That is, it is preferable that the temperature is such that the functional element 4 is not adversely affected and the bonding material 11 (for example, glass frit material) and the conductive material 12 (for example, Ag paste material) are fired and cured.

なお、Cavity 3内の真空度の調整は接合機16の内部で行なわれる。上述したように、接合材11及び導電材12には、プリベークが施され不要な溶剤、ガス及び水分の除去が行なわれている。プリベークは、精度の高い真空封止を行なうために重要な工程であり、該プリベークと、接合機16による接合中の真空引きによって、不要なガスや空気は、Cavity 3からほぼ除去される。この状態で、接合機16によりCavity 3内の真空度を調整することで、高精度な接合を行うことができる。 The degree of vacuum in Cavity 3 is adjusted inside the joining machine 16. As described above, the bonding material 11 and the conductive material 12 are prebaked to remove unnecessary solvents, gases, and water. Pre-baking is an important step for performing highly accurate vacuum sealing, and unnecessary gas and air are almost removed from Cavity 3 by the pre-baking and vacuuming during joining by the joining machine 16. In this state, by adjusting the degree of vacuum in Cavity 3 with the joining machine 16, high-precision joining can be performed.

図5(F)に示す様に、接合後、導電材12は、接合機16による加熱、加圧によって押しつぶされ、薄膜金属パッド7、8と拡散接合することにより、導電材12と薄膜金属パッド7、8とは電気的に接続される。 As shown in FIG. 5 (F), after joining, the conductive material 12 is crushed by heating and pressurizing by the joining machine 16, and is diffusion-bonded to the thin film metal pads 7 and 8, thereby forming the conductive material 12 and the thin film metal pad. It is electrically connected to 7 and 8.

また、図5(F)に示す様に、接合材11は、導電材12と比べて硬い材料で形成されているため、接合後、接合機16による加熱、加圧によって変形することは、ほぼ無いと考えて良い。即ち、接合材11の膜厚の分だけ、第1の基板1と第2の基板2との間に所定の間隔が保持され、Cavity 3が形成される。パッケージ基板に、別途空間を形成することなく、機能素子4は、Cavity 3内に真空封止される。 Further, as shown in FIG. 5 (F), since the bonding material 11 is made of a material that is harder than the conductive material 12, it is almost impossible to be deformed by heating or pressurizing by the bonding machine 16 after bonding. You can think that there is no such thing. That is, a predetermined distance is maintained between the first substrate 1 and the second substrate 2 by the amount of the film thickness of the bonding material 11, and Cavity 3 is formed. The functional element 4 is vacuum-sealed in Cavity 3 without forming a separate space on the package substrate.

なお、上述の接合工程によれば、第1の基板1と第2の基板2は、平板で良いため、別途、機能素子4を収容するための空間を形成する、等の無駄な工程を省ける。 According to the above-mentioned joining step, since the first substrate 1 and the second substrate 2 may be flat plates, unnecessary steps such as separately forming a space for accommodating the functional element 4 can be omitted. ..

最後に、メッキ層10が、薄膜金属パッド9と接するように形成される。メッキ層10は、Ni、Au、Ag、Cu等を用いて、100nm〜100um程度の膜厚で形成される。 Finally, the plating layer 10 is formed so as to be in contact with the thin film metal pad 9. The plating layer 10 is formed with a film thickness of about 100 nm to 100 um using Ni, Au, Ag, Cu, or the like.

本実施の形態に係る作製方法によれば、導電材12より硬く、且つ導電性の低い接合材11を用いて、第1の基板1と第2の基板2とを接合することにより、第1の基板1と第2の基板2との間に所定の間隔を安定して保持し、機能素子4を高精度に真空封止できる。同時に、柔らかく、且つ導電性の高い導電材12を用いて、拡散接合することにより、第1の基板1上に形成された電極と、第2の基板2に形成された貫通電極とを、確実に電気的接続できる。 According to the manufacturing method according to the present embodiment, the first substrate 1 and the second substrate 2 are bonded to each other by using the bonding material 11 which is harder than the conductive material 12 and has low conductivity. A predetermined distance can be stably maintained between the substrate 1 and the second substrate 2, and the functional element 4 can be vacuum-sealed with high accuracy. At the same time, the electrode formed on the first substrate 1 and the through electrode formed on the second substrate 2 are surely secured by diffusion bonding using the conductive material 12 which is soft and has high conductivity. Can be electrically connected to.

また、安価な材料で、接合材11を構成することで、低コストでの接合が可能になる。 Further, by forming the joining material 11 with an inexpensive material, it is possible to join at low cost.

即ち、本実施の形態に係るデバイス、及びデバイスの作製方法によれば、電気的接続に最適な材料と、真空封止に最適な材料を、それぞれ選定し、ウェハレベルで同時に接合を行うことで安価、且つ信頼性の高い接合を行うことができる。 That is, according to the device according to the present embodiment and the method for manufacturing the device, the optimum material for electrical connection and the optimum material for vacuum sealing are selected, and the materials are simultaneously bonded at the wafer level. It is possible to perform inexpensive and highly reliable bonding.

<第2の実施形態>
(デバイスの構造)
図6は、本実施形態に係るデバイス200の構造を示す断面図の一例である。
<Second embodiment>
(Device structure)
FIG. 6 is an example of a cross-sectional view showing the structure of the device 200 according to the present embodiment.

デバイス200は、第1の基板201、第2の基板202、第3の基板203、機能素子204、駆動回路205、薄膜金属パッド206、薄膜金属パッド207、薄膜金属パッド208、貫通電極209、導電材210、第1の接合材211、第2の接合材212、光学素子213、キャビティ(空間)214を含む。 The device 200 includes a first substrate 201, a second substrate 202, a third substrate 203, a functional element 204, a drive circuit 205, a thin film metal pad 206, a thin film metal pad 207, a thin film metal pad 208, a through electrode 209, and a conductive device. The material 210, the first bonding material 211, the second bonding material 212, the optical element 213, and the cavity (space) 214 are included.

第1の基板201には、機能素子204、及び機能素子204を駆動させるための駆動回路205が形成されている。機能素子204(例えば、光センサ、圧力センサ、赤外線センサ、加速度センサ等)は、公知の微細加工技術及び薄膜形成技術を用いて形成される。機能素子204は、各種センサ等に加えて、例えば、振動子等のアクチュエータを含んでいても良い。駆動回路205は、公知の半導体技術を用いて形成される。 A functional element 204 and a drive circuit 205 for driving the functional element 204 are formed on the first substrate 201. The functional element 204 (for example, an optical sensor, a pressure sensor, an infrared sensor, an acceleration sensor, etc.) is formed by using a known microfabrication technique and a thin film forming technique. The functional element 204 may include an actuator such as an oscillator, for example, in addition to various sensors and the like. The drive circuit 205 is formed using known semiconductor technology.

第1の基板201の材料としては、例えば、Si、SOI(silicon on insulator)等が挙げられる。 Examples of the material of the first substrate 201 include Si, SOI (silicon on insulator) and the like.

第2の基板202には、貫通電極209が形成されており、貫通電極209の一方の端部には、薄膜金属パッド207が、貫通電極209の他方の端部には、薄膜金属パッド208が形成されている。貫通電極209を介して、機能素子204は外部と電気的に接続される。 A through electrode 209 is formed on the second substrate 202, and a thin film metal pad 207 is formed at one end of the through electrode 209, and a thin film metal pad 208 is formed at the other end of the through electrode 209. It is formed. The functional element 204 is electrically connected to the outside via the through electrode 209.

第2の基板202の材料としては、絶縁性を有する材料であれば、特に限定されず、例えば、ガラス、セラミックス、等が挙げられる。 The material of the second substrate 202 is not particularly limited as long as it is a material having an insulating property, and examples thereof include glass and ceramics.

第3の基板203には、光学素子213が形成されている。光学素子213は、公知の薄膜形成技術を用いて形成される。光学素子213としては、例えば、回折格子、レンズ、フィルター等が挙げられる。 An optical element 213 is formed on the third substrate 203. The optical element 213 is formed by using a known thin film forming technique. Examples of the optical element 213 include a diffraction grating, a lens, a filter, and the like.

第3の基板203の材料としては、例えば、Si、等が挙げられる。 Examples of the material of the third substrate 203 include Si and the like.

導電材210は、駆動回路205と貫通電極209との間に形成される。導電材210及び薄膜金属パッド206、207を介して、駆動回路205と貫通電極209とは導通する。導電材210の一方の端部には、薄膜金属パッド206が、導電材210の他方の端部には、薄膜金属パッド207が形成されている。 The conductive material 210 is formed between the drive circuit 205 and the through electrode 209. The drive circuit 205 and the through electrode 209 are electrically connected to each other via the conductive material 210 and the thin film metal pads 206 and 207. A thin film metal pad 206 is formed on one end of the conductive material 210, and a thin film metal pad 207 is formed on the other end of the conductive material 210.

導電材210の材料としては、導電性が高く、柔らかく、接合時の加圧及び加熱に対して潰れ易い材料であることが好ましい。また、半田接合等の半田リフロー時の温度に耐えられる材料であることが好ましい。導電材210の材料としては、例えば、Au、Ag、Al、等の金属、それらの合金のペースト材及び半田材、ポーラスAu等を用いることができる。 The material of the conductive material 210 is preferably a material having high conductivity, softness, and easily crushed by pressurization and heating at the time of joining. Further, it is preferable that the material can withstand the temperature at the time of solder reflow such as solder joining. As the material of the conductive material 210, for example, metals such as Au, Ag, Al, paste materials and solder materials of alloys thereof, porous Au and the like can be used.

薄膜金属パッド206は、3層の積層構造とすることができる。例えば、薄膜金属パッド206を、Cr/Pt/Auの積層構造とする場合、Au層は、導電性を高めるために、導電材210と接する面に形成され、Cr層は、駆動回路205の電極と接する面に形成されることが好ましい。 The thin film metal pad 206 can have a three-layer laminated structure. For example, when the thin film metal pad 206 has a laminated structure of Cr / Pt / Au, the Au layer is formed on the surface in contact with the conductive material 210 in order to increase the conductivity, and the Cr layer is the electrode of the drive circuit 205. It is preferably formed on the surface in contact with.

薄膜金属パッド207も、同様に、3層の積層構造とすることができる。例えば、薄膜金属パッド207を、Cr/Pt/Auの積層構造とする場合、Au層は、導電性を高めるために、導電材210と接する面に形成され、Cr層は、密着性を高めるために、第3の基板203と接する面に形成され、Pt層は、拡散防止のために、中央の層に形成されることが好ましい。なお、Cr層の代わりに、Ti層を用いることも可能であるし、Pt層の代わりに、Ni層を用いることも可能である。 Similarly, the thin film metal pad 207 can have a three-layer laminated structure. For example, when the thin film metal pad 207 has a laminated structure of Cr / Pt / Au, the Au layer is formed on the surface in contact with the conductive material 210 in order to enhance the conductivity, and the Cr layer is for enhancing the adhesion. In addition, it is preferably formed on the surface in contact with the third substrate 203, and the Pt layer is preferably formed in the central layer in order to prevent diffusion. It is possible to use a Ti layer instead of the Cr layer, and it is also possible to use a Ni layer instead of the Pt layer.

薄膜金属パッド208も、同様に、3層の積層構造とすることができる。Au層は、外部と接する面に形成され、Cr層は、密着性を高めるために、第3の基板203と接する面に形成され、Pt層は、拡散防止のために、中央の層に形成されることが好ましい。 Similarly, the thin film metal pad 208 can have a three-layer laminated structure. The Au layer is formed on the surface in contact with the outside, the Cr layer is formed on the surface in contact with the third substrate 203 in order to enhance the adhesion, and the Pt layer is formed in the central layer to prevent diffusion. It is preferable to be done.

第1の接合材211は、第1の基板201と第2の基板202との間に形成され、第1の基板201と第2の基板202とを接合する。第1の接合材211を介して、第1の基板201と第2の基板202とは所定の間隔を保持して接合され、これにより、機能素子204は、真空封止される。第1の基板201と第2の基板202との間には、機能素子204をパッケージングするためのキャビティ214が存在する。 The first bonding material 211 is formed between the first substrate 201 and the second substrate 202, and joins the first substrate 201 and the second substrate 202. The first substrate 201 and the second substrate 202 are joined to each other with a predetermined interval via the first bonding material 211, whereby the functional element 204 is vacuum-sealed. Between the first substrate 201 and the second substrate 202, there is a cavity 214 for packaging the functional element 204.

第1の接合材211の材料としては、ガラスフリット材、ポリマー樹脂、等を用いることが好ましい。 As the material of the first bonding material 211, it is preferable to use a glass frit material, a polymer resin, or the like.

第1の接合材211の厚さは、20μm程度であることが好ましい。第1の接合材211の厚さを、機能素子204の厚さ(10μm程度)と比較して厚くすることで、接合後における機能素子204と第2の基板202との干渉を避けることができる。 The thickness of the first joining material 211 is preferably about 20 μm. By making the thickness of the first bonding material 211 thicker than the thickness of the functional element 204 (about 10 μm), it is possible to avoid interference between the functional element 204 and the second substrate 202 after bonding. ..

第1の接合材211の幅は、150μm程度であることが好ましい。なお、機能素子204と第1の接合材211との間の距離が少なくとも50μm以上となるように、第1の接合材211の幅を、適宜、調整する必要がある。 The width of the first joining material 211 is preferably about 150 μm. The width of the first bonding material 211 needs to be appropriately adjusted so that the distance between the functional element 204 and the first bonding material 211 is at least 50 μm or more.

第2の接合材212は、第1の基板201と第3の基板203との間に形成され、第1の基板201と第3の基板203とを接合する。第2の接合材211を介して、第1の基板201と第3の基板203とは所定の間隔を保持して接合される。該間隔は、第2の接合材211の厚さを変更することで、任意に調整することが可能である。 The second bonding material 212 is formed between the first substrate 201 and the third substrate 203, and joins the first substrate 201 and the third substrate 203. The first substrate 201 and the third substrate 203 are joined to each other with a predetermined interval via the second bonding material 211. The interval can be arbitrarily adjusted by changing the thickness of the second bonding material 211.

第2の接合材212の厚さは、第1の接合材211の厚さと等しくても良い。又、第2の接合材212の幅は、第1の接合材211の幅と等しくても良い。又、第2の接合材212の材料は、第1の接合材211の材料と等しくても良い。 The thickness of the second joining material 212 may be equal to the thickness of the first joining material 211. Further, the width of the second joining material 212 may be equal to the width of the first joining material 211. Further, the material of the second joining material 212 may be the same as the material of the first joining material 211.

第2の接合材212を、第1の接合材211と等しい厚さ、等しい幅、等しい材料で形成することにより、低コスト且つ簡易なプロセスで、デバイス200を作製することができる。又、機能素子204が形成される第1の基板201に、更に、光学素子213が形成される第3の基板203を重ね合わせることで、低コストでありながら、小型で高機能な多層基板構造を有するデバイス200を実現することができる。 By forming the second bonding material 212 with the same thickness, the same width, and the same material as the first bonding material 211, the device 200 can be manufactured by a low cost and a simple process. Further, by superimposing the third substrate 203 on which the optical element 213 is formed on the first substrate 201 on which the functional element 204 is formed, a compact and highly functional multilayer substrate structure is formed at low cost. The device 200 having the above can be realized.

(変形例1)
図7は、本実施形態に係るデバイス300の構造を示す断面図の一例である。図6に示すデバイス200と異なる部分を中心に説明する。デバイス200と同じ部分には同じ符号を付している。
(Modification example 1)
FIG. 7 is an example of a cross-sectional view showing the structure of the device 300 according to the present embodiment. The part different from the device 200 shown in FIG. 6 will be mainly described. The same parts as the device 200 are designated by the same reference numerals.

デバイス300は、デバイス200と異なる第2の接合材312を含む。第2の接合材312は、第1の接合材211と、厚さ及び幅が異なるが、材料は等しい。 The device 300 includes a second bonding material 312 that is different from the device 200. The second bonding material 312 is different in thickness and width from the first bonding material 211, but the materials are the same.

図7に示す様に、第2の接合材312の厚さを、第1の接合材211の厚さと比較して薄くする、例えば、10μm程度とすることができる。又、第2の接合材312の幅を、第1の接合材211の幅と比較して広くする、例えば、200μm程度とすることができる。 As shown in FIG. 7, the thickness of the second bonding material 312 can be made thinner than the thickness of the first bonding material 211, for example, about 10 μm. Further, the width of the second bonding material 312 can be made wider than the width of the first bonding material 211, for example, about 200 μm.

このように、第2の接合材312の厚さを第1の接合材211の厚さと比較して薄くすることにより、光学素子213と機能素子204との距離を近づけることができる。従って、機能素子204に対する光学素子213の位置合わせ精度を高めることができるため、機能素子204の光学特性を向上させることができる。 By making the thickness of the second bonding material 312 thinner than the thickness of the first bonding material 211 in this way, the distance between the optical element 213 and the functional element 204 can be shortened. Therefore, since the alignment accuracy of the optical element 213 with respect to the functional element 204 can be improved, the optical characteristics of the functional element 204 can be improved.

又、第2の接合材312の幅を第1の接合材211の幅と比較して広くすることにより、複数のデバイスが形成されたウェハを分割して個片化する際、分割位置の調整が容易になる。従って、精度の高いダイシングを行うことができるため、デバイス300を比較的容易に小型化することができる。 Further, by making the width of the second bonding material 312 wider than the width of the first bonding material 211, when the wafer on which a plurality of devices are formed is divided and individualized, the division position is adjusted. Becomes easier. Therefore, since dicing with high accuracy can be performed, the device 300 can be relatively easily miniaturized.

(変形例2)
図8は、本実施形態に係るデバイス400の構造を示す断面図の一例である。図6に示すデバイス200と異なる部分を中心に説明する。デバイス200と同じ部分には同じ符号を付している。
(Modification 2)
FIG. 8 is an example of a cross-sectional view showing the structure of the device 400 according to the present embodiment. The part different from the device 200 shown in FIG. 6 will be mainly described. The same parts as the device 200 are designated by the same reference numerals.

デバイス400は、デバイス200と異なる第2の接合材412を含む。第2の接合材412は、第1の接合材211と、厚さ、幅、材料が異なる。 The device 400 includes a second bonding material 412 that is different from the device 200. The second bonding material 412 is different in thickness, width, and material from the first bonding material 211.

図8に示す様に、第2の接合材412の厚さを、第1の接合材211の厚さと比較して薄くする、例えば、1μm程度とすることができる。又、第2の接合材412の幅を、第1の接合材211の幅と比較して広くする、例えば、200μm程度とすることができる。又、第2の接合材412を、金属とする、例えば、AuとSnの合金とすることができる。 As shown in FIG. 8, the thickness of the second bonding material 412 can be made thinner than the thickness of the first bonding material 211, for example, about 1 μm. Further, the width of the second bonding material 412 can be made wider than the width of the first bonding material 211, for example, about 200 μm. Further, the second bonding material 412 can be made of a metal, for example, an alloy of Au and Sn.

このように、第2の接合材412を、金属で形成することにより、ガスの発生を抑制することができるため、接合時における第2の接合材412の接合温度を、第1の接合材211の接合温度と比較して低くすることができる。比較的低温での接合でありながら、真空度の高い気密封止を行うことができるため、製造プロセスが簡易化されてもデバイス400の性能を維持できる。 By forming the second bonding material 412 with metal in this way, it is possible to suppress the generation of gas. Therefore, the bonding temperature of the second bonding material 412 at the time of bonding is set to the first bonding material 211. It can be made lower than the bonding temperature of. Since it is possible to perform airtight sealing with a high degree of vacuum while joining at a relatively low temperature, the performance of the device 400 can be maintained even if the manufacturing process is simplified.

(変形例3)
図9は、本実施形態に係るデバイス500の構造を示す断面図の一例である。図6に示すデバイス200と異なる部分を中心に説明する。デバイス200と同じ部分には同じ符号を付している。
(Modification 3)
FIG. 9 is an example of a cross-sectional view showing the structure of the device 500 according to the present embodiment. The part different from the device 200 shown in FIG. 6 will be mainly described. The same parts as those of the device 200 are designated by the same reference numerals.

デバイス500は、デバイス200と異なる第2の接合材512を含む。第2の接合材512は、第1の接合材211と、幅及び材料が異なるが、厚さは等しい。 The device 500 includes a second bonding material 512 that is different from the device 200. The width and material of the second joining material 512 are different from those of the first joining material 211, but the thickness is the same.

図7に示す様に、第2の接合材312の幅を、第1の接合材211の幅と比較して広くする、例えば、200μm程度とすることができる。又、第2の接合材412を、ポリマー樹脂、例えば、ポリイミド樹脂とすることができる。 As shown in FIG. 7, the width of the second bonding material 312 can be made wider than the width of the first bonding material 211, for example, about 200 μm. Further, the second bonding material 412 can be a polymer resin, for example, a polyimide resin.

このように、第2の接合材512を、ポリイミド樹脂で形成することにより、接合時における第2の接合材412の接合温度を、300℃以下とすることができる。即ち、低温接合が可能になるため、第3の基板203及び機能素子204の材料選択性を広げることができる。例えば、第3の基板203及び機能素子204の材料として、有機物系材料を使用することも可能になるため、デバイス500の材料コストを抑えることができる。 By forming the second bonding material 512 with the polyimide resin in this way, the bonding temperature of the second bonding material 412 at the time of bonding can be set to 300 ° C. or lower. That is, since low-temperature bonding becomes possible, the material selectivity of the third substrate 203 and the functional element 204 can be expanded. For example, since it is possible to use an organic material as the material of the third substrate 203 and the functional element 204, the material cost of the device 500 can be suppressed.

本実施形態に係るデバイス200、300、400、500によれば、第1の接合材211及び第2の接合材412の厚さ、幅、材料等を、諸条件に応じて、適宜、変更することにより、各基板に対して最適な接合材を用いて、各基板を接合することができる。従って、安価、且つ信頼性の高い接合を行うことができる。又、第1の接合材及び第2の接合材が、基板接合と機能素子のパッケージングという両機能を担うことで、製造プロセスを簡易化しつつ、小型で高機能なデバイスを実現できる。 According to the devices 200, 300, 400, and 500 according to the present embodiment, the thickness, width, material, and the like of the first bonding material 211 and the second bonding material 412 are appropriately changed according to various conditions. Thereby, each substrate can be bonded by using the optimum bonding material for each substrate. Therefore, inexpensive and highly reliable joining can be performed. Further, since the first bonding material and the second bonding material have both functions of substrate bonding and packaging of functional elements, it is possible to realize a compact and highly functional device while simplifying the manufacturing process.

(デバイスの作製方法)
図10は、本実施形態に係るデバイス200の作製方法の一例を示す図である。以下、図10を用いて、デバイス200の作製方法について説明する。
(How to make a device)
FIG. 10 is a diagram showing an example of a method for manufacturing the device 200 according to the present embodiment. Hereinafter, a method of manufacturing the device 200 will be described with reference to FIG.

まず、図10(A)に示す様に、第1の基板(例えば、シリコン基板)201に、公知の微細加工技術、半導体薄膜形成技術により、機能素子204及び駆動回路205が形成される。 First, as shown in FIG. 10A, a functional element 204 and a drive circuit 205 are formed on a first substrate (for example, a silicon substrate) 201 by a known microfabrication technique and a semiconductor thin film forming technique.

次に、スパッタ法等により、駆動回路205に接して、薄膜金属パッド206が形成される。駆動回路205には、電極(例えば、Al)が形成されており、薄膜金属パッド206は、該電極と、後に形成される導電材210とを導通させるために形成される。薄膜金属パッド206は、例えば、3層の積層構造(例えば、Cr/Pt/Au)を有し、100nm〜5000nm程度の膜厚で形成される。 Next, the thin film metal pad 206 is formed in contact with the drive circuit 205 by a sputtering method or the like. An electrode (for example, Al) is formed in the drive circuit 205, and the thin film metal pad 206 is formed to conduct the electrode and the conductive material 210 to be formed later. The thin film metal pad 206 has, for example, a three-layer laminated structure (for example, Cr / Pt / Au) and is formed with a film thickness of about 100 nm to 5000 nm.

次に、図10(B)に示す様に、スクリーン印刷法等により、薄膜金属パッド206に接して、ドット状の導電材210(例えば、Agペースト)が形成される。導電材210の材料としてAgペーストを用いる場合は、溶剤とバインダーを除去するため、導電材210に対して、200℃程度の温度で、十分に加熱処理及び焼成処理を施すことが好ましい。 Next, as shown in FIG. 10B, a dot-shaped conductive material 210 (for example, Ag paste) is formed in contact with the thin film metal pad 206 by a screen printing method or the like. When Ag paste is used as the material of the conductive material 210, it is preferable that the conductive material 210 is sufficiently heat-treated and fired at a temperature of about 200 ° C. in order to remove the solvent and the binder.

導電材210のドット径は、150μm程度であることが好ましく、薄膜金属パッド206及び薄膜金属パッド207より小さいことが好ましい。 The dot diameter of the conductive material 210 is preferably about 150 μm, and is preferably smaller than the thin film metal pad 206 and the thin film metal pad 207.

導電材210は、加熱処理、及び焼成処理が施された後の膜厚が、20μm程度であることが好ましい。又、導電材210の膜厚は、薄膜金属パッド206の膜厚、薄膜金属パッド207の膜厚と比較して厚くなるように形成されることが好ましい。 The film thickness of the conductive material 210 after being heat-treated and fired is preferably about 20 μm. Further, the film thickness of the conductive material 210 is preferably formed so as to be thicker than the film thickness of the thin film metal pad 206 and the film thickness of the thin film metal pad 207.

次に、図10(C)に示す様に、第2の基板(例えば、ガラス基板)202に、貫通電極209が形成される。露出した貫通電極209の一方の端部には、スパッタ法等により、薄膜金属パッド207が形成される。又、露出した貫通電極209の他方の端部には、スパッタ法等により、薄膜金属パッド208が形成される。薄膜金属パッド207及び薄膜金属パッド208は、例えば、3層の積層構造(例えば、Cr/Pt/Au)を有し、100nm〜5000nm程度の膜厚で形成される。 Next, as shown in FIG. 10C, a through electrode 209 is formed on the second substrate (for example, a glass substrate) 202. A thin film metal pad 207 is formed on one end of the exposed through electrode 209 by a sputtering method or the like. A thin film metal pad 208 is formed on the other end of the exposed through electrode 209 by a sputtering method or the like. The thin film metal pad 207 and the thin film metal pad 208 have, for example, a three-layer laminated structure (for example, Cr / Pt / Au) and are formed with a film thickness of about 100 nm to 5000 nm.

次に、図10(D)に示す様に、第1の接合材211(例えば、ガラスフリット材)が、スクリーン印刷法等により、第2の基板202上に、機能素子204及び貫通電極209を取り囲むように、形成される。第1の接合材211は、10μm〜50μm程度の膜厚となるように形成される。 Next, as shown in FIG. 10 (D), the first bonding material 211 (for example, a glass frit material) attaches the functional element 204 and the through electrode 209 on the second substrate 202 by a screen printing method or the like. It is formed so as to surround it. The first bonding material 211 is formed so as to have a film thickness of about 10 μm to 50 μm.

第1の接合材211を、乾燥及び焼成させることにより、溶剤及びバインダーが除去される。更に、400℃以上の加熱処理が施されることにより、第1の接合材211は、ガラス化する。これにより、第1の基板201と第2の基板202との接合時に、機能素子204を真空封止することが可能になる。 The solvent and the binder are removed by drying and firing the first bonding material 211. Further, the first bonding material 211 is vitrified by being heat-treated at 400 ° C. or higher. As a result, the functional element 204 can be vacuum-sealed when the first substrate 201 and the second substrate 202 are joined.

次に、図11(A)に示す様に、図10(B)で作製されたデバイス基板(第1の基板201)と、図10(D)で作製されたパッケージ基板(第2の基板202)とを、位置合わせをした後、接合する。 Next, as shown in FIG. 11 (A), the device substrate (first substrate 201) produced in FIG. 10 (B) and the package substrate (second substrate 202) produced in FIG. 10 (D). ) And, after aligning, join.

接合機によって、第1の基板201及び第2の基板202を加圧し、更に、第1の基板201及び第2の基板202を加熱する(熱圧着する)。接合時の加熱温度は、350℃〜450℃程度であることが好ましい。即ち、機能素子204に悪影響を与えず、且つ第1の接合材211(例えば、ガラスフリット材)や導電材210(例えば、Agペースト)が焼成、硬化する温度であることが好ましい。 The first substrate 201 and the second substrate 202 are pressurized by the joining machine, and the first substrate 201 and the second substrate 202 are further heated (thermocompression bonded). The heating temperature at the time of joining is preferably about 350 ° C. to 450 ° C. That is, it is preferable that the temperature is such that the functional element 204 is not adversely affected and the first bonding material 211 (for example, glass frit material) or conductive material 210 (for example, Ag paste) is fired and cured.

接合後、導電材210は、接合機による加熱、加圧によって押しつぶされ、薄膜金属パッド206、207と拡散接合する。これにより、導電材210と、薄膜金属パッド206、207とは導通する。 After joining, the conductive material 210 is crushed by heating and pressurizing by a joining machine, and diffusion-bonded with the thin film metal pads 206 and 207. As a result, the conductive material 210 and the thin film metal pads 206 and 207 become conductive.

又、第1の接合材211は、導電材210と比べて硬い材料で形成されているため、接合後、接合機による加熱、加圧によって変形することは、ほぼ無いと考えて良い。即ち、第1の接合材211の膜厚の分だけ、第1の基板201と第2の基板202との間に所定の間隔が保持され、キャビティ214が形成される。パッケージ基板に、別途空間を形成することなく、機能素子204は、キャビティ214内に真空封止される。なお、上述の接合工程によれば、第1の基板201と第2の基板202は、平板で良いため、別途、機能素子204を収容するための空間を形成する、等の無駄な工程を省ける。 Further, since the first bonding material 211 is made of a material that is harder than the conductive material 210, it can be considered that the first bonding material 211 is hardly deformed by heating or pressurizing by the bonding machine after bonding. That is, a predetermined distance is maintained between the first substrate 201 and the second substrate 202 by the amount of the film thickness of the first bonding material 211, and the cavity 214 is formed. The functional element 204 is vacuum-sealed in the cavity 214 without forming a separate space in the package substrate. According to the above-mentioned joining step, since the first substrate 201 and the second substrate 202 may be flat plates, unnecessary steps such as separately forming a space for accommodating the functional element 204 can be omitted. ..

次に、図11(B)に示す様に、第2の接合材212(例えば、ガラスフリット材)が、スクリーン印刷法等により、第2の基板202上に、形成される。第2の接合材212を、を乾燥及び焼成させることにより、溶剤及びバインダーが除去される。更に、400℃以上の加熱処理が施されることにより、第2の接合材212は、ガラス化する。これにより、第1の基板201と第3の基板203との接合時に、逆方向から機能素子204を真空封止することが可能になる。 Next, as shown in FIG. 11B, a second bonding material 212 (for example, a glass frit material) is formed on the second substrate 202 by a screen printing method or the like. The solvent and the binder are removed by drying and firing the second bonding material 212. Further, the second bonding material 212 is vitrified by being heat-treated at 400 ° C. or higher. As a result, when the first substrate 201 and the third substrate 203 are joined, the functional element 204 can be vacuum-sealed from the opposite direction.

次に、図11(C)に示す様に、第3の基板203に、公知の微細加工技術、半導体薄膜形成技術により、光学素子213(例えば、光学フィルター)が形成される。 Next, as shown in FIG. 11C, an optical element 213 (for example, an optical filter) is formed on the third substrate 203 by a known microfabrication technique and a semiconductor thin film forming technique.

次に、図11(D)に示す様に、図11(B)で作製されたデバイス基板(第1の基板201)と、図11(C)で作製された基板(第3の基板203)とを、位置合わせをした後、接合する。 Next, as shown in FIG. 11 (D), the device substrate (first substrate 201) produced in FIG. 11 (B) and the substrate (third substrate 203) produced in FIG. 11 (C). And are joined after alignment.

接合機によって、第1の基板201及び第3の基板203を加圧し、更に、第1の基板201及び第3の基板203を加熱する(熱圧着する)。接合時の加熱温度は、第1の基板201及び第2の基板202接合時の加熱温度と比較して高いことが好ましい。 The first substrate 201 and the third substrate 203 are pressurized by the joining machine, and the first substrate 201 and the third substrate 203 are further heated (thermocompression bonded). The heating temperature at the time of joining is preferably higher than the heating temperature at the time of joining the first substrate 201 and the second substrate 202.

上述の様に、第1の基板201と第2の基板202との接合、第1の基板201と第3の基板203との接合を、諸条件が最適化された第1の接合材211及び第2の接合材212を用いて、個別に行うことにより、高精度な接合を行うことができる。即ち、接合温度、接合材の厚さ、幅、材料を最適化することで、各種素子が形成される複数の基板を重ね合わせる場合であっても、接合強度及び接合信頼性を向上させることができるため、高機能なデバイスを実現することができる。 As described above, the joining of the first substrate 201 and the second substrate 202 and the joining of the first substrate 201 and the third substrate 203 are performed by the first bonding material 211 and the first bonding material 211 in which various conditions are optimized. Highly accurate joining can be performed by individually using the second joining material 212. That is, by optimizing the joining temperature, the thickness, width, and material of the joining material, it is possible to improve the joining strength and joining reliability even when a plurality of substrates on which various elements are formed are overlapped. Therefore, a highly functional device can be realized.

なお、図12乃至図15に示す様に、全ての基板を同時に接合することにより、本実施形態に係るデバイス200を作製しても良い。 As shown in FIGS. 12 to 15, the device 200 according to the present embodiment may be manufactured by joining all the substrates at the same time.

この場合、まず、図12(A)に示す様に、第1の基板201に機能素子204及び駆動回路205を形成し、図12(B)に示す様に、導電材210を形成する。 In this case, first, as shown in FIG. 12 (A), the functional element 204 and the drive circuit 205 are formed on the first substrate 201, and as shown in FIG. 12 (B), the conductive material 210 is formed.

次に、図13(A)に示す様に、第2の基板202に貫通電極209を形成し、図13(B)に示す様に、第1の接合材211を形成する。 Next, as shown in FIG. 13 (A), a through electrode 209 is formed on the second substrate 202, and as shown in FIG. 13 (B), a first bonding material 211 is formed.

次に、図14(A)に示す様に、第3の基板203に光学素子213を形成し、図14(B)に示す様に、第2の接合材212を形成する。 Next, as shown in FIG. 14 (A), the optical element 213 is formed on the third substrate 203, and as shown in FIG. 14 (B), the second bonding material 212 is formed.

更に、図15(A)に示す様に、図12(B)で作製された基板と、図13(B)で作製された基板と、図14(B)で作製された基板との、位置合わせを行い、図15(B)に示す様に、全ての基板を同時に接合する。 Further, as shown in FIG. 15 (A), the positions of the substrate manufactured in FIG. 12 (B), the substrate manufactured in FIG. 13 (B), and the substrate manufactured in FIG. 14 (B). After matching, all the substrates are joined at the same time as shown in FIG. 15 (B).

接合機によって、第1の基板201、第2の基板202、及び第3の基板203を加圧し、更に、第1の基板201、第2の基板202、及び第3の基板203を加熱する(熱圧着する)。接合時の加熱温度は、350℃〜450℃程度であることが好ましい。 The joining machine pressurizes the first substrate 201, the second substrate 202, and the third substrate 203, and further heats the first substrate 201, the second substrate 202, and the third substrate 203 ( Thermocompression bonding). The heating temperature at the time of joining is preferably about 350 ° C. to 450 ° C.

上述の様に、全ての基板を同時に接合することにより、製造プロセスを簡略化できるため、デバイス200の製造コストを抑えることが可能になる。 As described above, by joining all the substrates at the same time, the manufacturing process can be simplified, so that the manufacturing cost of the device 200 can be suppressed.

又、図16(A)に示す様に、第1の接合材211及び第2の接合材212、複数の機能素子等を、各基板にウェハレベルで形成した後に接合し、図16(B)に示す様に、個別素子に分割、個片化することも可能である。 Further, as shown in FIG. 16 (A), the first bonding material 211, the second bonding material 212, a plurality of functional elements, and the like are formed on each substrate at the wafer level and then bonded, and then bonded in FIG. 16 (B). As shown in, it is also possible to divide into individual elements and separate them into individual elements.

この場合、多数の素子を一括プロセスで形成することができるため、デバイス200の製造コストを抑えることが可能になる。 In this case, since a large number of elements can be formed by a batch process, the manufacturing cost of the device 200 can be suppressed.

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。 Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited to the specific embodiment, and is within the scope of the gist of the embodiment of the present invention described in the claims. Various modifications and changes are possible.

1 第1の基板
2 第2の基板
4 機能素子
5 電極
6 貫通電極
11 接合材
12 導電材
14 第3の基板
100 デバイス
200 デバイス
201 第1の基板
202 第2の基板
203 第3の基板
204 機能素子
205 駆動回路
209 貫通電極
210 導電材
211 第1の接合材
212 第2の接合材
300 デバイス
400 デバイス
500 デバイス
1 1st board
2 Second board
4 Functional elements
5 electrodes
6 through silicon via
11 Joining material
12 Conductive material
14 Third board
100 Device 200 Device 201 First board 202 Second board 203 Third board 204 Functional element 205 Drive circuit 209 Through electrode 210 Conductive material 211 First joint material 212 Second joint material 300 Device 400 Device 500 device

特開2010−17805号公報Japanese Unexamined Patent Publication No. 2010-17805 特開2012−49298号公報Japanese Unexamined Patent Publication No. 2012-49298 特開平5−291388号公報Japanese Unexamined Patent Publication No. 5-291388

Claims (4)

光学素子が形成されている第1基板と、
前記光学素子を透過した光が入射する光学センサが形成されている第2基板と
前記第1基板と前記第2基板とを互いに接合し、前記第1基板と前記第2基板を所定の間隔に保持する保持部
を有し、
前記保持部は、ガラスフリット材、ポリマー樹脂又は貴金属からなり、
前記第1基板の前記光学素子はSiで形成されている、
ことを特徴とするデバイス。
The first substrate on which the optical element is formed and
A second substrate on which an optical sensor in which light transmitted through the optical element is incident is formed , and
A holding portion that joins the first substrate and the second substrate to each other and holds the first substrate and the second substrate at predetermined intervals.
Have,
The holding portion is made of a glass frit material, a polymer resin or a precious metal.
The optical element of the first substrate is made of Si.
A device that features that.
前記光学センサは、光センサ又は赤外線センサである
ことを特徴とする請求項1に記載のデバイス。
The device according to claim 1, wherein the optical sensor is an optical sensor or an infrared sensor.
前記光学センサは、前記保持部により真空封止されている
ことを特徴とする請求項1又は2に記載のデバイス。
The device according to claim 1 or 2, wherein the optical sensor is vacuum-sealed by the holding portion.
前記光学素子は薄膜を含む、
ことを特徴とする請求項1乃至3のいずれか1項に記載のデバイス。
The optical element includes a thin film.
The device according to any one of claims 1 to 3, wherein the device is characterized by the above.
JP2018151800A 2013-02-21 2018-08-10 device Active JP6773089B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013032383 2013-02-21
JP2013032383 2013-02-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014004274A Division JP2014187354A (en) 2013-02-21 2014-01-14 Device and method of manufacturing device

Publications (2)

Publication Number Publication Date
JP2018176421A JP2018176421A (en) 2018-11-15
JP6773089B2 true JP6773089B2 (en) 2020-10-21

Family

ID=64281870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018151800A Active JP6773089B2 (en) 2013-02-21 2018-08-10 device

Country Status (1)

Country Link
JP (1) JP6773089B2 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200657B2 (en) * 1992-04-30 2001-08-20 テルモ株式会社 Infrared sensor
US5729019A (en) * 1995-12-29 1998-03-17 Honeywell Inc. Split field-of-view uncooled infrared sensor
JP3733847B2 (en) * 2000-08-07 2006-01-11 セイコーエプソン株式会社 Thermometer
JP2004117834A (en) * 2002-09-26 2004-04-15 Seiko Epson Corp Mirror device, optical switch, electronic equipment, method for driving mirror device and method for manufacturing mirror device
JP4342174B2 (en) * 2002-12-27 2009-10-14 新光電気工業株式会社 Electronic device and manufacturing method thereof
JP2007295731A (en) * 2006-04-25 2007-11-08 Seiko Epson Corp Actuator
JP5016397B2 (en) * 2007-06-08 2012-09-05 パナソニック株式会社 Infrared sensor
JP2011112803A (en) * 2009-11-25 2011-06-09 Panasonic Electric Works Co Ltd Mems optical scanner
JP5345090B2 (en) * 2010-03-08 2013-11-20 スタンレー電気株式会社 Optical deflector package

Also Published As

Publication number Publication date
JP2018176421A (en) 2018-11-15

Similar Documents

Publication Publication Date Title
JP2014187354A (en) Device and method of manufacturing device
CN105967137B (en) Alleviate the structures and methods of welding offset for crystal wafer chip dimension encapsulation part (WLCSP) application
JP5610177B2 (en) Functional device and manufacturing method thereof
TWI683781B (en) Cmos-mems integration using metal silicide formation
WO2008023465A1 (en) Microelectronic machine mechanism device, and its manufacturing method
SE533579C2 (en) Method of microcapsulation and microcapsules
JPWO2008066087A1 (en) MICROSTRUCTURE DEVICE, ITS MANUFACTURING METHOD, AND SEALING SUBSTRATE
TWI458058B (en) Chip package and method for forming the same
JP4675945B2 (en) Semiconductor device
CN107369695A (en) Wafer encapsulation body and its manufacture method
JP2008182014A (en) Packaging board and its manufacturing method
JP4869322B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6773089B2 (en) device
JP2009533861A (en) Method for manufacturing electronic assembly, electronic assembly, cover and substrate
JP4903540B2 (en) Substrate for encapsulating microelectromechanical components, substrate for encapsulating microelectromechanical components in plural shapes, microelectromechanical device, and manufacturing method of microelectronic mechanical device
JP2014205235A (en) Functional device
US10654710B2 (en) Semiconductor apparatus having flexible connecting members and method for manufacturing the same
JP2004202604A (en) Package structure and manufacturing method
JP4404647B2 (en) Electronic device and electronic component sealing substrate
JP5734099B2 (en) Electronic equipment
JP6245086B2 (en) Package and package manufacturing method
JP5617357B2 (en) Sensor device and manufacturing method thereof
JP2005212016A (en) Electronic part sealing substrate, electronic part sealing substrate for installing a large number and method of manufacturing electronic device
KR100941446B1 (en) Bump structure with multiple layers and method of manufacture
JP2010179401A (en) Method of manufacturing semiconductor apparatus and semiconductor apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R151 Written notification of patent or utility model registration

Ref document number: 6773089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151