KR100941446B1 - Bump structure with multiple layers and method of manufacture - Google Patents

Bump structure with multiple layers and method of manufacture Download PDF

Info

Publication number
KR100941446B1
KR100941446B1 KR1020090018040A KR20090018040A KR100941446B1 KR 100941446 B1 KR100941446 B1 KR 100941446B1 KR 1020090018040 A KR1020090018040 A KR 1020090018040A KR 20090018040 A KR20090018040 A KR 20090018040A KR 100941446 B1 KR100941446 B1 KR 100941446B1
Authority
KR
South Korea
Prior art keywords
layer
base substrate
substrate
bump structure
eutectic
Prior art date
Application number
KR1020090018040A
Other languages
Korean (ko)
Other versions
KR20090042214A (en
Inventor
이상철
김성욱
Original Assignee
주식회사 바른전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바른전자 filed Critical 주식회사 바른전자
Priority to KR1020090018040A priority Critical patent/KR100941446B1/en
Publication of KR20090042214A publication Critical patent/KR20090042214A/en
Application granted granted Critical
Publication of KR100941446B1 publication Critical patent/KR100941446B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

베이스 기판을 밀봉 실장하기 위한 보호기판에 전기적으로 연결되어, 상기 베이스 기판과 상기 보호기판을 미리 설정된 간격만큼 이격시키는 제1층; 및 상기 제1층과 전기적으로 연결되며, 상기 베이스 기판 표면상에 공융 접합(eutetic bonding)되는 제2층을 포함하는 것을 특징으로 하는 복층 범프 구조물이 개시된다. 본 발명에 따른 복층 범프 구조물을 사용하여, 베이스 기판 표면상에 형성된 MEMS 소자 등과 같은 미세 구조물이 구동하기 위한 공간을 확보할 수 있으며, 밀봉 실장 과정에서 접합 물질의 퍼짐으로 인하여 기판상의 인접 구조물 또는 전극 사이에 접촉이 발생하지 않는 이점이 있다.A first layer electrically connected to a protective substrate for sealingly mounting the base substrate, and spaced apart from the base substrate by a predetermined interval; And a second layer electrically connected to the first layer, the second layer being eutectic bonded on the surface of the base substrate. Using the multilayer bump structure according to the present invention, a space for driving a microstructure such as a MEMS device formed on the surface of the base substrate can be secured, and adjacent structures or electrodes on the substrate due to the spread of the bonding material in the sealing mounting process There is an advantage that no contact occurs between.

공융, 스페이서, 스토퍼, Au, Si Eutectic, Spacer, Stopper, Au, Si

Description

복층 범프 구조물 및 그 제조 방법{BUMP STRUCTURE WITH MULTIPLE LAYERS AND METHOD OF MANUFACTURE}BUMP STRUCTURE WITH MULTIPLE LAYERS AND METHOD OF MANUFACTURE

본 발명은 기판 수준 밀봉 실장(wafer-level hermetic packaging)을 위한 복층 범프 구조물 및 그 제조 방법 관한 것으로서, 상세하게는, MEMS 소자 또는 반도체 칩 등과 같은 미세 구조물이 형성된 베이스 기판을 보호기판에 결합하여 밀봉 실장하는 기술에 있어서, 베이스 기판과 보호기판 사이에 전기적으로 연결되어 스토퍼(stopper) 및 스페이서(spacer)로 기능하며, 베이스 기판과 공융 접합(eutetic bonding)되는 복층 범프 구조물 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer bump structure for wafer-level hermetic packaging and a method of manufacturing the same. Specifically, the present invention relates to sealing a base substrate on which a microstructure, such as a MEMS device or a semiconductor chip, is formed. BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a multilayer bump structure that is electrically connected between a base substrate and a protective substrate, functions as a stopper and a spacer, and is eutectic bonded to the base substrate, and a method of manufacturing the same. .

최근, MEMS(Micro Electro Mechanical Systems) 기술이 향후 전자 기기 및 반도체 기술 분야를 주도할 혁신적인 시스템 소형화 기술로서 소개되고 있다. MEMS 기술은 실리콘 공정을 이용하여 시스템의 특정 부위를 마이크로미터 단위의 정교한 형상으로 실리콘 기판 등의 기판상에 집적하여 형성하는 기술이다. 상기 MEMS 기술은 박막 증착 기술, 식각 기술, 사진 묘화 기술, 불순물 확산 및 주입 기술 등의 반도체 소자 제조 기술을 기초로 한다. Recently, MEMS (Micro Electro Mechanical Systems) technology has been introduced as an innovative system miniaturization technology that will lead the field of electronic devices and semiconductor technology in the future. MEMS technology is a technology that integrates and forms a specific part of a system on a substrate such as a silicon substrate in a micrometer-detailed shape using a silicon process. The MEMS technique is based on a semiconductor device manufacturing technique such as a thin film deposition technique, an etching technique, a photographing technique, an impurity diffusion and implantation technique.

MEMS 기술을 사용하여 제작된 장치의 경우, 소정의 외부환경, 상세하게는 온 도, 습도, 미세 먼지, 진동 및 충격 등의 외부 환경에 민감하게 반응하고, 이에 의하여 동작을 수행하지 않거나 또는 동작 중에 에러가 빈번히 발생한다는 문제점이 있었다. 따라서, MEMS 소자가 위치한 베이스 기판의 상부에 보호기판을 설치함으로써 밀봉 실장된 MEMS 패키지를 형성하여, MEMS 소자를 외부 환경으로부터 차폐시키는 것이 필요하다. In the case of a device manufactured using MEMS technology, it is sensitive to a predetermined external environment, in particular, an external environment such as temperature, humidity, fine dust, vibration, and shock, and thereby does not perform an operation or is in operation. There was a problem that errors occur frequently. Therefore, it is necessary to form a sealed-mounted MEMS package by providing a protective substrate on the base substrate on which the MEMS element is located, to shield the MEMS element from the external environment.

전술한 MEMS 패키지의 생성에 있어서, 가속도 센서 등과 같은 MEMS 소자의 경우 소자가 정상적으로 구동되기 위해서는 가속도 센서의 감지 전극 등과 같은 미세 구조물이 구동되기 위해 소정의 공간이 필요하다. 따라서, 구조물 내에서 MEMS 소자가 구동 가능하도록 소자가 위치한 베이스 기판과 보호기판 사이에 일정한 이격 거리를 유지할 필요가 있다. In the above-described generation of the MEMS package, in the case of a MEMS device such as an acceleration sensor, a predetermined space is required to drive a microstructure such as a sensing electrode of the acceleration sensor in order to drive the device normally. Therefore, it is necessary to maintain a constant distance between the base substrate and the protective substrate on which the device is located so that the MEMS device can be driven in the structure.

나아가, 종래의 MEMS 패키지의 경우, 베이스 기판은 솔더 재질이나 금속 재질로 구성된 범프 구조물을 통하여 보호기판과 결합되어 밀봉 실장된다. 그러나, 단일 재료로 구성된 범프 구조물을 사용하여 베이스 기판과 보호기판을 결합하는 경우, 국부적인 융착에 의하여 범프 구조물의 상부 표면이 수평적으로 퍼지는 변형이 쉽게 일어난다. 이러한 범프 구조물의 변형은, 범프 구조물이 인접한 범프 구조물에 연결되거나 기판상에 형성되어 있는 구조물 및 배선 등에 침투 내지 접촉하여 전기적인 불량을 일으키는 원인이 된다.Furthermore, in the case of the conventional MEMS package, the base substrate is combined with the protective substrate through a bump structure made of a solder material or a metal material, and is hermetically mounted. However, when the base substrate and the protective substrate are combined using a bump structure composed of a single material, deformation of the horizontal spreading of the upper surface of the bump structure easily occurs by local welding. Such a deformation of the bump structure causes electrical defects by penetrating or contacting the bump structure to be connected to the adjacent bump structure or formed on the substrate and the wiring.

전술한 종래 기술의 문제점을 해결하기 위한 본 발명은, 베이스 기판의 표면상에 형성된 MEMS 소자 등과 같은 미세 구조물이 구동되기 위한 공간을 제공하며, 베이스 기판과 보호기판의 결합에 따른 접합 물질의 퍼짐으로 인하여 인접 구조물 또는 전극 사이에 접촉이 발생하는 문제점이 없는 밀봉 실장을 위한 복층 범프 구조물 및 그 제조 방법을 제공하는 것을 목적으로 한다.The present invention for solving the above-mentioned problems of the prior art, provides a space for driving a microstructure such as a MEMS device formed on the surface of the base substrate, the spread of the bonding material by the combination of the base substrate and the protective substrate It is an object of the present invention to provide a multi-layer bump structure and a method for manufacturing the same for a sealing package in which contact between adjacent structures or electrodes does not occur.

상기 목적을 달성하기 위한 본 발명의 일실시예에 따른 복층 범프 구조물은, 베이스 기판을 밀봉 실장하기 위한 보호기판에 전기적으로 연결되어, 상기 베이스 기판과 상기 보호기판을 미리 설정된 간격만큼 이격시키는 제1층; 및 상기 제1층과 전기적으로 연결되며, 상기 베이스 기판 표면상에 공융 접합(eutetic bonding)되는 제2층을 포함하여 구성될 수 있다.Multi-layer bump structure according to an embodiment of the present invention for achieving the above object, is electrically connected to a protective substrate for sealing mounting the base substrate, the first spaced apart the base substrate and the protective substrate by a predetermined interval layer; And a second layer electrically connected to the first layer and eutectic bonded on the surface of the base substrate.

본 발명의 일실시예에 따른 밀봉 실장된 구조물은, 표면상에 미세 구조물이 형성된 베이스 기판; 상기 베이스 기판을 밀봉 실장하기 위한 보호기판; 상기 보호기판의 저면에 전기적으로 연결되어, 상기 베이스 기판에 형성된 미세 구조물의 구동을 위하여 상기 베이스 기판과 상기 보호기판을 미리 설정된 간격만큼 이격시키는 제1층; 및 상기 제1층에 전기적으로 연결되어, 상기 베이스 기판 표면상에 공융 접합되는 제2층을 포함하여 구성될 수 있다.Seal-mounted structure according to an embodiment of the present invention, the base substrate is formed with a microstructure on the surface; A protective substrate for sealingly mounting the base substrate; A first layer electrically connected to a bottom surface of the protective substrate and spaced apart from the base substrate and the protective substrate by a predetermined distance for driving a microstructure formed on the base substrate; And a second layer electrically connected to the first layer and eutectically bonded onto the base substrate surface.

본 발명의 일실시예에 따른 복층 범프 구조물의 제조 방법은, 베이스 기판을 밀봉 실장하기 위한 보호기판에, 상기 베이스 기판과 상기 보호기판을 미리 설정된 거리만큼 이격시키는 제1층을 형성하는 단계; 상기 제1층상에, 상기 베이스 기판과 공융 접합되기 위한 제2층을 형성하는 단계; 및 상기 제2층과 상기 베이스 기판을 공융 접합하는 단계를 포함하여 구성될 수 있다.According to one or more exemplary embodiments, a method of manufacturing a multilayer bump structure includes: forming a first layer on a protective substrate for sealingly mounting a base substrate, the first layer spaced apart from the base substrate by a predetermined distance; Forming a second layer on the first layer for eutectic bonding with the base substrate; And eutectic bonding the second layer and the base substrate.

본 발명에 따른 복층 범프 구조물을 사용하여, 베이스 기판 표면상에 형성된 MEMS 소자 등과 같은 미세 구조물이 구동하기 위한 공간을 확보할 수 있으며, 밀봉 실장 과정에서 접합 물질의 퍼짐으로 인하여 기판상의 인접 구조물 또는 전극 사이에 접촉이 발생하지 않는 이점이 있다.Using the multilayer bump structure according to the present invention, a space for driving a microstructure such as a MEMS device formed on the surface of the base substrate can be secured, and adjacent structures or electrodes on the substrate due to the spread of the bonding material in the sealing mounting process There is an advantage that no contact occurs between.

이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 살펴본다. Hereinafter, with reference to the accompanying drawings looks at in detail with respect to the preferred embodiment of the present invention.

도 1은 본 발명의 일실시예에 따른 복층 범프 구조물을 사용하여 밀봉 실장된 구조물을 도시한 사시도이다. 도시되는 바와 같이, 밀봉 실장된 구조물의 하부에는 베이스 기판(11)이 위치한다. 베이스 기판(11)은 인쇄 회로 기판(PCB) 또는 반도체 기판을 포함하는 각종 기판으로 구성될 수 있으며, 바람직하게는 실리콘(Si)으로 구성된다. 베이스 기판(11)의 상부에는 보호기판(16)이 위치하며, 베이스 기판(11)은 보호기판(16)에 의하여 덧씌워져 밀봉 실장된다. 베이스 기판(11)과 보호기판(16)은 본 발명의 일실시예에 따른 범프 구조물에 의하여 전기적으로 연결되며, 이에 대해서는 후술한다. 1 is a perspective view showing a structure mounted sealing using a multi-layer bump structure according to an embodiment of the present invention. As shown, the base substrate 11 is located under the sealing mounted structure. The base substrate 11 may be formed of various substrates including a printed circuit board (PCB) or a semiconductor substrate, and is preferably made of silicon (Si). A protective substrate 16 is positioned above the base substrate 11, and the base substrate 11 is overlaid by the protective substrate 16 and sealedly mounted thereon. The base substrate 11 and the protective substrate 16 are electrically connected by the bump structure according to the embodiment of the present invention, which will be described later.

도 2는 도 1에 도시된 구조물을 A-A'를 잇는 선분을 따라 절단한 단면을 도시한 단면도이다. 도 2에는, 본 발명의 일실시예에 따른 밀봉 실장된 구조물에서 범프 구조물이 위치한 영역(10)이 도시된다. 도시되는 바와 같이, 베이스 기판(11)과 보호기판(16) 사이에서 두 기판이 마주보는 영역의 일부분에 본 발명의 일실시예에 따른 범프 구조물이 위치하여 두 기판을 전기적으로 연결한다. 또한, 상기 범프 구조물에 의하여 베이스 기판(11)과 보호기판(16)이 소정의 거리만큼 이격되어, 베이스 기판(11) 표면상에 형성된 MEMS 소자 등과 같은 미세 구조물이 구동되기 위한 공간을 제공한다. FIG. 2 is a cross-sectional view of the structure shown in FIG. 1 taken along line A-A '. In FIG. 2, the area 10 in which the bump structure is located in a hermetically mounted structure according to one embodiment of the invention is shown. As shown, a bump structure according to an embodiment of the present invention is located in a portion of an area where two substrates face each other between the base substrate 11 and the protective substrate 16 to electrically connect the two substrates. In addition, the base substrate 11 and the protective substrate 16 are spaced apart by a predetermined distance by the bump structure, thereby providing a space for driving a microstructure such as a MEMS device formed on the surface of the base substrate 11.

도 3은 도 2에 도시된 단면도에서, 본 발명의 일실시예에 따른 범프 구조물이 위치한 영역(10)을 확대하여 도시한 부분 확대도이다. 도 3을 참조하면, 본 발명의 일실시예에 따른 범프 구조물은, 보호기판(16)의 저면에 전기적으로 연결되는 제1층(15) 및 제1층(15)과 전기적으로 연결되고, 베이스 기판(11) 표면상에 공융 접합되는 제2층(14)을 포함하여 구성된다. 상기 제1층(15) 및 제2층(14)은 도전성이 우수한 하나 이상의 금속으로 형성된다. 3 is an enlarged partial view of the area 10 in which the bump structure according to the exemplary embodiment of the present invention is located in the cross-sectional view of FIG. 2. Referring to FIG. 3, the bump structure according to the exemplary embodiment of the present invention may be electrically connected to the first layer 15 and the first layer 15 electrically connected to the bottom surface of the protective substrate 16. And a second layer 14 eutectically bonded onto the substrate 11 surface. The first layer 15 and the second layer 14 are formed of one or more metals having excellent conductivity.

베이스 기판(11)의 표면상에는 미세 구조물(12)이 형성된다. 본 발명의 일실시예에서, 미세 구조물(12)은 가속도 센서, 관성 센서 등과 같은 MEMS 소자일 수 있으며, 또는 반도체 칩일 수도 있다. 본 발명에 따른 범프 구조물을 사용하여 밀봉 실장될 경우, 베이스 기판(11)은 범프 구조물의 제2층(14)과 공융 접합된다. 공융 접합이란 금속과 금속을 공융 온도(eutetic temparature)까지 가열 압착한 다음, 공융 온도 이하의 온도에서 경화시켜서 접합층을 형성하는 금속과 금속간의 접 합 방법이다. 공융 접합을 위해 베이스 기판(11)은 바람직하게는 실리콘(Si)으로 구성되며, 베이스 기판(11)이 실리콘으로 구성되지 않은 경우 베이스 기판(11)의 표면상에 형성되어 제2층(14)과 공융 접합되는 실리콘층(13)을 더 포함할 수도 있다. The microstructure 12 is formed on the surface of the base substrate 11. In one embodiment of the present invention, the microstructure 12 may be a MEMS device such as an acceleration sensor, an inertial sensor, or the like, or may be a semiconductor chip. When sealingly mounted using the bump structure according to the invention, the base substrate 11 is eutectic bonded to the second layer 14 of the bump structure. Eutectic bonding is a metal-to-metal bonding method in which a metal and a metal are heat-compressed to an eutectic temparature and then cured at a temperature below the eutectic temperature to form a bonding layer. The base substrate 11 is preferably made of silicon (Si) for eutectic bonding, and is formed on the surface of the base substrate 11 when the base substrate 11 is not made of silicon to form the second layer 14. It may further include a silicon layer 13 is eutectic bonded with.

베이스 기판(11)은 보호기판(16)에 결합되어 밀봉 실장된다. 보호기판(16)은 베이스 기판(11)을 외부 환경으로부터 차폐시키도록 밀봉 실장하기 위한 기판으로, 본 발명의 일실시예에 따른 범프 구조물을 사용하여 베이스 기판(11)의 상부에 결합된다. 이 경우, 범프 구조물은 베이스 기판(11)과 보호기판(16)을 전기적으로 연결하기 위한 통로의 역할도 하게 된다. The base substrate 11 is coupled to the protective substrate 16 and sealedly mounted. The protective substrate 16 is a substrate for sealingly mounting the base substrate 11 to shield from the external environment. The protective substrate 16 is coupled to the upper portion of the base substrate 11 using a bump structure according to an embodiment of the present invention. In this case, the bump structure also serves as a passage for electrically connecting the base substrate 11 and the protective substrate 16.

보호기판(16)의 저면에는 제1층(15)이 전기적으로 연결된다. 제1층(15)은 베이스 기판(11)과 보호기판(16) 사이에서 스페이서(spacer) 및 스토퍼(stopper)의 역할을 한다. 우선, 제1층(15)은 베이스 기판(11)과 보호기판(16)을 미리 설정된 간격만큼 이격시켜, 두 기판 사이에 미세 구조물(12)의 구동을 위한 공간을 형성하는 스페이서로 기능한다. 가속도 센서 등의 MEMS 소자가 정상적으로 동작하기 위해서는, 가속도를 감지하는 미세 전극 등이 가속도에 따라 상하 또는 좌우로 움직이기 위한 공간이 필요하다. 따라서, 보호기판(16)을 결합하여 베이스 기판(11)을 밀봉 실장하는 데 있어서, 필요한 공간의 크기에 따라 제1층(15)의 높이를 조절하여 원하는 거리만큼 베이스 기판(11)과 보호기판(16)을 이격시키는 것이 가능하다.The first layer 15 is electrically connected to the bottom surface of the protective substrate 16. The first layer 15 serves as a spacer and a stopper between the base substrate 11 and the protective substrate 16. First, the first layer 15 functions as a spacer that separates the base substrate 11 and the protective substrate 16 by a predetermined interval and forms a space for driving the microstructure 12 between the two substrates. In order for a MEMS device such as an acceleration sensor to operate normally, a space for moving the fine electrode or the like that senses the acceleration to move up or down or left and right according to the acceleration is required. Therefore, in the sealing mounting of the base substrate 11 by combining the protective substrate 16, the height of the first layer 15 is adjusted according to the size of the space required to the base substrate 11 and the protective substrate by a desired distance. It is possible to space 16.

또한, 제1층(15)은 공융 접합시 제2층(14)의 수평적 퍼짐 현상이 제2층(14)의 두께 범위 내로 제한되도록 하는 스토퍼로 기능한다. 본 발명의 일실시예에서, 제1층(15)은 제2층(14)과 베이스 기판(11) 또는 제2층(14)과 실리콘층(13)의 공융 온도보다 높은 용융점을 가진다. 이 경우, 제2층(14)과 실리콘의 공융 접합 동안에 제1층(15)이 용융되지 않으므로, 공융 접합으로 인하여 제1층(15)의 물리적인 형태가 변형되는 것을 방지할 수 있고, 따라서 범프 구조물의 형태가 견고하게 유지된다. In addition, the first layer 15 functions as a stopper such that the horizontal spreading phenomenon of the second layer 14 during the eutectic bonding is limited within the thickness range of the second layer 14. In one embodiment of the present invention, the first layer 15 has a melting point higher than the eutectic temperature of the second layer 14 and the base substrate 11 or the second layer 14 and the silicon layer 13. In this case, since the first layer 15 is not melted during the eutectic bonding of the second layer 14 and the silicon, it is possible to prevent the physical shape of the first layer 15 from being deformed due to the eutectic bonding. The shape of the bump structure is maintained firmly.

예컨대, 본 발명의 일실시예에 따라 제2층(14)이 금(Au)으로 구성되고 베이스 기판(11)이 실리콘(Si)으로 구성된 경우, 접촉면에서는 Au-Si의 공융 반응이 일어난다. 따라서, Au-Si의 공융 온도인 363°C 보다 높은 용융점을 갖는 물질로 제1층(15)을 구성하는 것이 바람직하다. 본 발명의 일실시예에서, 제1층(15)은 구리, 구리 합금, 티타늄, 티타늄 합금, 크롬, 크롬 합금, 니켈, 니켈 합금, 금, 금 합금, 알루미늄, 알루미늄 합금, 바나듐 및 바나듐 합금으로 구성된 군 중에서 선택된 물질로 구성되나, 이에 한정되는 것은 아니며 다양한 금속으로 제1층(15)을 구성하는 것이 가능하다. For example, when the second layer 14 is made of gold (Au) and the base substrate 11 is made of silicon (Si), an eutectic reaction of Au-Si occurs at the contact surface. Therefore, it is preferable to configure the first layer 15 with a material having a melting point higher than 363 ° C. which is the eutectic temperature of Au-Si. In one embodiment of the present invention, the first layer 15 is made of copper, copper alloy, titanium, titanium alloy, chromium, chromium alloy, nickel, nickel alloy, gold, gold alloy, aluminum, aluminum alloy, vanadium and vanadium alloy. It is composed of a material selected from the group consisting of, but is not limited to this, it is possible to configure the first layer 15 from various metals.

또한, 전술한 제1층(15)의 존재로 인하여, 공융 접합에 따라 범프 구조물이 과도하게 수평적으로 퍼지는 현상을 방지할 수 있으므로, 범프 구조물이 기판상의 인접 구조물 또는 다른 범프 구조물에 전기적으로 연결되는 현상을 방지할 수 있다. 나아가, 제1층(15)이 제2층(14)에 연결되어 하나의 범프 구조물을 형성하기 때문에, 제2층(14)만으로 범프 구조물을 형성하는 경우에 비하여 제2층(14)의 두께를 줄일 수 있다. 이때, 만약 제2층(14)이 금(Au)과 같은 고가의 금속을 사용하는 경우라면, 제2층(14) 보다 큰 두께를 가진 제1층(15)을 사용하여 범프 구조물의 대부 분을 형성하며, 공융 접합을 위하여 요구되는 최소한의 두께만큼 제2층(14)을 구성함으로써, 범프 구조물 형성에 소요되는 재료비를 절감할 수 있다. In addition, due to the presence of the first layer 15 described above, the bump structure can be prevented from being excessively horizontally spread due to eutectic bonding, so that the bump structure is electrically connected to an adjacent structure or another bump structure on the substrate. The phenomenon can be prevented. Furthermore, since the first layer 15 is connected to the second layer 14 to form one bump structure, the thickness of the second layer 14 as compared to the case where the bump structure is formed only by the second layer 14. Can be reduced. At this time, if the second layer 14 uses an expensive metal such as gold (Au), most of the bump structure is formed by using the first layer 15 having a thickness larger than that of the second layer 14. By forming the second layer 14 by the minimum thickness required for eutectic bonding, it is possible to reduce the material cost required to form the bump structure.

전술한 제1층(15)의 하부에는 베이스 기판(11)과의 공융 접합을 위한 제2층(14)이 전기적으로 연결된다. 본 발명의 일실시예에서, 제2층(14)은 금(Au)으로 구성되고, 베이스 기판(11)은 실리콘(Si)으로 구성되며, Au-Si 공융 접합을 통하여 베이스 기판(11)과 제2층(14)이 공융 접합된다. 공융 반응에 의하여 제2층(14)은 수평적으로 퍼지게 되며, 따라서 제2층(14)과 베이스 기판(11)의 접촉 계면의 면적이 증가된다.The second layer 14 for eutectic bonding with the base substrate 11 is electrically connected to the lower portion of the first layer 15 described above. In one embodiment of the present invention, the second layer 14 is made of gold (Au), the base substrate 11 is made of silicon (Si), and the base substrate 11 through the Au-Si eutectic bonding The second layer 14 is eutectic bonded. The eutectic reaction spreads the second layer 14 horizontally, thus increasing the area of the contact interface between the second layer 14 and the base substrate 11.

도 3에 도시된 실시예에서, 제2층(14)은 베이스 기판(11)의 표면에 형성된 미세 구조물(12)의 상부에 공융 접합되었으나, 이는 예시적인 것으로써 제2층(14)은 베이스 기판(11) 상에서 미세 구조물(12)이 형성되지 않은 영역에 공융 접합되는 것도 가능하다. In the embodiment shown in FIG. 3, the second layer 14 is eutectic bonded to the top of the microstructure 12 formed on the surface of the base substrate 11, but this is illustrative and the second layer 14 is formed on the base. It is also possible that the eutectic bonding to the region in which the microstructure 12 is not formed on the substrate 11.

이상에서 설명한 바와 같이, 도 3에 도시된 실시예에서는 제1층 및 제2층의 2개 층으로 구성된 복층 범프 구조물을 도시하였다. 반면 도 4는, 도 3에 도시된 실시예와는 달리, 3개 층으로 구성된 복층 범프 구조물을 도시한다. As described above, the embodiment illustrated in FIG. 3 illustrates a multilayer bump structure composed of two layers, a first layer and a second layer. 4, on the other hand, shows a multi-layer bump structure composed of three layers, unlike the embodiment shown in FIG.

도 4를 참조하면, 제1층(15) 및 제2층(14) 사이에 부가적으로 확산 방지층(17)이 형성되어 있다. 상기 확산 방지층(17)은 공융 접합시 제2층(14)의 용융에 따라 제2층(14)을 구성하는 물질이 제1층(15)으로 확산되는 것을 방지하기 위한 층이다. 상기 확산 방지층(17)은 니켈, 티타늄, 크롬, 구리, 바나듐, 알루미늄, 금, 코발트, 망간, 팔라듐 또는 이들의 합금 등 일반적으로 사용되는 확산 방지층 및 접합층 재료로 구성할 수 있으며, 하나 이상의 층으로 상기 확산 방지층(17)을 구성하는 것도 가능하다. Referring to FIG. 4, an additional diffusion barrier layer 17 is formed between the first layer 15 and the second layer 14. The diffusion barrier layer 17 is a layer for preventing the material constituting the second layer 14 from diffusing into the first layer 15 due to melting of the second layer 14 during eutectic bonding. The diffusion barrier layer 17 may be made of a diffusion barrier layer and a bonding layer material commonly used, such as nickel, titanium, chromium, copper, vanadium, aluminum, gold, cobalt, manganese, palladium, or alloys thereof, and may include one or more layers. It is also possible to configure the diffusion barrier layer 17.

도 5 내지 도 9는 본 발명의 일실시예에 따른 복층 범프 구조물을 제조하는 과정을 도시한 단면도들이다. 우선, 범프 구조물이 형성되지 않은 상태의 베이스 기판(11) 및 보호기판(16)이 도 5에 도시된다. 베이스 기판(11)이 실리콘(Si)으로 구성되지 않은 경우에는, 도 6에 도시되는 바와 같이 공융 접합을 위한 실리콘층(13)을 베이스 기판(11)상에 형성한다. 실리콘 층(13) 또는 후술하는 제1층(15), 제2층(14) 및 확산 방지층(17)의 형성은 증착, 도금 또는 기타 다양한 공정에 의하여 이루어질 수 있다.5 to 9 are cross-sectional views illustrating a process of manufacturing a multilayer bump structure according to an embodiment of the present invention. First, the base substrate 11 and the protective substrate 16 in the state where the bump structure is not formed are shown in FIG. When the base substrate 11 is not made of silicon (Si), a silicon layer 13 for eutectic bonding is formed on the base substrate 11 as shown in FIG. The silicon layer 13 or the first layer 15, the second layer 14, and the diffusion barrier layer 17 to be described later may be formed by deposition, plating, or various other processes.

다음으로, 도 7에 도시되는 바와 같이, 스페이서 및 스토퍼로 기능하는 제1층(15)을 보호기판(16)상의 일부분에 형성한다. 이때, 베이스 기판(11)의 표면상에 형성된 미세 구조물(12)이 구동되기에 충분한 이격 거리가 확보되도록 하기 위해, 충분한 두께로 제1층(15)을 형성한다. 다음으로, 도 8에 도시되는 바와 같이 보호기판(16)상에 형성된 제1층(15)상에 제2층(14)을 형성함으로써 범프 구조물을 생성한다. 본 발명의 일실시예에서는, 도 9에 도시되는 바와 같이, 제2층(14)을 형성하기 이전에 제1층(15) 및 제2층(14) 사이의 확산을 방지하기 위한 확산 방지층(17)을 제1층(15)상에 형성하는 것도 가능하다. Next, as shown in FIG. 7, the first layer 15 which functions as a spacer and a stopper is formed in a part on the protective substrate 16. Next, as shown in FIG. At this time, the first layer 15 is formed to a sufficient thickness to ensure a sufficient distance for driving the microstructure 12 formed on the surface of the base substrate 11. Next, as shown in FIG. 8, the bump structure is generated by forming the second layer 14 on the first layer 15 formed on the protective substrate 16. In one embodiment of the present invention, as shown in FIG. 9, before forming the second layer 14, a diffusion barrier layer for preventing diffusion between the first layer 15 and the second layer 14 ( It is also possible to form 17) on the first layer 15.

확산 방지층(17)이 형성되면, 베이스 기판(11)과 보호기판(16)을 공융 접합에 의하여 접합한다. 접합을 위해서, 우선 소정의 압력을 가하여 베이스 기판(11)과 보호기판(16)을 서로 밀착시킨다. 그 다음, 범프 구조물의 제2층(14) 및 베이스 기판(11)과의 공융 온도, 예컨대, 제2층(14)이 금(Au)으로 구성되며 베이스 기판(11)이 실리콘(Si)으로 구성된 경우 Au-Si의 공융 온도인 363°C까지 가열한다. 가열에 따라, 범프 구조물과 베이스 기판(11)이 공융 접합되어 도 3 및 도 4를 참조하여 전술한 범프 구조물을 형성하게 된다.When the diffusion barrier layer 17 is formed, the base substrate 11 and the protective substrate 16 are bonded by eutectic bonding. For bonding, first, a predetermined pressure is applied to bring the base substrate 11 and the protective substrate 16 into close contact with each other. Then, the eutectic temperature with the second layer 14 and the base substrate 11 of the bump structure, for example, the second layer 14 is composed of gold (Au) and the base substrate 11 is made of silicon (Si). If configured, it is heated to 363 ° C, the eutectic temperature of Au-Si. Upon heating, the bump structure and the base substrate 11 are eutectic bonded to form the bump structure described above with reference to FIGS. 3 and 4.

이상에서 설명한 본 발명에 따른 복층 범프 구조물은 MEMS 패키지 또는 반도체 패키지를 포함하는 다양한 장치에 적용 가능하다. 특히, 본 발명은 진동에 의하여 구동되는 MEMS 소자(vibrating MEMS devices)의 기판 수준 진공 패키징(wafer level vacuum packaging)에서 폭넓게 적용되고 있는 접합 기술인 Au-Si 공융 접합에 효과적으로 적용될 수 있다. 또한 본 발명은 MEMS 소자뿐만 아니라 금속 배선이 형성된 실리콘 웨이퍼 소자, 실리콘을 비롯한 각종 금속으로 형성된 이차원 또는 삼차원 구조물을 가지는 전자 소자 등의 각종 소자에 적용될 수 있다.The multilayer bump structure according to the present invention described above is applicable to various devices including a MEMS package or a semiconductor package. In particular, the present invention can be effectively applied to Au-Si eutectic bonding, a bonding technique widely applied in wafer level vacuum packaging of vibrating MEMS devices. In addition, the present invention can be applied not only to MEMS devices but also to various devices such as silicon wafer devices having metal wirings, electronic devices having two-dimensional or three-dimensional structures formed of various metals including silicon.

이상 본 발명의 특정 실시예를 도시하고 설명하였으나, 본 발명의 기술사상은 첨부된 도면과 상기한 설명내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형이 가능함은 이 분야의 통상의 지식을 가진 자에게는 자명한 사실이며, 이러한 형태의 변형은, 본 발명의 정신에 위배되지 않는 범위 내에서 본 발명의 특허청구범위에 속한다고 볼 것이다.　 While specific embodiments of the present invention have been illustrated and described, the technical spirit of the present invention is not limited to the accompanying drawings and the above description, and various modifications can be made without departing from the spirit of the present invention. It will be apparent to those skilled in the art, and variations of this form will be regarded as belonging to the claims of the present invention without departing from the spirit of the present invention.

도 1은 본 발명의 일실시예에 따른 범프 구조물을 사용하여 밀봉 실장된 구조물을 도시한 사시도이다. 1 is a perspective view illustrating a structure mounted in a sealed manner using a bump structure according to an embodiment of the present invention.

도 2는 도 1에 도시된 밀봉 실장된 구조물을 A-A'를 잇는 선분을 따라 절단한 단면을 도시한 단면도이다.FIG. 2 is a cross-sectional view of the seal-mounted structure shown in FIG. 1 taken along line A-A '.

도 3은 도 2에 도시된 단면도의 일부분을 확대하여 도시한 부분 확대도이다. 3 is an enlarged partial view of a portion of the cross-sectional view shown in FIG. 2.

도 4는 본 발명의 다른 실시예에 따른 범프 구조물의 단면을 도시한 단면도이다. 4 is a cross-sectional view showing a cross section of a bump structure according to another embodiment of the present invention.

도 5는 베이스 기판 및 보호기판을 도시한 단면도이다. 5 is a cross-sectional view illustrating a base substrate and a protective substrate.

도 6은 실리콘층 형성 이후의 베이스 기판 및 보호기판을 도시한 단면도이다.6 is a cross-sectional view illustrating the base substrate and the protective substrate after the silicon layer is formed.

도 7은 제1층 형성 이후의 베이스 기판 및 보호기판을 도시한 단면도이다.7 is a cross-sectional view illustrating the base substrate and the protective substrate after the first layer is formed.

도 8은 제2층 형성 이후의 베이스 기판 및 보호기판을 도시한 단면도이다.8 is a cross-sectional view illustrating a base substrate and a protective substrate after formation of the second layer.

도 9는 확산 방지층 형성 이후의 베이스 기판 및 보호기판을 도시한 단면도이다.9 is a cross-sectional view illustrating a base substrate and a protective substrate after formation of the diffusion barrier layer.

Claims (7)

베이스 기판; A base substrate; 상기 베이스 기판상에 형성된 MEMS 소자;A MEMS device formed on the base substrate; 상기 베이스 기판을 밀봉 실장하기 위한 보호기판; A protective substrate for sealingly mounting the base substrate; 상기 보호기판의 저면에 전기적으로 연결되어, 상기 MEMS 소자의 구동을 위하여 상기 베이스 기판과 상기 보호기판을 미리 설정된 간격만큼 이격시키며, 구리(Cu)로 이루어지는 제1층; 및 A first layer electrically connected to a bottom surface of the protective substrate and spaced apart from the base substrate and the protective substrate by a predetermined interval for driving the MEMS device, and formed of copper (Cu); And 상기 제1층에 전기적으로 연결되어, 상기 베이스 기판 표면상에 공융 접합되며, 금(Au)으로 이루어지는 제2층을 포함하되,A second layer electrically connected to the first layer and eutectic bonded onto the surface of the base substrate, the second layer comprising gold (Au), 상기 제1층은, 상기 제2층과 상기 베이스 기판의 공융 온도(eutectic temperature) 보다 높은 용융점을 가지며,The first layer has a melting point higher than the eutectic temperature of the second layer and the base substrate, 상기 제1층의 두께는 상기 제2층의 두께보다 큰 것을 특징으로 하는 밀봉 실장된 구조물. And the thickness of the first layer is greater than the thickness of the second layer. 삭제delete 제1항에 있어서,The method of claim 1, 상기 제1층 및 상기 제2층 사이에 형성되며, 상기 제2층과 상기 베이스 기판의 공융 접합시 상기 제2층을 구성하는 물질이 상기 제1층으로 확산되는 것을 방지하기 위한 확산 방지층을 더 포함하는 것을 특징으로 하는 밀봉 실장된 구조물.A diffusion barrier layer formed between the first layer and the second layer to prevent diffusion of the material constituting the second layer into the first layer during eutectic bonding of the second layer and the base substrate; Sealed mounted structure comprising a. 제3항에 있어서,The method of claim 3, 상기 확산 방지층은, 니켈, 티타늄, 크롬, 구리, 바나듐, 알루미늄, 금, 코발트, 망간, 팔라듐 또는 이들의 합금 중에서 선택되는 어느 하나 이상의 물질을 포함하는 것을 특징으로 하는 밀봉 실장된 구조물. And the diffusion barrier layer comprises at least one material selected from nickel, titanium, chromium, copper, vanadium, aluminum, gold, cobalt, manganese, palladium or alloys thereof. 제1항에 있어서, The method of claim 1, 상기 베이스 기판은 Si로 구성되는 것을 특징으로 하는 밀봉 실장된 구조물. And the base substrate is made of Si. 제1항에 있어서, The method of claim 1, 상기 베이스 기판은, 상기 베이스 기판 표면상에 형성되어 상기 제2층과 공융 접합되는 실리콘층을 포함하는 것을 특징으로 하는 밀봉 실장된 구조물.And the base substrate comprises a silicon layer formed on the surface of the base substrate and eutectic bonded to the second layer. 삭제delete
KR1020090018040A 2009-03-03 2009-03-03 Bump structure with multiple layers and method of manufacture KR100941446B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090018040A KR100941446B1 (en) 2009-03-03 2009-03-03 Bump structure with multiple layers and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090018040A KR100941446B1 (en) 2009-03-03 2009-03-03 Bump structure with multiple layers and method of manufacture

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020070105661A Division KR100908648B1 (en) 2007-10-19 2007-10-19 Bump structure with multiple layers and method of manufacture

Publications (2)

Publication Number Publication Date
KR20090042214A KR20090042214A (en) 2009-04-29
KR100941446B1 true KR100941446B1 (en) 2010-02-11

Family

ID=40765063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018040A KR100941446B1 (en) 2009-03-03 2009-03-03 Bump structure with multiple layers and method of manufacture

Country Status (1)

Country Link
KR (1) KR100941446B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150123106A (en) * 2014-04-24 2015-11-03 주식회사 스탠딩에그 Cap substrate, structure, and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053615A (en) * 1998-07-29 2001-06-25 실리콘 라이트 머신즈 Method of and apparatus for sealing an hermetic lid to a microelectronic machine
KR20020064824A (en) * 2001-02-03 2002-08-10 삼성전자 주식회사 Wafer level hermetic sealing method
KR20030045496A (en) * 2001-12-04 2003-06-11 삼성전자주식회사 Low temperature hermetic sealing method having a passivation layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053615A (en) * 1998-07-29 2001-06-25 실리콘 라이트 머신즈 Method of and apparatus for sealing an hermetic lid to a microelectronic machine
KR20020064824A (en) * 2001-02-03 2002-08-10 삼성전자 주식회사 Wafer level hermetic sealing method
KR20030045496A (en) * 2001-12-04 2003-06-11 삼성전자주식회사 Low temperature hermetic sealing method having a passivation layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150123106A (en) * 2014-04-24 2015-11-03 주식회사 스탠딩에그 Cap substrate, structure, and method of manufacturing the same
KR101581542B1 (en) 2014-04-24 2015-12-30 주식회사 스탠딩에그 Cap substrate, structure, and method of manufacturing the same

Also Published As

Publication number Publication date
KR20090042214A (en) 2009-04-29

Similar Documents

Publication Publication Date Title
US7571647B2 (en) Package structure for an acceleration sensor
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
US7419853B2 (en) Method of fabrication for chip scale package for a micro component
EP1057779A2 (en) Flip chip package for micromachined semiconductors
US8564969B2 (en) Component arrangement and method for production thereof
TWI683781B (en) Cmos-mems integration using metal silicide formation
EP2174907A2 (en) System and methods for implementing a wafer level hermetic interface chip
EP1806316B1 (en) Mems device seal using liquid crystal polymer
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
JP2019165209A (en) Electronic device
TWI388038B (en) Structure and fabrication method of a sensing device
KR100908648B1 (en) Bump structure with multiple layers and method of manufacture
US20120187509A1 (en) Contact Arrangement For Establishing A Spaced, Electrically Conducting Connection Between Microstructured Components
US7038321B1 (en) Method of attaching a flip chip device and circuit assembly formed thereby
KR20080079742A (en) Bump structure for semiconductor device
KR100941446B1 (en) Bump structure with multiple layers and method of manufacture
JP4964505B2 (en) Semiconductor device, manufacturing method thereof, and electronic component
JP2007214439A (en) Composite sensor package
JP4466497B2 (en) Sensor module
JP4404647B2 (en) Electronic device and electronic component sealing substrate
JP2008045908A (en) Acceleration sensor, sensor chip, and its manufacturing method
KR101043643B1 (en) Bonding structure and method for bonding substrates using the same
JP2007251391A (en) Semiconductor device and its manufacturing process

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 10