JP4853078B2 - 印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法 - Google Patents
印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法 Download PDFInfo
- Publication number
- JP4853078B2 JP4853078B2 JP2006093475A JP2006093475A JP4853078B2 JP 4853078 B2 JP4853078 B2 JP 4853078B2 JP 2006093475 A JP2006093475 A JP 2006093475A JP 2006093475 A JP2006093475 A JP 2006093475A JP 4853078 B2 JP4853078 B2 JP 4853078B2
- Authority
- JP
- Japan
- Prior art keywords
- ink
- pattern
- forming
- substrate
- blanket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Methods (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
させたインキを用いて、マイクロコンタクトプリント法により、前記基材上に撥インキパ
ターンを形成したことを特徴とする請求項1または請求項2に記載の印刷方法とした。
本発明においては、形成されるインキパターンが高い位置精度が要求される部分におい
て、基材1上に撥インキパターン19を形成することが好ましい。そして、高い位置精度
が要求されない部分においては、除去版である凸版14によりブランケット10上でイン
キパターンを形成することが好ましい。すなわち、本発明では、大まかなインキのパター
ニングをブランケット10上のインキに対して除去版である凸版14を押し当てることで
おこない、位置精度が要求される部分のインキのパターニングを基材1上に撥インキパタ
ーン19を形成しブランケット10から基材1へインキを転写、印刷することでおこなう
ことにより、基材上に高い位置精度でインキパターンを形成することが可能となる。
比較例について示す。基材としてポリエチレンナフタレート(PEN)フィルムを用い、ゲート電極としてAlを30nm蒸着、フォトリソ・エッチングによって幅15μmのパターンとした。さらに、無機のゲート絶縁層としてSiONを500nm成膜した。次に、撥インキパターンを基材上に形成せずに、反転印刷のみによってAgナノインクを基材に接触、転写してソース電極、ドレイン電極を形成し、180℃1分の乾燥を行った。このとき、ゲート電極とソース電極、ドレイン電極の間隙を合わせるのは困難であった。さらに有機半導体層としてポリチオフェンのトルエン溶液をスピンコートし、100℃30分の乾燥をおこない、薄膜トランジスタとした。位置ずれのために、ゲート電圧Vgによる変調は確認できなかった。
2…凸状版
3…凸部
10…ブランケット
11…シリンダー
12…インキ塗布装置
13…インキ(インキパターン)
14…凸版
16…ステージ
19…撥インキパターン
21…基材
22…無機絶縁層
23…ソース電極
24…ドレイン電極
25…有機半導体層
26…ゲート絶縁層
27…ゲート電極
30…撥インキパターン
Claims (6)
- 基材上にインキパターンを形成する印刷方法であって、
ブランケット上にインキ層を設ける工程と、
凸部パターンを有する凸版をブランケットに接触させることにより、該ブランケット上のインキ層のうち凸部パターンと接触した部分のインキを除去し、該ブランケット上にインキパターンを形成する工程と、
ブランケット上のインキパターンを、非インキパターン部に撥インキパターンを備えた基材と接触させ転写し、基材上に前記ブランケット上のインキパターンから前記撥インキパターンを差し引いたパターンを形成する工程を備えることを特徴とする印刷方法。 - 前記撥インキパターン形成材料が、シランカップリング剤であることを特徴とする請求項1記載の印刷方法。
- 前記撥インキパターン形成材料を溶媒に溶解または分散させたインキを用いて、マイクロコンタクトプリント法により、前記基材上に撥インキパターンを形成したことを特徴とする請求項1または請求項2に記載の印刷方法。
- 基材上に電極パターンを形成する方法であって、
金属ナノ粒子を溶媒に分散させたインキを用いて請求項1乃至3のいずれかに記載の印刷方法により、基材上に該インキからなる電極パターンを形成することを特徴とする電極パターン形成方法。 - 基材上に、金属ナノ粒子を分散させたインキを用いて請求項1乃至3のいずれかに記載の印刷方法によりソース電極、ドレイン電極を形成し、且つ、有機半導体層を設ける工程と、
該ソース電極、ドレイン電極、有機半導体層が設けられた基材上にゲート絶縁層を形成する工程と、
該ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層が設けられた基材上にゲート電極を設ける工程を備えることを特徴とする薄膜トランジスタの形成方法。 - 基材上にゲート電極を設ける工程と、
該ゲート電極が形成された基材上に
ゲート絶縁層を形成する工程と、
該ゲート電極、ゲート絶縁層が形成された基材上に、金属ナノ粒子を分散させたインキを用いて請求項1乃至3のいずれかに記載の印刷方法によりソース電極、ドレイン電極を形成し、且つ、有機半導体層を形成する工程を備えることを特徴とする薄膜トランジスタの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093475A JP4853078B2 (ja) | 2006-03-30 | 2006-03-30 | 印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093475A JP4853078B2 (ja) | 2006-03-30 | 2006-03-30 | 印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007268715A JP2007268715A (ja) | 2007-10-18 |
JP4853078B2 true JP4853078B2 (ja) | 2012-01-11 |
Family
ID=38672033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006093475A Expired - Fee Related JP4853078B2 (ja) | 2006-03-30 | 2006-03-30 | 印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4853078B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101146485B1 (ko) * | 2008-01-15 | 2012-05-21 | 주식회사 엘지화학 | 탄성체 스탬프 |
JP5182633B2 (ja) * | 2008-09-17 | 2013-04-17 | 株式会社リコー | 画像表示装置 |
JP5019395B2 (ja) * | 2008-09-30 | 2012-09-05 | シャープ株式会社 | 画像形成方法および画像パターン |
JP2013120882A (ja) * | 2011-12-08 | 2013-06-17 | Tokyo Electron Ltd | 有機トランジスタ及びその製造方法 |
WO2014010887A1 (ko) * | 2012-07-10 | 2014-01-16 | 주식회사 엘지화학 | 피인쇄물 고정구, 인쇄 장치 및 인쇄 방법 |
JP6270133B2 (ja) | 2014-02-12 | 2018-01-31 | 株式会社小森コーポレーション | フレキシブル電子デバイス製造装置 |
US20230282763A1 (en) * | 2020-09-07 | 2023-09-07 | Daicel Corporation | Mounted structure, led display, and mounting method |
CN112378973B (zh) * | 2020-10-21 | 2023-12-22 | 清华-伯克利深圳学院筹备办公室 | 电子元器件的生产方法、传感器的制备方法和应用 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3689536B2 (ja) * | 1997-08-12 | 2005-08-31 | 光村印刷株式会社 | 画像形成法 |
JP2002040230A (ja) * | 2000-07-31 | 2002-02-06 | Dainippon Printing Co Ltd | カラーフィルタおよびその製造法 |
JP4616596B2 (ja) * | 2004-08-27 | 2011-01-19 | 株式会社 日立ディスプレイズ | 電子装置の製造方法 |
-
2006
- 2006-03-30 JP JP2006093475A patent/JP4853078B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007268715A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4853078B2 (ja) | 印刷方法、電極パターンの形成方法及び薄膜トランジスタの形成方法 | |
US6838361B2 (en) | Method of patterning a substrate | |
US8253174B2 (en) | Electronic circuit structure and method for forming same | |
US8127674B2 (en) | Stamp and fabricating method thereof, thin film transistor using the stamp, and liquid crystal display device having the thin film transistor | |
JP2009272523A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
US20140329354A1 (en) | Process for imprint patterning materials in thin-film devices | |
US20080251844A1 (en) | Method for forming pattern, method for manufacturing semiconductor device and semiconductor device | |
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
KR101235699B1 (ko) | 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법 | |
US8048725B2 (en) | Method of forming pattern and method of producing electronic element | |
JP2008207526A (ja) | 印刷方法及び印刷装置 | |
JP2008073911A (ja) | スクリーン印刷方法、スクリーン印刷機及び有機薄膜トランジスタの製造方法 | |
JP6411254B2 (ja) | 平刷版を用いたパターン膜形成方法、形成装置 | |
JP4857859B2 (ja) | 印刷方法および薄膜トランジスタの製造方法 | |
JP2008053582A (ja) | 電子装置の製造方法 | |
US20100320463A1 (en) | Method of Fabricating a Semiconductor Device | |
JP4843978B2 (ja) | 薄膜トランジスタの形成方法 | |
JP4665545B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5098269B2 (ja) | 有機半導体素子の製造方法 | |
KR20070035702A (ko) | 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법 | |
JP2009234056A (ja) | 印刷方法 | |
US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
JP2008087459A (ja) | 凸版反転オフセット印刷用凸版及びその製造方法、並びに印刷物の製造方法 | |
JP2020088225A (ja) | 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法 | |
KR20110048605A (ko) | 액정표시장치용 클리체 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4853078 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |