JP4852755B2 - Method for manufacturing compound semiconductor device - Google Patents
Method for manufacturing compound semiconductor device Download PDFInfo
- Publication number
- JP4852755B2 JP4852755B2 JP2006254013A JP2006254013A JP4852755B2 JP 4852755 B2 JP4852755 B2 JP 4852755B2 JP 2006254013 A JP2006254013 A JP 2006254013A JP 2006254013 A JP2006254013 A JP 2006254013A JP 4852755 B2 JP4852755 B2 JP 4852755B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- manufacturing
- single crystal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
Description
本発明は、ＬＥＤ等の化合物半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a compound semiconductor element such as an LED.
ＧａＮ系に基づく照明用、自動車搭載用高輝度青色、紫外線及び白色発光ダイオード等の発光素子の需要が増加している。特に、家庭用蛍光灯、ＬＣＤのバックライトなどへの応用のため、高輝度ＬＥＤの商品化が強く求められている。最近では高輝度ＬＥＤを実現するため垂直型ＬＥＤが提案され、サファイア基板からＬＥＤ構造の分離によって良好な熱放出の効果を持ち、発光出力を２倍以上増加させることに成功している。 There is an increasing demand for light-emitting elements such as high-intensity blue, ultraviolet and white light-emitting diodes for lighting and automotive use based on GaN. In particular, commercialization of high-brightness LEDs is strongly demanded for application to household fluorescent lamps, LCD backlights, and the like. Recently, a vertical LED has been proposed to realize a high-brightness LED, and has a good heat release effect by separating the LED structure from the sapphire substrate, and has succeeded in increasing the light emission output more than twice.
主に垂直型ＬＥＤは、ＬＬＯ（レーザーリフトオフ）に基づいて作製されている。これはサファイア基板上にＬＥＤ構造を形成後、ＧａＮのバンドギャップより短い波長を持つレーザー光を照射することによって、サファイア基板との界面に存在するＧａＮ膜がレーザー光を吸収し、ＧａとＮに分解することによってサファイア基板とＬＥＤ構造を分離させる方法である。分離されたＬＥＤ構造に、上下部に電極を形成して垂直型ＬＥＤ構造を実現する。 Vertical LEDs are mainly manufactured based on LLO (laser lift-off). This is because after the LED structure is formed on the sapphire substrate, by irradiating laser light having a wavelength shorter than the band gap of GaN, the GaN film present at the interface with the sapphire substrate absorbs the laser light, and Ga and N This is a method of separating the sapphire substrate and the LED structure by decomposing. The vertical LED structure is realized by forming electrodes on the upper and lower parts of the separated LED structure.
ＬＬＯは、分離時に使用する高出力レーザーによってＬＥＤ構造あるいはＧａＮ薄膜にダメージを与え、また、チップの大きさが大きくなるにつれクラックが発生しやすい等の問題点がある。 The LLO has problems such as damage to the LED structure or the GaN thin film by a high-power laser used at the time of separation, and cracks tend to occur as the chip size increases.
従来の低温多結晶あるいは非晶質状態のバッファ層の上に成長するＧａＮ薄膜は高転位密度（>109 cm-2）を有している。発明者らは、金属窒化物からなる結晶成長促進層とＧａＮとの格子定数及び熱膨張係数の差が、従来の低温バッファ層より遥かに小さいことに着目し、これにより高品質のＧａＮ結晶成長ができることを見出した（特許文献１参照）。単結晶の金属バッファ層を用いた場合、結晶成長初期からＧａＮは単結晶エピタキシーモードを維持し、低転位ＧａＮ膜成長が得られることである。 高性能の素子作製の為にはサファイア基板上にＧａＮ系光・電子デバイスの作製後、デバイスをサファイア基板から分離する必要がある。 A GaN thin film grown on a conventional low-temperature polycrystalline or amorphous buffer layer has a high dislocation density (> 10 9 cm −2 ). The inventors noticed that the difference in lattice constant and thermal expansion coefficient between the crystal growth promoting layer made of metal nitride and GaN is much smaller than that of the conventional low-temperature buffer layer. (See Patent Document 1). When a single crystal metal buffer layer is used, GaN maintains a single crystal epitaxy mode from the beginning of crystal growth, and low dislocation GaN film growth can be obtained. In order to fabricate a high-performance element, it is necessary to separate the device from the sapphire substrate after fabricating the GaN-based optical / electronic device on the sapphire substrate.
垂直型ＬＥＤを製作するためＬＬＯを用いてサファイア基板とＬＥＤチップを分離する方法が提案されている。しかし、チップ分離時に使用する高出力レーザーによってＬＥＤ構造あるいはＧａＮ薄膜にダメージを与え、また、チップの大きさが大きくなるにつれクラックが発生しやすい、複雑な工程による低歩留まり等の問題がある。 In order to manufacture a vertical LED, a method of separating a sapphire substrate and an LED chip using LLO has been proposed. However, there is a problem such as a low yield due to a complicated process in which the LED structure or the GaN thin film is damaged by the high-power laser used at the time of chip separation, and cracks are likely to occur as the chip size increases.
本発明は、上記の点に鑑み、基板上に金属窒化物からなる結晶成長促進層を介して選択成長した高性能の化合物半導体素子を得るとともに、ＬＥＤ等の化合物半導体素子を基板及び金属窒化物からなる結晶成長促進層から容易に分離できるようにすることを課題とするものである。 In view of the above points, the present invention obtains a high-performance compound semiconductor element selectively grown on a substrate via a crystal growth promoting layer made of a metal nitride, and the compound semiconductor element such as an LED is formed on the substrate and the metal nitride. It is an object of the present invention to enable easy separation from a crystal growth promoting layer comprising:
上記の課題を解決するために本発明は、次のような手段を提供するものである。
（１）単結晶基板上に金属窒化物からなる結晶成長促進層を形成する工程と、上記結晶成長促進層上に、結晶成長阻止のためのマスク層であって、上記結晶成長促進層が複数の独立した素子形成領域となるように選択的にパターニングされた区画領域を構成するとともに、エッチング溶液注入口となる注入口領域を構成するマスク層を形成する工程と、上記素子形成領域上にＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）バッファ層を成長させた後、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）バッファ層上にIII−Ｖ族窒化物半導体を主成分とする単結晶化合物半導体層を１層以上成長させて、そこに所望の化合物半導体素子を形成する工程と、上記化合物半導体素子の側面を被覆する工程と、上記注入口領域を除く全面に、金属支持層を形成する工程と、上記注入口領域からエッチング液を注入して、上記マスク層及び上記結晶成長促進層を除去する工程と、上記区画領域上の上記金属支持層から上記化合物半導体素子を分離する工程とを順に備えた、化合物半導体素子の製造方法。
（２）上記金属支持層は、上記注入口領域を除く全面に形成されたシード金属を介してメッキにより形成されていることを特徴とする（１）の化合物半導体素子の製造方法。
（３）上記複数の独立した素子形成領域は、上記単結晶基板上に繰り返しパターンをなすように配置されていることを特徴とする（１）又は（２）の化合物半導体素子の製造方法。
（４）上記素子形成領域は、正方形であることを特徴とする（３）の化合物半導体素子の製造方法。
（５）上記注入口領域は、上記単結晶基板上に複数個均等に設けられていることを特徴とする（１）乃至（４）のいずれかに記載の化合物半導体素子の製造方法。
（６）上記単結晶基板は、サファイア基板であり、上記マスク層はＳｉＯ２層であることを特徴とする（１）乃至（５）のいずれかに記載の化合物半導体素子の製造方法。
（７）上記化合物半導体素子は、発光ダイオードであることを特徴とする（１）乃至（６）のいずれかに記載の化合物半導体素子の製造方法。
In order to solve the above problems, the present invention provides the following means.
(1) A step of forming a crystal growth promotion layer made of metal nitride on a single crystal substrate, and a mask layer for preventing crystal growth on the crystal growth promotion layer, wherein a plurality of the crystal growth promotion layers are provided. Forming a partition region that is selectively patterned so as to be an independent element formation region, and forming a mask layer that constitutes an injection hole region serving as an etching solution injection hole, and Al on the element formation region. After the x Ga 1-x N (0 ≦ x <1) buffer layer is grown, the group III-V nitride semiconductor is the main component on the Al x Ga 1-x N (0 ≦ x <1) buffer layer. a single crystal compound semiconductor layer is grown more than one layer, and forming a desired compound semiconductor element therein, a step of covering the side surface of the compound semiconductor device, the entire surface excluding the inlet region, the metal support Forming a layer and By injecting an etchant from said inlet region, and removing the mask layer and the crystal growth promoting layer, with order and separating the compound semiconductor device from the metallic support layer on the partitioned region The manufacturing method of a compound semiconductor element.
(2) the metal supporting layer, the manufacturing method of the compound semiconductor element of which is characterized in that it is formed by plating through the seed metal formed on the entire surface excluding the inlet region (1).
(3) The method for manufacturing a compound semiconductor element according to (1) or (2), wherein the plurality of independent element formation regions are arranged on the single crystal substrate so as to form a repeated pattern.
(4) The method for producing a compound semiconductor device according to (3), wherein the element formation region is a square.
(5) The method for manufacturing a compound semiconductor device according to any one of (1) to (4), wherein a plurality of the inlet regions are provided uniformly on the single crystal substrate.
(6) The method for manufacturing a compound semiconductor device according to any one of (1) to (5), wherein the single crystal substrate is a sapphire substrate, and the mask layer is a SiO 2 layer.
(7) The method for producing a compound semiconductor element according to any one of (1) to (6), wherein the compound semiconductor element is a light emitting diode.
本発明の化合物半導体素子の製造方法によれば、次のような効果が得られる。
（１）選択的成長による垂直型ＬＥＤ製作工程を単純化させることができ、またレーザーリフトオフ法で問題になっている収率や再現性の問題を解決することができる。
（２）選択成長によるため、従来の全面成長する場合よりも反りを抑制することができる。
（３）化合物半導体は選択成長により独立して形成されているため、クラックの発生を抑えることができる。
（４）マスクとして使った物質をエッチング除去することによって、金属窒化物からなる結晶成長促進層のエッチングのためのトンネルが形成され、このようなトンネルによってエッチング速度が向上する。
（５）基板にダメージを与えなないため、ＣＬＯ（ケミカルリフトオフ工程）後に、基板のリサイクルが可能である。
（６）素子形成領域をＬＥＤ等のチップの大きさと等しくしておくことにより、ＣＬＯ後のチップ分割工程が不要となる。
According to the compound semiconductor device manufacturing method of the present invention, the following effects can be obtained.
(1) The vertical LED manufacturing process by selective growth can be simplified, and the problems of yield and reproducibility that are problems in the laser lift-off method can be solved.
(2) Since it is based on selective growth, it is possible to suppress warpage as compared with the conventional case where the entire surface is grown.
(3) Since the compound semiconductor is formed independently by selective growth, generation of cracks can be suppressed.
(4) By removing the material used as the mask by etching, a tunnel for etching the crystal growth promoting layer made of metal nitride is formed, and the etching rate is improved by such a tunnel.
(5) Since the substrate is not damaged, the substrate can be recycled after the CLO (chemical lift-off process).
(6) By making the element formation region equal to the size of a chip such as an LED, the chip dividing step after CLO becomes unnecessary.
以下図面を参照して本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.
サファイア基板上に金属窒化物形成が可能なＣｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｏ、Ｃｕなどの金属層を形成し（図１（a））、金属層表面を窒化した後選択成長のため半導体デバイスの大きさに合わせてパターニングを行う(図１(b))。その後、この上にＧａＮバッファ層を介して半導体デバイスの構造を作製する(図１(c))。すなわちＧａＮ、ＡｌＮ、ＩｎｘＧａ１−ｘＮ、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮｐＶ１−ｐ（ここで、Ｖ＝Ａｓ、Ｐ、Ｓｂ、Ｂｉであり、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１、０．９≦ｐ≦１）のようなIII−Ｖ族窒化物半導体系物質又はIII−Ｖ族窒化物半導体系ＬＥＤ構造が作製される。 A metal layer such as Cr, Ti, Ta, Nb, Mo, or Cu capable of forming a metal nitride is formed on a sapphire substrate (FIG. 1 (a)), and after nitriding the metal layer surface, a semiconductor device for selective growth. Patterning is performed in accordance with the size (FIG. 1B). Thereafter, a semiconductor device structure is fabricated on the GaN buffer layer (FIG. 1C). That is, GaN, AlN, In x Ga 1-x N, Al x Ga 1-x N, Al x In y Ga 1-xy N, Al x Ga y In 1-xy N pV 1-p ( Here, V = As, P, Sb, Bi, and a group III-V nitride such as 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1, 0.9 ≦ p ≦ 1) Semiconductor based materials or III-V nitride semiconductor based LED structures are fabricated.
図２〜図５では化合物半導体素子として、垂直型ＬＥＤの製作工程を例示している。図１(c)のように単結晶基板の上に、n-(Al)ＧａＮ/InＧａＮ(活性層)/p-(Al)ＧａＮのＬＥＤ構造を作製する。動作電流を注入するためp-(Al)ＧａＮの上にオーミック金属電極を形成後、Ａｇ、Ａｌ及びこれらの混合物等により、反射度が高く高温で安定した反射型電極を形成する（図２）。反射型電極の形成理由は、垂直型ＬＥＤ製作時、p-(Al)ＧａＮの方がステムとボンディングする形態になるような場合に活性層から発光した光がn-ＧａＮ方へ反射されるようにするためである。 2 to 5 illustrate a manufacturing process of a vertical LED as a compound semiconductor element. As shown in FIG. 1C, an n- (Al) GaN / InGaN (active layer) / p- (Al) GaN LED structure is fabricated on a single crystal substrate. An ohmic metal electrode is formed on p- (Al) GaN to inject operating current, and then a reflective electrode having high reflectivity and stable at high temperature is formed from Ag, Al, and a mixture thereof (FIG. 2). . The reason for forming the reflective electrode is that light emitted from the active layer is reflected toward the n-GaN when p- (Al) GaN is bonded to the stem when manufacturing a vertical LED. It is to make it.
選択成長したＬＥＤ構造の側面は、漏洩電流の原因になるためこれを防止するために電気が流れない物質で側面に保護膜を形成する（図３）。次に金属メッキにより銅金属支持層を形成するために、シード金属を形成する(図４)。シード金属は、エッチング溶液注入口領域上には形成しないように注意する。 Since the side surface of the LED structure that has been selectively grown causes leakage current, a protective film is formed on the side surface with a material that does not allow electricity to flow (FIG. 3). Next, in order to form a copper metal support layer by metal plating, a seed metal is formed (FIG. 4). Care is taken not to form seed metal on the etchant inlet region.
シード金属は、下地基板との接合力を向上する接着層と、酸化防止目的の保護層で構成され、加えてＣＬＯ（ケミカルリフトオフ工程）に使われるエチャントにエッチングされない特性を持っていなければならない。接着層としてＴａ、Ｔｉ、Ｃｒ、Ｗなど、保護層としてはＡｕ、Ｐｔなどが可能である。これらの層の厚さはそれぞれ数百〜数千Å程度であり、本実施例では接着層としてＴｉ(1000Å)と保護層としてＡｕ(1000Å)を用いて行った。金属支持層の形成は、電気メッキ法を用いて適切な厚さに形成する（図５）。金属支持層の使用目的は、素子動作時発生する熱の放出と良好な伝導性を持たせることである。金属支持層としては、電解又は無電解メッキにより形成が可能であり、良好な熱伝導率と電気伝導度を持つＣｕを用いた。その厚さは50ｎｍ〜100ｎｍにする。 The seed metal is composed of an adhesive layer that improves the bonding strength with the base substrate and a protective layer for the purpose of preventing oxidation, and in addition, it must have a characteristic that it is not etched by an etchant used in a CLO (chemical lift-off process). The adhesive layer can be Ta, Ti, Cr, W, etc., and the protective layer can be Au, Pt, or the like. Each of these layers has a thickness of about several hundred to several thousand mm, and in this embodiment, Ti (1000 mm) was used as an adhesive layer and Au (1000 mm) was used as a protective layer. The metal support layer is formed to an appropriate thickness using an electroplating method (FIG. 5). The purpose of using the metal support layer is to release heat generated during device operation and to provide good conductivity. The metal support layer can be formed by electrolysis or electroless plating, and Cu having good thermal conductivity and electrical conductivity was used. The thickness is 50 nm to 100 nm.
図６は、電気メッキによって形成された金属支持層の表面形態を示している。中央部に存在するエッチング溶液注入口は、マスクパターンによって模様と大きさが制御可能である。エッチング溶液注入口は、選択成長のためのマスク物質と金属窒化物からなる結晶成長促進層を效率的にエッチングするためのものである。 FIG. 6 shows the surface form of the metal support layer formed by electroplating. The pattern and size of the etching solution injection port existing in the central part can be controlled by a mask pattern. The etching solution injection port is for efficiently etching a crystal growth promoting layer made of a mask material and metal nitride for selective growth.
エッチング溶液注入口となる注入口領域は、マスク層形成時に形成され、シード金属は、この注入口領域には形成されていない。 The inlet region that becomes the etching solution inlet is formed when the mask layer is formed, and the seed metal is not formed in this inlet region.
実施例ではn-(Al)ＧａＮ/InＧａＮ(活性層)/p-(Al)ＧａＮのＬＥＤの作製について述べた。本発明は、ＬＥＤ構造の組成によらず適用可能である。すなわち、一般的にＡｌｘＧａｙＩｎ１−ｘ−ｙＮ組成の活性層、あるいはバリヤー層から構成されるＬＥＤ構造に適用して作製プロセスとして用いることができる。 In the examples, the fabrication of n- (Al) GaN / InGaN (active layer) / p- (Al) GaN LEDs was described. The present invention is applicable regardless of the composition of the LED structure. That is, it can be applied to an LED structure generally composed of an active layer or a barrier layer having an Al x Ga y In 1-xy N composition and used as a manufacturing process.
図７は、Cu 電気メッキを行った２インチ試料の表面の写真である。試料には正四角形の２５個のエッチング溶液注入口がある。エッチング溶液注入口とマスク層がエッチング除去された際に形成されるトンネルによって、效率的にエッチング溶液供給が可能になり、このためＣＬＯ工程時間を少なくすることができる。ＣＬＯのためのエッチング溶液注入口は、四角形以外にも多様な形態のパターンが可能である。 FIG. 7 is a photograph of the surface of a 2-inch sample subjected to Cu electroplating. The sample has 25 square-shaped etching solution injection ports. The tunnel formed when the etching solution inlet and the mask layer are removed by etching makes it possible to efficiently supply the etching solution, thereby reducing the CLO process time. The etching solution injection port for CLO can have various patterns other than a square.
金属支持層が形成された基板からＣＬＯにより作製した垂直型ＬＥＤの製作工程を図８〜図１０に示している。金属窒化物からなる結晶成長促進層のエッチング用トンネル形成のために、マスク層であるＳｉＯ２膜をＢＦ溶液によりエッチングする(図８)。エッチング溶液は、２５個のエッチング溶液注入口を通して早い速度で、正四角形のそれぞれのＬＥＤの周りに存在しているＳｉＯ２膜を取り除く。このように除去されたＳｉＯ２膜の下側にはＧａＮを成長させるためのシード層として使われた金属窒化物からなる結晶成長促進層であるＣｒ又はＣｒＮが存在している。 8 to 10 show a manufacturing process of a vertical LED manufactured by CLO from a substrate on which a metal support layer is formed. In order to form a tunnel for etching the crystal growth promoting layer made of metal nitride, the SiO 2 film as the mask layer is etched with a BF solution (FIG. 8). The etching solution removes the SiO 2 film present around each square-shaped LED at a rapid rate through the 25 etching solution inlets. Under the SiO 2 film thus removed, there is Cr or CrN, which is a crystal growth promoting layer made of a metal nitride used as a seed layer for growing GaN.
次に、金属窒化物からなる結晶成長促進層の選択エッチングによってサファイア基板と金属支持層により支持されているＬＥＤを分離する (図９)。表面に形成されたエッチング溶液注入口と酸化膜除去によって形成されたエッチングトンネルを通して金属窒化物からなる結晶成長促進層にエッチング溶液が急速に供給され、エッチング速度を早めることができる。ＬＥＤのn-型オーミック電極の形成後、金属支持層により支持されているＬＥＤをそれぞれのチップに分離して垂直型ＬＥＤ構造を実現する(図１０)。 Next, the LEDs supported by the sapphire substrate and the metal support layer are separated by selective etching of the crystal growth promoting layer made of metal nitride (FIG. 9). The etching solution is rapidly supplied to the crystal growth promoting layer made of metal nitride through the etching solution inlet formed on the surface and the etching tunnel formed by removing the oxide film, and the etching rate can be increased. After the formation of the n-type ohmic electrode of the LED, the LED supported by the metal support layer is separated into respective chips to realize a vertical LED structure (FIG. 10).
図１１は、図８に示した酸化膜の除去後、ＣＬＯのためのトンネルが形成されたＳＥＭ写真である。また図１２は、チップの大きさを１ｍｍ×１ｍｍとして選択成長を行い、ＣＬＯによって分離された裏側のチップ写真である。右側はその拡大写真である。 FIG. 11 is a SEM photograph in which a tunnel for CLO is formed after the oxide film shown in FIG. 8 is removed. FIG. 12 is a photograph of the backside chip separated by CLO after selective growth with a chip size of 1 mm × 1 mm. On the right is the enlarged photo.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254013A JP4852755B2 (en) | 2006-09-20 | 2006-09-20 | Method for manufacturing compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254013A JP4852755B2 (en) | 2006-09-20 | 2006-09-20 | Method for manufacturing compound semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078275A JP2008078275A (en) | 2008-04-03 |
| JP4852755B2 true JP4852755B2 (en) | 2012-01-11 |
Family
ID=39350058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006254013A Active JP4852755B2 (en) | 2006-09-20 | 2006-09-20 | Method for manufacturing compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4852755B2 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI447783B (en) * | 2008-04-28 | 2014-08-01 | Advanced Optoelectronic Tech | Method of fabricating photoelectric device of iii-nitride based semiconductor and structure thereof |
| US8581283B2 (en) | 2008-04-28 | 2013-11-12 | Advanced Optoelectronic Technology, Inc. | Photoelectric device having group III nitride semiconductor |
| JP5075786B2 (en) * | 2008-10-06 | 2012-11-21 | 株式会社東芝 | Light emitting device and manufacturing method thereof |
| KR101525076B1 (en) * | 2008-12-15 | 2015-06-03 | 삼성전자 주식회사 | Fabricating method of light emitting element |
| WO2011077748A1 (en) * | 2009-12-24 | 2011-06-30 | Ｄｏｗａエレクトロニクス株式会社 | Vertical group iii nitride semiconductor light-emitting element and production method therefor |
| CN101950783A (en) * | 2010-08-23 | 2011-01-19 | 厦门市三安光电科技有限公司 | Manufacturing process of gallium nitride based high-brightness LED chips |
| CN102130230A (en) * | 2010-12-28 | 2011-07-20 | 中国科学院半导体研究所 | Method for preparing light emitting diode |
| JP4940359B1 (en) | 2011-01-17 | 2012-05-30 | Ｄｏｗａエレクトロニクス株式会社 | LIGHT EMITTING ELEMENT, LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT |
| US9502603B2 (en) | 2011-05-12 | 2016-11-22 | Wavesquare Inc. | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same |
| CN103890914B (en) * | 2011-09-28 | 2016-08-17 | Bbsa有限公司 | Semiconductor element and manufacture method thereof |
| WO2013094078A1 (en) * | 2011-12-21 | 2013-06-27 | ウェーブスクエア，インコーポレイテッド | Semiconductor element, method for producing same, and combination of semiconductor elements |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002284600A (en) * | 2001-03-26 | 2002-10-03 | Hitachi Cable Ltd | Method for manufacturing gallium nitride crystal substrate and the same |
| JP2004269313A (en) * | 2003-03-07 | 2004-09-30 | Hitachi Cable Ltd | Method for manufacturing gallium nitride crystal substrate |
| JP4136795B2 (en) * | 2003-06-03 | 2008-08-20 | 株式会社沖データ | Manufacturing method of semiconductor device |
| JP5194334B2 (en) * | 2004-05-18 | 2013-05-08 | 住友電気工業株式会社 | Method for manufacturing group III nitride semiconductor device |
| US20060154393A1 (en) * | 2005-01-11 | 2006-07-13 | Doan Trung T | Systems and methods for removing operating heat from a light emitting diode |
| EP2219236B1 (en) * | 2005-04-04 | 2011-10-05 | Tohoku Techno Arch Co., Ltd. | Process for producing a GaN-based element |
| JP4277116B2 (en) * | 2006-09-20 | 2009-06-10 | 国立大学法人東北大学 | Manufacturing method of semiconductor device |
| JP4997502B2 (en) * | 2006-09-20 | 2012-08-08 | 国立大学法人東北大学 | Manufacturing method of semiconductor device |
-
2006
- 2006-09-20 JP JP2006254013A patent/JP4852755B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008078275A (en) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4852755B2 (en) | Method for manufacturing compound semiconductor device | |
| US10431714B2 (en) | Engineered substrates for semiconductor devices and associated systems and methods | |
| JP5237570B2 (en) | Vertical light emitting device manufacturing method | |
| KR100735496B1 (en) | Method for forming the vertically structured gan type light emitting diode device | |
| CN104011886B (en) | Light emitting diode and its manufacture method | |
| JP5995302B2 (en) | Manufacturing method of nitride semiconductor light emitting device | |
| KR101652153B1 (en) | Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods | |
| JP2008047860A (en) | Method of forming rugged surface and method of manufacturing gallium nitride light-emitting diode device using the same | |
| JP2004297010A (en) | Method for producing semiconductor crystal and semiconductor light emitting element | |
| JP5306779B2 (en) | Light emitting device and manufacturing method thereof | |
| JP2008047871A (en) | Semiconductor light emitting diode | |
| JP2009141093A (en) | Light emitting element and method of manufacturing the same | |
| KR100774196B1 (en) | Method of manufacturing light emitting device having vertical structure | |
| KR100774198B1 (en) | LED having vertical structure | |
| JP2009283620A (en) | Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp | |
| CN100440553C (en) | GaN-based LED extension sheet and its preparation method | |
| JP2008066590A (en) | Compound semiconductor light emitting device, illumination apparatus employing the same and manufacturing method of compound semiconductor device | |
| JP4508021B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP4997502B2 (en) | Manufacturing method of semiconductor device | |
| KR101068864B1 (en) | Semiconductor light emitting device and menufacturing method thereof | |
| JP5207944B2 (en) | Manufacturing method of semiconductor light emitting device | |
| KR100710394B1 (en) | Method of manufacturing led having vertical structure | |
| KR101241331B1 (en) | Nitride based LED and method of manufacturing the same | |
| KR101252558B1 (en) | Method for making LED having vertical topology | |
| JP2009231745A (en) | Group iii nitride semiconductor light-emitting element, method for manufacturing group iii nitride semiconductor light-emitting element, and lamp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |