JP5306779B2

JP5306779B2 - Light emitting device and manufacturing method thereof

Info

Publication number: JP5306779B2
Application number: JP2008283595A
Authority: JP
Inventors: 智上山; 素顕岩谷; 浩天野; 勇赤崎; 敦志鈴木; 司北野; 文晴寺前; 俊行近藤
Original assignee: 学校法人名城大学
Priority date: 2008-11-04
Filing date: 2008-11-04
Publication date: 2013-10-02
Anticipated expiration: 2028-11-04
Also published as: JP2010114159A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light emitting device capable of obtaining a nitride semiconductor layer of low dislocation density while forming the nitride semiconductor layer thinner than the critical thickness which causes cracking, and to provide a method of manufacturing the same. <P>SOLUTION: In the light emitting device 100 where the nitride semiconductor layer is grown epitaxially on the growth side 102a of a substrate 102, the substrate 102 has a thermal expansion coefficient different from that of the nitride semiconductor layer, a plurality of recesses 102c are formed in the growth side 102a of a substrate 102 with a period of ≤1 μm, and the nitride semiconductor layer is grown using lateral overgrowth. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、基板の表面に窒化物半導体層がエピタキシャル成長される発光素子及びその製造方法に関する。 The present invention relates to a light emitting device in which a nitride semiconductor layer is epitaxially grown on the surface of a substrate and a method for manufacturing the same.

化合物半導体のｐｎ接合による発光素子として、ＬＥＤ（発光ダイオード）が広く実用化され、主に、光伝送、表示及び特殊照明用途に用いられている。近年、窒化物半導体と蛍光体を用いた白色ＬＥＤも実用化され、今後は一般照明用途への展開が大いに期待されている。しかし、白色ＬＥＤにおいては、エネルギー変換効率が既存の蛍光灯と比較して不十分のため、一般照明用途に対しては大幅な効率改善が必要である。さらに、高演色性、低コスト且つ大光束のＬＥＤの実現のためには多くの課題が残されている。現在市販されている白色ＬＥＤとして、リードフレームに実装された青色ＬＥＤチップと、この青色ＬＥＤチップに被せられＹＡＧ：Ｃｅからなる黄色蛍光体層と、これらを覆いエポキシ樹脂等の透明材料からなるモールドレンズと、を備えたものが知られている。この白色ＬＥＤでは、青色ＬＥＤチップから青色光が放出されると、黄色蛍光体を通り抜ける際に青色光の一部が黄色光に変換される。青色と黄色は互いに補色の関係にあることから、青色光と黄色光が交じり合うと白色光となる。この白色ＬＥＤでは、効率改善や演色性向上のため、青色ＬＥＤチップの性能向上等が求められている。 As a light emitting element using a pn junction of a compound semiconductor, an LED (light emitting diode) has been widely put into practical use, and is mainly used for optical transmission, display, and special illumination applications. In recent years, white LEDs using nitride semiconductors and phosphors have been put into practical use, and in the future, they are highly expected to be used for general lighting applications. However, in white LEDs, energy conversion efficiency is insufficient as compared with existing fluorescent lamps, so that significant efficiency improvement is necessary for general lighting applications. Furthermore, many problems remain for realizing high color rendering properties, low cost, and high luminous flux LEDs. As a white LED currently on the market, a blue LED chip mounted on a lead frame, a yellow phosphor layer made of YAG: Ce over the blue LED chip, and a mold made of a transparent material such as an epoxy resin covering them A lens provided with a lens is known. In this white LED, when blue light is emitted from the blue LED chip, part of the blue light is converted into yellow light when passing through the yellow phosphor. Since blue and yellow are complementary to each other, when blue light and yellow light are mixed, white light is obtained. This white LED is required to improve the performance of a blue LED chip in order to improve efficiency and improve color rendering.

青色ＬＥＤチップとして、ｎ型のＳｉＣ基板上に、ＡｌＧａＮからなるバッファ層、ｎ−ＧａＮからなるｎ型ＧａＮ層、ＧａＩｎＮ／ＧａＮからなる多重量子井戸活性層、ｐ−ＡｌＧａＮからなる電子ブロック層、ｐ−ＧａＮからなるｐ型コンタクト層が、ＳｉＣ基板側からこの順で連続的に積層されたものが知られている。さらに、ｐ型コンタクト層の表面にｐ側電極が形成されるとともに、ＳｉＣ基板の裏面にｎ側電極が形成され、ｐ側電極とｎ側電極との間に電圧を印加して電流を流すことにより、多重量子井戸活性層から青色光が放出される。この青色ＬＥＤチップでは、ＳｉＣ基板に導電性があるため、サファイア基板を用いた青色ＬＥＤチップと異なり、上下に電極を配置することができ、製造工程の簡略化、電流の面内均一性、チップ面積に対する発光面積の有効利用等を図ることができる。 As a blue LED chip, on an n-type SiC substrate, a buffer layer made of AlGaN, an n-type GaN layer made of n-GaN, a multiple quantum well active layer made of GaInN / GaN, an electron block layer made of p-AlGaN, p It is known that a p-type contact layer made of -GaN is continuously laminated in this order from the SiC substrate side. Further, a p-side electrode is formed on the surface of the p-type contact layer, and an n-side electrode is formed on the back surface of the SiC substrate, and a current is applied by applying a voltage between the p-side electrode and the n-side electrode. Thus, blue light is emitted from the multiple quantum well active layer. In this blue LED chip, since the SiC substrate is conductive, unlike the blue LED chip using a sapphire substrate, electrodes can be arranged on the top and bottom, simplifying the manufacturing process, uniformity of current in the surface, chip Effective use of the light emitting area with respect to the area can be achieved.

さらに、蛍光体を利用することなく、単独で白色光を生成するＬＥＤチップが提案されている（例えば、特許文献１参照）。このＬＥＤチップでは、前述の青色ＬＥＤチップのｎ型のＳｉＣ基板に代えて、Ｂ及びＮをドープした第１ＳｉＣ層と、Ａｌ及びＮをドープした第２ＳｉＣ層を有する蛍光ＳｉＣ基板が用いられ、多重量子井戸活性層から近紫外光が放出される。近紫外光は、第１ＳｉＣ層及び第２ＳｉＣ層にて吸収され、第１ＳｉＣ層にて緑色から赤色の可視光に、第２ＳｉＣ層にて青色から赤色の可視光にそれぞれ変換される。この結果、蛍光ＳｉＣ基板から演色性が高く太陽光に近い白色光が放出されるようになっている。 Furthermore, an LED chip that generates white light independently without using a phosphor has been proposed (see, for example, Patent Document 1). In this LED chip, a fluorescent SiC substrate having a first SiC layer doped with B and N and a second SiC layer doped with Al and N is used in place of the n-type SiC substrate of the blue LED chip described above. Near-ultraviolet light is emitted from the quantum well active layer. Near-ultraviolet light is absorbed by the first SiC layer and the second SiC layer, and is converted from green to red visible light by the first SiC layer, and from blue to red visible light by the second SiC layer. As a result, white light close to sunlight is emitted from the fluorescent SiC substrate.

ところで、特許文献１に記載された構成のＬＥＤチップにおいて、高蛍光体ＳｉＣ基板と窒化物半導体層との間に格子不整合が存在していることから、両者の界面から格子不整合に起因する応力を緩和するために多数の転位欠陥が発生する。この転位は、成長方向に伝播し、多重量子井戸活性層を通ってｐ型コンタクト層の表面に達する。転位欠陥は、多重量子井戸活性層内では、非発光の再結合中心となることから、チップの発光効率に悪影響を及ぼす。このときの転位密度は、一般に５×１０^８ｃｍ^−２から４×１０^９ｃｍ^−２であり、他の材料によって構成される半導体層の転位密度と比較して４桁から５桁程度高くなっている。 By the way, in the LED chip having the configuration described in Patent Document 1, since there is a lattice mismatch between the high phosphor SiC substrate and the nitride semiconductor layer, it is caused by the lattice mismatch from the interface between the two. Many dislocation defects are generated to relieve the stress. This dislocation propagates in the growth direction and reaches the surface of the p-type contact layer through the multiple quantum well active layer. The dislocation defect becomes a non-radiative recombination center in the multiple quantum well active layer, and thus adversely affects the light emission efficiency of the chip. The dislocation density at this time is generally 5 × 10 ⁸ cm ⁻² to 4 × 10 ⁹ cm ⁻² , and is about 4 to 5 digits higher than the dislocation density of the semiconductor layer formed of other materials. ing.

ここで、ＧａＩｎＮ系の活性層は、ＩｎＮモル分率の空間的な不均一性を持ち、注入されたキャリアがＩｎＮモル分率が高い場所に局在するために、結果として非発光の再結合中心へのキャリアの拡散を抑制する効果がある。このため、上記のように高い転位密度であっても、青色領域にピーク波長を持つ構成の窒化物半導体層では、ＩｎＮモル分率の平均値が高くなるので外部量子効率が高くなる。しかしながら、近紫外領域にピーク波長を持つ構成の窒化物半導体層では、ＩｎＮモル分率の平均値が低いので、上記のようなキャリア拡散を抑制する効果が得られず、外部量子効率が急激に低下する。従って、特許文献１に記載された構成のＬＥＤチップでは、近紫外領域のピーク波長を有する窒化物半導体層を用いていることから、半導体層全体の転位密度を低減させることが望ましい。 Here, the GaInN-based active layer has a spatial non-uniformity of the InN molar fraction, and the injected carriers are localized in a place where the InN molar fraction is high, resulting in non-radiative recombination. There is an effect of suppressing the diffusion of carriers to the center. For this reason, even if the dislocation density is high as described above, in the nitride semiconductor layer having a peak wavelength in the blue region, the average value of the InN molar fraction is high, so that the external quantum efficiency is high. However, in the nitride semiconductor layer having a peak wavelength in the near-ultraviolet region, since the average value of the InN molar fraction is low, the effect of suppressing carrier diffusion as described above cannot be obtained, and the external quantum efficiency rapidly increases. descend. Therefore, since the LED chip having the configuration described in Patent Document 1 uses a nitride semiconductor layer having a peak wavelength in the near ultraviolet region, it is desirable to reduce the dislocation density of the entire semiconductor layer.

窒化物半導体層の転位密度低減に有効な方法として、図１３に示すような選択横方向成長法が知られている。選択横方向成長法では、まず、サファイア基板９０１上に、ＡｌＧａＮからなるバッファ層９０２、ｎ−ＧａＮからなるｎ型層９０３を第１の結晶成長により積層する。この後、幅３μｍ、周期６μｍのＳｉＯ_２からなるストライプマスク９０４を形成する。次いで、第２の結晶成長を行って、例えば、９５０℃でＧａＮからなるシード結晶９０５、続いて１０５０℃でＧａＮからなる平坦化層９０６を成長させる。シード結晶９０５は、ストライプマスク９０４に覆われていない開口部９０７からのみ成長し、低温成長のために基板表面に対して約６０度傾斜した結晶面９０８が現れる。ストライプマスク９０４を＜１１００＞方向に形成した場合、結晶面９０８は（１１−２２）面、ストライプマスク９０４を＜１１−２０＞方向に形成した場合、結晶面は（１−１０１）面となる。この成長の過程で、シード結晶９０５内部におけるサファイア基板９０１との界面から生じた転位は、垂直方向から水平方向に曲げられて結晶面上に現れる。この転位は、引き続き行われる平坦化層９０６の成長時にも水平方向に伝播を続け、隣り合いシード結晶９０５から横方向に成長した結晶同士が合体するストライプマスク９０４の中央部上方にて、転位の多くは終端して消滅する。消滅しない転位は、再び上方に向きを変え、平坦化層９０６の表面に現れる。しかし、転位が合体した部位の上方を除けば、表面に貫通する転位の数は極めて少なく、転位密度を半導体層全体の平均で１×１０^６ｃｍ^−２程度まで低減できる。
特許第４１５３４５５号公報 As a method effective for reducing the dislocation density of the nitride semiconductor layer, a selective lateral growth method as shown in FIG. 13 is known. In the selective lateral growth method, first, a buffer layer 902 made of AlGaN and an n-type layer 903 made of n-GaN are stacked on a sapphire substrate 901 by first crystal growth. Thereafter, a stripe mask 904 made of SiO _{2 having} a width of 3 μm and a period of 6 μm is formed. Next, second crystal growth is performed, for example, to grow a seed crystal 905 made of GaN at 950 ° C., and subsequently a planarizing layer 906 made of GaN at 1050 ° C. The seed crystal 905 grows only from the opening 907 that is not covered with the stripe mask 904, and a crystal plane 908 inclined by about 60 degrees with respect to the substrate surface appears due to low-temperature growth. When the stripe mask 904 is formed in the <1100> direction, the crystal plane 908 is the (11-22) plane, and when the stripe mask 904 is formed in the <11-20> direction, the crystal plane is the (1-101) plane. . During this growth process, dislocations generated from the interface with the sapphire substrate 901 inside the seed crystal 905 are bent from the vertical direction to the horizontal direction and appear on the crystal plane. This dislocation continues to propagate in the horizontal direction during the subsequent growth of the planarization layer 906, and the dislocations are located above the central portion of the stripe mask 904 where the crystals grown laterally from the adjacent seed crystal 905 merge. Many end and disappear. Dislocations that do not disappear change direction again and appear on the surface of the planarization layer 906. However, the number of dislocations penetrating the surface is extremely small except above the portion where dislocations are combined, and the dislocation density can be reduced to about 1 × 10 ⁶ cm ^{−2 on} average in the entire semiconductor layer.
Japanese Patent No. 4153455

しかしながら、横方向選択成長を蛍光ＳｉＣ基板上に形成される窒化物半導体層に適用することは困難である。これは以下の理由による。
シード結晶９０５を形成した後、表面を平坦化するため平坦化層９０６を成長させなければならないが、そのためには窒化物半導体層の厚さを３μｍ程度とする必要がある。ここで、蛍光ＳｉＣ基板と窒化物半導体層には熱膨張率の違いにより、窒化物半導体層に熱応力が発生する。具体的には、窒化物半導体層の結晶成長時に加熱した後、室温まで冷却すると、蛍光ＳｉＣ基板よりも熱膨張係数の大きな窒化物半導体層の面内方向に引っ張り歪みが生じる。これにより、窒化物半導体層の膜厚が２．５μｍを超えると、引っ張り歪による応力に窒化物半導体層が耐えられなくなってクラックが生じる。クラックとは、結晶層の割れた状態をいい、ひとたびクラックが生じると、その後のデバイス作製は不可能となる。尚、窒化物半導体層の厚さを２．５μｍよりも薄くすれば、クラックの発生が抑制できるものの、半導体層の表面の平坦化は得られない。 However, it is difficult to apply the lateral selective growth to the nitride semiconductor layer formed on the fluorescent SiC substrate. This is due to the following reason.
After the seed crystal 905 is formed, the planarization layer 906 must be grown to planarize the surface. For this purpose, the thickness of the nitride semiconductor layer needs to be about 3 μm. Here, thermal stress is generated in the nitride semiconductor layer due to the difference in thermal expansion coefficient between the fluorescent SiC substrate and the nitride semiconductor layer. Specifically, when the nitride semiconductor layer is heated during crystal growth and then cooled to room temperature, tensile strain is generated in the in-plane direction of the nitride semiconductor layer having a larger thermal expansion coefficient than the fluorescent SiC substrate. Thereby, when the film thickness of the nitride semiconductor layer exceeds 2.5 μm, the nitride semiconductor layer cannot withstand the stress caused by tensile strain, and cracks are generated. A crack means a state in which a crystal layer is broken. Once a crack occurs, subsequent device fabrication becomes impossible. If the nitride semiconductor layer is thinner than 2.5 μm, cracks can be suppressed, but the surface of the semiconductor layer cannot be flattened.

本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、窒化物半導体層をクラックが生じる臨界膜厚よりも薄く形成しつつ、転位密度の低い窒化物半導体層を得ることのできる発光素子及びその製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to obtain a nitride semiconductor layer having a low dislocation density while forming the nitride semiconductor layer to be thinner than a critical film thickness at which cracks occur. An object of the present invention is to provide a light emitting device that can be manufactured and a method for manufacturing the same.

前記目的を達成するため、本発明では、
基板の成長面に窒化物半導体層がエピタキシャル成長される発光素子において、
前記基板は、前記窒化物半導体層と熱膨張係数が異なり、
前記基板の前記成長面は、１μｍ以下の周期で形成された複数の凹部又は凸部を有し、
前記窒化物半導体層は、横方向成長を利用して成長される発光素子が提供される。 In order to achieve the above object, in the present invention,
In a light emitting device in which a nitride semiconductor layer is epitaxially grown on a growth surface of a substrate,
The substrate is different in thermal expansion coefficient from the nitride semiconductor layer,
The growth surface of the substrate has a plurality of concave portions or convex portions formed with a period of 1 μm or less,
A light emitting device is provided in which the nitride semiconductor layer is grown using lateral growth.

上記発光素子において、
前記基板は、ＢとＡｌの少なくとも一方とＮとがドープされた６Ｈ型ＳｉＣ単結晶蛍光材料からなり、
前記窒化物半導体層は、４０８ｎｍ以下のピーク波長で発光する発光層を有してもよい。 In the above light emitting device,
The substrate is made of a 6H-type SiC single crystal fluorescent material doped with at least one of B and Al and N.
The nitride semiconductor layer may include a light emitting layer that emits light at a peak wavelength of 408 nm or less.

上記発光素子において、
前記窒化物半導体層は、厚さが２．５μｍ以下であってもよい。 In the above light emitting device,
The nitride semiconductor layer may have a thickness of 2.5 μm or less.

上記発光素子において、
前記基板は、Ｓｉからなり、
前記窒化物半導体層は、厚さが１．５μｍ以下であってもよい。 In the above light emitting device,
The substrate is made of Si;
The nitride semiconductor layer may have a thickness of 1.5 μm or less.

前記目的を達成するため、本発明では、上記発光素子を製造するにあたり、
電子線を用いたリソグラフィーを利用して、前記基板の前記成長面上に形成された電子線レジストに、所定周期のドット状のマスクパターンを形成する工程と、
前記電子線レジストの前記マスクパターンを、前記基板の前記成長面上に形成されるハードマスクに転写する工程と、
前記基板の前記成長面上における前記ハードマスク以外の領域をエッチングして、前記基板の前記成長面に周期的な前記各凹部又は前記各凸部を形成する工程と、
前記基板の前記成長面に前記窒化物半導体層をエピタキシャル成長させる工程と、を含む発光素子の製造方法が提供される。 In order to achieve the above object, in the present invention, in manufacturing the light emitting device,
A step of forming a dot-shaped mask pattern with a predetermined period on an electron beam resist formed on the growth surface of the substrate using lithography using an electron beam;
Transferring the mask pattern of the electron beam resist to a hard mask formed on the growth surface of the substrate;
Etching a region other than the hard mask on the growth surface of the substrate to form each of the recesses or the protrusions periodically on the growth surface of the substrate;
And a step of epitaxially growing the nitride semiconductor layer on the growth surface of the substrate.

前記所定周期は、１μｍ以下であってもよい。 The predetermined period may be 1 μm or less.

本発明によれば、窒化物半導体層をクラックが生じる臨界膜厚よりも薄く形成しつつ、転位密度の低い窒化物半導体層を得ることができる。 According to the present invention, a nitride semiconductor layer having a low dislocation density can be obtained while forming the nitride semiconductor layer to be thinner than the critical film thickness at which cracks occur.

図１から図６は本発明の一実施形態を示すものであり、図１はＬＥＤチップの模式断面図である。 1 to 6 show an embodiment of the present invention, and FIG. 1 is a schematic cross-sectional view of an LED chip.

図１に示すように、ＬＥＤチップ１００は、Ｂ及びＮがドープされた第１ＳｉＣ層１２２と第１ＳｉＣ層１２２上に形成されＡｌ及びＮがドープされた第２ＳｉＣ層１２４を有するＳｉＣ基板１０２を備え、ＳｉＣ基板１０２上に形成された窒化物半導体層と、を備えている。窒化物半導体層は、熱膨張係数が５．６×１０^−６／℃であり、バッファ層１０４、ｎ型層１０６、多重量子井戸活性層１０８、電子ブロック層１１０、ｐ型クラッド層１１２、ｐ型コンタクト層１１４をＳｉＣ基板１０２側からこの順に有している。ｐ型コンタクト層１１４上にはｐ側電極１１６が形成され、ＳｉＣ基板１０２の裏面側にｎ側電極１１８が形成されている。 As shown in FIG. 1, the LED chip 100 includes a SiC substrate 102 having a first SiC layer 122 doped with B and N, and a second SiC layer 124 formed on the first SiC layer 122 and doped with Al and N. And a nitride semiconductor layer formed on the SiC substrate 102. The nitride semiconductor layer has a thermal expansion coefficient of 5.6 × 10 ⁻⁶ / ° C., and includes a buffer layer 104, an n-type layer 106, a multiple quantum well active layer 108, an electron block layer 110, a p-type cladding layer 112, p The mold contact layer 114 is provided in this order from the SiC substrate 102 side. A p-side electrode 116 is formed on the p-type contact layer 114, and an n-side electrode 118 is formed on the back side of the SiC substrate 102.

ＳｉＣ基板１０２は、６Ｈ型ＳｉＣ単結晶蛍光材料からなり、熱膨張係数が４．２×１０^−６／℃である。ＳｉＣ基板１０２は、窒化物半導体が成長される（０００１）Ｓｉ面が主面とされた成長面１０２ａに、平坦部１０２ｂと、平坦部１０２ｂに周期的に形成された複数の錐状の凹部１０２ｃと、が形成されている。凹部１０２ｃの形状は、円錐、多角錘等の形状とすることができる。窒化物半導体層は、各凹部１０２ｃに沿って周期的に形成される複数の錘状の凸部を成長面１０２ａ側に有している。本実施形態においては、ＳｉＣ基板１０２は、ピーク波長が４０８ｎｍ以下の紫外光により励起されると白色光を発する。 The SiC substrate 102 is made of a 6H-type SiC single crystal fluorescent material, and has a thermal expansion coefficient of 4.2 × 10 ⁻⁶ / ° C. The SiC substrate 102 has a flat portion 102b and a plurality of conical concave portions 102c periodically formed in the flat portion 102b on a growth surface 102a having a (0001) Si surface as a main surface on which a nitride semiconductor is grown. And are formed. The shape of the recess 102c may be a cone, a polygonal pyramid, or the like. The nitride semiconductor layer has a plurality of weight-like convex portions formed periodically along the concave portions 102c on the growth surface 102a side. In the present embodiment, the SiC substrate 102 emits white light when excited by ultraviolet light having a peak wavelength of 408 nm or less.

第１ＳｉＣ層１２２は、Ｂ及びＮがドープされたＳｉＣからなり、ピーク波長が４０８ｎｍ以下の紫外光により励起されると黄橙色の光を発する。第１ＳｉＣ層１２２は、例えば、５００ｎｍ〜６５０ｎｍにピークを有する５００ｎｍ〜７５０ｎｍの波長の光を発する。第１ＳｉＣ層１２２におけるＢ及びＮのドーピング濃度は、それぞれ１０^１５／ｃｍ^３〜１０^１９／ｃｍ^３である。 The first SiC layer 122 is made of SiC doped with B and N, and emits yellow-orange light when excited by ultraviolet light having a peak wavelength of 408 nm or less. The first SiC layer 122 emits light with a wavelength of 500 nm to 750 nm having a peak at 500 nm to 650 nm, for example. The doping concentrations of B and N in the first SiC layer 122 are 10 ¹⁵ / cm ³ to 10 ¹⁹ / cm ³ , respectively.

第２ＳｉＣ層１２４は、Ａｌ及びＮがドープされたＳｉＣからなり、ピーク波長が４０８ｎｍ以下の紫外光により励起されると青緑色の光を発する。第２ＳｉＣ層１２４は、例えば、４００ｎｍ〜５５０ｎｍにピークを有する４００ｎｍ〜７５０ｎｍの波長の光を発する。第２ＳｉＣ層１２４におけるＡｌ及びＮのドーピング濃度は、それぞれ１０^１５／ｃｍ^３〜１０^１９／ｃｍ^３である。 The second SiC layer 124 is made of SiC doped with Al and N, and emits blue-green light when excited by ultraviolet light having a peak wavelength of 408 nm or less. The second SiC layer 124 emits light having a wavelength of 400 nm to 750 nm having a peak at 400 nm to 550 nm, for example. The doping concentrations of Al and N in the second SiC layer 124 are 10 ¹⁵ / cm ³ to 10 ¹⁹ / cm ³ , respectively.

バッファ層１０４は、ＳｉＣ基板１０２ｃの成長面１０２ａ上に形成され、ＡｌＧａＮで構成されている。本実施形態においては、バッファ層１０４は、後述するｎ型層１０６等よりも低温にて成長されている。ｎ型層１０６は、バッファ層１０４上に形成され、ｎ−ＧａＮで構成されている。 The buffer layer 104 is formed on the growth surface 102a of the SiC substrate 102c and is made of AlGaN. In the present embodiment, the buffer layer 104 is grown at a lower temperature than an n-type layer 106 described later. The n-type layer 106 is formed on the buffer layer 104 and is made of n-GaN.

多重量子井戸活性層１０８は、ｎ型層１０６上に形成され、ＧａｌｎＮ／ＧａＮで構成され、電子及び正孔の注入により例えば紫外光を発する。本実施形態においては、多重量子井戸活性層１０８は、Ｇａ_０．９５ｌｎ_０．０５Ｎ／ＧａＮからなり、発光のピーク波長は３８５ｎｍである。 The multiple quantum well active layer 108 is formed on the n-type layer 106, is made of GalnN / GaN, and emits, for example, ultraviolet light by injection of electrons and holes. In the present embodiment, the multiple quantum well active layer 108 is made of Ga _0.95 ln _0.05 N / GaN, and the peak wavelength of light emission is 385 nm.

電子ブロック層１１０は、多重量子井戸活性層１０８上に形成され、ｐ―ＡＩＧａＮで構成されている。ｐ型クラッド層１１２は、電子ブロック層１１０上に形成され、ｐ−ＡｌＧａＮで構成されている。ｐ型コンタクト層１１４は、ｐ型クラッド層１１２上に形成され、ｐ−ＧａＮで構成されている。 The electron blocking layer 110 is formed on the multiple quantum well active layer 108 and is made of p-AIGaN. The p-type cladding layer 112 is formed on the electron block layer 110 and is made of p-AlGaN. The p-type contact layer 114 is formed on the p-type cladding layer 112 and is made of p-GaN.

バッファ層１０４からｐ型コンタクト層１１４までは、III族窒化物半導体のエピタキシャル成長により形成され、ＳｉＣ基板１０２の成長面１０２ａには周期的に凹部１０２ｃが形成されているが、III族窒化物半導体の成長所期に横方向成長による平坦化が図られる。尚、第１導電型層、活性層及び第２導電型層を少なくとも含み、第１導電型層及び第２導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、窒化物半導体層の層構成は任意である。 The buffer layer 104 to the p-type contact layer 114 are formed by epitaxial growth of a group III nitride semiconductor, and a recess 102c is periodically formed on the growth surface 102a of the SiC substrate 102. Flattening is achieved by lateral growth at the initial stage of growth. In addition, when a voltage is applied to the first conductive type layer and the second conductive type layer at least including the first conductive type layer, the active layer, and the second conductive type layer, the active layer is formed by recombination of electrons and holes. As long as light can be emitted, the layer structure of the nitride semiconductor layer is arbitrary.

ｐ側電極１１６は、ｐ型コンタクト層１１４上に形成され、例えばＮｉ／Ａｕからなり、真空蒸着法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。ｎ側電極１１８は、ＳｉＣ基板１０２に形成され、例えばＴｉ／Ａｌ／Ｔｉ／Ａｕからなり、真空蒸着法、スパッタリング法、ＣＶＤ（Chemical Vapor Deposition）法等により形成される。 The p-side electrode 116 is formed on the p-type contact layer 114, is made of, for example, Ni / Au, and is formed by a vacuum deposition method, a sputtering method, a CVD (Chemical Vapor Deposition) method, or the like. The n-side electrode 118 is formed on the SiC substrate 102 and is made of, for example, Ti / Al / Ti / Au, and is formed by a vacuum deposition method, a sputtering method, a CVD (Chemical Vapor Deposition) method, or the like.

次いで、図２Ａ及び図２Ｂを参照してＳｉＣ基板１０２について詳述する。図２ＡはＳｉＣ基板を示し、（ａ）が模式斜視図、（ｂ）が模式縦断面図である。 Next, the SiC substrate 102 will be described in detail with reference to FIGS. 2A and 2B. FIG. 2A shows a SiC substrate, in which (a) is a schematic perspective view and (b) is a schematic longitudinal sectional view.

図２Ａ（ａ）に示すように、ＳｉＣ基板１０２の各凹部１０２ｃは、平面視にて、各凹部１０２ｃの中心が正三角形の頂点の位置となるように、所定の周期で三角格子状に整列して形成される。尚、ここでいう周期とは、隣接する凹部１０２ｃにおける深さのピーク位置の距離をいう。各凹部１０２ｃの周期は、任意であるが、１μｍ以下であることが好ましい。このように、１μｍ以下の周期構造を形成することにより、ＳｉＣ基板１０２とIII族窒化物半導体との界面における反射が抑制される。 As shown in FIG. 2A (a), the recesses 102c of the SiC substrate 102 are arranged in a triangular lattice pattern at a predetermined cycle so that the center of each recess 102c is located at the apex of an equilateral triangle in plan view. Formed. Here, the period refers to the distance between the peak positions of the depths in the adjacent recesses 102c. Although the period of each recessed part 102c is arbitrary, it is preferable that it is 1 micrometer or less. Thus, by forming a periodic structure of 1 μm or less, reflection at the interface between the SiC substrate 102 and the group III nitride semiconductor is suppressed.

図２Ｂは、三角格子及び正方格子の周期と光取り出し効率の関係を示すグラフである。このグラフでは、ＳｉＣ基板１０２から空気への光取り出し効率を示しているが、ＳｉＣ基板１０２から空気以外へ光が取り出される場合であっても同じ性質を示す。さらに、窒化物半導体からＳｉＣ基板１０２へ入射する場合の入射効率も同じ性質を示す。尚、図３は、周期について１μｍを超える領域の光取り出し効率を示していないが、１μｍを超えると少なくとも６μｍ程度までは一定となる。
図２Ｂに示すように、三角格子であっても、正方格子であっても、周期構造が形成されない平坦面よりも光取り出し効率が高くなり、１μｍ以下の周期で１μｍを超える領域よりも光取り出し効率が高くなる領域があることがわかる。三角格子にあっては、周期が３００ｎｍ以上であれば１μｍを超える領域の光取り出し効率より高くなる。また、正方格子にあっては、周期が５００ｎｍ以上であれば１μｍを超える領域の光取り出し効率より高くなるし、周期が２００ｎｍ以上３００ｎｍ以下であっても１μｍを超える領域の光取り出し効率ようりも高くなる。 FIG. 2B is a graph showing the relationship between the period of the triangular lattice and the square lattice and the light extraction efficiency. In this graph, the light extraction efficiency from the SiC substrate 102 to the air is shown, but the same property is exhibited even when light is extracted from the SiC substrate 102 to other than air. Further, the incidence efficiency when entering the SiC substrate 102 from the nitride semiconductor shows the same property. Note that FIG. 3 does not show the light extraction efficiency in the region exceeding 1 μm with respect to the period, but when it exceeds 1 μm, it is constant up to at least about 6 μm.
As shown in FIG. 2B, the light extraction efficiency is higher than a flat surface on which a periodic structure is not formed, whether it is a triangular lattice or a square lattice, and the light extraction is more than a region exceeding 1 μm with a period of 1 μm or less. It can be seen that there is a region where the efficiency increases. In the triangular lattice, if the period is 300 nm or more, the light extraction efficiency in a region exceeding 1 μm is higher. In the case of a square lattice, if the period is 500 nm or more, the light extraction efficiency in the region exceeding 1 μm is higher, and even if the period is 200 nm or more and 300 nm or less, the light extraction efficiency in the region exceeding 1 μm is also obtained. Get higher.

本実施形態においては、図２（ｂ）に示すように、各凹部１０２ｃは、円錐状に形成される。具体的に、各凹部１０２ｃは、基端部の直径は１５０ｎｍであり、深さは５００ｎｍとなっている。尚、ＳｉＣ基板１０２の厚さは２５０μｍであり、第１ＳｉＣ層１２２の厚さが２００μｍ、第２ＳｉＣ層１２４の厚さが５０μｍとなっている。また、各凹部１０２ｃの周期は、３００ｎｍとなっている。ＳｉＣ基板１０２の成長面１０２ａは、各凹部１０２ｃの他は平坦部１０２ｂとなっており、窒化物半導体層の横方向成長が助長されるようになっている。 In the present embodiment, as shown in FIG. 2B, each recess 102c is formed in a conical shape. Specifically, each recess 102c has a base end diameter of 150 nm and a depth of 500 nm. Note that the thickness of the SiC substrate 102 is 250 μm, the thickness of the first SiC layer 122 is 200 μm, and the thickness of the second SiC layer 124 is 50 μm. The period of each recess 102c is 300 nm. The growth surface 102a of the SiC substrate 102 is a flat portion 102b in addition to the respective recesses 102c, so that the lateral growth of the nitride semiconductor layer is promoted.

次に、図３及び図４を参照してＬＥＤチップ１００用のＳｉＣ基板１０２の作製方法について説明する。図３は、ＳｉＣ基板を加工する説明図であり、（ａ）は成長面にレジスト層が形成された状態を示し、（ｂ）はレジスト層に選択的に電子線を照射する状態を示し、（ｃ）はレジスト層を現像して除去した状態を示し、（ｄ）はマスク層が形成された状態を示している。 Next, a method for producing the SiC substrate 102 for the LED chip 100 will be described with reference to FIGS. 3A and 3B are explanatory views for processing the SiC substrate, in which FIG. 3A shows a state in which a resist layer is formed on the growth surface, FIG. 3B shows a state in which the resist layer is selectively irradiated with an electron beam, (C) shows a state in which the resist layer is developed and removed, and (d) shows a state in which a mask layer is formed.

まず、昇華再結晶等によりＢ及びＮがドープされたＳｉＣ結晶を生成し、この上に例えば近接昇華法によりＡｌ及びＮがドープされたＳｉＣ結晶をエピタキシャル成長させて、第１ＳｉＣ層１２２及び第２ＳｉＣ層１２４が積層されたＳｉＣ基板１０２を作製する。そして、図４（ａ）に示すように、ＳｉＣ基板１０２の表面に例えばスピンコーティング法を用いて電子線レジストとしてのレジスト層１３２を形成する。レジスト層１３２の厚さは、任意であるが、例えば２００ｎｍである。 First, an SiC crystal doped with B and N is generated by sublimation recrystallization or the like, and an SiC crystal doped with Al and N is epitaxially grown on the SiC crystal by, for example, proximity sublimation, so that the first SiC layer 122 and the second SiC layer are grown. SiC substrate 102 on which 124 is laminated is manufactured. Then, as shown in FIG. 4A, a resist layer 132 as an electron beam resist is formed on the surface of the SiC substrate 102 by using, for example, a spin coating method. The thickness of the resist layer 132 is arbitrary, but is 200 nm, for example.

次に、図４（ｂ）に示すように、レジスト層１３２と離隔してステンシルマスク１３４をセットする。レジスト層１３２とステンシルマスク１３４との間は、１．０μｍ〜１００μｍの隙間があけられる。ステンシルマスク１３４は、例えばダイヤモンド、ＳｉＣ等の材料で形成されており、厚さは任意であるが、例えば、厚みが５００ｎｍ〜１００μｍとされる。ステンシルマスク１３４は、電子線を選択的に透過するドット状の開口１３４ａを有している。この開口１３４ａの直径は、例えば、５０ｎｍ〜５００ｎｍであり、周期は１００ｎｍ〜１μｍとなっている。この周期が１μｍ以下であれば、窒化物半導体層を臨界膜厚以下とすることができる。 Next, as shown in FIG. 4B, a stencil mask 134 is set apart from the resist layer 132. A gap of 1.0 μm to 100 μm is opened between the resist layer 132 and the stencil mask 134. The stencil mask 134 is made of, for example, a material such as diamond or SiC, and the thickness is arbitrary, but the thickness is, for example, 500 nm to 100 μm. The stencil mask 134 has dot-shaped openings 134a that selectively transmit electron beams. The diameter of the opening 134a is, for example, 50 nm to 500 nm, and the period is 100 nm to 1 μm. If this period is 1 μm or less, the nitride semiconductor layer can be made to have a critical film thickness or less.

ここで、ステンシルマスク１３４は、厚みが一定の薄板状に形成されているが、例えば格子状、突条の肉厚部を設けるなどして部分的に厚みを大きくして強度を付与するようにしてもよい。尚、肉厚部は、ＳｉＣ基板１０２側に突出しても、ＳｉＣ基板１０２と反対側に突出しても、さらには両側に突出してもよい。ＳｉＣ基板１０２側に突出する場合、肉厚部の先端をレジスト層１３２と当接させることにより、肉厚部にレジスト層１３２とのスペーサの機能を付与することができる。 Here, the stencil mask 134 is formed in a thin plate shape having a constant thickness. For example, a stencil mask 134 is provided with a lattice-like shape or a thick portion of a ridge to partially increase the thickness to give strength. May be. The thick portion may protrude toward the SiC substrate 102, protrude toward the opposite side of the SiC substrate 102, or protrude toward both sides. When projecting to the SiC substrate 102 side, a spacer function with the resist layer 132 can be imparted to the thick portion by bringing the tip of the thick portion into contact with the resist layer 132.

この後、図４（ｃ）に示すように、ステンシルマスク１３４へ電子線を照射し、レジスト層１３２をステンシルマスク１３４の各開口１３４ａを通過した電子線に曝す。レジスト層１３２は、ポジタイプであり、感光すると現像液に対して溶解度が増大する。尚、ネガタイプのレジスト層１３２を用いてもよい。ここで、レジスト層１３２が感光する際に、レジスト層１３２に含まれていた溶剤が揮発することとなるが、レジスト層１３２とステンシルマスク１３４との間に隙間があることによって揮発成分が拡散しやすくなり、揮発成分によってステンシルマスク１３４が汚染されることが防止できる。 Thereafter, as shown in FIG. 4C, the stencil mask 134 is irradiated with an electron beam, and the resist layer 132 is exposed to the electron beam that has passed through each opening 134 a of the stencil mask 134. The resist layer 132 is a positive type, and when exposed to light, its solubility in a developer increases. Note that a negative type resist layer 132 may be used. Here, when the resist layer 132 is exposed to light, the solvent contained in the resist layer 132 is volatilized. However, a volatile component is diffused due to a gap between the resist layer 132 and the stencil mask 134. It becomes easy to prevent the stencil mask 134 from being contaminated by volatile components.

電子線の照射が完了した後、所定の現像液を用いてレジスト層１３２を現像する。これにより、図４（ｃ）に示すように、電子線が照射された部位が現像液に溶出し、電子線が照射されてない部位が残留して、開口１３２ａが形成される。このようにして、電子線を用いたリソグラフィーを利用して、ＳｉＣ基板１０２の成長面１０２ａ上に形成されたレジスト層１３２に、所定周期のドット状のマスクパターンが形成される。この所定周期は、１μｍ以下であることが望ましい。 After the electron beam irradiation is completed, the resist layer 132 is developed using a predetermined developer. As a result, as shown in FIG. 4C, the portion irradiated with the electron beam is eluted into the developing solution, and the portion not irradiated with the electron beam remains to form an opening 132a. In this manner, a dot-shaped mask pattern with a predetermined period is formed on the resist layer 132 formed on the growth surface 102a of the SiC substrate 102 using lithography using an electron beam. The predetermined period is desirably 1 μm or less.

次いで、図４（ｄ）に示すように、レジスト層１３２がパターンニングされたＳｉＣ基板１０２上に、マスク層１３６を形成する。マスク層１３６は、例えばＮｉからなり、スパッタリング法、真空蒸着法、ＣＶＤ法等により形成される。マスク層１３６の厚さは、任意であるが、例えば１００ｎｍである。 Next, as shown in FIG. 4D, a mask layer 136 is formed on the SiC substrate 102 on which the resist layer 132 is patterned. The mask layer 136 is made of, for example, Ni, and is formed by a sputtering method, a vacuum evaporation method, a CVD method, or the like. The thickness of the mask layer 136 is arbitrary, but is 100 nm, for example.

図４はＳｉＣ基板を加工する説明図であり、（ａ）はレジスト層を完全に除去した状態を示し、（ｂ）はマスク層をマスクとしてＳｉＣ基板をエッチングした状態を示し、（ｃ）はマスク層を除去した状態を示している。 4A and 4B are explanatory diagrams for processing the SiC substrate. FIG. 4A shows a state in which the resist layer is completely removed, FIG. 4B shows a state in which the SiC substrate is etched using the mask layer as a mask, and FIG. The state which removed the mask layer is shown.

図４（ａ）に示すように、レジスト層１３２を剥離液を用いて除去する。例えば、レジスト層１３２を剥離液中に浸し、所定時間だけ超音波を照射することにより除去することができる。具体的に、剥離液としては例えばジエチルケトンを用いることができる。これにより、ＳｉＣ基板１０２上に、ステンシルマスク１３４の開口１３４ａのパターンを反転させたハードマスクとしてのマスク層１３６のパターンが形成される。これにより、レジスト層１３２のマスクパターンが、ＳｉＣ基板１０２の成長面１０２ａ上に形成されるマスク層１３６に転写される。 As shown in FIG. 4A, the resist layer 132 is removed using a stripping solution. For example, the resist layer 132 can be removed by immersing it in a stripping solution and irradiating with ultrasonic waves for a predetermined time. Specifically, for example, diethyl ketone can be used as the stripping solution. As a result, a mask layer 136 pattern as a hard mask is formed on the SiC substrate 102 by inverting the pattern of the opening 134 a of the stencil mask 134. Thereby, the mask pattern of resist layer 132 is transferred to mask layer 136 formed on growth surface 102 a of SiC substrate 102.

そして、図４（ｂ）に示すように、マスク層１３６をマスクとして、ＳｉＣ基板１０２のドライエッチングを行う。そして、ＳｉＣ基板１０２のエッチング深さが所期の深さとなるところでエッチングを終了させる。本実施形態においては、エッチング初期の段階ではマスク層１３６に転写された開口１３０ａは、エッチングが深さ方向に進行するにつれてサイドエッチングが進行して拡大し、最終的には基端部の直径が１５０ｎｍの円錐状の凹部１０２ｃが形成されるようになっている。ここで、エッチングガスとして、例えばＳＦ_６を用いて反応性イオンエッチングを行うことができる。この後、図４（ｃ）に示すように、所定の剥離液を用いてＳｉＣ基板１０２上に残ったマスク層１３６を除去する。このようにして、ＳｉＣ基板１０２の成長面１０２ａ上におけるマスク層１３６以外の領域をエッチングして、基板１０２の成長面１０２ａに周期的な各凹部１０２ｃが形成される。 Then, as shown in FIG. 4B, the SiC substrate 102 is dry-etched using the mask layer 136 as a mask. Then, the etching is terminated when the etching depth of the SiC substrate 102 reaches a desired depth. In the present embodiment, at the initial stage of etching, the opening 130a transferred to the mask layer 136 is expanded by side etching as the etching proceeds in the depth direction, and finally the diameter of the base end portion is increased. A conical recess 102c of 150 nm is formed. Here, reactive ion etching can be performed using, for example, SF ₆ as an etching gas. Thereafter, as shown in FIG. 4C, the mask layer 136 remaining on the SiC substrate 102 is removed using a predetermined stripping solution. In this manner, regions other than the mask layer 136 on the growth surface 102a of the SiC substrate 102 are etched to form periodic recesses 102c on the growth surface 102a of the substrate 102.

図５は、ＬＥＤチップの拡大説明断面図である。
図５に示すように、以上のように作製されたＳｉＣ基板１０２の成長面１０２ａに、横方向成長を利用してIII族窒化物半導体をエピタキシャル成長させる。本実施形態においては、例えば有機金属化合物気相成長法によって膜厚２００ｎｍのＡｌＧａＮからなるバッファ層１０４を成長させた後、ｎ−ＧａＮからなるｎ型層１０６、多重量子井戸活性層１０８、電子ブロック層１１０、ｐ型クラッド層１１２及びｐ型コンタクト層１１４を成長させる。 FIG. 5 is an enlarged cross-sectional view of the LED chip.
As shown in FIG. 5, a group III nitride semiconductor is epitaxially grown on the growth surface 102a of the SiC substrate 102 fabricated as described above by utilizing lateral growth. In the present embodiment, for example, a buffer layer 104 made of AlGaN having a film thickness of 200 nm is grown by, for example, a metal organic compound vapor deposition method, and then an n-type layer 106 made of n-GaN, a multiple quantum well active layer 108, an electron block A layer 110, a p-type cladding layer 112, and a p-type contact layer 114 are grown.

ＳｉＣ基板１０２とＧａＮ系窒化物半導体には通常、１％を超える格子不整合が存在するため、その応力を緩和するように密度５×１０^８ｃｍ^−２から１×１０^９ｃｍ^−２の転位欠陥１０７が生じ、結晶層上方に伝播していく。しかし、本実施形態のように凹凸加工が施されたＳｉＣ基板１０２上の成長では、横方向の成長が促進されるために転位も横方向へ曲げられ、転位は各凹部１０２ｃの中央付近に集まりながら一部は消滅し、その上方のみに伝播する。この結果、窒化物半導体層全体の平均で転位密度は１×１０^７ｃｍ^−２程度に減少する。 Since the SiC substrate 102 and the GaN-based nitride semiconductor usually have a lattice mismatch exceeding 1%, dislocations with a density of 5 × 10 ⁸ cm ⁻² to 1 × 10 ⁹ cm ⁻² are used to relax the stress. Defects 107 are generated and propagated above the crystal layer. However, in the growth on the SiC substrate 102 subjected to the uneven processing as in the present embodiment, the lateral growth is promoted, so that the dislocations are also bent in the lateral direction, and the dislocations gather near the center of each recess 102c. However, part disappears and propagates only above it. As a result, the average dislocation density of the entire nitride semiconductor layer is reduced to about 1 × 10 ⁷ cm ⁻² .

ただし、ＳｉＣ基板１０２の成長面１０２ａには、（０００１）面が含まれていなければならない。基板の（０００１）面が上部に成長される窒化物半導体層のＣ軸配向性を決定するため、この面が存在しないと結晶品質の確保が困難となるためである。なお、凹凸基板上での成長において、エピタキシャル成長層の表面が平坦化するためには、凹凸の周期や高さの２倍程度の膜厚を成長しなければならないが、本実施例のように周期や高さが小さければ、１μｍ程度の膜厚で平坦化させることができる。この膜厚は、基板からエピタキシャル成長層に加わる引っ張り歪によるクラック発生の臨界膜厚２．５μｍよりも十分に小さいため、クラックを生じることもない。 However, the growth surface 102a of the SiC substrate 102 must include the (0001) plane. This is because, since the (0001) plane of the substrate determines the C-axis orientation of the nitride semiconductor layer grown on top, it is difficult to ensure crystal quality without this plane. In the growth on the concavo-convex substrate, in order to flatten the surface of the epitaxial growth layer, it is necessary to grow a film thickness that is about twice the period and height of the concavo-convex. If the height is small, the film can be planarized with a film thickness of about 1 μm. Since this film thickness is sufficiently smaller than the critical film thickness of 2.5 μm at which cracks are generated by tensile strain applied from the substrate to the epitaxial growth layer, no cracks are generated.

窒化物半導体層を形成した後、各電極１１６，１１８を形成し、ダイシングにより複数のＬＥＤチップ１００に分割することにより、ＬＥＤチップ１００が製造される。 After forming the nitride semiconductor layer, each of the electrodes 116 and 118 is formed and divided into a plurality of LED chips 100 by dicing, whereby the LED chip 100 is manufactured.

以上のように構成されたＬＥＤチップ１００は、ｐ側電極１１６とｎ側電極１１８に対して電圧を印加すると、多重量子井戸活性層１０８から紫外光が放射状に発せられる。本実施形態においては、ＳｉＣ基板１０２の成長面１０２ａに凹部１０２ｃが形成されているものの、前述のように、窒化物半導体層にて転移の密度が比較的低い結晶が得られている。この結果、多重量子井戸活性層１０８において転移の密度が比較的低い結晶となっており、良好な発光効率を得ることができる。 The LED chip 100 configured as described above emits ultraviolet light radially from the multiple quantum well active layer 108 when a voltage is applied to the p-side electrode 116 and the n-side electrode 118. In the present embodiment, although the recess 102c is formed on the growth surface 102a of the SiC substrate 102, as described above, a crystal having a relatively low transition density is obtained in the nitride semiconductor layer. As a result, the multi-quantum well active layer 108 is a crystal having a relatively low transition density, and good light emission efficiency can be obtained.

図６は、窒化物半導体層における転位密度と発光効率の関係を示すグラフである。
図６に示すように、多重量子井戸活性層１０８では、転位密度は１×１０^７ｃｍ^−２程度であることから、発光効率が極めて高くなっている。 FIG. 6 is a graph showing the relationship between the dislocation density and the light emission efficiency in the nitride semiconductor layer.
As shown in FIG. 6, in the multiple quantum well active layer 108, since the dislocation density is about 1 × 10 ⁷ cm ⁻² , the luminous efficiency is extremely high.

これにより、成長面１０２ａに凹部１０２ｃが形成されることにより、発光効率が損なわれることはない。多重量子井戸活性層１０８から発せられる紫外光のうち、ｐ側電極１１６へ向かうものについては、大部分がｐ側電極１１６にて反射してＳｉＣ基板１０２へ向かう。従って、多重量子井戸活性層１０８から発せられた光は、殆どがＳｉＣ基板１０２へ向かうこととなる。 Thereby, the light emission efficiency is not impaired by forming the recess 102c in the growth surface 102a. Of the ultraviolet light emitted from the multiple quantum well active layer 108, most of the ultraviolet light directed to the p-side electrode 116 is reflected by the p-side electrode 116 and travels toward the SiC substrate 102. Therefore, most of the light emitted from the multiple quantum well active layer 108 goes to the SiC substrate 102.

ＳｉＣ基板１０２へ入射する紫外光は、バッファ層１０４とＳｉＣ基板１０２の界面に凹凸の周期構造が形成されていることから、大部分が当該界面にて反射せずにＳｉＣ基板１０２へ入射する。ＳｉＣ基板１０２へ入射した紫外光は、一部が第２ＳｉＣ層１２４にて青緑色の光に変換され、残りが第１ＳｉＣ層１２２にて黄橙色の光に変換される。これらの光は、ＳｉＣ基板１０２から外部へ放出され、太陽光に似た演色性の高い白色光を得ることができる。 Since ultraviolet light incident on the SiC substrate 102 has an irregular periodic structure formed at the interface between the buffer layer 104 and the SiC substrate 102, most of the ultraviolet light is incident on the SiC substrate 102 without being reflected at the interface. Part of the ultraviolet light incident on the SiC substrate 102 is converted into blue-green light by the second SiC layer 124, and the rest is converted into yellow-orange light by the first SiC layer 122. These lights are emitted from the SiC substrate 102 to the outside, and white light having high color rendering properties similar to sunlight can be obtained.

このように、本実施形態のＬＥＤチップ１００によれば、窒化物半導体層をクラックが生じる臨界膜厚よりも薄く形成しつつ、転位密度の低い窒化物半導体層を得ることができる。従って、転位密度を低減して多重量子井戸活性層１０８における発光効率を良好とし、高効率の白色ＬＥＤチップが実現される。また、この種のＬＥＤチップ１００の課題である、高電流密度における効率低下を抑制することができる。 Thus, according to the LED chip 100 of this embodiment, a nitride semiconductor layer having a low dislocation density can be obtained while forming the nitride semiconductor layer thinner than the critical film thickness at which cracks occur. Therefore, the dislocation density is reduced, the luminous efficiency in the multiple quantum well active layer 108 is improved, and a highly efficient white LED chip is realized. Moreover, the efficiency fall in the high current density which is a subject of this kind of LED chip 100 can be suppressed.

尚、前記実施形態においては、三角錐状の凹部１０２ｃが周期的に形成されたＳｉＣ基板１０２を示したが、例えば図７（ａ）に示すように、三角錐状の凸部１０２ｄが周期的に形成されたＳｉＣ基板１０２であってもよい。図７（ｂ）に示すように、このＳｉＣ基板１０２は、平坦部１０２ｅを有しており、窒化物半導体層の横方向成長が助長されるようになっている。図８に示すように、このＳｉＣ基板１０２の成長面１０２ａに窒化物半導体層をエピタキシャル成長させることにより、窒化物半導体層をクラックが生じる臨界膜厚よりも薄く形成しつつ、転位密度の低い窒化物半導体層のＬＥＤチップ１００を得ることができる。 In the above-described embodiment, the SiC substrate 102 in which the triangular pyramid-shaped concave portions 102c are periodically formed is shown. For example, as shown in FIG. 7A, the triangular pyramid-shaped convex portions 102d are periodically formed. The SiC substrate 102 may be formed. As shown in FIG. 7B, the SiC substrate 102 has a flat portion 102e so that lateral growth of the nitride semiconductor layer is promoted. As shown in FIG. 8, a nitride semiconductor layer is epitaxially grown on the growth surface 102a of the SiC substrate 102, thereby forming a nitride semiconductor layer thinner than a critical film thickness at which cracks occur, and a nitride having a low dislocation density. The LED chip 100 of a semiconductor layer can be obtained.

また、例えば図９（ａ）に示すように、三角錐台状の凸部１０２ｄが周期的に形成されたＳｉＣ基板１０２であってもよい。図９（ｂ）に示すように、このＳｉＣ基板１０２は、凸部１０２ｄの台部をなす平坦部１０２ｂと、凸部１０２ｄ間に形成される平坦部１０２ｅを有しており、窒化物半導体層の横方向成長が助長されるようになっている。図１０に示すように、このＳｉＣ基板１０２の成長面１０２ａに窒化物半導体層をエピタキシャル成長させることにより、窒化物半導体層をクラックが生じる臨界膜厚よりも薄く形成しつつ、転位密度の低い窒化物半導体層のＬＥＤチップ１００を得ることができる。 Further, for example, as shown in FIG. 9A, a SiC substrate 102 on which triangular frustum-shaped convex portions 102d are periodically formed may be used. As shown in FIG. 9B, the SiC substrate 102 has a flat portion 102b that forms a base portion of the convex portion 102d and a flat portion 102e formed between the convex portions 102d, and the nitride semiconductor layer. Lateral growth is encouraged. As shown in FIG. 10, a nitride semiconductor layer is epitaxially grown on the growth surface 102a of the SiC substrate 102, thereby forming a nitride semiconductor layer thinner than the critical film thickness at which cracks occur, and a nitride having a low dislocation density. The LED chip 100 of a semiconductor layer can be obtained.

さらに、例えば図１１（ａ）に示すように、三角錐台状の凹部１０２ｃが周期的に形成されたＳｉＣ基板１０２であってもよい。図１１（ｂ）に示すように、このＳｉＣ基板１０２は、凹部１０２ｄ周囲の平坦部１０２ｂと、凹部１０２ｄの台部をなす平坦部１０２ｅと、を有しており、窒化物半導体層の横方向成長が助長されるようになっている。図１２に示すように、このＳｉＣ基板１０２の成長面１０２ａに窒化物半導体層をエピタキシャル成長させることにより、窒化物半導体層をクラックが生じる臨界膜厚よりも薄く形成しつつ、転位密度の低い窒化物半導体層のＬＥＤチップ１００を得ることができる。 Further, for example, as shown in FIG. 11A, a SiC substrate 102 in which triangular frustum-shaped concave portions 102c are periodically formed may be used. As shown in FIG. 11B, this SiC substrate 102 has a flat portion 102b around the concave portion 102d and a flat portion 102e that forms the base portion of the concave portion 102d, and the lateral direction of the nitride semiconductor layer Growth is encouraged. As shown in FIG. 12, a nitride semiconductor layer is epitaxially grown on the growth surface 102a of the SiC substrate 102, thereby forming a nitride semiconductor layer thinner than a critical film thickness at which cracks occur, and a nitride having a low dislocation density. The LED chip 100 of a semiconductor layer can be obtained.

また、前記実施形態においては、凹部１０２ｃの周期が３００ｎｍであるものを示したが、凹部１０２ｃの周期は、窒化物半導体がクラック発生の臨界膜厚である２．５μｍ以下で任意に設定することができる。そして、凹部１０２ｃの周期は、少なくとも１μｍ以下とすることにより、多重量子井戸活性層１０８から発せられる光を効率良くＳｉＣ基板１０２へ入射させることが可能となる。 In the above embodiment, the recess 102c has a period of 300 nm. However, the period of the recess 102c is arbitrarily set to 2.5 μm or less, which is a critical film thickness for occurrence of cracks in the nitride semiconductor. Can do. And the period of the recessed part 102c shall be at least 1 micrometer or less, and it becomes possible to make the light emitted from the multiquantum well active layer 108 inject into the SiC substrate 102 efficiently.

また、前記実施形態においては、凹部１０２ｃが平面視にて三角格子状に配置されるものを示したが、例えば四角格子状に配置されてもよいし、凹部１０２ｃの配置は任意に設定することができる。 In the above-described embodiment, the concave portions 102c are arranged in a triangular lattice shape in a plan view. However, for example, the concave portions 102c may be arranged in a square lattice shape, and the arrangement of the concave portions 102c is arbitrarily set. Can do.

また、前記実施形態においては、Ｂ及びＮがドープされた第１ＳｉＣ層１２２と、Ａｌ及びＮがドープされた第２ＳｉＣ層１２４を有するＳｉＣ基板１０２を用いたＬＥＤチップ１００を示したが、ＳｉＣ基板１０２はいずれか一方の層のみであってもよいし、Ｂ、Ａｌ及びＮがドープされた層のみとしてもよい。さらに、多重量子井戸活性層１０８を青色光、緑色光等の可視領域にて発光するようにし、非蛍光の４Ｈ型或いは６Ｈ型のｎ型ＳｉＣ基板１０２を用いても良い。さらには、基板としてＳｉ（熱膨張係数：４．２×１０^−６／℃）、ＧａＡｓ（熱膨張係数：５．７×１０^−６／℃）等のように窒化物半導体と熱膨張係数の異なるものを用いることができ、例えば基板としてＳｉを用いた場合、窒化物半導体層の臨界膜厚は１．５μｍとなる。 In the embodiment, the LED chip 100 using the SiC substrate 102 having the first SiC layer 122 doped with B and N and the second SiC layer 124 doped with Al and N is shown. 102 may be only one of the layers, or only a layer doped with B, Al, and N. Further, the non-fluorescent 4H type or 6H type n-type SiC substrate 102 may be used so that the multiple quantum well active layer 108 emits light in a visible region such as blue light or green light. Furthermore, the nitride semiconductor and the thermal expansion coefficient such as Si (thermal expansion coefficient: 4.2 × 10 ⁻⁶ / ° C.), GaAs (thermal expansion coefficient: 5.7 × 10 ⁻⁶ / ° C.) as the substrate are used. Different materials can be used. For example, when Si is used as the substrate, the critical film thickness of the nitride semiconductor layer is 1.5 μm.

また、例えば、ＳｉＣ基板１０２の成長面１０２ａと反対側の面に凹凸の周期構造を形成して、ＳｉＣ基板１０２から外部への光取り出し効率の向上を図ってもよい。さらには、凹部１０２ｃを三角錐状、四角錐状のような多角錘状としてもよく、具体的な細部構造等について適宜に変更可能であることは勿論である。 Further, for example, an uneven periodic structure may be formed on the surface opposite to the growth surface 102a of the SiC substrate 102 to improve the light extraction efficiency from the SiC substrate 102 to the outside. Furthermore, the concave portion 102c may have a polygonal pyramid shape such as a triangular pyramid shape or a quadrangular pyramid shape, and it is needless to say that a specific detailed structure or the like can be changed as appropriate.

図１は、本発明の一実施形態を示すＬＥＤチップの模式断面図である。FIG. 1 is a schematic cross-sectional view of an LED chip showing an embodiment of the present invention. 図２Ａは、ＳｉＣ基板を示し、（ａ）が模式斜視図、（ｂ）が模式縦断面図である。2A shows a SiC substrate, in which (a) is a schematic perspective view, and (b) is a schematic longitudinal sectional view. 図２Ｂは、三角格子及び正方格子の周期と光取り出し効率の関係を示すグラフである。FIG. 2B is a graph showing the relationship between the period of the triangular lattice and the square lattice and the light extraction efficiency. 図３は、ＳｉＣ基板を加工する説明図であり、（ａ）は成長面にレジスト層が形成された状態を示し、（ｂ）はレジスト層に選択的に電子線を照射する状態を示し、（ｃ）はレジスト層を現像して除去した状態を示し、（ｄ）はマスク層が形成された状態を示している。3A and 3B are explanatory views for processing the SiC substrate, in which FIG. 3A shows a state in which a resist layer is formed on the growth surface, FIG. 3B shows a state in which the resist layer is selectively irradiated with an electron beam, (C) shows a state in which the resist layer is developed and removed, and (d) shows a state in which a mask layer is formed. 図４は、ＳｉＣ基板を加工する説明図であり、（ａ）はレジスト層を完全に除去した状態を示し、（ｂ）はマスク層をマスクとしてＳｉＣ基板をエッチングした状態を示し、（ｃ）はマスク層を除去した状態を示している。4A and 4B are explanatory diagrams for processing the SiC substrate. FIG. 4A shows a state in which the resist layer is completely removed, FIG. 4B shows a state in which the SiC substrate is etched using the mask layer as a mask, and FIG. Indicates a state in which the mask layer is removed. 図５は、ＬＥＤチップの拡大説明断面図である。FIG. 5 is an enlarged cross-sectional view of the LED chip. 図６は、窒化物半導体層における転位密度と発光効率の関係を示すグラフである。FIG. 6 is a graph showing the relationship between the dislocation density and the light emission efficiency in the nitride semiconductor layer. 図７は、変形例を示すＳｉＣ基板であり、（ａ）が模式斜視図、（ｂ）が模式縦断面図である。FIG. 7 is a SiC substrate showing a modification, in which (a) is a schematic perspective view, and (b) is a schematic longitudinal sectional view. 図８は、変形例を示すＬＥＤチップの模式断面図である。FIG. 8 is a schematic cross-sectional view of an LED chip showing a modification. 図９は、変形例を示すＳｉＣ基板であり、（ａ）が模式斜視図、（ｂ）が模式縦断面図である。FIG. 9 is a SiC substrate showing a modification, in which (a) is a schematic perspective view, and (b) is a schematic longitudinal sectional view. 図１０は、変形例を示すＬＥＤチップの模式断面図である。FIG. 10 is a schematic cross-sectional view of an LED chip showing a modification. 図１１は、変形例を示すＳｉＣ基板であり、（ａ）が模式斜視図、（ｂ）が模式縦断面図である。FIG. 11 is a SiC substrate showing a modification, in which (a) is a schematic perspective view, and (b) is a schematic longitudinal sectional view. 図１２は、変形例を示すＬＥＤチップの模式断面図である。FIG. 12 is a schematic cross-sectional view of an LED chip showing a modification. 図１３は、従来例を示すＬＥＤチップの拡大説明断面図である。FIG. 13 is an enlarged explanatory sectional view of an LED chip showing a conventional example.

Explanation of symbols

１００ＬＥＤチップ
１０２ＳｉＣ基板
１０２ａ成長面
１０２ｂ平坦部
１０２ｃ凹部
１０２ｄ凸部
１０２ｅ平坦部
１０４バッファ層
１０６ｎ型層
１０７転位
１０８多重量子井戸活性層
１１０電子ブロック層
１１２ｐ型クラッド層
１１４ｐ型コンタクト層
１１６ｐ側電極
１１８ｎ側電極
１３２レジスト層
１３４ステンシルマスク
１３４ａ開口
１３６マスク層 DESCRIPTION OF SYMBOLS 100 LED chip 102 SiC substrate 102a Growth surface 102b Flat part 102c Concave part 102d Convex part 102e Flat part 104 Buffer layer 106 N-type layer 107 Dislocation 108 Multiple quantum well active layer 110 Electron block layer 112 P-type clad layer 114 P-type contact layer 116 p-side electrode 118 n-side electrode 132 resist layer 134 stencil mask 134a opening 136 mask layer

Claims

In a light emitting device in which a nitride semiconductor layer is epitaxially grown on a growth surface of a substrate,
The substrate is different in thermal expansion coefficient from the nitride semiconductor layer,
The growth surface of the substrate has a plurality of convex portions formed with a period of 1 μm or less, and a flat portion formed between the convex portions ,
The convex portion is formed in a cone shape or a frustum shape,
The convex portions are aligned so as to be the positions of vertices of equilateral triangles or squares,
The nitride semiconductor layer is grown without generating a cavity at the interface with the substrate using lateral growth from the flat portion of the growth surface ,
A light-emitting element in which reflection at an interface between the substrate and the nitride semiconductor layer is suppressed by the plurality of convex portions .

2. The light emitting device according to claim 1, wherein the convex portions are aligned so as to be positioned at the apexes of an equilateral triangle and are formed with a period of 300 nm to 1 μm.

2. The light emitting device according to claim 1, wherein the convex portions are aligned so as to be positioned at the apexes of a square and are formed with a period of 200 nm to 300 nm, or 500 nm to 1 μm.

The substrate is SiC;
The light emitting device according to claim 1, wherein the flat portion includes a (0001) plane.

In manufacturing the light emitting device according to any one of claims 1 to 4,
A step of forming a dot-shaped mask pattern with a predetermined period on an electron beam resist formed on the growth surface of the substrate using lithography using an electron beam;
Transferring the mask pattern of the electron beam resist to a hard mask formed on the growth surface of the substrate;
Etching the region other than the hard mask on the growth surface of the substrate, forming a periodic pre Symbol respective convex portions on the growth surface of the substrate,
And a step of epitaxially growing the nitride semiconductor layer using lateral growth without generating a cavity at the interface with the substrate from a flat portion of the growth surface of the substrate .

The substrate is SiC;
The light emitting device manufacturing method according to claim 5, wherein the flat portion includes a (0001) plane that determines C-axis orientation of the nitride semiconductor layer grown on the substrate .