JP4997502B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4997502B2 JP4997502B2 JP2006254012A JP2006254012A JP4997502B2 JP 4997502 B2 JP4997502 B2 JP 4997502B2 JP 2006254012 A JP2006254012 A JP 2006254012A JP 2006254012 A JP2006254012 A JP 2006254012A JP 4997502 B2 JP4997502 B2 JP 4997502B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- forming
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Description
本発明は、ＬＥＤ、トランジスタ、ダイオード等の半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element such as an LED, a transistor, or a diode.
ＬＥＤ、トランジスタ、ダイオード等の半導体素子の製造方法として、基板上にバッファ層を介して半導体層を形成し、そこに複数個の半導体素子を作り込み、最後にレーザー、エッチング、ダイシング等の手段により個々のチップに分割する手法が採られている。 As a method of manufacturing semiconductor elements such as LEDs, transistors, and diodes, a semiconductor layer is formed on a substrate via a buffer layer, a plurality of semiconductor elements are formed therein, and finally, by means of laser, etching, dicing, or the like A technique of dividing into individual chips is adopted.
半導体素子として垂直型ＬＥＤを例にとれば、垂直型ＬＥＤはＬＬＯ（レーザーリフト）に基づいて作製されている。これはサファイア基板上にＬＥＤ構造を形成後、ＧａＮのバンドギャップより短い波長を持つレーザー光を照射することによって、サファイア基板との界面に存在するＧａＮ膜がレーザー光を吸収し、ＧａとＮに分解することによってサファイア基板とＬＥＤ構造を分離させる方法である。分離されたＬＥＤ構造に、上下部に電極を形成して垂直型ＬＥＤ構造を実現する。 Taking a vertical LED as an example of the semiconductor element, the vertical LED is manufactured based on LLO (laser lift). This is because after the LED structure is formed on the sapphire substrate, by irradiating laser light having a wavelength shorter than the band gap of GaN, the GaN film present at the interface with the sapphire substrate absorbs the laser light, and Ga and N This is a method of separating the sapphire substrate and the LED structure by decomposing. The vertical LED structure is realized by forming electrodes on the upper and lower parts of the separated LED structure.
ＬＬＯは、分離時に使用する高出力レーザーによってＬＥＤ構造あるいはＧａＮ薄膜にダメージを与え、また、チップの大きさが大きくなるにつれクラックが発生しやすい等の問題点がある。 The LLO has problems such as damage to the LED structure or the GaN thin film by a high-power laser used at the time of separation, and cracks tend to occur as the chip size increases.
また上記垂直型ＬＥＤに限らず、このように基板上にバッファ層を介して半導体層を形成した後、個々のチップに分割する従来の半導体素子の製造方法では、ＬＬＯ等の分離手段を採用しているため、特性の良い半導体素子チップを得るのは困難であった。 In addition to the above vertical LEDs, a conventional semiconductor element manufacturing method in which a semiconductor layer is formed on a substrate via a buffer layer and then divided into individual chips employs a separating means such as LLO. Therefore, it has been difficult to obtain a semiconductor element chip with good characteristics.
本発明は、上記の点に鑑み、基板上に半導体成長促進層等を介して選択成長したＬＥＤ等の半導体素子を、基板及び半導体成長促進層等から容易に分離できるようにすることを課題とするものである。 In view of the above points, the present invention has an object to easily separate a semiconductor element such as an LED selectively grown on a substrate via a semiconductor growth promoting layer or the like from the substrate and the semiconductor growth promoting layer or the like. To do.
上記の課題を解決するために本発明は、次のような半導体素子の製造方法を提供するものである。
（１）基板上に下地層を形成する工程と、上記下地層上に、上記下地層が複数の独立した素子形成領域となるように選択的にパターニングされた区画領域を構成するとともに、エッチング溶液注入口となる注入口領域を構成するマスク層を形成する工程と、上記素子形成領域上に半導体層を１層以上形成して、そこに所望の半導体素子を形成する工程と、半導体素子の側面を被覆する工程と、上記注入口領域を除く全面に、金属支持層を形成する工程と、注入口領域からエッチング液を注入して、上記マスク層及び上記下地層を除去する工程と、区画領域上の金属支持層から半導体素子を分離し、半導体素子チップを得る工程とを備えた、半導体素子の製造方法。
（２）基板上に結晶成長促進層を形成する工程と、上記結晶成長促進層上に、結晶成長阻止のためのマスク層であって、上記結晶成長促進層が複数の独立した素子形成領域となるように選択的にパターニングされた区画領域を構成するとともに、エッチング溶液注入口となる注入口領域を構成するマスク層を形成する工程と、上記素子形成領域上に半導体結晶層を１層以上成長させて、そこに所望の半導体素子を形成する工程と、半導体素子の側面を被覆する工程と、上記注入口領域を除く全面に、金属支持層を形成する工程と、注入口領域からエッチング液を注入して、上記マスク層及び上記結晶成長促進層を除去する工程と、区画領域上の金属支持層から半導体素子を分離し、半導体素子チップを得る工程とを備えた、半導体素子の製造方法。
（３）上記金属支持層は、注入口領域を除く全面に形成されたシード金属を介してメッキにより形成されていることを特徴とする（１）又は（２）の半導体素子の製造方法。
（４）上記複数の独立した素子形成領域は、上記基板上に繰り返しパターンをなすように配置されていることを特徴とする（１）乃至（３）のいずれかに記載の半導体素子の製造方法。
（５）上記注入口領域は、基板上に複数個均等に設けられていることを特徴とする（１）乃至（４）のいずれかに記載の半導体素子の製造方法。
In order to solve the above problems, the present invention provides the following method for manufacturing a semiconductor element.
(1) A step of forming a base layer on the substrate, and a partition region selectively patterned on the base layer so that the base layer becomes a plurality of independent element formation regions, and an etching solution A step of forming a mask layer constituting an injection hole region serving as an inlet, a step of forming one or more semiconductor layers on the device formation region, and forming a desired semiconductor device therein, and a side surface of the semiconductor device A step of forming a metal support layer on the entire surface excluding the inlet region, a step of injecting an etchant from the inlet region to remove the mask layer and the base layer, and a partition region A method of manufacturing a semiconductor device, comprising: separating a semiconductor device from an upper metal support layer to obtain a semiconductor device chip.
(2) a step of forming a crystal growth promoting layer on the substrate; and a mask layer for preventing crystal growth on the crystal growth promoting layer, wherein the crystal growth promoting layer includes a plurality of independent element formation regions; Forming a selectively patterned partition region, forming a mask layer constituting the injection hole region serving as an etching solution injection port, and growing one or more semiconductor crystal layers on the element formation region A step of forming a desired semiconductor element thereon, a step of covering the side surface of the semiconductor element, a step of forming a metal support layer on the entire surface excluding the inlet region, and an etching solution from the inlet region. A step of implanting to remove the mask layer and the crystal growth promoting layer; and a step of separating the semiconductor element from the metal support layer on the partition region to obtain a semiconductor element chip. Law.
(3) The method for manufacturing a semiconductor element according to (1) or (2), wherein the metal support layer is formed by plating through a seed metal formed on the entire surface excluding the inlet region.
(4) The method for manufacturing a semiconductor element according to any one of (1) to (3), wherein the plurality of independent element formation regions are arranged on the substrate so as to form a repeated pattern. .
(5) The method for manufacturing a semiconductor device according to any one of (1) to (4), wherein a plurality of the inlet regions are provided uniformly on the substrate.
本発明の半導体素子の製造方法によれば、次のような効果が得られる。
（１）選択成長による垂直型ＬＥＤ等の半導体素子製作工程を単純化させることができ、またレーザーリフトオフ法で問題になっている収率や再現性の問題を解決することができる。
（２）選択成長によるため、従来の全面に成長する場合よりも反りを抑制することができる。
（３）半導体素子は選択成長により独立して形成されているため、クラックの発生を抑えることができる。
（４）マスクとして使った物質をエッチング除去することによって、成長促進層のエッチングのためのトンネルが形成され、このようなトンネルによってエッチング速度が向上する。
（５）基板にダメージを与えなないため、ＣＬＯ（ケミカルリフトオフ工程）後に、基板のリサイクルが可能である。
（６）素子形成領域をＬＥＤ等の半導体素子の大きさと等しくしておくことにより、ＣＬＯ後のチップ分割工程が不要となる。
According to the semiconductor element manufacturing method of the present invention, the following effects can be obtained.
(1) The manufacturing process of a semiconductor device such as a vertical LED by selective growth can be simplified, and the problems of yield and reproducibility that are problematic in the laser lift-off method can be solved.
(2) Since it is based on selective growth, it is possible to suppress warpage as compared with the conventional case of growing on the entire surface.
(3) Since the semiconductor elements are independently formed by selective growth, the occurrence of cracks can be suppressed.
(4) By removing the material used as the mask by etching, a tunnel for etching the growth promoting layer is formed, and the etching rate is improved by such a tunnel.
(5) Since the substrate is not damaged, the substrate can be recycled after the CLO (chemical lift-off process).
(6) By making the element formation region equal to the size of a semiconductor element such as an LED, the chip dividing step after CLO becomes unnecessary.
以下実施例を参照して本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to examples.
サファイア基板上に、下地層となり選択成長により半導体層の形成が可能な、結晶成長促進層となるＣｒ金属層を形成し（図１）、その上に結晶成長阻止のためのマスク層を全面に形成する（図２）。次に、リソグラフィによりマスク層を、上記結晶成長促進層が複数の独立した素子形成領域となるように選択的にパターニングされた区画領域を構成するとともに、エッチング溶液注入口となる注入口領域を構成するようにパターニングする（図３）。その後、この結晶成長促進層の上に半導体層を結晶成長させ半導体素子の構造を作製する。例えばＧａＮ、ＡｌＮ、ＩｎｘＧａ１−ｘＮ、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮのようなＧａＮ系物質又はＧａＮ系ＬＥＤ構造が作製される。そしてその上に電極が形成される(図４)。 On the sapphire substrate, a Cr metal layer serving as a crystal growth promoting layer which can be formed as a base layer and can be formed by selective growth is formed (FIG. 1), and a mask layer for preventing crystal growth is formed on the entire surface. Form (FIG. 2). Next, a mask layer is formed by lithography, and a partition region that is selectively patterned so that the crystal growth promoting layer becomes a plurality of independent element formation regions is formed, and an injection port region that is an etching solution injection port is formed. Then, patterning is performed (FIG. 3). Thereafter, a semiconductor layer is crystal-grown on the crystal growth promoting layer to produce a semiconductor element structure. For example GaN, AlN, In x Ga 1 -x N, Al x Ga 1-x N, Al x In GaN -based material or a GaN-based LED structure as y Ga 1-x-y N is produced. And an electrode is formed on it (FIG. 4).
選択成長した半導体素子の側面は、漏洩電流の原因になるためこれを防止するために電気が流れない物質で側面に保護膜を形成する（図５）。次に金属メッキにより銅金属支持層を形成するために、シード金属を形成する(図６)。シード金属は、エッチング溶液注入口領域上には形成しないように注意する。 Since the side surface of the selectively grown semiconductor element causes a leakage current, a protective film is formed on the side surface with a material that does not allow electricity to flow (FIG. 5). Next, in order to form a copper metal support layer by metal plating, a seed metal is formed (FIG. 6). Care is taken not to form seed metal on the etchant inlet region.
シード金属は、下地基板との接合力を向上する接着層と、酸化防止目的の保護層で構成され、加えてＣＬＯ（ケミカルリフトオフ工程）に使われるエチャントにエッチングされない特性を持っていなければならない。接着層としてＴａ、Ｔｉ、Ｃｒ、Ｗなど、保護層としてはＡｕ、Ｐｔなどが可能である。 The seed metal is composed of an adhesive layer that improves the bonding strength with the base substrate and a protective layer for the purpose of preventing oxidation, and in addition, it must have a characteristic that it is not etched by an etchant used in a CLO (chemical lift-off process). The adhesive layer can be Ta, Ti, Cr, W, etc., and the protective layer can be Au, Pt, or the like.
金属支持層の形成は、電気メッキ法を用いて適切な厚さに形成する（図７）。金属支持層の使用目的は、素子動作時発生する熱の放出と良好な伝導性を持たせることである。金属支持層としては、電解又は無電解メッキにより形成が可能であり、良好な熱伝導率と電気伝導度を持つＣｕを用いた。 The metal support layer is formed to an appropriate thickness using an electroplating method (FIG. 7). The purpose of using the metal support layer is to release heat generated during device operation and to provide good conductivity. The metal support layer can be formed by electrolysis or electroless plating, and Cu having good thermal conductivity and electrical conductivity was used.
図１１は、図７に示す半導体素子作製工程における斜視図であり、電気メッキによって形成された金属支持層の表面形態を示すものである。中央部に存在するエッチング溶液注入口は、マスクパターンによって模様と大きさが制御可能である。エッチング溶液注入口は、選択成長のためのマスク物質と結晶成長促進層を效率的にエッチングするためのものである。 FIG. 11 is a perspective view of the semiconductor element manufacturing process shown in FIG. 7 and shows the surface form of the metal support layer formed by electroplating. The pattern and size of the etching solution injection port existing in the central part can be controlled by a mask pattern. The etching solution injection port is for efficiently etching the mask material for selective growth and the crystal growth promoting layer.
エッチング溶液注入口となる注入口領域は、マスク層形成時に形成され、シード金属は、この注入口領域には形成されていない。 The inlet region that becomes the etching solution inlet is formed when the mask layer is formed, and the seed metal is not formed in this inlet region.
図１２は、Cu 電気メッキを行った２インチ試料の表面の写真である。試料には正四角形の２５個のエッチング溶液注入口がある。エッチング溶液注入口とマスク層がエッチング除去された際に形成されるトンネルによって、效率的にエッチング溶液供給が可能になり、このためＣＬＯ工程時間を少なくすることができる。ＣＬＯのためのエッチング溶液注入口は、四角形以外にも多様な形態のパターンが可能である。 FIG. 12 is a photograph of the surface of a 2-inch sample subjected to Cu electroplating. The sample has 25 square-shaped etching solution injection ports. The tunnel formed when the etching solution inlet and the mask layer are removed by etching makes it possible to efficiently supply the etching solution, thereby reducing the CLO process time. The etching solution injection port for CLO can have various patterns other than a square.
結晶成長促進層のエッチング用トンネル形成のために、マスク層であるＳｉＯ２膜をＢＦ溶液によりエッチングする(図８)。エッチング溶液は、２５個のエッチング溶液注入口を通して早い速度で、正四角形のそれぞれのＬＥＤ素子の周りに存在しているＳｉＯ２膜を取り除く。このように除去されたＳｉＯ２膜の下側にはＧａＮを成長させるためのシード層として使われた結晶成長促進層であるＣｒが存在している。 In order to form a tunnel for etching the crystal growth promoting layer, the SiO 2 film as the mask layer is etched with a BF solution (FIG. 8). The etching solution removes the SiO 2 film existing around each square-shaped LED element at a high speed through the 25 etching solution inlets. Under the SiO 2 film thus removed, Cr is a crystal growth promoting layer used as a seed layer for growing GaN.
次に、結晶成長促進層の選択エッチングによってサファイア基板と金属支持層により支持されている半導体素子を分離する (図９)。表面に形成されたエッチング溶液注入口と酸化膜除去によって形成されたエッチングトンネルを通して結晶成長促進層にエッチング溶液が急速に供給され、エッチング速度を早めることができる。オーミック電極の形成後、金属支持層により支持されている半導体素子をそれぞれのチップに分離して半導体素子構造を実現する(図１０)。 Next, the semiconductor element supported by the sapphire substrate and the metal support layer is separated by selective etching of the crystal growth promoting layer (FIG. 9). The etching solution is rapidly supplied to the crystal growth promoting layer through the etching solution injection port formed on the surface and the etching tunnel formed by removing the oxide film, so that the etching rate can be increased. After the formation of the ohmic electrode, the semiconductor element supported by the metal support layer is separated into respective chips to realize a semiconductor element structure (FIG. 10).
なお実施例では、結晶成長促進層の構成材料としてＣｒを例示したが、成長させる半導体の種類又は特性に応じてＴｉ、Ｔａ、Ｎｂ、Ｍｏ、Ｃｕ等の金属、これらの金属の窒化物あるいはＧａＮ、ＡｌＮ等の半導体であってもよい。もちろん、これらの混晶すなわちＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）であってもよい。また、これらの窒化物半導体に他のＶ族元素（Ｖ＝Ａｓ、Ｐ、Ｓｂ、Ｂｉ）を含む混晶すなわち、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮｐＶ１−ｐ（ここで、Ｖ＝Ａｓ、Ｐ、Ｓｂ、Ｂｉであり、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１、０．９≦ｐ≦１）であってもよい。またＶ族元素としては、１種類でなくその組み合わせ、例えばＰとＡｓ、ＡｓとＳｂ、ＡｓとＰあるいはＡｓとＰとＳｂの組み合わせでもよい。 In the examples, Cr is exemplified as the constituent material of the crystal growth promoting layer, but metals such as Ti, Ta, Nb, Mo, and Cu, nitrides of these metals, or GaN are used depending on the type or characteristics of the semiconductor to be grown. Or a semiconductor such as AlN. Of course, these mixed crystals, that is, Al x In y Ga 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) may be used. In addition, these nitride semiconductors include mixed crystals containing other group V elements (V = As, P, Sb, Bi), that is, Al x Ga y In 1-xy N p V 1-p (where, V = As, P, Sb, Bi, and 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1, 0.9 ≦ p ≦ 1). Further, the group V element is not limited to one type but may be a combination thereof, for example, P and As, As and Sb, As and P, or a combination of As, P, and Sb.
また実施例では半導体素子を構成する半導体層を形成するため、下地層として結晶成長促進層及びマスク層の組合せによる選択成長を前提として説明してきたが、本発明では所望とする半導体素子の特性に応じて、半導体層の選択形成方法として、下地層及びマスク層の選択により結晶成長法に限らず、蒸着、ＣＶＤ、エピタキシャル等を採用することも可能である。 Further, in the embodiments, the semiconductor layer constituting the semiconductor element is formed, and the description has been made on the premise that the selective growth by the combination of the crystal growth promoting layer and the mask layer is used as the base layer. Accordingly, the method for selectively forming the semiconductor layer is not limited to the crystal growth method depending on the selection of the base layer and the mask layer, and vapor deposition, CVD, epitaxial, and the like can also be employed.
この場合には、下地層及びマスク層との関連で、本発明の実施に最適なエッチング液が適宜選定されることになる。 In this case, an optimum etching solution for implementing the present invention is appropriately selected in relation to the base layer and the mask layer.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254012A JP4997502B2 (en) | 2006-09-20 | 2006-09-20 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254012A JP4997502B2 (en) | 2006-09-20 | 2006-09-20 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078274A JP2008078274A (en) | 2008-04-03 |
| JP4997502B2 true JP4997502B2 (en) | 2012-08-08 |
Family
ID=39350057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006254012A Active JP4997502B2 (en) | 2006-09-20 | 2006-09-20 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4997502B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4852755B2 (en) * | 2006-09-20 | 2012-01-11 | 国立大学法人東北大学 | Method for manufacturing compound semiconductor device |
| CN101950783A (en) * | 2010-08-23 | 2011-01-19 | 厦门市三安光电科技有限公司 | Manufacturing process of gallium nitride based high-brightness LED chips |
| CN102130230A (en) * | 2010-12-28 | 2011-07-20 | 中国科学院半导体研究所 | Method for preparing light emitting diode |
| CN112993139B (en) * | 2020-11-10 | 2022-09-27 | 重庆康佳光电技术研究院有限公司 | Display panel, manufacturing method thereof and display device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3893636B2 (en) * | 1996-03-27 | 2007-03-14 | 日産自動車株式会社 | Manufacturing method of micromachine |
| TW393785B (en) * | 1997-09-19 | 2000-06-11 | Siemens Ag | Method to produce many semiconductor-bodies |
| JP2001102597A (en) * | 1999-09-30 | 2001-04-13 | Fuji Electric Co Ltd | Semiconductor structure and method for fabrication thereof |
| JP4060511B2 (en) * | 2000-03-28 | 2008-03-12 | パイオニア株式会社 | Method for separating nitride semiconductor device |
| JP2002284600A (en) * | 2001-03-26 | 2002-10-03 | Hitachi Cable Ltd | Method for manufacturing gallium nitride crystal substrate and the same |
| JP4136795B2 (en) * | 2003-06-03 | 2008-08-20 | 株式会社沖データ | Manufacturing method of semiconductor device |
| JP5194334B2 (en) * | 2004-05-18 | 2013-05-08 | 住友電気工業株式会社 | Method for manufacturing group III nitride semiconductor device |
| US20060154393A1 (en) * | 2005-01-11 | 2006-07-13 | Doan Trung T | Systems and methods for removing operating heat from a light emitting diode |
-
2006
- 2006-09-20 JP JP2006254012A patent/JP4997502B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008078274A (en) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4852755B2 (en) | Method for manufacturing compound semiconductor device | |
| US8278125B2 (en) | Group-III nitride epitaxial layer on silicon substrate | |
| US8435820B2 (en) | Patterned substrate for hetero-epitaxial growth of group-III nitride film | |
| KR100691363B1 (en) | Method for manufacturing vertical structure light emitting diode | |
| JP5491065B2 (en) | Method for producing wafer product and method for producing gallium nitride based semiconductor optical device | |
| JP2007258700A (en) | Perpendicular type light emitting element and method for manufacturing the same | |
| JP5774712B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN110783168B (en) | Preparation method of HEMT device with three-dimensional structure | |
| JP5979547B2 (en) | Epitaxial wafer and method for manufacturing the same | |
| JP6059238B2 (en) | Group III nitride semiconductor device and manufacturing method thereof | |
| EP2802002B1 (en) | Method for the manufacturing of a substrate having a hetero-structure | |
| JP4997502B2 (en) | Manufacturing method of semiconductor device | |
| CN106449931B (en) | A kind of passivation deposition method of LED flip chip | |
| CN102334203B (en) | Method for fabricating light emitting device | |
| JP5894191B2 (en) | Solid state lighting device having miniaturized dimensions and manufacturing method | |
| JP5564799B2 (en) | Method for fabricating gallium nitride based semiconductor electronic device | |
| KR20100103962A (en) | Light emitting device and method for fabricating the same | |
| JP2008071910A (en) | Nitride semiconductor light emitting diode element and its manufacturing method | |
| KR20070100851A (en) | Fabrication of templates for high-quality group 3 nitride-based homoepitaxial substrate and its related light-emitting multistructure and growth of 3 nitride-based epitaxial semiconductor thin film using templates | |
| KR100752721B1 (en) | Method for forming the vertically structured gan type light emitting diode device | |
| JP5207944B2 (en) | Manufacturing method of semiconductor light emitting device | |
| TWI570957B (en) | Fabrication method of semiconductor light emitting element | |
| KR100838756B1 (en) | Manufacturing method for nitride semiconductor light emitting device | |
| KR100734374B1 (en) | Led having vertical structure and method for manufacturing the same | |
| CN115985762A (en) | GaN epitaxial layer stripping structure, preparation method and stripping method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |