JP4852435B2 - Constant current source - Google Patents
Constant current source Download PDFInfo
- Publication number
- JP4852435B2 JP4852435B2 JP2007011451A JP2007011451A JP4852435B2 JP 4852435 B2 JP4852435 B2 JP 4852435B2 JP 2007011451 A JP2007011451 A JP 2007011451A JP 2007011451 A JP2007011451 A JP 2007011451A JP 4852435 B2 JP4852435 B2 JP 4852435B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- base
- collector
- transistor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、安定した電流を供給可能な定電流源に関する。 The present invention relates to a constant current source capable of supplying a stable current.
低雑音アンプ(Low Noise Amplifier:LNA)は増幅回路の1つであり、特に、微弱信号を増幅するために用いられる。図3は、関連技術としてのLNAを示す回路図である。図3に示されたLNAは、カレントミラー回路を構成するバイポーラトランジスタQ1,Q2(以下、単に「トランジスタQ1,Q2」という。)と、トランジスタQ1,Q2の共通ベースにエミッタが接続されたトランジスタQ3(以下、単に「トランジスタQ3」という。)と、抵抗R1とを備える。トランジスタQ2のエミッタは、抵抗R1を介して接地されている。なお、抵抗R1は、トランジスタQ2,Q3及び抵抗R1から構成されるバイアス回路10の入力インピーダンスをトランジスタQ1の入力インピーダンスよりも高くするために設けられている。
A low noise amplifier (Low Noise Amplifier: LNA) is one of amplification circuits, and is used particularly for amplifying weak signals. FIG. 3 is a circuit diagram showing an LNA as a related technique. The LNA shown in FIG. 3 includes bipolar transistors Q1 and Q2 (hereinafter simply referred to as “transistors Q1 and Q2”) constituting a current mirror circuit, and a transistor Q3 having an emitter connected to a common base of the transistors Q1 and Q2. (Hereinafter simply referred to as “transistor Q3”) and a resistor R1. The emitter of the transistor Q2 is grounded through the resistor R1. The resistor R1 is provided to make the input impedance of the
LNAの入力信号はトランジスタQ1,Q2の共通ベースに接続された入力端子11から入力され、増幅信号はトランジスタQ1のコレクタに接続された出力端子13から出力される。また、トランジスタQ3のコレクタには電圧源からの電源電圧Vccが印加される。さらに、トランジスタQ2のコレクタとトランジスタQ3のベースは互いに接続されており、定電流源21から一定電流が供給される。
The input signal of the LNA is input from the
図4は、図3に示した増幅回路に一定電流を供給する定電流源21の等価回路及び増幅回路101を示す回路図である。図4に示すように、電流源21は、バンドギャップリファレンス回路によって構成されており、増幅回路101のカレントミラー回路と対称なカレントミラー回路を有する。バンドギャップリファレンス回路は、バイポーラトランジスタのベース・エミッタ間電圧VBEと熱電圧VTの重み付き和を基準電圧として出力する回路であり、一般的には基準電圧源として用いられる。ベース・エミッタ間電圧VBEの温度係数が負である一方で、熱電圧VTの温度係数は正であるため、バンドギャップリファレンス回路の出力電圧は理論的には温度変動に対して安定である。
FIG. 4 is a circuit diagram showing an equivalent circuit of the constant
図5(A)は、上記説明した増幅回路101及び電流源21を、電源電圧Vccに対する出力電流を異なる温度条件下でシミュレートした結果を示すグラフである。また、図5(B)は、上記説明した増幅回路101及び電流源21を、電源電圧Vccに対する出力電流を抵抗ばらつき下でシミュレートした結果を示すグラフである。電源電圧Vccが約2V以上の領域において、図5(A)に示すように温度変動に対する電流変動は小さいが、図5(B)に示すように抵抗の製造ばらつきによる電流変動が大きい。このため、抵抗ばらつきに対しても安定した電流を供給可能な定電流源が望まれていた。なお、本明細書における抵抗ばらつきは、ロット間、ウェーハ間又はチップ間の抵抗値のばらつきであり、チップ内でのばらつきではない。
FIG. 5A is a graph showing the result of simulating the output current with respect to the power supply voltage Vcc under different temperature conditions for the
本発明の目的は、抵抗ばらつきに対しても安定した電流を供給可能な定電流源を提供することである。 An object of the present invention is to provide a constant current source capable of supplying a stable current against resistance variations.
本発明は、第1のバイポーラトランジスタと、前記第1のバイポーラトランジスタとカレントミラー回路を構成する第2のバイポーラトランジスタと、前記第1のバイポーラトランジスタ及び前記第2のバイポーラトランジスタの共通ベースにエミッタが接続され、前記第2のバイポーラトランジスタのコレクタにベースが接続され、コレクタに電源電圧が印加される第3のバイポーラトランジスタと、前記第2のバイポーラトランジスタのエミッタに接続された第1の抵抗と、を有する増幅回路の前記第3のバイポーラトランジスタのベースに定電流を供給する定電流源であって、第4のバイポーラトランジスタと、第5のバイポーラトランジスタと、前記第4のバイポーラトランジスタのエミッタに接続された第2の抵抗と、前記第5のバイポーラトランジスタのエミッタに接続された第3の抵抗と、前記第4のバイポーラトランジスタのベースと前記第5のバイポーラトランジスタのベースとの間に、前記第5のバイポーラトランジスタから前記第4のバイポーラトランジスタへの方向を順方向として設けられた第1の電圧降下部と、前記第4のバイポーラトランジスタのベースと前記第1の電圧降下部との接続点に接続され、前記第1の電圧降下部と共に分圧手段を構成する第2の電圧降下部と、前記第4のバイポーラトランジスタのコレクタにゲートが接続され、前記第3のバイポーラトランジスタのベースにソースが接続され、ドレインに電源電圧が供給される第1のMOSトランジスタと、前記第5のバイポーラトランジスタのコレクタにゲートが接続され、前記第3のバイポーラトランジスタのベースにソースが接続され、ドレインに電源電圧が供給される第2のMOSトランジスタと、前記第5のバイポーラトランジスタのコレクタにゲート及びソースが接続され、ドレインに電源電圧が供給される第3のMOSトランジスタと、前記第4のバイポーラトランジスタのコレクタにゲートが接続され、前記第5のバイポーラトランジスタのベースにソースが接続され、ドレインに電源電圧が供給される第4のMOSトランジスタと、前記第4のバイポーラトランジスタのコレクタにゲート及びソースが接続され、ドレインに電源電圧が供給される第5のMOSトランジスタと、を備え、前記第1〜第5のバイポーラトランジスタはnpn型であり、前記第1〜第5のMOSトランジスタはP型である定電流源を提供する。 In the present invention, an emitter is provided at a common base of the first bipolar transistor, the second bipolar transistor constituting the current mirror circuit with the first bipolar transistor, and the first bipolar transistor and the second bipolar transistor. A third bipolar transistor having a base connected to the collector of the second bipolar transistor and having a power supply voltage applied to the collector; a first resistor connected to the emitter of the second bipolar transistor; A constant current source for supplying a constant current to a base of the third bipolar transistor of the amplifier circuit having a connection to the emitter of the fourth bipolar transistor, the fifth bipolar transistor, and the fourth bipolar transistor The second resistor and the fifth resistor The fifth bipolar transistor to the fourth bipolar transistor are connected between a third resistor connected to an emitter of the bipolar transistor and a base of the fourth bipolar transistor and a base of the fifth bipolar transistor. Connected to a connection point between the first voltage drop unit provided in the forward direction and the base of the fourth bipolar transistor and the first voltage drop unit, together with the first voltage drop unit A gate is connected to the second voltage drop unit constituting the voltage dividing means and the collector of the fourth bipolar transistor, a source is connected to the base of the third bipolar transistor, and a power supply voltage is supplied to the drain. A gate is connected to a collector of the first MOS transistor and the fifth bipolar transistor; A source is connected to the base of the bipolar transistor, a second MOS transistor whose power supply voltage is supplied to the drain, a gate and a source are connected to the collector of the fifth bipolar transistor, and a power supply voltage is supplied to the drain. A third MOS transistor, a fourth MOS transistor having a gate connected to a collector of the fourth bipolar transistor, a source connected to a base of the fifth bipolar transistor, and a power supply voltage supplied to a drain; A fifth MOS transistor having a gate and a source connected to a collector of the fourth bipolar transistor and a power supply voltage supplied to a drain thereof, wherein the first to fifth bipolar transistors are npn-type, The first to fifth MOS transistors are P-type constant currents Provide a source.
本発明は、第1のバイポーラトランジスタと、前記第1のバイポーラトランジスタとカレントミラー回路を構成する第2のバイポーラトランジスタと、前記第1のバイポーラトランジスタ及び前記第2のバイポーラトランジスタの共通ベースにエミッタが接続され、前記第2のバイポーラトランジスタのコレクタにベースが接続され、コレクタに電源電圧が印加される第3のバイポーラトランジスタと、前記第2のバイポーラトランジスタのエミッタに接続された第1の抵抗と、を有する増幅回路の前記第3のバイポーラトランジスタのベースに定電流を供給する定電流源であって、第4のバイポーラトランジスタと、第5のバイポーラトランジスタと、前記第4のバイポーラトランジスタのエミッタに接続された第2の抵抗と、前記第5のバイポーラトランジスタのエミッタに接続された第3の抵抗と、前記第4のバイポーラトランジスタのベースと前記第5のバイポーラトランジスタのベースとの間に、前記第5のバイポーラトランジスタから前記第4のバイポーラトランジスタへの方向を順方向として設けられた第1の電圧降下部と、前記第4のバイポーラトランジスタのベースと前記第1の電圧降下部との接続点に接続され、前記第1の電圧降下部と共に分圧手段を構成する第2の電圧降下部と、前記第4のバイポーラトランジスタのコレクタにベースが接続され、前記第3のバイポーラトランジスタのベースにエミッタが接続され、コレクタに電源電圧が供給される第6のバイポーラトランジスタと、前記第5のバイポーラトランジスタのコレクタにベースが接続され、前記第3のバイポーラトランジスタのベースにエミッタが接続され、コレクタに電源電圧が供給される第7のバイポーラトランジスタと、前記第5のバイポーラトランジスタのコレクタにベース及びエミッタが接続され、コレクタに電源電圧が供給される第8のバイポーラトランジスタと、前記第4のバイポーラトランジスタのコレクタにベースが接続され、前記第5のバイポーラトランジスタのベースにエミッタが接続され、コレクタに電源電圧が供給される第9のバイポーラトランジスタと、前記第4のバイポーラトランジスタのコレクタにベース及びエミッタが接続され、コレクタに電源電圧が供給される第10のバイポーラトランジスタと、を備え、前記第1〜第5のバイポーラトランジスタはnpn型であり、前記第6〜第10のバイポーラトランジスタはpnp型である定電流源を提供する。 In the present invention, an emitter is provided at a common base of the first bipolar transistor, the second bipolar transistor constituting the current mirror circuit with the first bipolar transistor, and the first bipolar transistor and the second bipolar transistor. A third bipolar transistor having a base connected to the collector of the second bipolar transistor and having a power supply voltage applied to the collector; a first resistor connected to the emitter of the second bipolar transistor; A constant current source for supplying a constant current to a base of the third bipolar transistor of the amplifier circuit having a connection to the emitter of the fourth bipolar transistor, the fifth bipolar transistor, and the fourth bipolar transistor The second resistor and the fifth resistor The fifth bipolar transistor to the fourth bipolar transistor are connected between a third resistor connected to an emitter of the bipolar transistor and a base of the fourth bipolar transistor and a base of the fifth bipolar transistor. Connected to a connection point between the first voltage drop unit provided in the forward direction and the base of the fourth bipolar transistor and the first voltage drop unit, together with the first voltage drop unit A base is connected to the second voltage drop part constituting the voltage dividing means and the collector of the fourth bipolar transistor, an emitter is connected to the base of the third bipolar transistor, and a power supply voltage is supplied to the collector. A base is connected to a collector of the sixth bipolar transistor and the fifth bipolar transistor; An emitter is connected to the base of the third bipolar transistor, a power supply voltage is supplied to the collector, and a base and an emitter are connected to the collector of the fifth bipolar transistor, and the power supply voltage is applied to the collector. A base is connected to the collector of the eighth bipolar transistor and the collector of the fourth bipolar transistor, an emitter is connected to the base of the fifth bipolar transistor, and a power supply voltage is supplied to the collector. And a tenth bipolar transistor having a base and an emitter connected to the collector of the fourth bipolar transistor and a power supply voltage supplied to the collector, wherein the first to fifth bipolar transistors are npn type Yes, the sixth to tenth bars The bipolar transistor provides a constant current source that is pnp type.
上記定電流源では、前記第1の電圧降下部はダイオード又は抵抗である。 In the constant current source, the first voltage drop unit is a diode or a resistor.
上記定電流源では、前記第2の電圧降下部はダイオード又は抵抗である。 In the constant current source, the second voltage drop unit is a diode or a resistor.
上記定電流源は、前記第4のバイポーラトランジスタにベース電圧を印加するスタータ回路を備える。 The constant current source includes a starter circuit that applies a base voltage to the fourth bipolar transistor.
上記定電流源では、前記スタータ回路は、電源電圧を分圧する分圧部と、分圧された電圧を減圧する減圧部と、を有する。 In the constant current source, the starter circuit includes a voltage dividing unit that divides the power supply voltage and a pressure reducing unit that reduces the divided voltage.
本発明に係る定電流源によれば、抵抗ばらつきに対しても安定した電流を増幅回路に供給することができる。 According to the constant current source of the present invention, a stable current can be supplied to the amplifier circuit against resistance variations.
以下、本発明の実施形態について、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、増幅回路、定電流源及びスタータ回路を示す回路図である。図1に示される回路は、点線で示す3つのブロックに分けられ、右から増幅回路101、定電流源103、スタータ回路105を示す。また、図1の回路は、図示しない電圧源からの電源電圧Vccが印加される端子と、増幅回路101の出力端子OUT及び入力端子INとを有する。以下、各ブロックの構成を説明する。
FIG. 1 is a circuit diagram showing an amplifier circuit, a constant current source, and a starter circuit. The circuit shown in FIG. 1 is divided into three blocks indicated by dotted lines, and shows an
本実施形態の増幅回路101は、図4に示した増幅回路と略同様である。本実施形態の増幅回路101は、カレントミラー回路を構成するトランジスタQ1,Q2と、トランジスタQ3と、抵抗R1,R2と、コンデンサC1とを備える。トランジスタQ1〜Q3は、npn型のバイポーラトランジスタである。
The
トランジスタQ2のエミッタは、抵抗R1を介して接地されている。また、トランジスタQ1,Q2の共通ベースには、抵抗R2を介してトランジスタQ3のエミッタが接続されている。図1中における当該接続点には符号Yを付し、以下、当該接続点を「ノードY」という。また、トランジスタQ2のコレクタとトランジスタQ3のベースは互いに接続されている。図1中における当該接続点には符号Xを付し、以下、当該接続点を「ノードX」という。ノードXには、ノイズをフィルタリングするためのコンデンサC1が接続されている。 The emitter of the transistor Q2 is grounded through the resistor R1. The common base of the transistors Q1 and Q2 is connected to the emitter of the transistor Q3 via a resistor R2. In FIG. 1, the connection point is denoted by a symbol Y, and the connection point is hereinafter referred to as “node Y”. The collector of the transistor Q2 and the base of the transistor Q3 are connected to each other. In FIG. 1, the connection point is denoted by reference symbol X, and the connection point is hereinafter referred to as “node X”. A capacitor C1 for filtering noise is connected to the node X.
トランジスタQ1は、トランジスタQ1のベースに接続された入力端子INから入力された信号を増幅する。増幅された信号は、トランジスタQ1のコレクタに接続された出力端子OUTから出力される。ノードXには定電流源103から電流が供給される。トランジスタQ3のコレクタには電源電圧Vccが印加される。
The transistor Q1 amplifies the signal input from the input terminal IN connected to the base of the transistor Q1. The amplified signal is output from the output terminal OUT connected to the collector of the transistor Q1. A current is supplied to the node X from the constant
上記説明したトランジスタQ2,Q3及び抵抗R1,R2は、トランジスタQ1のバイアス回路を構成する。抵抗R1は、バイアス回路の入力インピーダンスをトランジスタQ1の入力インピーダンスよりも高くするために設けられている。また、抵抗R2は、入力端子INからのノイズをフィルタリングするために設けられている。抵抗R2によりトランジスタQ3側のインピーダンスが高くなるため、入力端子INから入力された信号のトランジスタQ3のエミッタ側へのリークを防止することができる。 The transistors Q2 and Q3 and the resistors R1 and R2 described above constitute a bias circuit of the transistor Q1. The resistor R1 is provided to make the input impedance of the bias circuit higher than the input impedance of the transistor Q1. The resistor R2 is provided for filtering noise from the input terminal IN. Since the impedance on the transistor Q3 side is increased by the resistor R2, leakage of a signal input from the input terminal IN to the emitter side of the transistor Q3 can be prevented.
本実施形態の定電流源103は、図4に示した定電流源と同様に、バンドギャップリファレンス回路によって構成されている。本実施形態の定電流源103は、トランジスタQ4,Q5と、ダイオードD2,D3と、抵抗R3,R4,R7〜R11と、MOSトランジスタM1〜M5とを備える。トランジスタQ4,Q5は、npn型のバイポーラトランジスタであり、MOSトランジスタM1〜M5はP型である。
The constant
トランジスタQ4のエミッタは、抵抗R3を介して接地されている。また、トランジスタQ5のエミッタは、抵抗R4を介して接地されている。トランジスタQ4のベースとトランジスタQ5のベースの間には、トランジスタQ5からトランジスタQ4への方向を順方向としてダイオードD3が設けられている。また、トランジスタQ4のベースとダイオードD3のカソードとの接続点にはダイオードD2のアノードが接続され、前記接続点はダイオードD2を介して接地されている。 The emitter of the transistor Q4 is grounded via the resistor R3. The emitter of the transistor Q5 is grounded through the resistor R4. A diode D3 is provided between the base of the transistor Q4 and the base of the transistor Q5 with the direction from the transistor Q5 to the transistor Q4 as the forward direction. The anode of the diode D2 is connected to the connection point between the base of the transistor Q4 and the cathode of the diode D3, and the connection point is grounded via the diode D2.
MOSトランジスタM1〜M5の各ドレインには抵抗R11〜R7を介して電源電圧Vccが印加される。MOSトランジスタM5のソースはトランジスタQ4のコレクタに接続されている。また、MOSトランジスタM4のソースは、トランジスタQ5のベースとダイオードD3のアノードとの接続点(以下「ノードP」という。)に接続されている。また、MOSトランジスタM3のソースはトランジスタQ5のコレクタに接続されている。MOSトランジスタM2,M3の各ゲートは互いに接続されており、これらの共通ゲートはトランジスタQ5のコレクタ(MOSトランジスタM3のソース)に接続されている。また、MOSトランジスタM1,M2の各ソースは互いに接続されており、増幅回路101のノードXに接続されている。
A power supply voltage Vcc is applied to each drain of the MOS transistors M1 to M5 via resistors R11 to R7. The source of the MOS transistor M5 is connected to the collector of the transistor Q4. The source of the MOS transistor M4 is connected to a connection point (hereinafter referred to as “node P”) between the base of the transistor Q5 and the anode of the diode D3. The source of the MOS transistor M3 is connected to the collector of the transistor Q5. The gates of the MOS transistors M2 and M3 are connected to each other, and these common gates are connected to the collector of the transistor Q5 (the source of the MOS transistor M3). The sources of the MOS transistors M1 and M2 are connected to each other and connected to the node X of the
MOSトランジスタM4,M5の各ゲートは互いに接続されており、これらの共通ゲート(以下「ノードZ」という。)はMOSトランジスタM5のソースに接続されている。なお、当該共通ゲートには、MOSトランジスタM1のゲート(以下「ノードS」という。)も接続されている。また、MOSトランジスタM2,M3はカレントミラー回路を構成し、これらの共通ゲートはMOSトランジスタM3のソースに接続されている。 The gates of the MOS transistors M4 and M5 are connected to each other, and the common gate (hereinafter referred to as “node Z”) is connected to the source of the MOS transistor M5. Note that the gate of the MOS transistor M1 (hereinafter referred to as “node S”) is also connected to the common gate. The MOS transistors M2 and M3 form a current mirror circuit, and their common gate is connected to the source of the MOS transistor M3.
本実施形態のスタータ回路105は、定電流源103を始動するための回路である。スタータ回路105は、抵抗R5,R6及びダイオードD1を備える。スタータ回路105は、電源電圧Vccを抵抗R6及びダイオードD1で分圧し、抵抗R5によって減圧した電圧を、定電流源103のトランジスタQ4のベースに印加する。
The
以上説明した増幅回路101では、増幅回路101が備える抵抗R1の抵抗値に応じて、増幅回路101の出力端子OUTから出力される信号の電流値が増減する。抵抗R1の抵抗値が大きいとノードXの電位は上がり、抵抗値が小さいとノードXの電位は下がる。ノードXの電位はトランジスタQ3のベース電圧であるため、ノードYの電位に影響する。ノードXの電位が上がるとトランジスタQ3の抵抗成分が小さくなるため、ノードYの電位が上がる。逆に、ノードXの電位が下がるとトランジスタQ3の抵抗成分が大きくなるため、ノードYの電位が下がる。ノードYの電位は増幅回路が備えるカレントミラー回路の共通ベース電圧であるため、トランジスタQ1のコレクタ電圧に影響する。トランジスタQ1のコレクタ電圧が大きいと出力端子OUTから出力される信号の電流値は増し、コレクタ電圧が小さいと当該信号の電流値は減る。このように、増幅回路101の抵抗R1の抵抗値が大きければ出力電流は大きく、抵抗値が小さければ出力電流は小さくなる。
In the
一方、定電流源103が備える抵抗R3の抵抗値に応じて、増幅回路101の出力端子OUTから出力される信号の電流値が増減する。抵抗R3の抵抗値が大きいとノードZ及びノードSの各電位は上がり、抵抗値が小さいと各電位は下がる。ノードSの電位はMOSトランジスタM1のゲート電圧であり、MOSトランジスタM1〜M5はP型である。このため、ノードSの電位が上がるとMOSトランジスタM1のソース電圧は下がる。逆に、ノードSの電位が下がるとMOSトランジスタM1のソース電圧は上がる。MOSトランジスタM1のソース電圧は、増幅回路101が備えるトランジスタQ3のゲート電圧であるため、最終的に増幅回路101の出力電流に影響する。このように、定電流源103の抵抗R3の抵抗値が大きければノードSの電位は小さくなるため出力電流は小さくなる。逆に、定電流源103の抵抗R3の抵抗値が小さければノードSの電位は大きくなるため出力電流は大きくなる。
On the other hand, the current value of the signal output from the output terminal OUT of the
このように、抵抗R1と抵抗R3の各抵抗値と出力電流の値とがそれぞれ逆の関係を有するため、抵抗R1の抵抗値と抵抗R3の抵抗値との比を調整することによって、抵抗ばらつきがあっても安定した出力電流を供給することができる。図2(A)は、本実施形態の増幅回路101及び定電流源103を、電源電圧Vccに対する出力電流を異なる温度条件下でシミュレートした結果を示すグラフである。また、図2(B)は、本実施形態の増幅回路101及び定電流源103を、電源電圧Vccに対する出力電流を抵抗ばらつき下でシミュレートした結果を示すグラフである。図2(B)に示すように、抵抗ばらつきによる電流変動はほとんどない。さらに、図2(A)に示すように、電源電圧Vccが約2V以上の領域において、温度変動に対する電流変動も小さい。
As described above, each resistance value of the resistors R1 and R3 and the value of the output current have opposite relations. Therefore, by adjusting the ratio between the resistance value of the resistor R1 and the resistance value of the resistor R3, the resistance variation Even if there is, stable output current can be supplied. FIG. 2A is a graph showing the results of simulating the output current with respect to the power supply voltage Vcc under different temperature conditions for the
上記実施形態では、P型のMOSトランジスタM1〜M5を例に説明したが、各PMOSトランジスタの代わりにpnp型のバイポーラトランジスタを用いても良い。また、定電流源103に設けられたダイオードD2,D3の代わりに抵抗を用いても良い。さらに、スタータ回路105に設けられた抵抗R6の代わりにダイオードを用いても良い。
In the above embodiment, the P-type MOS transistors M1 to M5 have been described as an example. However, pnp-type bipolar transistors may be used instead of the PMOS transistors. A resistor may be used instead of the diodes D2 and D3 provided in the constant
本発明に係る定電流源は、増幅回路に安定した電流を供給可能な定電流源等の用途にも適用できる。 The constant current source according to the present invention can be applied to uses such as a constant current source capable of supplying a stable current to the amplifier circuit.
101 増幅回路
103 定電流源
105 スタータ回路
101
Claims (6)
前記第1のバイポーラトランジスタとカレントミラー回路を構成する第2のバイポーラトランジスタと、
前記第1のバイポーラトランジスタ及び前記第2のバイポーラトランジスタの共通ベースにエミッタが接続され、前記第2のバイポーラトランジスタのコレクタにベースが接続され、コレクタに電源電圧が印加される第3のバイポーラトランジスタと、
前記第2のバイポーラトランジスタのエミッタに接続された第1の抵抗と、
を有する増幅回路の前記第3のバイポーラトランジスタのベースに定電流を供給する定電流源であって、
第4のバイポーラトランジスタと、
第5のバイポーラトランジスタと、
前記第4のバイポーラトランジスタのエミッタに接続された第2の抵抗と、
前記第5のバイポーラトランジスタのエミッタに接続された第3の抵抗と、
前記第4のバイポーラトランジスタのベースと前記第5のバイポーラトランジスタのベースとの間に、前記第5のバイポーラトランジスタから前記第4のバイポーラトランジスタへの方向を順方向として設けられた第1の電圧降下部と、
前記第4のバイポーラトランジスタのベースと前記第1の電圧降下部との接続点に接続され、前記第1の電圧降下部と共に分圧手段を構成する第2の電圧降下部と、
前記第4のバイポーラトランジスタのコレクタにゲートが接続され、前記第3のバイポーラトランジスタのベースにソースが接続され、ドレインに電源電圧が供給される第1のMOSトランジスタと、
前記第5のバイポーラトランジスタのコレクタにゲートが接続され、前記第3のバイポーラトランジスタのベースにソースが接続され、ドレインに電源電圧が供給される第2のMOSトランジスタと、
前記第5のバイポーラトランジスタのコレクタにゲート及びソースが接続され、ドレインに電源電圧が供給される第3のMOSトランジスタと、
前記第4のバイポーラトランジスタのコレクタにゲートが接続され、前記第5のバイポーラトランジスタのベースにソースが接続され、ドレインに電源電圧が供給される第4のMOSトランジスタと、
前記第4のバイポーラトランジスタのコレクタにゲート及びソースが接続され、ドレインに電源電圧が供給される第5のMOSトランジスタと、を備え、
前記第1〜第5のバイポーラトランジスタはnpn型であり、前記第1〜第5のMOSトランジスタはP型であることを特徴とする定電流源。 A first bipolar transistor;
A second bipolar transistor constituting a current mirror circuit with the first bipolar transistor;
A third bipolar transistor having an emitter connected to a common base of the first bipolar transistor and the second bipolar transistor, a base connected to a collector of the second bipolar transistor, and a power supply voltage applied to the collector; ,
A first resistor connected to the emitter of the second bipolar transistor;
A constant current source for supplying a constant current to a base of the third bipolar transistor of the amplifier circuit comprising:
A fourth bipolar transistor;
A fifth bipolar transistor;
A second resistor connected to the emitter of the fourth bipolar transistor;
A third resistor connected to the emitter of the fifth bipolar transistor;
A first voltage drop provided between the base of the fourth bipolar transistor and the base of the fifth bipolar transistor with the direction from the fifth bipolar transistor to the fourth bipolar transistor as a forward direction. And
A second voltage drop unit connected to a connection point between the base of the fourth bipolar transistor and the first voltage drop unit and constituting a voltage dividing means together with the first voltage drop unit;
A first MOS transistor having a gate connected to a collector of the fourth bipolar transistor, a source connected to a base of the third bipolar transistor, and a power supply voltage supplied to a drain;
A second MOS transistor having a gate connected to the collector of the fifth bipolar transistor, a source connected to the base of the third bipolar transistor, and a power supply voltage supplied to the drain;
A third MOS transistor having a gate and a source connected to the collector of the fifth bipolar transistor and a power supply voltage supplied to the drain;
A fourth MOS transistor having a gate connected to the collector of the fourth bipolar transistor, a source connected to the base of the fifth bipolar transistor, and a power supply voltage supplied to the drain;
A fifth MOS transistor having a gate and a source connected to the collector of the fourth bipolar transistor and a power supply voltage supplied to the drain;
The first to fifth bipolar transistors are npn-type, and the first to fifth MOS transistors are P-type.
前記第1のバイポーラトランジスタとカレントミラー回路を構成する第2のバイポーラトランジスタと、
前記第1のバイポーラトランジスタ及び前記第2のバイポーラトランジスタの共通ベースにエミッタが接続され、前記第2のバイポーラトランジスタのコレクタにベースが接続され、コレクタに電源電圧が印加される第3のバイポーラトランジスタと、
前記第2のバイポーラトランジスタのエミッタに接続された第1の抵抗と、
を有する増幅回路の前記第3のバイポーラトランジスタのベースに定電流を供給する定電流源であって、
第4のバイポーラトランジスタと、
第5のバイポーラトランジスタと、
前記第4のバイポーラトランジスタのエミッタに接続された第2の抵抗と、
前記第5のバイポーラトランジスタのエミッタに接続された第3の抵抗と、
前記第4のバイポーラトランジスタのベースと前記第5のバイポーラトランジスタのベースとの間に、前記第5のバイポーラトランジスタから前記第4のバイポーラトランジスタへの方向を順方向として設けられた第1の電圧降下部と、
前記第4のバイポーラトランジスタのベースと前記第1の電圧降下部との接続点に接続され、前記第1の電圧降下部と共に分圧手段を構成する第2の電圧降下部と、
前記第4のバイポーラトランジスタのコレクタにベースが接続され、前記第3のバイポーラトランジスタのベースにエミッタが接続され、コレクタに電源電圧が供給される第6のバイポーラトランジスタと、
前記第5のバイポーラトランジスタのコレクタにベースが接続され、前記第3のバイポーラトランジスタのベースにエミッタが接続され、コレクタに電源電圧が供給される第7のバイポーラトランジスタと、
前記第5のバイポーラトランジスタのコレクタにベース及びエミッタが接続され、コレクタに電源電圧が供給される第8のバイポーラトランジスタと、
前記第4のバイポーラトランジスタのコレクタにベースが接続され、前記第5のバイポーラトランジスタのベースにエミッタが接続され、コレクタに電源電圧が供給される第9のバイポーラトランジスタと、
前記第4のバイポーラトランジスタのコレクタにベース及びエミッタが接続され、コレクタに電源電圧が供給される第10のバイポーラトランジスタと、を備え、
前記第1〜第5のバイポーラトランジスタはnpn型であり、前記第6〜第10のバイポーラトランジスタはpnp型であることを特徴とする定電流源。 A first bipolar transistor;
A second bipolar transistor constituting a current mirror circuit with the first bipolar transistor;
A third bipolar transistor having an emitter connected to a common base of the first bipolar transistor and the second bipolar transistor, a base connected to a collector of the second bipolar transistor, and a power supply voltage applied to the collector; ,
A first resistor connected to the emitter of the second bipolar transistor;
A constant current source for supplying a constant current to a base of the third bipolar transistor of the amplifier circuit comprising:
A fourth bipolar transistor;
A fifth bipolar transistor;
A second resistor connected to the emitter of the fourth bipolar transistor;
A third resistor connected to the emitter of the fifth bipolar transistor;
A first voltage drop provided between the base of the fourth bipolar transistor and the base of the fifth bipolar transistor with the direction from the fifth bipolar transistor to the fourth bipolar transistor as a forward direction. And
A second voltage drop unit connected to a connection point between the base of the fourth bipolar transistor and the first voltage drop unit and constituting a voltage dividing means together with the first voltage drop unit;
A sixth bipolar transistor having a base connected to the collector of the fourth bipolar transistor, an emitter connected to the base of the third bipolar transistor, and a power supply voltage supplied to the collector;
A seventh bipolar transistor having a base connected to the collector of the fifth bipolar transistor, an emitter connected to the base of the third bipolar transistor, and a power supply voltage supplied to the collector;
An eighth bipolar transistor having a base and an emitter connected to the collector of the fifth bipolar transistor and a power supply voltage supplied to the collector;
A ninth bipolar transistor having a base connected to the collector of the fourth bipolar transistor, an emitter connected to the base of the fifth bipolar transistor, and a power supply voltage supplied to the collector;
A tenth bipolar transistor having a base and an emitter connected to the collector of the fourth bipolar transistor and a power supply voltage supplied to the collector;
The constant current source, wherein the first to fifth bipolar transistors are npn type, and the sixth to tenth bipolar transistors are pnp type.
前記第1の電圧降下部はダイオード又は抵抗であることを特徴とする定電流源。 The constant current source according to claim 1 or 2,
The constant current source, wherein the first voltage drop unit is a diode or a resistor.
前記第2の電圧降下部はダイオード又は抵抗であることを特徴とする定電流源。 The constant current source according to claim 1 or 2,
The constant current source, wherein the second voltage drop unit is a diode or a resistor.
前記第4のバイポーラトランジスタにベース電圧を印加するスタータ回路を備えたことを特徴とする定電流源。 The constant current source according to claim 1 or 2,
A constant current source comprising a starter circuit for applying a base voltage to the fourth bipolar transistor.
前記スタータ回路は、電源電圧を分圧する分圧部と、分圧された電圧を減圧する減圧部と、を有することを特徴とする定電流源。 The constant current source according to claim 5,
The starter circuit includes a voltage dividing unit that divides a power supply voltage and a pressure reducing unit that depressurizes the divided voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011451A JP4852435B2 (en) | 2007-01-22 | 2007-01-22 | Constant current source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011451A JP4852435B2 (en) | 2007-01-22 | 2007-01-22 | Constant current source |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008176702A JP2008176702A (en) | 2008-07-31 |
JP4852435B2 true JP4852435B2 (en) | 2012-01-11 |
Family
ID=39703659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007011451A Expired - Fee Related JP4852435B2 (en) | 2007-01-22 | 2007-01-22 | Constant current source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4852435B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5996283B2 (en) * | 2012-06-07 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | Semiconductor device provided with voltage generation circuit |
US11095254B1 (en) | 2020-01-23 | 2021-08-17 | Analog Devices International Unlimited Company | Circuits and methods to reduce distortion in an amplifier |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62260212A (en) * | 1986-05-07 | 1987-11-12 | Matsushita Electric Ind Co Ltd | Reference current source circuit |
JPH01233508A (en) * | 1988-03-14 | 1989-09-19 | Toshiba Corp | Bias circuit |
JP3194625B2 (en) * | 1992-07-15 | 2001-07-30 | シャープ株式会社 | Constant current source circuit |
JPH1155109A (en) * | 1997-07-31 | 1999-02-26 | Matsushita Electric Ind Co Ltd | Current source circuit |
US6922107B1 (en) * | 2002-12-23 | 2005-07-26 | Dynalinear Technologies, Inc. | Dual (constant voltage/constant current) bias supply for linear power amplifiers |
JP2008516328A (en) * | 2004-10-08 | 2008-05-15 | フリースケール セミコンダクター インコーポレイテッド | Reference circuit |
JP2007159085A (en) * | 2005-11-10 | 2007-06-21 | Thine Electronics Inc | Bias circuit and amplifier using same |
JP2007329831A (en) * | 2006-06-09 | 2007-12-20 | Matsushita Electric Ind Co Ltd | Amplifier circuit |
-
2007
- 2007-01-22 JP JP2007011451A patent/JP4852435B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008176702A (en) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5051105B2 (en) | Reference voltage generation circuit and bias circuit | |
US7602236B2 (en) | Band gap reference voltage generation circuit | |
JPH1075133A (en) | Operating amplifier circuit | |
JPH06175742A (en) | Reference voltage generating circuit | |
JP2007305010A (en) | Reference voltage generation circuit | |
US7466201B1 (en) | Class AB output stage and method for providing wide supply voltage range | |
US7920026B2 (en) | Amplifier output stage with extended operating range and reduced quiescent current | |
JP2004328640A (en) | Circuit for generating bias current, circuit for driving laser diode, and transmitter for optical communication | |
JP2008271503A (en) | Reference current circuit | |
JP4852435B2 (en) | Constant current source | |
US11662761B2 (en) | Reference voltage circuit | |
JP2016212476A (en) | Band gap reference circuit | |
US9727074B1 (en) | Bandgap reference circuit and method therefor | |
JPWO2008120350A1 (en) | Reference voltage generation circuit | |
CN112306129B (en) | Reference voltage generating circuit | |
KR20040004023A (en) | Band-Gap Reference Generator for low voltage operation | |
JP6859168B2 (en) | Differential amplifier circuit | |
JP5469570B2 (en) | Audio amplifier | |
KR100599974B1 (en) | Voltage reference generator | |
JP2010021869A (en) | Amplifier | |
JP4445916B2 (en) | Band gap circuit | |
JP2007214615A (en) | Semiconductor integrated circuit device | |
KR20050093516A (en) | Current reference circuit | |
EP3327538B1 (en) | Voltage reference circuit | |
JP2003318667A (en) | Operational amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |