JP4851525B2 - データ処理システムおよびその駆動方法 - Google Patents
データ処理システムおよびその駆動方法 Download PDFInfo
- Publication number
- JP4851525B2 JP4851525B2 JP2008528447A JP2008528447A JP4851525B2 JP 4851525 B2 JP4851525 B2 JP 4851525B2 JP 2008528447 A JP2008528447 A JP 2008528447A JP 2008528447 A JP2008528447 A JP 2008528447A JP 4851525 B2 JP4851525 B2 JP 4851525B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- driving method
- data word
- processing system
- application program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
駆動方法は、次のステップを有する:
a)メモリセルからデータワードを読み出し;
b)冗長な付加情報を用いてデータワードのインテグリティを検査し;かつ
c)データワードが歪曲されていると証明された場合に、エラー処理プロシージャを実施する;
ステップを有し、エラー処理プロシージャが、
d)メモリセルの機能能力を検査し、メモリセルが機能し得ると判断された場合に、
e)その内容を復元する、
を有する。
d1)メモリセルへ書き込み;
d2)書き込まれたメモリセルを読み返し;かつ
d3)読み返したデータワードを、その前にメモリセルへ書き込んだものと比較する。
Claims (11)
- マイクロプロセッサを含むデータ処理システムの駆動方法であって、前記駆動方法は、
a)アプリケーションプログラムのコントロールの下で、プログラミング可能な回路(1)により、メモリセルからデータワードを読み出し(S0);
b)冗長な付加情報を用いて、データワードの整合性を検査し;かつ
c)データワードが歪曲されていることが証明された場合には、前記アプリケーションプログラムを中断し、
エラー処理プロシージャを実施するために、
d)メモリセルの機能能力を検査し(S1−S3)、かつメモリセルが機能し得ると判断された場合に、
e)その内容を復元する(S7、S11)、
ステップを有し、
センサ(4)は、制御すべき装置の駆動パラメータを検出する役目を果たし、前記センサ(4)により生成される測定値は、前記マイクロプロセッサによって処理され、
前記アプリケーションプログラムは、少なくとも1つのリアルタイム機能と、各リアルタイム機能によって中断可能なバックグラウンド機能とを有しており、かつ
バックグラウンド機能が、多数のメモリセルのために、ステップa)を直接連続して実施し、
前記アプリケーションプログラムは、個々のメモリセルの実際値の正確性を検査するために、前記個々のメモリセルを読み出し、
メモリセルの内容は、エラーの場合には、制御すべき装置の前記駆動パラメータを検出し測定値を生成する前記センサ(4)によって新たに測定され、かつ
測定のためのルーチンは、前記マイクロプロセッサにより実行される前記アプリケーションプログラムの一部であることを特徴とする、駆動方法。 - 前記機能能力の検査は、
d1)メモリセルへ書き込み(S2);
d2)書き込まれたメモリセルを読み返し(S3);かつ
d3)読み返したデータワードを、その前にメモリセルへ書き込んだデータワードと比較する(S3)、
ステップを有することを特徴とする、請求項1に記載の駆動方法 - 前記機能能力のステップd1)(S2)でメモリセルへ書き込まれるデータワードが、ステップa)(S0)で読み出されたデータワードのバイナリのコンプリメントであることを特徴とする、請求項2に記載の駆動方法。
- ステップa)(S0)で読み出されたデータワードが、ステップe)(S7)において、メモリセル(M)へ書き戻されることを特徴とする、請求項3に記載の駆動方法。
- ステップe)において、メモリセル(M)の内容が更新されることを特徴とする、請求項3に記載の駆動方法。
- 冗長な情報が、エラー補正情報を内容としており、かつ
ステップe)において、メモリセルの内容がエラー補正情報を用いて補正されることを特徴とする、請求項3に記載の駆動方法。 - メモリセル(M)のアドレスを用いて、ステップe)で実施される種類が選択される(S5)ことを特徴とする、請求項1〜6のいずれか1項に記載の駆動方法。
- ステップd)でメモリセルが機能し得ないと判断された場合に、メモリセルへアクセスするルーチンが終了される(S4)、請求項1〜7のいずれか1項に記載の駆動方法。
- ステップc)〜e)が、アプリケーションプログラムの中断の枠内で実施される、請求項1〜8のいずれか1項に記載の駆動方法。
- データメモリ(3)とプログラム制御される回路(1)とを有するデータ処理システムであって、前記回路が、データメモリ(3)のメモリセル(M)において請求項1から9のいずれか1項に記載の方法を実施するようにプログラミングされていることを特徴とする、データ処理システム。
- データ処理システムが、自動車制御装置であることを特徴とする請求項10に記載のデータ処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005040917A DE102005040917A1 (de) | 2005-08-30 | 2005-08-30 | Datenverarbeitungssystem und Betriebsverfahren dafür |
DE102005040917.2 | 2005-08-30 | ||
PCT/EP2006/064800 WO2007025817A2 (de) | 2005-08-30 | 2006-07-28 | DATENVERARBEITtJNGSSYSTEM MIT FEHLERKORREKTUR UND BETRIEBSVERFAHREN DAFÜR |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009506446A JP2009506446A (ja) | 2009-02-12 |
JP4851525B2 true JP4851525B2 (ja) | 2012-01-11 |
Family
ID=37667641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008528447A Expired - Fee Related JP4851525B2 (ja) | 2005-08-30 | 2006-07-28 | データ処理システムおよびその駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8190971B2 (ja) |
EP (1) | EP1924914B1 (ja) |
JP (1) | JP4851525B2 (ja) |
CN (1) | CN101366009B (ja) |
DE (2) | DE102005040917A1 (ja) |
WO (1) | WO2007025817A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005060901A1 (de) * | 2005-12-20 | 2007-06-28 | Robert Bosch Gmbh | Verfahren zur Erkennung einer Versorgungsunterbrechung in einem Datenspeicher und zur Wiederherstellung des Datenspeichers |
CN111816239B (zh) * | 2019-04-12 | 2022-11-11 | 杭州宏杉科技股份有限公司 | 磁盘检测方法、装置、电子设备及机器可读存储介质 |
US11481273B2 (en) * | 2020-08-17 | 2022-10-25 | Micron Technology, Inc. | Partitioned memory having error detection capability |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61169940A (ja) * | 1985-01-18 | 1986-07-31 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多重エラ−訂正方法 |
JPH0793006A (ja) * | 1993-09-24 | 1995-04-07 | Nippondenso Co Ltd | 車両用電子制御装置 |
JP2001195318A (ja) * | 2000-01-13 | 2001-07-19 | Fujitsu Ten Ltd | 拡張ユニット及び電子制御装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3286239A (en) * | 1962-11-30 | 1966-11-15 | Burroughs Corp | Automatic interrupt system for a data processor |
US4458349A (en) * | 1982-06-16 | 1984-07-03 | International Business Machines Corporation | Method for storing data words in fault tolerant memory to recover uncorrectable errors |
US4535455A (en) * | 1983-03-11 | 1985-08-13 | At&T Bell Laboratories | Correction and monitoring of transient errors in a memory system |
US4604751A (en) * | 1984-06-29 | 1986-08-05 | International Business Machines Corporation | Error logging memory system for avoiding miscorrection of triple errors |
CA1240066A (en) * | 1985-08-15 | 1988-08-02 | John R. Ramsay | Dynamic memory refresh and parity checking circuit |
US5978953A (en) * | 1996-12-19 | 1999-11-02 | Compaq Computer Corporation | error detection and correction |
US6675341B1 (en) * | 1999-11-17 | 2004-01-06 | International Business Machines Corporation | Extended error correction for SEC-DED codes with package error detection ability |
US6701480B1 (en) * | 2000-03-08 | 2004-03-02 | Rockwell Automation Technologies, Inc. | System and method for providing error check and correction in memory systems |
DE10063934A1 (de) | 2000-12-20 | 2002-06-27 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Überwachung und Abschaltung von Steuereinheiten in einem Netzwerk und Netzwerk |
DE10220811B4 (de) | 2001-06-27 | 2016-09-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Überwachung der Funktionsweise eines Systems |
JP2005242797A (ja) * | 2004-02-27 | 2005-09-08 | Oki Electric Ind Co Ltd | エラー訂正回路 |
-
2005
- 2005-08-30 DE DE102005040917A patent/DE102005040917A1/de not_active Withdrawn
-
2006
- 2006-07-28 DE DE502006009120T patent/DE502006009120D1/de active Active
- 2006-07-28 US US12/065,454 patent/US8190971B2/en active Active
- 2006-07-28 JP JP2008528447A patent/JP4851525B2/ja not_active Expired - Fee Related
- 2006-07-28 WO PCT/EP2006/064800 patent/WO2007025817A2/de active Application Filing
- 2006-07-28 EP EP06778060A patent/EP1924914B1/de not_active Expired - Fee Related
- 2006-07-28 CN CN200680031349.5A patent/CN101366009B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61169940A (ja) * | 1985-01-18 | 1986-07-31 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多重エラ−訂正方法 |
JPH0793006A (ja) * | 1993-09-24 | 1995-04-07 | Nippondenso Co Ltd | 車両用電子制御装置 |
JP2001195318A (ja) * | 2000-01-13 | 2001-07-19 | Fujitsu Ten Ltd | 拡張ユニット及び電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2007025817A3 (de) | 2007-05-03 |
JP2009506446A (ja) | 2009-02-12 |
EP1924914B1 (de) | 2011-03-16 |
EP1924914A2 (de) | 2008-05-28 |
CN101366009B (zh) | 2013-06-19 |
CN101366009A (zh) | 2009-02-11 |
DE502006009120D1 (de) | 2011-04-28 |
WO2007025817A2 (de) | 2007-03-08 |
US20080270830A1 (en) | 2008-10-30 |
US8190971B2 (en) | 2012-05-29 |
DE102005040917A1 (de) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2095234B1 (en) | Memory system with ecc-unit and further processing arrangement | |
KR101805234B1 (ko) | 데이터 메모리의 모니터링 방법, 비일시적 컴퓨터 판독가능 저장 매체 및 보조 메모리 | |
CN108062259B (zh) | Mcu内部数据存储ecc处理系统及其处理方法 | |
JP2830308B2 (ja) | 情報処理装置 | |
EP3483732B1 (en) | Redundant storage of error correction code (ecc) checkbits for validating proper operation of a static random access memory (sram) | |
JP6290303B2 (ja) | 誤り訂正能力をテストするための回路および方法 | |
CN111176884A (zh) | 用于fpga配置存储器的sec校验方法和装置 | |
JP4917604B2 (ja) | 記憶装置構成およびその駆動方法 | |
US6636991B1 (en) | Flexible method for satisfying complex system error handling requirements via error promotion/demotion | |
JP4851525B2 (ja) | データ処理システムおよびその駆動方法 | |
JP2016081341A (ja) | 電子制御装置 | |
JP4950214B2 (ja) | データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法 | |
EP3525210B1 (en) | Data register monitoring | |
JP4135413B2 (ja) | メモリチェックシステムおよびメモリチェック方法、信号処理装置および信号処理装置のメモリチェック方法、ならびに、メモリチェックプログラム | |
JP6332134B2 (ja) | メモリ診断回路 | |
JPH10302485A (ja) | フラッシュ・メモリを有する情報処理装置 | |
JP2011028657A (ja) | Ram診断装置、そのプログラム | |
JP2023104466A (ja) | 車載電子制御装置、及びメモリ制御方法 | |
KR102411938B1 (ko) | 위성 시스템에서 메모리를 관리하기 위한 장치 및 방법 | |
JP6512156B2 (ja) | 制御装置 | |
US6438644B1 (en) | Method to prevent a flash memory from being miswritten | |
JPH09160834A (ja) | フラッシュメモリを用いた計算機 | |
WO2016042751A1 (ja) | メモリ診断回路 | |
JPH0454656A (ja) | 電子機器 | |
JPH0434632A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4851525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |