JP4845897B2 - サンプルステージ - Google Patents

サンプルステージ Download PDF

Info

Publication number
JP4845897B2
JP4845897B2 JP2008005689A JP2008005689A JP4845897B2 JP 4845897 B2 JP4845897 B2 JP 4845897B2 JP 2008005689 A JP2008005689 A JP 2008005689A JP 2008005689 A JP2008005689 A JP 2008005689A JP 4845897 B2 JP4845897 B2 JP 4845897B2
Authority
JP
Japan
Prior art keywords
plate
sample stage
semiconductor chip
opening
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008005689A
Other languages
English (en)
Other versions
JP2009168565A (ja
Inventor
研二 則松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008005689A priority Critical patent/JP4845897B2/ja
Priority to US12/354,196 priority patent/US20090195870A1/en
Publication of JP2009168565A publication Critical patent/JP2009168565A/ja
Application granted granted Critical
Publication of JP4845897B2 publication Critical patent/JP4845897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals

Description

本発明は、サンプルステージに関する。
半導体デバイスの製造工程中および製造完了後の各種試験によって、不良と判定された製品の不良解析を行い、製造歩留り、品質の向上が図られている(例えば、特許文献1参照。)。
特許文献1に開示された半導体ウェーハの試験解析装置は、ウェーハチャックに半導体ウェーハを取り付け、金属針を設けたXYZ軸に可動なプローブカードにより、半導体ウェーハの表面の各電極パッドにテスト用パルス信号を供給すると共に、半導体ウェーハで発生した電流を電極パッドから検出し、光の照射、この照射した光の反射光の検出、さらには半導体ウェーハで発生した光の検出等の光学的解析は光学顕微鏡鏡体により半導体ウェーハの裏面側から行うようにし、半導体ウェーハを実際の動作状態にしてOBIC解析および発光解析等の不良箇所の解析を行なっている。
然しながら、ウェーハレベルでの解析装置であり、ウェーハチャックには、パッケージに収納された半導体装置の故障解析のために、パッケージから取り出された半導体チップを取り付けることができない問題がある。
これに対して、半導体チップをウェーハ状の透明基板に貼り付けて検査する検査装置が知られている(例えば、特許文献2参照。)。
特許文献2に開示された検査装置は、透明基板の表面に配列された複数の撮像素子の電気的特性検査を行う検査装置であって、透明基板を保持する保持体と、この保持体を反転させて透明基板の裏面を上向きにする反転機構と、この反転機構を介して反転した透明基板の裏面へ光を照射する光源と、この光源から光が照射されている状態で撮像素子の電気的特性を検査する検査手段とを備えている。
然しながら、特許文献2に開示された検査装置は、半導体チップの裏面から発光解析を行う場合、透明基板があるため光学部品を半導体チップの裏面に近接または密着させて発光解析を行うことができないので、高い分解能での光学画像の観察ができないという問題がある。
更に、透明基板がガラスの場合、ガラスは熱伝導率が低いので、半導体チップの熱放散が十分行えず、通電試験に支障をきたす恐れがある。
特開平7−14898号公報 特開2003−209862号公報
本発明は、半導体チップの裏面から発光解析が可能なサンプルステージを提供することを目的とする。
本発明の一態様のサンプルステージは、半導体チップを、前記半導体チップの第1の面に形成された電極パッドにプロービングして内部回路に通電可能にするとともに、前記第1の面と対向する第2の面に光学部品を近接または密着させて前記内部回路からの光を検出可能に載置するサンプルステージであって、サイズが前記半導体チップより小さく、且つ前記内部回路からの光を検出する領域より大きい開口と、前記開口の周りに前記半導体チップとのオーバラップ部を有し、前記オーバラップ部に前記半導体チップの前記電極パッドを形成可能とすることを特徴としている。
本発明によれば、半導体チップの裏面から発光解析が可能なサンプルステージが得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例1に係るサンプルステージについて図1乃至図5を用いて説明する。図1はサンプルステージを示す図で、図1(a)その平面図、図1(b)は図1(a)のA−A線に沿切断し、矢印方向に眺めた断面図、図1(c)は図1(a)のB−B線に沿切断し、矢印方向に眺めた断面図、図2はサンプルステージの要部を示す斜視図、図3はサンプルステージの組み立て方を示す図、図4はサンプルステージに半導体チップを載置した状態を比較例と対比して示す図で図4(a)が本実施例を示す図、図4(b)が比較例を示す図、図5は開口サイズを可変したサンプルステージを示す図である。
図1に示すように、本実施例のサンプルステージ10は、第1の側面と、第1の側面に隣接して直交する第2の側面とを有する長方形状(多辺形状)の第1乃至第4プレート11、12、13、14を具備している。
第1乃至第4プレート11、12、13、14の第1の側面に、別のプレートの第2の側面を交互に当接することにより、矩形状の開口15を形成し、第1の側面と第2の側面とが当接する位置をスライドさせることにより、開口15のサイズを可変することができる。
具体的には、第1プレート11は、第1の側面11aと、第1の側面11aに隣接して直交する第2の側面11bとを有している。第2プレート12は、第1の側面12aと、第1の側面12aに隣接して直交する第2の側面12bとを有している。
第3プレート13は、第1の側面13aと、第1の側面13aに隣接して直交する第2の側面13bとを有している。第4プレート14は、第1の側面14aと、第1の側面14aに隣接して直交する第2の側面14bとを有している。
第1のプレート11の第1の側面11aと第2プレート12の第2の側面12bとが当接している。第2のプレート12の第1の側面12aと第3プレート13の第2の側面13bとが当接している。
第3のプレート13の第1の側面13aと第4プレート14の第2の側面14bとが当接している。第4のプレート14の第1の側面14aと第1プレート11の第2の側面11bとが当接している。
図2に示すように、第1プレート11には、第1の側面11aに第2の側面11bと反対側の端部18が開放されたガイド溝16が形成され、第2の側面11bにガイド溝16に嵌合する凸部17が形成されている。
ガイド溝16および凸部17は、例えばその断面がともに矩形状である。同様に、第2乃至第4プレート12、13、14にも、同じガイド溝16および凸部17が形成されている。
第1乃至第4プレート11、12、13、14は、熱伝導率の良い金属で、例えば研削加工により、厚さ3mm程度の銅板に幅1mm程度のガイド溝16および幅0.9mm程度の凸部17を形成した後、例えば厚さ10μm程度のニッケル・クロム(NiCr)を電解メッキすることにより形成される。
図3に示すように、第1プレート11のガイド溝16に、第2プレート12の凸部17を対向させ、押し込んで嵌合させることにより、第1のプレート11の第1の側面11aと第2プレート12の第2の側面12bとが当接する。
第2プレート12のガイド溝16に、第3プレート13の凸部17を対向させ、押し込んで嵌合させることにより、第2プレート12の第1の側面12aと第3プレート13の第1の側面13bとが当接する。
第3プレート13のガイド溝16に、第4プレート14の凸部17を対向させ、押し込んで嵌合させることにより、第3プレート13の第1の側面13aと第4プレート14の第2の側面14bとが当接する。
第4プレート14のガイド溝16に、第1プレート11の凸部17を対向させ、押し込んで嵌合させることにより、第4プレート14の第1の側面14aと第1プレート11の第2の側面11bとが当接する。
なお、第1乃至第4プレート11、12、13、14を当接させるに当たって、所定の開口15が得られるように、凸部17をガイド溝16に沿って相対的に適宜スライドさせながら行う。
図4はサンプルステージ10に半導体チップを載置した状態を、比較例と対比して示す図で、図4(a)が本実施例を示す図、図4(b)が比較例を示す図である。
ここで比較例とは、サンプルステージが開口15を有せず、開口15に対応する位置に赤外光に対して透明な基板、例えばガラス板を有する場合を意味している。始めに、比較例について説明する。
比較例のサンプルステージ30は、中央部に半導体チップ31よりサイズの大きいガラス板32を具備している。
半導体チップ31はサンプルステージ30のガラス板32上に載置され、半導体チップ31とサンプルステージ30の間にはアンダーフィル(図示せず)が充填され、アンダーフィルを介して半導体チップ31がガラス板32に密着している。
サンプルステージ30は、サンプルステージチャック(図示せず)により下向きに固定されている。
これにより、半導体チップ31は、半導体チップ31の電極面(第1の面)31a側から、電極面31aに形成された電極パッド(図示せず)にプロービングして内部回路(図示せず)に通電可能に載置されるとともに、半導体チップ31の裏面(第2の面)31b側から、通電による半導体チップ31の内部からの発光を、ガラス板32を通して検出可能に配置されている。
電極パッドへのプロービングは、プローブカード33に取り付けられたプローブ34により行い、通電による半導体チップ31の内部からの発光はガラス板32を通して対物レンズ35により観察される。
ガラス板32は、金属に比べて熱伝導率が低いので、通電による半導体チップ31の発熱が大きい場合、熱を放散するのが難しくなる。
放熱36が不十分の場合は、発熱を抑える動作条件を選ばざるを得ないので、at speedで故障を再現させることができず、故障解析が難しくなる。
ガラス板32は、プロービングの荷重に耐えられるだけの厚みが必要であり、半導体チップ31の裏面31bと対物レンズ35との距離であるワーキングディスタンスWDが制限される。
そのため、開口数(NA)の大きな対物レンズ35を使用することが難しくなり、分解能および集光効率が不足して、検出画像の画質が低下し、故障解析の感度、精度が低下する。
一方、本実施例のサンプルステージ10は、熱伝導率の良い銅製であり、中央部にサイズが半導体チップ31より小さく、且つ内部回路からの発光を検出する領域(図示せず)より大きい開口15を有している。
半導体チップ31はサンプルステージ10の開口15を跨ぐように、オーバラップして載置され、半導体チップ31の周りにはカーボンワックス(図示せず)が塗布され、カーボンワックスを介して半導体チップ31がサンプルステージ10に密着している。
これにより、半導体チップ31は、半導体チップ31の電極面(第1の面)31a側から、電極面31aに形成された電極パッド(図示せず)にプロービングして内部回路(図示せず)に通電可能に載置されるとともに、半導体チップ31の裏面(第2の面)31b側から、通電による半導体チップ31の内部からの発光を、半導体チップ31の裏面31bに光学部品37を近接または密着させて検出可能に載置されている。
サンプルステージ10は、ガラス板32に比べて熱伝導率が高いので、半導体チップ31とのオーバラップ部38を通して、通電による半導体チップ31の熱を放散するのが容易である。放熱39が十分行われるので、故障の再現性に支障は無く、十分な故障解析を行なうことができる。
サンプルステージ10は、開口15を通して半導体チップ31の裏面31bに光学部品37、例えばSIL(Solid Immersion Lens)と呼ばれるシリコン製のドームレンズを高屈折率のオイルを介して密着させることができる。
光学部品37により、半導体チップ31の裏面31bでの全反射を抑え、光の取出し効率が向上するので、十分な集光効率と高い分解能を得ることができる。
半導体チップ31の電極面31aの電極パッドを、オーバラップ部38に形成できるので、プロービングによる荷重を問題なく支えることができる。
図5は第1乃至第4プレート11、12、13、14を相互にスライドさせて開口のサイズを可変する場合を示す図である。
図5に示すように、例えば第1プレート11を矢印51のように−Y方向にδ1だけスライドさせ、第2プレート12を矢印52のように−X方向にδ2だけスライドさせる。第3プレート13を矢印53のように+Y方向にδ3だけスライドさせ、第4プレート14を矢印54のように+X方向にδ4だけスライドさせる。
これにより、サンプルステージ10の開口15よりサイズの小さい矩形状の開口55を有するサンプルステージ50が得られる。
ここでは、スライド量δ1〜δ4は、第1乃至第4プレート11、12、13、14が互いに当接する範囲内であれば任意であり、互いに等しくても、異なっていても構わない。スライド量δ1〜δ4が互いに等しい場合に、開口10と相似の開口55が得られる。またスライドする方向を反対にすることにより、サンプルステージ10の開口15よりサイズの大きい開口が得られる。
以上説明したように、本実施例のサンプルステージ10は、第1乃至第4プレート11、12、13、14を有し、第1の側面に第2の側面を交互に当接することにより、中央部にサイズが半導体チップ31より小さく、且つ内部回路からの発光を検出する領域より大きい開口15を具備している。
その結果、半導体チップ31を、半導体チップ31の電極面31aに形成された電極パッドにプロービングして内部回路に通電可能に載置するとともに、電極面31aと対向する裏面31bに光学部品37を近接または密着させて内部回路からの光を検出可能に載置することができる。
従って、半導体チップ31の裏面31bから発光解析が可能なサンプルステージ10が得られる。
また、第1の側面と第2の側面とが当接する位置をスライドさせることにより、開口15のサイズを可変することができる。
ここでは、第1乃至第4プレート11、12、13、14が長方形状である場合について説明したが、別の多辺形状であっても構わない。
図6は別の多辺形状のプレートを有するサンプルステージを示す平面図で、図7は要部を示す斜視図である。
図6に示すように、サンプルステージ60は第1の側面と、第1の側面に隣接して直交する第2の側面とを有する直角三角形状の第1乃至第4プレート61、62、63、64を具備している。
図7に示すように、第1プレート61は第1の側面61aと、第1の側面61aに隣接して直交する第2の側面61bとを有し、第1の側面61aに端部68が開放されたガイド溝66が形成され、第2の側面61bにガイド溝66と嵌合する凸部67が形成されている。第2乃至第4プレート62、63、64についても同様であり、その説明は省略する。
これにより、開口15と同じサイズの開口65を有し、サンプルステージ10よりサイズの小さいサンプルステージ60が得られる利点がある。
また、ガイド溝16および凸部17の形状が、矩形状である場合について説明したが、互いに嵌合する形状であればよく、特に限定されない。
例えば、図8に示すように、第1プレート11は、第1の側面11aから内側に向かって末広がり状のガイド溝16aと、第2の側面11bから外側に向かって末広がり状の凸部17aとを有していても構わない。
ガイド溝16aと凸部17aを嵌合させると、互いに噛み合って抜け難くなり、サンプルステージ10が一体化される利点がある。
本発明の実施例2に係るサンプルステージについて、図9および図10を用いて説明する。図9は本実施例のサンプルステージを示す図で、図9(a)はその平面図、図9(b)は図9(a)のC−C線に沿って切断し矢印方向に眺めた断面図、図9(c)は図9(a)のD−D線に沿って切断し矢印方向に眺めた断面図、図10はサンプルステージの要部を示す斜視図である。
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、サンプルステージの開口のサイズを一方向にのみ可変できるようにしたことにある。
即ち、図9に示すように、本実施例のサンプルステージ70は、第1の側面71aと、第1の側面71aに平行、且つ対向しない第2の側面71bとを有するL字状の第1プレート71と、第1の側面72aと、第1の側面72aに平行、且つ対向しない第2の側面72bとを有するL字状の第2プレート72とを具備している。
第1プレート71の第1の側面71aに第2プレート72の第2の側面72bを当接し、第2プレート72の第1の側面72aに第1プレート71の第2の側面71bを当接することにより、矩形状の開口73が形成される。
第1の側面71aと第2の側面72bとが当接する位置、および第1の側面72aと第2の側面71bが当接する位置をスライドさせることにより、開口73のサイズをスライド方向(第1の側面に対して平行な方向)に可変することができる。
図10に示すように、第1プレート71には、第1の側面71aに第2の側面71bと反対側の端部76が開放されたガイド溝74が形成され、第2の側面71bにガイド溝74に嵌合する凸部75が形成されている。
ガイド溝74および凸部75は、例えばその断面がともに矩形状である。同様に、第2プレート72にも、同じガイド溝74および凸部75が形成されている。
図11は第1および第2プレート71、72を相互にスライドさせて開口のサイズを可変する場合を示す図である。
図11に示すように、例えば第1プレート71を矢印81のように+X方向にδ5だけスライドさせ、第2プレート72を矢印82のように−X方向にδ6だけスライドさせる。これにより、サンプルステージ70の開口73よりスライド方向のサイズの小さい矩形状の開口83を有するサンプルステージ80が得られる。
スライド量δ5、δ6は、第1および第2プレート71、72が互いに当接する範囲内であれば任意であり、互いに等しくても、異なっていても構わない。
また、スライドする方向を反対にすることにより、サンプルステージ70の開口73よりスライド方向のサイズの大きい開口が得られる。
以上説明したように、本実施例のサンプルステージ70は、スライド方向(第1の側面に対して平行な方向)のサイズが可変できる開口73を有している。
その結果、例えばメモリチップのような対向する2辺側にのみボンディングパットを有する半導体チップを、半導体チップの電極面に形成された電極パッドにプロービングして内部回路に通電可能に載置するとともに、電極面と対向する裏面に光学部品37を近接または密着させて内部回路からの光を検出可能に載置するのに適している。
本発明の実施例3に係るサンプルステージについて、図12乃至図14を用いて説明する。図12は本実施例のサンプルステージを示す図で、図12(a)はその平面図、図12(b)は図12(a)のE−E線に沿って切断し矢印方向に眺めた断面図、図12(c)は図12(a)のF−F線に沿って切断し矢印方向に眺めた断面図、図13はサンプルステージの要部を示す斜視図、図14はサンプルステージに半導体チップを載置した状態を示す図である。
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、サンプルステージの開口の周りの半導体チップとオーバラップする領域に、内部回路からの光に対して透明な部材が配置され、透明な部材の周りに透明な部材より熱伝導率の高い部材が配置されていることにある。
即ち、図12に示すように、本実施例のサンプルステージ90の第1乃至第4プレート91、92、93、94は、第1の側面と、第1の側面に隣接して直行する第2の側面とにより形成されるコーナ部に赤外光に対して透明な透明部材95、96、97、98が嵌め込まれている。
第1乃至第4プレート91、92、93、94の第1の側面と第2の側面を交互に当接させることにより、周囲が透明部材95、96、97、98で囲まれた開口99を有するサンプルステージ90が得られる。
半導体チップ31をサンプルステージ90に載置すると、半導体チップ31の外周部が透明部材95、96、97、98とオーバラップするので、半導体チップ31の裏面側から半導体チップ31の電極面のパッドとプローブ34との位置合わせを行うことが可能である。
図13に示すように、第1プレート91には、第1の側面91aに第2の側面91bと反対側の端部100が開放されたガイド溝101が形成され、第2の側面91bにガイド溝100に嵌合する凸部102が形成されている。ガイド溝101および凸部102は、例えばその断面がともに矩形状である。
透明部材95は赤外光に対して透明で、第1の側面95aと、第1の側面95aに隣接して直交する第2の側面95bとを有し、厚さが1mm程度の矩形状のガラス板である。
第1プレート91は、第1の側面91aと第1の側面91aに隣接して直交する第2の側面91bとにより構成されるコーナ部に、凸部102に至らない深さの凹部103が形成されるとともに、凹部103の第1の側面91a側が切り欠きされ、第1の側面91aに平行な側面91cが露出している。
凹部103に、透明部材95の第1の側面95aと第1プレート91の第1の側面91aとが同一平面上にあり、透明部材95の第2の側面95bと第1プレート91の第2の側面91bとが同一平面上にあるように、透明部材95が嵌め込まれている。
透明部材95は第1の側面95aと第1の側面95aに隣接して直行する第2の側面95bとにより構成されるコーナ部が、第1プレート91の第1の側面91aと平行な側面91cより突出している。
第2乃至第4プレート92、93、94についても同様であり、その説明は省略する。
図14はサンプルステージ90に、半導体チップ31を載置した状態を示す図である。図14に示すように、半導体チップ31はサンプルステージ90の透明部材95、96、97、98にオーバラップして載置されている。
半導体チップ31と透明部材95、96、97、98の間には、赤外光に対して透明なアンダーフィル(図示せず)が充填され、アンダーフィルを介して半導体チップ31が透明部材95、96、97、98に密着している。
サンプルステージ90は、サンプルステージチャック(図示せず)により下向きに固定されている。
半導体チップ31の裏面31b側から入射した赤外光105は、透明部材96および半導体チップ31を透過し、電極面31aに形成されたパッド106で反射して戻ってくる。これにより、赤外顕微鏡を用いて、半導体チップ31の裏面31b側から半導体チップ31の電極面31aの電極パッド106とプローブ34との位置合わせを行うことが可能である。
以上説明したように、本実施例のサンプルステージ90は、周囲が透明部材95、96、97、98で囲まれた開口99を有し、透明部材95、96、97、98にオーバラップして、半導体チップ31を載置することができる。
これにより、赤外顕微鏡を用いて、半導体チップ31の裏面31b側から半導体チップ31の電極面31aの電極パッド106とプローブ34との位置合わせを行うことができる利点がある。
反射鏡と可視光顕微鏡を用いて、半導体チップ31の電極面31a側から半導体チップ31の電極面31aの電極パッド106とプローブ34との位置合わせを行う場合に比べて、光学系が簡単になる利点がある。
ここでは、透明部材95、96、97、98がガラスである場合について説明したが、ガラス(〜1.6W/mK)は銅(〜400W/mK)に比べて熱伝導率が低く、半導体チップ31の熱放散が悪化するので、透明部材95、96、97、98のサイズを最小限に留めることが望ましい。
更に、透明部材95、96、97、98として、石英ガラスより熱伝導性の良い、サファイア(〜37W/mK)、MgO(〜55W/mK)、SiC(〜350W/mK)などを用いることが望ましい。究極的にはダイヤモンド(〜2000W/mK)が最適であることは言うまでも無い。
図6に示すサンプルステージ60、図9に示すサンプルステージ70、後述する図15に示すサンプルステージ110にも、同様に実施することができる。
上述した実施例においては、サンプルステージが複数のプレートを具備し、プレートを交互に当接させることにより矩形状の開口を形成し、当接する位置をスライドさせることにより、開口のサイズを可変する場合について説明したが、予め所定の開口が形成された単一のプレートで合っても構わない。
図15は予め所定の開口が形成された単一のプレートを有するサンプルステージを示す図である。
図15に示すように、サンプルステージ110は、中央部にサイズが半導体チップ31より小さく、且つ内部からの光を検出する領域より大きい開口111を有している。
観察の対象となる半導体チップ31の大きさが幾つかに絞られる場合、あるいは内部からの光を検出する領域が半導体チップ31の周辺に無い場合には、サイズが異なる開口111を有する複数のサンプルステージ110を用意しておくことで対応できる利点がある。
本発明の実施例1に係るサンプルステージを示す図で、図1(a)はその平面図、図1(b)は図1(a)のA−A線に沿って切断し、矢印方向に眺めた断面図、図1(c)は図1(a)のB−B線に沿って切断し、矢印方向に眺めた断面図。 本発明の実施例1に係るサンプルステージの要部を示す斜視図。 本発明の実施例1に係るサンプルステージの組み合わせ方を示す平面図。 本発明の実施例1に係るサンプルステージに半導体チップを載置した状態を、比較例と対比して示す図で、図4(a)が本実施例を示す図、図4(b)が比較例を示す図。 本発明の実施例1に係るサンプルステージの開口のサイズを可変する状態を示す平面図。 本発明の実施例1に係る別のサンプルステージを示す平面図。 本発明の実施例1に係る別のサンプルステージの要部を示す斜視図。 本発明の実施例1に係る別のサンプルステージの要部を示す断面図。 本発明の実施例2に係るサンプルステージを示す図で、図9(a)はその平面図、図9(b)は図9(a)のC−C線に沿って切断し、矢印方向に眺めた断面図、図9(c)は図9(a)のD−D線に沿って切断し、矢印方向に眺めた断面図。 本発明の実施例2に係るサンプルステージの要部を示す斜視図。 本発明の実施例2に係るサンプルステージの開口のサイズを可変する状態を示す平面図。 本発明の実施例3に係るサンプルステージを示す図で、図12(a)はその平面図、図12(b)は図12(a)のE−E線に沿って切断し、矢印方向に眺めた断面図、図12(c)は図12(a)のF−F線に沿って切断し、矢印方向に眺めた断面図。 本発明の実施例3に係るサンプルステージの要部を示す斜視図。 本発明の実施例3に係るサンプルステージに半導体チップを載置した状態を示す図。 本発明に係る別のサンプルステージを示す平面図。
符号の説明
10、30、50、60、70、80、90、110 サンプルステージ
11、61、71、91 第1プレート
11a、12a、13a、14a、61a、62a、63a、64a 第1の側面
12、62、72、92 第2プレート
11b、12b、13b、14b、61b、62b、63b、64b 第2の側面
13、63、93 第3プレート
14、64、94 第4プレート
15、55、65、73、83、99、111 開口
16、16a、66、74、101 ガイド溝
17、17a、67、75、102 凸部
18、68、76、100 端部
31 半導体チップ
31a 電極面(第1の面)
31b 裏面(第2の面)
32 ガラス板
33 プローブカード
34 プローブ
35、40 対物レンズ
36、39 放熱
37 光学部品
38 オーバラップ部
51、52、53、54、81、82 スライド方向
δ1〜δ6 スライド量
95、96、97、98 透明部材
103 凹部
105 光
106 電極パッド

Claims (5)

  1. 半導体チップを、前記半導体チップの第1の面に形成された電極パッドにプロービングして内部回路に通電可能にするとともに、前記第1の面と対向する第2の面に光学部品を近接または密着させて前記内部回路からの光を検出可能に載置するサンプルステージであって、
    サイズが前記半導体チップより小さく、且つ前記内部回路からの光を検出する領域より大きい開口と、前記開口の周りに前記半導体チップとのオーバラップ部を有し、前記オーバラップ部に前記半導体チップの前記電極パッドを形成可能とすることを特徴とするサンプルステージ。
  2. 第1の側面と、前記第1の側面に隣接して直交する第2の側面とを有する多辺形状の第1乃至第4プレートを具備し、
    前記第1プレートの前記第1の側面に前記第2プレートの前記第2の側面を当接し、前記第2プレートの前記第1の側面に前記第3プレートの前記第2の側面を当接し、前記第3プレートの前記第1の側面に前記第4プレートの前記第2の側面を当接し、前記第4プレートの前記第1の側面に前記第1プレートの前記第2の側面を当接することにより、矩形状の前記開口を形成し、前記第1の側面と前記第2の側面とが当接する位置をスライドさせることにより、前記開口のサイズを可変することを特徴とする請求項1に記載のサンプルステージ。
  3. 第1の側面と、前記第1の側面に平行、且つ対向しない第2の側面とを有するL字状の第1および第2プレートを具備し、
    前記第1プレートの前記第1の側面に前記第2プレートの前記第2の側面を当接し、前記第2プレートの前記第1の側面に前記第1プレートの前記第2の側面を当接することにより、矩形状の前記開口を形成し、前記第1の側面と前記第2の側面とが当接する位置をスライドさせることにより、前記開口のサイズを可変することを特徴とする請求項1に記載のサンプルステージ。
  4. 前記プレートは、前記第1の側面に形成されたガイド溝と、前記第2の側面に形成され、前記ガイド溝に嵌合する凸部とを具備することを特徴とする請求項2または請求項3に記載のサンプルステージ。
  5. 前記開口の周りの前記半導体チップとオーバラップする領域に前記内部回路からの光に対して透明な部材が配置され、前記透明な部材の周りに前記透明な部材より熱伝導率の高い部材が配置されていることを特徴とする請求項1に記載のサンプルステージ。
JP2008005689A 2008-01-15 2008-01-15 サンプルステージ Expired - Fee Related JP4845897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008005689A JP4845897B2 (ja) 2008-01-15 2008-01-15 サンプルステージ
US12/354,196 US20090195870A1 (en) 2008-01-15 2009-01-15 Sample stage for optical inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008005689A JP4845897B2 (ja) 2008-01-15 2008-01-15 サンプルステージ

Publications (2)

Publication Number Publication Date
JP2009168565A JP2009168565A (ja) 2009-07-30
JP4845897B2 true JP4845897B2 (ja) 2011-12-28

Family

ID=40931391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008005689A Expired - Fee Related JP4845897B2 (ja) 2008-01-15 2008-01-15 サンプルステージ

Country Status (2)

Country Link
US (1) US20090195870A1 (ja)
JP (1) JP4845897B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109843A (ja) * 1991-10-21 1993-04-30 Shiyurunberujie Kk 電子ビームテステイング装置における一次電子の着地誤差低減装置
JP3350899B2 (ja) * 1999-08-31 2002-11-25 株式会社双晶テック プローブブロックの支持枠体
JP3388462B2 (ja) * 1999-09-13 2003-03-24 日本電気株式会社 半導体チップ解析用プローバ及び半導体チップ解析装置
JP2001281305A (ja) * 2000-03-30 2001-10-10 Mitsubishi Electric Corp 半導体チップ組立体及びこれを用いた半導体チップの裏面解析方法
JP2003240820A (ja) * 2002-02-21 2003-08-27 Nec Electronics Corp プロービング装置および検査装置
US6836131B2 (en) * 2002-08-16 2004-12-28 Credence Systems Corp. Spray cooling and transparent cooling plate thermal management system
JP2004327773A (ja) * 2003-04-25 2004-11-18 Renesas Technology Corp 故障解析装置
JP4570930B2 (ja) * 2004-10-22 2010-10-27 株式会社日本マイクロニクス パネルの検査装置に用いられる電気的接続装置

Also Published As

Publication number Publication date
US20090195870A1 (en) 2009-08-06
JP2009168565A (ja) 2009-07-30

Similar Documents

Publication Publication Date Title
US11373778B1 (en) Devices processed using x-rays
TWI363867B (en) Microscope and sample observation method
EP1466194B1 (en) Biconvex solid immersion lens
US7440094B2 (en) Optical sample characterization system
JP6158468B2 (ja) 半導体装置の故障位置解析方法及び装置
JP2011056519A (ja) 接合方法および接合体の製造方法
KR100547542B1 (ko) 고장 해석 장치
JP2008083059A (ja) ウェーハの測定システム及び測定装置
JP3602465B2 (ja) 半導体装置、半導体装置の評価解析方法及び半導体装置の加工装置
JP2019518198A (ja) ビームプロファイルリフレクトロメトリを用いてtsv構造の特性を測定するための装置および方法
TWI673527B (zh) 固態浸沒式透鏡保持器及圖像取得裝置
JP4845897B2 (ja) サンプルステージ
JP2007013124A (ja) ウェハの局所的薄型化および強化方法
De Wolf et al. High-resolution stress and temperature measurements in semiconductor devices using micro-Raman spectroscopy
JP2008141207A (ja) 故障解析装置
JP2017053775A (ja) 光透過性を備えた物体内部の撮像装置および検査装置
JP2016038360A (ja) 微小粒子検出装置
WO2000079313A9 (en) Numerical aperture increasing lens (nail) techniques for high-resolution sub-surface imaging
JP2009272541A (ja) 検査用基板及び半導体装置の製造方法
JP2007324457A (ja) 半導体装置の故障解析に用いる支持治具、およびその支持治具を利用した故障解析方法
Lee et al. A near-infrared confocal scanner
JP2008249806A (ja) 焦点位置決め冶具
JP2008045964A (ja) 端部検査装置及び露光装置
EP2539694A1 (en) High resolution label free imaging
JP2005181194A (ja) 光学装置用ステージ、欠陥検査装置及び光学装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20120313

LAPS Cancellation because of no payment of annual fees