JP4841358B2 - リクエスト送信制御装置およびリクエスト送信制御方法 - Google Patents

リクエスト送信制御装置およびリクエスト送信制御方法 Download PDF

Info

Publication number
JP4841358B2
JP4841358B2 JP2006223490A JP2006223490A JP4841358B2 JP 4841358 B2 JP4841358 B2 JP 4841358B2 JP 2006223490 A JP2006223490 A JP 2006223490A JP 2006223490 A JP2006223490 A JP 2006223490A JP 4841358 B2 JP4841358 B2 JP 4841358B2
Authority
JP
Japan
Prior art keywords
request
address
transmission control
address request
crossbar switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006223490A
Other languages
English (en)
Other versions
JP2008046980A (ja
Inventor
貴行 木下
淳次 市宮
慎太郎 糸澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006223490A priority Critical patent/JP4841358B2/ja
Priority to US11/785,409 priority patent/US20080046622A1/en
Priority to EP07106461A priority patent/EP1895429B1/en
Priority to CN200710102884A priority patent/CN100578479C/zh
Priority to KR1020070045969A priority patent/KR100837712B1/ko
Publication of JP2008046980A publication Critical patent/JP2008046980A/ja
Application granted granted Critical
Publication of JP4841358B2 publication Critical patent/JP4841358B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Description

この発明は、コンピュータシステム内に搭載された各種装置、あるいは当該コンピュータシステムに外部接続される各種外部装置から受信したアドレスリクエストを調停して、当該各種装置および当該各種外部装置の全てに対して送信するとともに、当該各種装置および当該各種外部装置から受信した当該アドレスリクエストに対するリクエスト応答を集約して、当該各種装置および当該各種外部装置の全てに対して送信するリクエスト送信制御装置およびリクエスト送信制御方法に関する。
従来より、各種システムに用いられる計算処理機（例えば、既知のパーソナルコンピュータやワークステーション、サーバなど）において、データ処理の高速化などの性能向上を図る技術が開示されている（例えば、特許文献１参照）。このような技術の中には、図５に例示するように、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｃｅｓｓｉｎｇ Ｕｎｉｔ）や主記憶部などを搭載したシステムボード、およびＰＣＩカードなどの外部装置との接続を制御するＩＯユニットなどからなるマルチプロセッサ構成を採用して、データ処理の高速化などの性能向上を図る技術が存在する。
そして、このようなマルチプロセッサ構成には、システムボード間やＩＯユニット間、システムボード／ＩＯユニット間のデータ転送速度の高速化を図ることを目的として、ＣＰＵやＩＯデバイスから発行されたアドレスリクエスト（例えば、データ書込みやデータ読出しに関するアドレスリクエスト）をマージするとともにアービトレーションして、全てのシステムボードおよびＩＯユニットに対してブロードキャストするアドレスクロスバスイッチが備えられている。
特開平１０−２５４８４３号公報
しかしながら、上記した従来の技術は、ライブロックを引き起こし、システム停止に陥るという問題点があった。
すなわち、アドレスクロスバスイッチは、ＣＰＵやＩＯデバイスから発行されたアドレスリクエストを複数受信している場合には、アービトレーションしたリクエストをラウンドロビン方式により転送するのみで特別な制御を行わない。そのため、例えば、同一アドレスへのアクセスが競合している場合や資源不足である場合などには、ブロードキャストされたアドレスリクエストは処理されずに、受信先からリトライ要求されて追い返され、アドレスクロスバスイッチはリトライされたアドレスリクエストを再ブロードキャストする。そして、この一連の動作が一定のタイミングで行われると、アドレスリクエストがいつまでも処理されず、資源開放をビジー状態で待ち合う現象であるライブロックを引き起こし、ライブロックが復旧されなければ最終的にシステム停止に陥るという問題点があった。
また、アドレスリクエストのリトライレベルを管理することにより、ライブロックを回避する技術も存在するが、リトライレベルを管理するための複雑な回路構成を要するという問題点がある。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、ライブロックを回避することができ、システム停止を防止することが可能なリクエスト送信制御装置およびリクエスト送信制御方法を提供することを目的とする。
本発明は、コンピュータシステム内に搭載された各種装置、あるいは当該コンピュータシステムに外部接続される各種外部装置から受信したアドレスリクエストを調停して、当該各種装置および当該各種外部装置の全てに対して送信するとともに、当該各種装置および当該各種外部装置から受信した当該アドレスリクエストに対するリクエスト応答を集約して、当該各種装置および当該各種外部装置の全てに対して送信するリクエスト送信制御装置であって、前記アドレスリクエストを一時的に記憶するアドレスリクエスト記憶手段と、前記アドレスリクエスト記憶手段に記憶されている前記アドレスリクエストの送信を所定のタイミングで一定時間停止するように制御する送信停止制御手段と、を備えたことを特徴とする。
また、本発明は、上記の発明において、前記各種装置あるいは前記各種外部装置から受信した前記アドレスリクエストを監視して、所定の種別のアドレスリクエストを計数するリクエスト計数手段をさらに備え、前記送信停止制御手段は、前記リクエスト計数手段による計数値が所定の閾値に到達するごとに、前記アドレスリクエストの送信を一定時間停止するように制御することを特徴とする。
また、本発明は、コンピュータシステム内に搭載された各種装置、あるいは当該コンピュータシステムに外部接続される各種外部装置から受信したアドレスリクエストを調停して、当該各種装置および当該各種外部装置の全てに対して送信するとともに、当該各種装置および当該各種外部装置から受信した当該アドレスリクエストに対するリクエスト応答を集約して、当該各種装置および当該各種外部装置の全てに対して送信するリクエスト送信制御方法であって、前記アドレスリクエストを一時的に記憶するアドレスリクエスト記憶工程と、前記アドレスリクエスト記憶工程に記憶されている前記アドレスリクエストの送信を所定のタイミングで一定時間停止するように制御する送信停止制御工程と、を含んだことを特徴とする。
また、本発明は、上記の発明において、前記各種装置あるいは前記各種外部装置から受信した前記アドレスリクエストを監視して、所定の種別のアドレスリクエストを計数するリクエスト計数工程をさらに含み、前記送信停止制御工程は、前記リクエスト計数工程による計数値が所定の閾値に到達するごとに、前記アドレスリクエストの送信を一定時間停止するように制御することを特徴とする。
本発明によれば、コンピュータシステム内の各種装置（例えば、システムボード上に搭載されたＣＰＵ）やコンピュータシステムに外部接続される各種外部装置（例えば、ＩＯユニットを介して接続されるＰＣＩカード）から受信したアドレスリクエストを一時的に記憶して（バッファリングして）、記憶されているアドレスリクエストの送信を所定のタイミング（例えば、一定ではない不定期なタイミング）で一定時間停止するように制御するので、例えば、リクエスト応答（例えば、同一のアドレスに関するリクエストに対してリトライを要求する応答など）に対するアドレスリクエストを送信するタイミングについて擾乱させてライブロックを回避することができ、システム停止を防止することが可能である。
また、本発明によれば、コンピュータシステム内の各種装置あるいはコンピュータシステムに外部接続される各種外部装置から受信したアドレスリクエストを監視して、所定の種別のアドレスリクエスト（例えば、ロングパケットのアドレスリクエスト）を計数するとともに、その計数値が所定の閾値に到達するごとに、アドレスリクエストの送信を一定時間停止するように制御するので、所定の種別のアドレスリクエストを計数した計数値が所定の閾値に到達するタイミングによってアドレスリクエストを送信するタイミングを擾乱させることができ、複雑な回路構成を要することなく、ライブロックを回避することが可能である。
以下に添付図面を参照して、本発明に係るリクエスト送信制御装置およびリクエスト送信制御方法の実施例を詳細に説明する。なお、以下では、本発明に係るリクエスト送信制御装置として機能するアドレスクロスバスイッチを実施例１で説明した後に、本発明に含まれる他の実施例を説明する。
以下の実施例１では、実施例１に係るアドレスクロスバスイッチの概要および特徴、アドレスクロスバスイッチの構成および処理を順に説明し、最後に実施例１による効果を説明する。
［アドレスクロスバスイッチの概要および特徴（実施例１）］
まず最初に、図１および図２を用いて、実施例１に係るアドレスクロスバスイッチの概要および特徴を説明する。図１および図２は、実施例１に係るアドレスクロスバスイッチの概要および特徴を説明するための図である。
図１に示すように、実施例１に係るアドレスクロスバスイッチは、計算処理機などのコンピュータシステム内に搭載されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｓｓｅｃｃｉｎｇ Ｕｎｉｔ）などの各種装置、あるいはコンピュータシステムに外部接続されるＰＣＩカードなどの各種外部装置から受信したアドレスリクエストを調停（アービトレーション）して、各種装置および各種外部装置の全てに対して送信（ブロードキャスト）するとともに、各種装置および各種外部装置から受信したアドレスリクエストに対するリクエスト応答を集約（マージ）して、各種装置および各種外部装置の全てに送信（ブロードキャスト）することを概要とするが、ライブロックを回避することができ、システム停止を防止することが可能である点に主たる特徴がある。
この主たる特徴について具体的に説明すると、図１に示すように、アドレスクロスバスイッチは、ＣＰＵなどの主制御部やメモリなどの主記憶部を搭載したシステムボード（例えば、ＳＢ＃０〜ＳＢ＃４）やコンピュータシステムと外部装置との接続を制御するＩＯユニット（例えば、ＩＯＵ＃０〜ＩＯＵ＃４）から、例えば、リトライされたアドレスリクエストを受信すると、リトライされたアドレスリクエストのブロードキャストを一定時間停止する。
具体的には、図２に示すように、アドレスクロスバスイッチは、受信したアドレスリクエストを一時的にバッファリングするとともに監視して、所定の種別のアドレスリクエスト（例えば、ロングパケットのアドレスリクエスト）を計数する。そして、アドレスクロスバスイッチは、所定の種別のアドレスリクエストの計数値が所定の閾値を超えた場合には（例えば、ロングパケットカウンタが１００を超えた場合には）、リトライされたアドレスリクエストのブロードキャストを一定時間停止する。そして、アドレスクロスバスイッチは、ブロードキャスト停止期間が終了すると、受信していた順番にアドレスリクエストのブロードキャストを再開する。
例えば、図２に示すように、ＳＢ＃０から送信され、アドレスクロスバスイッチからブロードキャストされたアドレスリクエストＡは、既に同一のアドレスを指定するアドレスリクエストＢを送信しているＳＢ＃１からリトライするように追い返される。そこで、ＳＢ＃０は、アドレスリクエストＡをリトライ（再送信）するが、アドレスリクエストＡのリトライを受信したアドレスクロスバスイッチは、ロングパケットカウンタが閾値を超えている場合には、アドレスリクエストＡのリトライを一定時間停止する。
同様に、ＳＢ＃１から送信され、アドレスクロスバスイッチからブロードキャストされたアドレスリクエストＢは、既に同一のアドレスを指定するアドレスリクエストＡを送信しているＳＢ＃０からリトライするように追い返される。そこで、ＳＢ＃１は、アドレスリクエストＢをリトライ（再送信）するが、アドレスリクエストＢのリトライを受信したアドレスクロスバスイッチは、ブロードキャスト停止期間である場合には、アドレスリクエストＢのリトライを一定時間停止する。
そして、ブロードキャスト停止期間が終了すると、アドレスクロスバスイッチは、最初に受信したアドレスリクエストＡをブロードキャストするとともに、処理されたアドレスリクエストＡに対するリクエスト応答（例えば、リクエストに対するアドレスを通知する応答）をブロードキャストする。ＳＢ＃０は、アドレスクロスバスイッチから受信したリクエスト応答に基づいて、データ要求などの次処理を行う。
同様に、アドレスクロスバスイッチは、アドレスリクエストＡの次に受信したアドレスリクエストＢをブロードキャストするとともに、処理されたアドレスリクエストＢに対するリクエスト応答をブロードキャストする。ＳＢ＃１は、アドレスクロスバスイッチから受信したリクエスト応答に基づいて、データ要求などの次処理を行う。
このようなことから、実施例１に係るアドレスクロスバスイッチは、上述した主たる特徴の如く、例えば、リクエスト応答（例えば、同一のアドレスに関するリクエストに対してリトライを要求する応答など）に対するアドレスリクエストを送信するタイミングについて擾乱させてライブロックを回避することができ、システム停止を防止することが可能である点に主たる特徴がある。
［アドレスクロスバスイッチの構成（実施例１）］
次に、図３を用いて、実施例１に係るアドレスクロスバスイッチの構成を説明する。図３は、実施例１に係るアドレスクロスバスイッチの構成を示すブロック図である。
同図に示すように、実施例１に係るアドレスクロスバスイッチ３０は、通信制御Ｉ／Ｆ部３１と、記憶部３２と、制御部３３とから構成される。通信制御ＩＦ部３１は、システムボード１０やＩＯユニット２０との間でやり取りする各種情報に関する通信を制御する。
記憶部３２は、制御部３３による各種処理に必要なデータおよびプログラムを記憶する記憶部であり、特に本発明に密接に関連するものとしては、バッファ部３２ａを備える。バッファ部３２ａは、後述するリクエスト受信部３３ａにより受信されたアドレスリクエストを一時的に記憶する。
制御部３３は、所定の制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する処理部であり、特に本発明に密接に関連するものとしては、リクエスト受信部３３ａおよびリクエスト送信制御部３３ｂを備える。
リクエスト受信部３３ａは、アドレスリクエストを受信する処理部であり、通信制御ＩＦ部３１を介してシステムボード１０やＩＯユニット２０から受信したアドレスリクエストをバッファ部３２ａへ格納する。
リクエスト送信制御部３３ｂは、アドレスリクエストの送信（ブロードキャスト）を制御する処理部である。具体的には、リクエスト受信部３３ａにより受信されたアドレスリクエストを監視して、所定の種別のアドレスリクエスト（例えば、ロングパケットのアドレスリクエスト）を計数する。そして、リクエスト送信制御部３３ｂは、所定の種別のアドレスリクエストの計数値が所定の閾値を超えた場合には（例えば、ロングパケットカウンタが１００を超えた場合には）、アドレスリクエストのブロードキャストを一定時間停止する。そして、リクエスト送信制御部３３ｂは、ブロードキャスト停止期間が終了すると、受信していた順番にバッファ部３２ａに記憶されているアドレスリクエストのブロードキャストを再開する。
［アドレスクロスバスイッチによる処理（実施例１）］
続いて、図４を用いて、実施例１に係るアドレスクロスバスイッチによる処理を説明する。図４は、実施例１に係るアドレスクロスバスイッチの処理の流れを示すフローチャートである。
同図に示すように、リクエスト受信部３３ａによりアドレスリクエストが受信されると（ステップＳ４０１）、リクエスト送信制御部３３ｂは、所定の種別のアドレスリクエスト（例えば、ロングパケットのアドレスリクエスト）を計数する（ステップＳ４０２）。
そして、リクエスト送信制御部３３ｂは、アドレスリクエストの計数値が所定の閾値を越えているか否か確認する（ステップＳ４０３）。その結果、アドレスリクエストの計数値が所定の閾値を越えている場合には（ステップＳ４０３肯定）、リクエスト送信制御部３３ｂは、アドレスリクエストのブロードキャストを一定時間停止する（ステップＳ４０４）。一方、アドレスリクエストの計数値が所定の閾値を越えていない場合には（ステップＳ４０３否定）、リクエスト送信制御部３３ｂは、アドレスリクエストをブロードキャストする（ステップＳ４０５）。
［実施例１による効果］
上述してきたように、実施例１によれば、計算処理機などのコンピュータシステム内の各種装置（例えば、システムボード上に搭載されたＣＰＵ）やコンピュータシステムに外部接続される各種外部装置（例えば、ＩＯユニットを介して接続されるＰＣＩカード）から受信したアドレスリクエストを一時的に記憶して（バッファリングして）、記憶されているアドレスリクエストの送信を所定のタイミング（例えば、一定ではない不定期なタイミング）で一定時間停止するように制御するので、例えば、リクエスト応答（例えば、同一のアドレスに関するリクエストに対してリトライを要求する応答など）に対するアドレスリクエストを送信するタイミングについて擾乱させて、ライブロックを回避することができ、システム停止を防止することが可能である。
また、実施例１によれば、計算処理機などのコンピュータシステム内の各種装置あるいはコンピュータシステムに外部接続される各種外部装置から受信したアドレスリクエストを監視して、所定の種別のアドレスリクエスト（例えば、ロングパケットのアドレスリクエスト）を計数するとともに、その計数値が所定の閾値に到達するごとに、アドレスリクエストの送信を一定時間停止するように制御するので、所定の種別のアドレスリクエストを計数した計数値が所定の閾値に到達するタイミングによってアドレスリクエストを送信するタイミングを擾乱させることができ、複雑な回路構成を要することなく、ライブロックを回避することが可能である。
さて、これまで本発明の実施例１について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施例を説明する。
［装置構成等］
図３に示したアドレスクロスバスイッチ３０の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、アドレスクロスバスイッチ３０の分散・統合の具体的形態は図示のものに限られず、例えば、リクエスト受信部３３ａとリクエスト送信制御部３３ｂとを統合するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
さらに、アドレスクロスバスイッチ３０にて行なわれる処理機能（リクエスト送信制御機能）は、その全部または任意の一部が、予め用意され所定のメモリなどに記憶されているプログラムをＭＭＢが読み出して実行することにより実現され得る。また、上記文書中や図面中で示した処理手順、制御手順、具体的名称を含む情報については、特記する場合を除いて任意に変更することができる。
以上のように、本発明に係るリクエスト送信制御装置およびリクエスト送信制御方法は、コンピュータシステム内に搭載された各種装置、あるいは当該コンピュータシステムに外部接続される各種外部装置から受信したアドレスリクエストを調停して、当該各種装置および当該各種外部装置の全てに対して送信するとともに、当該各種装置および当該各種外部装置から受信した当該アドレスリクエストに対するリクエスト応答を集約して、当該各種装置および当該各種外部装置の全てに対して送信する場合に有用であり、特に、ライブロックを回避することができ、システム停止を防止することに適する。
実施例１に係るアドレスクロスバスイッチの概要および特徴を説明するための図である。 実施例１に係るアドレスクロスバスイッチの概要および特徴を説明するための図である。 実施例１に係るアドレスクロスバスイッチの構成を示すブロック図である。 実施例１に係るアドレスクロスバスイッチの処理の流れを示すフローチャートである。 計算処理機の従来構成を示す図である。
符号の説明
１０ システムボード
２０ ＩＯユニット
３０ アドレスクロスバスイッチ
３１ 通信制御Ｉ／Ｆ部
３２ 記憶部
３２ａ バッファ部
３３ 制御部
３３ａ リクエスト受信部
３３ｂ リクエスト送信制御部

Claims (4)

  1. 受信したアドレスリクエストを記憶するアドレスリクエスト記憶手段と、
    前記アドレスリクエストのうち、所定の種別のアドレスリクエストを計数するリクエスト計数手段と、
    前記リクエスト計数手段による計数値が所定の閾値に到達すると、前記アドレスリクエスト記憶手段に記憶された前記アドレスリクエストのブロードキャストを一定時間停止するように制御する送信停止制御手段と、
    を有することを特徴とするリクエスト送信制御装置。
  2. 前記送信停止制御手段は、前記アドレスリクエストのブロードキャストを一定時間停止した後、受信していた順番に前記アドレスリクエストのブロードキャストを再開することを特徴とする請求項１に記載のリクエスト送信制御装置。
  3. 受信したアドレスリクエストを記憶するアドレスリクエスト記憶工程と、
    前記アドレスリクエストのうち、所定の種別のアドレスリクエストを計数するリクエスト計数工程と、
    前記リクエスト計数工程による計数値が所定の閾値に到達すると、前記アドレスリクエスト記憶工程により記憶された前記アドレスリクエストのブロードキャストを一定時間停止するように制御する送信停止制御工程と、
    を含むことを特徴とするリクエスト送信制御方法。
  4. 前記送信停止制御工程は、前記アドレスリクエストのブロードキャストを一定時間停止した後、受信していた順番に前記アドレスリクエストのブロードキャストを再開することを含むことを特徴とする請求項３に記載のリクエスト送信制御方法。
JP2006223490A 2006-08-18 2006-08-18 リクエスト送信制御装置およびリクエスト送信制御方法 Expired - Fee Related JP4841358B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006223490A JP4841358B2 (ja) 2006-08-18 2006-08-18 リクエスト送信制御装置およびリクエスト送信制御方法
US11/785,409 US20080046622A1 (en) 2006-08-18 2007-04-17 Transmission control device and transmission control method
EP07106461A EP1895429B1 (en) 2006-08-18 2007-04-18 Transmission control device and transmission control method
CN200710102884A CN100578479C (zh) 2006-08-18 2007-05-11 传输控制设备和传输控制方法
KR1020070045969A KR100837712B1 (ko) 2006-08-18 2007-05-11 요청 송신 제어 장치 및 요청 송신 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006223490A JP4841358B2 (ja) 2006-08-18 2006-08-18 リクエスト送信制御装置およびリクエスト送信制御方法

Publications (2)

Publication Number Publication Date
JP2008046980A JP2008046980A (ja) 2008-02-28
JP4841358B2 true JP4841358B2 (ja) 2011-12-21

Family

ID=38705124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006223490A Expired - Fee Related JP4841358B2 (ja) 2006-08-18 2006-08-18 リクエスト送信制御装置およびリクエスト送信制御方法

Country Status (5)

Country Link
US (1) US20080046622A1 (ja)
EP (1) EP1895429B1 (ja)
JP (1) JP4841358B2 (ja)
KR (1) KR100837712B1 (ja)
CN (1) CN100578479C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201102698A (en) * 2010-01-26 2011-01-16 Mastouch Optoelectronics Technologies Co Ltd Single-layer projected capacitive touch panel and fabricating method thereof
EP2710481B1 (en) * 2011-05-20 2021-02-17 Intel Corporation Decentralized allocation of resources and interconnect structures to support the execution of instruction sequences by a plurality of engines
CN103716345A (zh) * 2012-09-29 2014-04-09 海尔集团公司 一种智能社区网络中的ip表下发方法
CN110247852A (zh) * 2019-07-08 2019-09-17 无锡锐格思信息技术有限公司 减少广播报文对以太网交换设备cpu影响的方法与设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852718A (en) * 1995-07-06 1998-12-22 Sun Microsystems, Inc. Method and apparatus for hybrid packet-switched and circuit-switched flow control in a computer system
JPH09114750A (ja) * 1995-10-13 1997-05-02 Mitsubishi Electric Corp バス制御装置
US5657281A (en) 1996-03-11 1997-08-12 Cirrus Logic, Inc. Systems and methods for implementing inter-device cell replacements
US5961623A (en) * 1996-08-29 1999-10-05 Apple Computer, Inc. Method and system for avoiding starvation and deadlocks in a split-response interconnect of a computer system
JPH10254843A (ja) * 1997-03-06 1998-09-25 Hitachi Ltd クロスバスイッチ、該クロスバスイッチを備えた並列計算機及びブロードキャスト通信方法
US6032232A (en) * 1997-05-29 2000-02-29 3Com Corporation Multiported memory access system with arbitration and a source burst limiter for blocking a memory access request
US5953685A (en) * 1997-11-26 1999-09-14 Intel Corporation Method and apparatus to control core logic temperature
US6230229B1 (en) * 1997-12-19 2001-05-08 Storage Technology Corporation Method and system for arbitrating path contention in a crossbar interconnect network
US6122692A (en) 1998-06-19 2000-09-19 International Business Machines Corporation Method and system for eliminating adjacent address collisions on a pipelined response bus
JP2000315188A (ja) * 1999-05-06 2000-11-14 Nec Corp ライブ・ロック検出方法及びその装置並びに調停回路
US6629177B1 (en) * 1999-12-27 2003-09-30 Intel Corporation Arbitrating requests on computer buses
EP1364552B1 (en) * 2001-02-28 2006-08-30 International Business Machines Corporation Switching arrangement and method with separated output buffers
US6895454B2 (en) * 2001-10-18 2005-05-17 International Business Machines Corporation Method and apparatus for sharing resources between different queue types
JP4063529B2 (ja) * 2001-11-28 2008-03-19 Ｎｅｃエレクトロニクス株式会社 バスシステムおよびリトライ方法
CN1777878A (zh) * 2003-03-24 2006-05-24 索尼计算机娱乐公司 纵横制交换机,方法和用于控制其操作的程序
US7127534B2 (en) * 2003-06-27 2006-10-24 Emulex Design & Manufacturing Corporation Read/write command buffer pool resource management using read-path prediction of future resources
US7047322B1 (en) * 2003-09-30 2006-05-16 Unisys Corporation System and method for performing conflict resolution and flow control in a multiprocessor system
US7748001B2 (en) 2004-09-23 2010-06-29 Intel Corporation Multi-thread processing system for detecting and handling live-lock conditions by arbitrating livelock priority of logical processors based on a predertermined amount of time
US7600023B2 (en) * 2004-11-05 2009-10-06 Hewlett-Packard Development Company, L.P. Systems and methods of balancing crossbar bandwidth
US7254768B2 (en) * 2005-02-18 2007-08-07 Broadcom Corporation Memory command unit throttle and error recovery
US7484131B2 (en) * 2005-09-13 2009-01-27 International Business Machines Corporation System and method for recovering from a hang condition in a data processing system
JP5076400B2 (ja) * 2006-08-16 2012-11-21 富士通株式会社 データ処理システムおよび情報処理装置

Also Published As

Publication number Publication date
CN100578479C (zh) 2010-01-06
KR100837712B1 (ko) 2008-06-13
EP1895429B1 (en) 2011-07-27
KR20080016432A (ko) 2008-02-21
EP1895429A1 (en) 2008-03-05
JP2008046980A (ja) 2008-02-28
CN101127016A (zh) 2008-02-20
US20080046622A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
US7797292B2 (en) Apparatus, system, and method for an alternate lock facility connection path
US10606753B2 (en) Method and apparatus for uniform memory access in a storage cluster
CN103019835A (zh) 一种多核处理器中断资源优化处理系统和方法
US7617344B2 (en) Methods and apparatus for controlling access to resources in an information processing system
EP2904765B1 (en) Method and apparatus using high-efficiency atomic operations
JP4841358B2 (ja) リクエスト送信制御装置およびリクエスト送信制御方法
US5608878A (en) Dual latency status and coherency reporting for a multiprocessing system
CN114528234A (zh) 用于多路服务器系统的带外管理方法及装置
US10067889B2 (en) Bridge and method for coupling a requesting interconnect and a serving interconnect in a computer system
JP2010118020A (ja) リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム
KR20080048307A (ko) 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법
US11768769B2 (en) Uniform memory access in a system having a plurality of nodes
US10824465B2 (en) Transaction request epochs
JP4941212B2 (ja) 電子デバイス、データ処理装置、及びバス制御方法
CN206479978U (zh) 一种用于处理多个总线设备数据的总线系统
JP5494925B2 (ja) 半導体集積回路、情報処理装置およびプロセッサ性能保証方法
Raghavan et al. Adding Token Counting to Directory-Based Cache Coherence
JPH0277959A (ja) バス調停方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111004

R150 Certificate of patent or registration of utility model

Ref document number: 4841358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees