KR20080048307A - 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법 - Google Patents

멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법 Download PDF

Info

Publication number
KR20080048307A
KR20080048307A KR1020060118545A KR20060118545A KR20080048307A KR 20080048307 A KR20080048307 A KR 20080048307A KR 1020060118545 A KR1020060118545 A KR 1020060118545A KR 20060118545 A KR20060118545 A KR 20060118545A KR 20080048307 A KR20080048307 A KR 20080048307A
Authority
KR
South Korea
Prior art keywords
interrupt
processor
page fault
information
processors
Prior art date
Application number
KR1020060118545A
Other languages
English (en)
Inventor
김문경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060118545A priority Critical patent/KR20080048307A/ko
Publication of KR20080048307A publication Critical patent/KR20080048307A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818—Priority circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

여기에 제공되는 멀티 프로세서 시스템에서의 인터럽트 전달 장치는 복수의 프로세서들 각각에 작업을 할당하도록 구성된 프로세스 중재 로직과; 복수의 프로세서들 각각의 페이지 폴트 발생 여부를 검출하도록 구성된 페이지 폴트 검사부와; 그리고 외부로부터 인터럽트 정보를 입력받고, 페이지 폴트가 발생한 프로세서로 입력된 인터럽트 정보를 전달하는 인터럽트 중재 로직을 포함한다.
또한, 여기에 제공되는 멀티 프로세서 시스템에서의 인터럽트 전달 방법은 복수의 프로세서들 각각의 페이지 폴트 발생 여부를 검출하는 단계와; 그리고
외부로부터 입력받은 인터럽트 정보를 상기 페이지 폴트가 발생한 프로세서로 전달하는 단계를 포함한다.

Description

멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법{DEVICE AND METHOD OF TRANSFERING INTERRUPT IN MULTIPROCESSOR SYSTEM}
도 1은 일반적인 멀티 프로세서 시스템의 인터럽트 제한 회로를 보여주는 블록도이다.
도 2는 본 발명에 따른 멀티 프로세서 시스템의 인터럽트 전달 장치를 보여주는 블록도이다.
도 3은 본 발명에 따른 프로세스 할당 및 우선순위 등록 방법을 보여주는 순서도이다.
도 4는 본 발명에 따른 멀티 프로세서 시스템의 페이지 폴트 관리 방법을 보여주는 순서도이다.
도 5는 본 발명에 따른 멀티 프로세서 시스템의 인터럽트 전달 방법을 보여주는 순서도이다.
* 도면의 주요 부분에 대한 부호 설명 *
210 : 스케줄러 211 : 프로세스 중재 로직
212 : 프로세스 우선순위 블록 213 : 페이지 폴트 검사부
214 : 인터럽트 중재 로직 220 : 멀티 프로세서
230 : 인터럽트 컨트롤러
본 발명은 멀티 프로세서 시스템에 관한 것으로, 좀 더 구체적으로는 멀티 프로세서 시스템에서의 인터럽트 전달 장치 및 방법에 관한 것이다.
멀티 프로세서 시스템은 하나의 시스템에 복수의 프로세서가 탑재된 것으로, 하나의 시스템에 하나의 프로세서가 탑재된 단일 프로세서와 대비된다. 멀티 프로세서의 종류로는 각각의 프로세서가 대등하게 역할을 수행하는 SMP(Symmetric Multiprocessing)와 각각의 프로세서의 역할이 정해져 있는 비대칭적인 ASMP(Asymmetric Multiprocessing)가 있다. 또한 멀티 프로세서는 하나의 칩에 복수의 프로세서가 포함되어 있는 경우와 복수의 프로세서가 하나의 보드에 탑재되어 있는 경우로 구분된다.
멀티 프로세서 시스템은 복수의 프로세스를 동시에 처리할 수 있고, 하나의 프로세서가 작동불능인 경우에도 다른 프로세서로 처리할 수 있기 때문에 높은 신뢰성을 가진다. 또한, 증가된 프로세서들을 통해 짧은 시간 동안에 보다 많은 일을 처리할 수 있다.
일반적으로 멀티 프로세서 시스템은 프로세서 외부로부터 인터럽트를 입력받고, 입력받은 인터럽트를 여러 개의 프로세서 중 어느 프로세서에 할당해야 할지를 결정한다. 멀티 프로세서 시스템은 복수의 프로세서를 포함하기 때문에 각 프로세서로의 인터럽트 전달을 위한 추가의 장치를 필요로 한다. 반면에, 프로세서를 하 나만 구비한 단일 프로세서 시스템은 추가의 장치를 필요로 하지 않는다. 멀티 프로세서 시스템에 사용되는 인터럽트 전달 방법은 여러 가지가 있으며 각각의 방법마다 서로 다른 특징이 있다. 결국, 멀티 프로세서 시스템이 사용하는 인터럽트 전달 방법에 따라서 시스템에 부가되는 오버헤드가 결정된다. 그리고 시스템에 부가되는 오버헤드는 시스템의 성능을 저하시킨다.
일반적인 멀티 프로세서 시스템에서의 인터럽트 제한 회로가 U.S. Patent No. 5,423,049에 "Multiprocessor Circuit" 이라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.
'049 특허에 게재된 멀티 프로세서 시스템에서의 인터럽트 제한 회로를 보여주는 블록도가 도 1에 도시되어 있다.
도 1을 참조하면, 종래 기술에 따른 멀티 프로세서 시스템의 인터럽트 제한 회로 (110)는 스위칭 회로 (111)(Switching Circuit), 지연 회로 (112)(Delay Circuit), 카운터 (113)(Counter), 그리고 타이머 (114)(Timer)를 포함한다.
카운터 (113)는 인터럽트 라인 (115)을 통해 외부장치로부터 인터럽트 신호를 입력받고, 입력받은 인터럽트 신호의 개수를 카운트한다. 카운터 (113)는 타이머 (114)에 미리 설정된 시간 동안 입력받은 인터럽트 신호의 개수가 미리 설정된 개수(기준값) 이상일 경우 스위칭 회로 (111)에 스위칭 신호를 전달한다. 타이머 (114)는 카운터 (113)가 처음으로 인터럽트 신호를 입력받는 것에 대응하여 시간을 측정하기 시작한다. 타이머 (114)는 측정한 시간이 미리 설정된 시간에 도달한 경우 카운팅 중단 신호를 카운터 (113)에 전달한다. 타이머 (114)로부터 카운팅 중단 신호를 전달받은 카운터 (113)는 입력받은 인터럽트 신호의 개수를 세는 것을 중단한다. 인터럽트 스위칭 회로 (111)는 인터럽트 라인 (115)을 통해 외부장치로부터 인터럽트 신호를 입력받고, 입력받은 인터럽트 신호를 CPU (120) 또는 지연 회로 (112)에 전달한다. 스위칭 회로 (111)가 입력받은 인터럽트 신호를 CPU (120) 또는 지연 회로 (112) 중 어디에 전달할 것인지 여부는 카운터 (113)로부터의 스위칭 신호에 의해 결정된다. 스위칭 회로 (111)가 카운터 (113)로부터 스위칭 신호를 입력받은 경우 스위칭 회로 (111)는 입력받은 인터럽트 신호를 지연 회로 (112)에 전달한다. 지연 회로 (112)는 미리 설정된 시간 동안 CPU (120)로 인터럽트 신호가 입력되는 것을 지연시킨다. 결국, 일정 시간 동안에 CPU (120)가 받아들이는 인터럽트 신호의 개수를 제한함으로써 각 CPU (120, 120')로 인터럽트 신호를 공평하게 분배하는 것이 가능해진다.
그러나, 앞서 설명한 방법은 프로세스를 처리하고 있지 않은 프로세서가 있음에도 불구하고 프로세스를 수행하고 있는 프로세서에 인터럽트를 전달하게 되는 문제를 가진다. 또한, 수행 중인 프로세스의 우선순위에 관계없이 인터럽트 신호를 배정하는 문제를 가진다. 따라서, 프로세서가 프로세스를 처리하고 있는지 여부와 프로세서의 우선순위를 고려한 인터럽트 전달 방법이 요구된다.
본 발명의 목적은 멀티 프로세서의 자원을 효율적으로 이용하기 위한 인터럽트 전달 방법을 제공하는 것이다.
본 발명의 예시적인 실시예들은 복수의 프로세서들 각각에 작업을 할당하도록 구성된 프로세스 중재 로직과; 상기 복수의 프로세서들 각각의 페이지 폴트 발생 여부를 검출하도록 구성된 페이지 폴트 검사부와; 그리고 외부로부터 인터럽트 정보를 입력받고, 상기 페이지 폴트가 발생한 프로세서로 상기 입력된 인터럽트 정보를 전달하는 인터럽트 중재 로직을 포함하는 멀티 프로세서 시스템의 인터럽트 전달 장치를 제공한다.
예시적인 실시예에 있어서, 상기 복수의 프로세서들 각각의 프로세스 우선 순위를 저장하도록 구성된 프로세스 우선순위 블록을 더 포함한다.
예시적인 실시예에 있어서, 상기 페이지 폴트가 발생하지 않은 경우에 상기 인터럽트 중재 로직은 상기 프로세스 우선순위 블록의 프로세스 우선 순위에 따라 선택되는 프로세서로 상기 입력된 인터럽트 정보를 전달한다.
예시적인 실시예에 있어서, 상기 인터럽트 중재 로직은 상기 인터럽트 정보가 프로세서로 전달될 때 인터럽트 확인 신호를 외부로 출력한다.
본 발명의 다른 예시적인 실시예들은 복수의 프로세서들 각각의 페이지 폴트 발생 여부를 검출하는 단계와; 그리고 외부로부터 입력받은 인터럽트 정보를 상기 페이지 폴트가 발생한 프로세서로 전달하는 단계를 포함하는 것을 특징으로 하는 멀티 프로세서 시스템의 인터럽트 전달 방법을 제공한다.
예시적인 실시예에 있어서, 상기 페이지 폴트가 검출되지 않은 경우 상기 프로세서들의 프로세스 우선 순위에 따라 선택되는 프로세서로 상기 입력된 인터럽트 정보를 전달하는 단계를 더 포함한다.
예시적인 실시예에 있어서, 상기 인터럽트 정보가 프로세서로 전달될 때 인터럽트 확인 신호를 외부로 출력하는 단계를 더 포함한다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법이 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 2는 본 발명에 따른 멀티 프로세서 시스템의 인터럽트 전달 장치를 보여주는 블록도이다.
도 2를 참조하면, 본 발명에 따른 멀티 프로세서 시스템 (220)의 인터럽트 전달 장치는 복수의 프로세서 (221)(Processor), 스케줄러 (210)(Scheduler), 그리고 인터럽트 컨트롤러 (230)(Interrupt Controller)를 포함하며, 스케줄러 (210)는 프로세스 중재 로직 (211)(Process Arbitration Logic), 프로세스 우선순위 블록 (212)(Process Priority Block), 페이지 폴트 검사부 (213)(Page Fault Checker), 그리고 인터럽트 중재 로직 (214)(Interrupt Arbitration Logic)을 포함한다.
프로세서(221)는 프로세스 중재 로직 (211)에 의해 할당된 프로세스를 처리한다. 특히 멀티 프로세서 (220)는 복수의 프로세서 (221)를 포함하며 각 프로세서 (221)는 서로 다른 프로세스를 처리한다. 인터럽트 컨트롤러 (230)는 외부 장치로부터 발생한 인터럽트 정보를 받아들이고, 받아들인 인터럽트 정보를 스케줄러 (210)에 전달한다. 예를 들면, 인터럽트 정보는 정전, 사용자에 의한 입력, 데이터의 입출력 종료 신호 등을 포함한다. 또한, 인터럽트 컨트롤러 (230)는 스케줄러 (210)로부터 인터럽트 확인 신호(Interrupt Acknowledge)를 입력받는다. 인터럽트 확인 신호는 스케줄러 (210)가 인터럽트 정보를 프로세서 (221)로 올바르게 전달했음을 인터럽트 컨트롤러 (230)에 알리는 신호이다. 인터럽트 확인 신호를 받은 인터럽트 컨트롤러 (230)는 동일한 인터럽트 정보를 스케줄러 (210)에 전달하지 않는다. 스케줄러 (210)는 인터럽트 컨트롤러 (230)와 멀티 프로세서 (220) 사이에 위치한다. 스케줄러 (210)는 인터럽트 컨트롤러 (230)로부터 인터럽트 정보를 받아들이고, 받아들인 인터럽트 정보를 멀티 프로세서 (220)의 각 프로세서 (221)로 전달한다.
구체적으로, 프로세스 중재 로직 (211)은 처리해야 할 복수의 프로세스를 멀티 프로세서 (220)의 각 프로세서 (221)에 분배한다. 프로세스는 프로세스를 처리하고 있지 않은 프로세서 (221)에 우선적으로 할당된다. 각 프로세스는 작업의 성격에 따라 고유의 우선순위를 갖는다.
프로세스 우선순위 블록 (212)은 실행 중인 각 프로세스의 우선순위를 정하고, 정해진 우선순위를 저장한다. 인터럽트 발생시에 우선순위가 낮은 프로세스를 처리하는 프로세서 (221)는 우선순위가 높은 프로세스를 처리하는 프로세서 (221)보다 먼저 인터럽트 정보를 전달받는다. 프로세스의 우선순위는 처리되는 프로세스의 특성에 따라 실시간으로 바뀐다.
페이지 폴트 검사부 (213)는 페이지 폴트가 발생한 프로세서 (221)로부터 정보를 입력받고, 입력받은 정보를 저장한다. 따라서 페이지 폴트 검사부 (213)에 저장된 페이지 폴트 정보에 의거하여 현재 어느 프로세서 (221)에 페이지 폴트가 발생했는지를 알 수 있다. 페이지 폴트는 프로세서 (221)가 접근하고자 하는 데이터나 프로그램이 현재 주기억 장치 내에 존재하지 않기 때문에 데이터나 프로그램을 디스크로부터 주기억 장치로 읽어 들여야 할 경우에 일어나는 중단을 의미한다. 다시 말하면, 페이지 폴트는 현재 프로세서 (221)가 프로세스를 처리하고 있지 않고 있음을 의미한다.
인터럽트 중재 로직 (214)은 인터럽트 컨트롤러 (230)를 통해 외부장치로부터 인터럽트 정보를 전달받고, 전달받은 인터럽트 정보를 각 프로세서 (221)에 분배한다. 인터럽트 중재 로직 (214)이 인터럽트 정보를 각 프로세서 (221)에 분배하는 방법은 후술할 도 5에 자세히 보여질 것이다.
이상의 설명으로부터 알 수 있듯이 각 프로세서 (221)의 페이지 폴트 발생 여부를 파악함으로써 외부로부터 인터럽트 요청이 있는 경우, 우선적으로 페이지 폴트가 발생한 프로세서 (221)에 인터럽트 정보를 전달함으로써 인터럽트 전달시 시스템에 부가되는 오버헤드를 최소화하는 것이 가능하다.
도 3은 본 발명에 따른 프로세스의 할당 및 우선순위 등록 방법을 보여주는 순서도이다.
도 3을 참조하면, S31 단계에서는 처리될 프로세스가 프로세스 중재 로직 (211)으로 전달된다. S32 단계에서 스케줄러 (210)는 프로세서 (221)가 프로세스를 수행중인지 여부를 판단하고, 프로세스를 수행하고 있지 않은 프로세서 (221)가 있는 경우 S33 단계로 진행하고, 모든 프로세서 (221)가 프로세스를 수행하고 있는 경우에는 S32 단계를 다시 진행한다. S33 단계에서는 프로세스 중재 로직 (211)이 프로세스를 수행하고 있지 않은 프로세서 (221)에 프로세스를 할당한다. S34 단계에서는 스케줄러 (210)가 프로세스의 우선순위를 전달받고, 전달받은 우선순위를 프로세스 우선순위 블록 (212)에 저장한다. 이와 같은 방법을 통해 각 프로세스에 프로세스를 할당하고, 스케줄러 (210) 내의 프로세스 우선순위 블록 (212)에 할당된 프로세스의 우선순위를 등록하는 것이 가능해 진다.
도 4는 본 발명에 따른 멀티 프로세서 시스템의 페이지 폴트 관리 방법을 보여주는 순서도이다.
도 4를 참조하면, S41 단계에서 페이지 폴트가 멀티 프로세서 (220)의 각 프로세서 (221)에서 발생한 경우 S42 단계로 진행한다. S42 단계에서 스케줄러 (210)는 페이지 폴트가 발생했음을 알리는 신호를 프로세서 (221)로부터 전달받는다. S43 단계에서 스케줄러 (210)의 페이지 폴트 검사부 (213)는 프로세서 (221)로부터 전달받은 신호를 저장한다. 이와 같은 방법을 통해 스케줄러 (210) 내의 페이지 폴 트 검사부 (213)에 각 프로세스에서의 페이지 폴트 발생 여부를 저장하는 것이 가능해 진다.
도 5는 본 발명에 따른 멀티 프로세서 시스템의 인터럽트 전달 방법을 보여주는 순서도이다.
도 5를 참조하면, S51 단계에서는 외부 장치로부터 인터럽트가 발생한 경우에 S52 단계로 진행한다. S52 단계에서 스케줄러 (210)의 페이지 폴트 검사부 (213)는 각 프로세서 (221)의 페이지 폴트 상태를 체크한다. S53 단계에서 프로세서 (221)가 페이지 폴트 상태에 있는 경우에는 S54 단계로 진행하고 페이지 폴트가 발생한 프로세서 (221)가 없는 경우에는 S55 단계로 진행한다. S54 단계에서는 페이지 폴트가 발생한 프로세서 (221)를 선택하고 S57 단계로 진행한다. S55 단계에서는 스케줄러 (210)의 프로세스 우선순위 블록 (212)이 실행 중인 각 프로세스의 우선순위를 검사하고 S56 단계로 진행한다. S56 단계에서는 스케줄러 (210)의 프로세스 우선순위 블록 (212)이 우선순위가 가장 낮은 프로세스를 실행하고 있는 프로세서 (221)를 선택하고 S57 단계로 진행한다. S57 단계에서는 인터럽트 중재 로직 (214)이 선택된 프로세서 (221)로 인터럽트 정보를 전달한다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
상술한 바와 같이, 멀티 프로세서 시스템에서 외부로부터 인터럽트 요청이 있는 경우, 우선적으로 페이지 폴트가 발생한 프로세서에 인터럽트 정보를 전달하고, 페이지 폴트가 발생한 프로세서가 없는 경우 우선순위가 가장 낮은 프로세스를 수행하고 있는 프로세서에 인터럽트 정보를 전달함으로써 인터럽트 전달시 시스템에 부가되는 오버헤드를 최소화하는 것이 가능하다.

Claims (7)

  1. 복수의 프로세서들을 포함하는 멀티 프로세서 시스템의 인터럽트 전달 장치에 있어서:
    상기 복수의 프로세서들 각각에 작업을 할당하도록 구성된 프로세스 중재 로직과;
    상기 복수의 프로세서들 각각의 페이지 폴트 발생 여부를 검출하도록 구성된 페이지 폴트 검사부와; 그리고
    외부로부터 인터럽트 정보를 입력받고, 상기 페이지 폴트가 발생한 프로세서로 상기 입력된 인터럽트 정보를 전달하는 인터럽트 중재 로직을 포함하는 것을 특징으로 하는 인터럽트 전달 장치.
  2. 제 1 항에 있어서,
    상기 복수의 프로세서들 각각의 프로세스 우선 순위를 저장하도록 구성된 프로세스 우선순위 블록을 더 포함하는 것을 특징으로 하는 인터럽트 전달 장치.
  3. 제 2 항에 있어서,
    상기 페이지 폴트가 발생하지 않은 경우, 상기 인터럽트 중재 로직은 상기 프로세스 우선순위 블록의 프로세스 우선 순위에 따라 선택되는 프로세서로 상기 입력된 인터럽트 정보를 전달하는 것을 특징으로 하는 인터럽트 전달 장치.
  4. 제 1 항에 있어서,
    상기 인터럽트 중재 로직은 상기 인터럽트 정보가 프로세서로 전달될 때 인터럽트 확인 신호를 외부로 출력하도록 구성되는 것을 특징으로 하는 인터럽트 전달 장치.
  5. 복수의 프로세서들을 포함하는 멀티 프로세서 시스템의 인터럽트 전달 방법에 있어서:
    상기 복수의 프로세서들 각각의 페이지 폴트 발생 여부를 검출하는 단계와; 그리고
    외부로부터 입력받은 인터럽트 정보를 상기 페이지 폴트가 발생한 프로세서로 전달하는 단계를 포함하는 것을 특징으로 하는 인터럽트 전달 방법.
  6. 제 5 항에 있어서,
    상기 페이지 폴트가 검출되지 않은 경우, 상기 프로세서들의 프로세스 우선 순위에 따라 선택되는 프로세서로 상기 입력된 인터럽트 정보를 전달하는 단계를 더 포함하는 것을 특징으로 하는 인터럽트 전달 방법.
  7. 제 5 항에 있어서,
    상기 인터럽트 정보가 프로세서로 전달될 때 인터럽트 확인 신호를 외부로 출력하는 단계를 더 포함하는 것을 특징으로 하는 인터럽트 전달 방법.
KR1020060118545A 2006-11-28 2006-11-28 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법 KR20080048307A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118545A KR20080048307A (ko) 2006-11-28 2006-11-28 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118545A KR20080048307A (ko) 2006-11-28 2006-11-28 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20080048307A true KR20080048307A (ko) 2008-06-02

Family

ID=39804552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118545A KR20080048307A (ko) 2006-11-28 2006-11-28 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20080048307A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027951A1 (ko) * 2011-08-23 2013-02-28 삼성전자 주식회사 멀티 코어 시스템의 인터럽트 할당 방법 및 장치
US9460032B2 (en) 2010-10-08 2016-10-04 Samsung Electronics Co., Ltd. Apparatus and method for processing an interrupt
KR20230069927A (ko) * 2020-09-11 2023-05-19 애플 인크. 스케일러블 인터럽트들

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460032B2 (en) 2010-10-08 2016-10-04 Samsung Electronics Co., Ltd. Apparatus and method for processing an interrupt
WO2013027951A1 (ko) * 2011-08-23 2013-02-28 삼성전자 주식회사 멀티 코어 시스템의 인터럽트 할당 방법 및 장치
KR20230069927A (ko) * 2020-09-11 2023-05-19 애플 인크. 스케일러블 인터럽트들
US12007920B2 (en) 2020-09-11 2024-06-11 Apple Inc. Scalable interrupts

Similar Documents

Publication Publication Date Title
US6920516B2 (en) Anti-starvation interrupt protocol
JP5536807B2 (ja) 共用リソースの割り当てを制御するためのシステム、方法、コンピュータ・プログラム
US5594882A (en) PCI split transactions utilizing dual address cycle
JP5160300B2 (ja) 仮想レーン資源を動的に再割当てするシステムおよび方法
US7222201B2 (en) Virtual endpoint for USB devices
US8156273B2 (en) Method and system for controlling transmission and execution of commands in an integrated circuit device
US6421751B1 (en) Detecting a no-tags-free condition in a computer system having multiple outstanding transactions
JP5591729B2 (ja) トレースデータの優先度の選択
EP0538829A2 (en) Apparatus for reducing interrupt retry attempts
US7739451B1 (en) Method and apparatus for stacked address, bus to memory data transfer
KR20180027646A (ko) I/o 패킷 압축을 위한 레지스터 파일
KR20100050819A (ko) 반도체 메모리 시스템의 동작 방법
US20150234759A1 (en) Method and apparatus using high-efficiency atomic operations
CN100535885C (zh) 多处理器系统
US7219268B2 (en) System and method for determining transaction time-out
JP2007058716A (ja) データ転送バスシステム
US20070198756A1 (en) Tag allocation method
KR20080048307A (ko) 멀티 프로세서 시스템의 인터럽트 전달 장치 및 방법
US6691191B1 (en) Transaction retry in multi-processor system
JP2007122410A (ja) バス調停回路及びバス調停方法
JP4841358B2 (ja) リクエスト送信制御装置およびリクエスト送信制御方法
WO2007039933A1 (ja) 演算処理装置
US6920584B2 (en) System design verification using selected states of a processor-based system to reveal deficiencies
KR101087177B1 (ko) 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP2004334863A (ja) 順番のある（ｉｎ−ｏｒｄｅｒ）キューをドレインする（ｄｒａｉｎ）システムおよび方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination