JP4819612B2 - めっき処理装置および半導体装置の製造方法 - Google Patents

めっき処理装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4819612B2
JP4819612B2 JP2006214895A JP2006214895A JP4819612B2 JP 4819612 B2 JP4819612 B2 JP 4819612B2 JP 2006214895 A JP2006214895 A JP 2006214895A JP 2006214895 A JP2006214895 A JP 2006214895A JP 4819612 B2 JP4819612 B2 JP 4819612B2
Authority
JP
Japan
Prior art keywords
plating
substrate
anode
membrane
neutral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006214895A
Other languages
English (en)
Other versions
JP2008038208A (ja
Inventor
哲也 黒川
幸司 有田
香織 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006214895A priority Critical patent/JP4819612B2/ja
Priority to US11/882,177 priority patent/US20080029402A1/en
Priority to CNA2007101399841A priority patent/CN101144177A/zh
Publication of JP2008038208A publication Critical patent/JP2008038208A/ja
Application granted granted Critical
Publication of JP4819612B2 publication Critical patent/JP4819612B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/16Regeneration of process solutions
    • C25D21/22Regeneration of process solutions by ion-exchange
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002Cell separation, e.g. membranes, diaphragms
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、めっき処理装置および半導体装置の製造方法に関するものである。
半導体基板上に形成された配線溝やスルーホール等の凹部を銅等の金属材料で埋め込み、配線やビアを形成する手段として、めっき処理が用いられている。従来、このようなめっき処理において、めっき液中のアノード(陽極)側で発生するパーティクルの発生や、アクセラレータ、レベラ、またはサプレッサ等の添加剤がアノード上で分解することが問題となっていた。このような問題を防ぐために、アノードと被処理基板との間にイオン交換膜または中性膜を設けた構成が知られている。
特許文献1(特開2003−73889号公報)には、半導体ウェハに電気銅めっきを行う際にめっき槽を陰イオン交換膜で陰極室と陽極室に隔離した構成が記載されている。これにより、半導体ウェハへのパーティクルの付着を防止することができるとされている。
特許文献2(特開2005−133187号公報)には、イオン交換膜と基板の被めっき面とを互いに近接または接触させつつ、イオン交換膜と基板とを相対運動させた後にめっきを行うことにより、配線パターン上部におけるめっきを抑制してめっき速度を低下させる技術が記載されている。これにより、表面が平坦なめっき膜を形成することができるとされている。
特許文献3(特開2000−192298号公報)には、陽極電極板と被めっき基板との間に多孔質の中性膜または陽イオン交換膜からなる隔膜を配置し、めっき槽本体内を陽極室と陰極室に隔離した構成が記載されている。これにより、めっき液中の添加剤が陽極電極板表面に接触し分解することを防止し、添加剤の不足によりめっき表面が粗くなることがなく、陽極電極板表面で発生する酸素ガスを速やかに除去でき、均一な金属めっき膜が形成できるとされている。
特許文献4(特開2001−49498号公報)には、非めっき基板と陽極電極との間にイオン交換樹脂または多孔性中性膜を配置してこれらを隔離した構成が記載されている。これにより、被めっき基板のめっき面に気泡が付着することがないようにすることができるとされている。
特開2003−73889号公報 特開2005−133187号公報 特開2000−192298号公報 特開2001−49498号公報
しかしながら、上記記載の従来技術は、以下の点で改善の余地を有していた。
陽イオンのみを選択的に透過させる陽イオン交換膜は、一般的にスルホン酸基等で構成されており、表面がマイナスに帯電している。そのため、アノードと被処理基板との間に陽イオン交換膜を設けた場合、添加剤が中性またはマイナスに帯電している場合は透過を抑制できるが、添加剤がプラスに帯電している場合は、添加剤が陽イオン交換膜に吸着しやすいという問題があった。一般的にレベラはプラスに帯電しており、陽イオン交換膜を用いた場合、レベラの消費レートが高くなるという問題があった。
また、アノードと被処理基板との間に中性膜を設ける場合、中性膜の濾過径を細かくしすぎると、アノード側と被処理基板側とで透過が必要なイオンの透過も妨げられてしまうため、濾過径をあまり細かくできなかった。たとえば、アノードとして溶解性の銅アノードを用いた場合、アノードと被処理基板との間の銅イオン移動がスムーズに行われないと、銅イオンの投下効率が落ちてしまう。そのため、中性膜の濾過径を銅イオンが透過できる程度に大きくする必要がある。そのため、アクセラレータ等の分子量の小さい添加剤の透過を抑制できないという問題があった。
上記従来技術においては、アノードと被処理基板との間に陽イオン交換膜または中性膜(または陰イオン交換膜)のいずれか一方のみしか設けられていなかったため、めっき液中の添加剤の消費を低減できなかった。また、添加剤がアノード側に透過してしまい、アノードで接触分解し、不純物となってめっき液中に蓄積し、めっき膜の欠陥の原因となっていた。
本発明によれば、
添加剤を含むめっき液でめっき処理を行うめっき処理装置であって、
めっき槽中に配置された被処理基板とアノードとの間に、中性濾過膜と陽イオン交換膜との積層体を、前記被処理基板側に前記中性濾過膜が位置するように配置して、当該積層体により前記めっき槽を前記被処理基板および前記添加剤を含む第1室と前記アノードを含む第2室とに隔離したことを特徴とするめっき処理装置が提供される。
本発明によれば、
添加剤を含むめっき液でめっき処理を行う工程を含む半導体装置の製造方法であって、
前記めっき処理を行う工程は、めっき槽中に配置された被処理基板とアノードとの間に、中性濾過膜と陽イオン交換膜との積層体を、前記被処理基板側に前記中性濾過膜が位置するように配置して、前記めっき槽を前記被処理基板および前記添加剤を収容する第1室と前記アノードを収容する第2室とに隔離した状態で前記被処理基板にめっき処理を施す半導体装置の製造方法が提供される。
ここで、中性濾過膜は、極性を有しない無極性の濾過膜とすることができる。また、中性濾過膜は、多孔質構造を有し、孔径により分子量(分子径)の大きい分子の透過を抑制するように構成することができる。
このような構成とすると、たとえばめっき液が添加剤としてレベラ、アクセラレータ、およびサプレッサを含む場合でも、レベラが陽イオン交換膜に吸着するのを防ぐことができるとともに、分子量の小さい添加剤がアノード側に透過するのを防ぐことができる。これにより、添加剤の消費量を低減することができる。
なお、アノード(陽極電極板)は、溶解性のたとえば銅アノードにより構成することもでき、また不溶性陽極とすることもできる。アノードを銅アノードにより構成した場合、積層体は、銅イオンを透過可能に構成することができる。
本発明によれば、添加剤を含むめっき液でめっき処理を行う際に、添加剤の消費を低減することができる。
本実施の形態におけるめっき処理装置200は、半導体基板上に、銅膜をめっき法で形成する際に用いられる。
図1は、本実施の形態におけるめっき処理装置200の構成を示す断面図である。
めっき処理装置200は、めっき槽201と、めっき槽201中に配置されたアノード220とを含む。本実施の形態において、アノード220は、溶解性の銅アノードにより構成することができる。めっき槽201には、めっき液202が収容されている。めっき液202は、たとえば硫酸銅水溶液等により構成される。また、図示していないが、めっき処理装置200は、被処理基板100を載置する載置台を有し、当該載置台上に被処理基板100が配置されている。
めっき処理装置200は、さらに、被処理基板100とアノード220との間に配置された中性濾過膜210と陽イオン交換膜208との積層体204を含む。積層体204は、被処理基板100側に中性濾過膜210が位置するように配置される。めっき槽201は、積層体204により被処理基板100を含む第1室202aとアノード220を含む第2室202bとに隔離される。また、めっき処理装置200は、積層体204と被処理基板100との間に配置された整流板214を含む。整流板214は、被処理基板100近傍でのめっき液202液の流れを均一にする目的で設置される。ただし、孔径が充分大きく、めっき液202の構成材料の透過可能に構成される。
第1室202aにおいて、めっき液202中には、添加剤としてレベラ、アクセラレータ(促進剤)、およびサプレッサ(抑制剤)が導入されている。
本実施の形態において、レベラとしては、たとえば分子量2000〜3000で、正に帯電した材料を用いることができる。このような材料としては、たとえば陽イオン性アミンポリマーを用いることができる。
本実施の形態において、アクセラレータとしては、たとえば分子量500以下で、ジスルフィド結合を有し、負に帯電した材料を用いることができる。このような材料としては、一般式
SO −R−S−S−R−SO (ここでRおよびRはそれぞれ独立して炭化水素鎖)
で表されるものを用いることができる。
本実施の形態において、サプレッサとしては、たとえば分子量2000〜3000で、極性を有しない材料を用いることができる。このような材料としては、たとえばポリエチレングリコールを用いることができる。
積層体204は、レベラ、アクセラレータ、およびサプレッサの透過を抑制するように構成される。また、本実施の形態において、積層体204は、銅イオンを透過可能に構成される。中性濾過膜210は、微細な孔を有し、孔径よりも小さいサイズの分子を透過するとともに大きいサイズの分子の透過を抑制する。中性濾過膜210は、無極性であるとともに、少なくともレベラの透過を抑制する孔径を有するように構成される。本実施の形態において、中性濾過膜210の孔径は、0.5μm以下とすることができる。これにより、上記のようなレベラの透過を抑制することができる。一方、銅イオンを通過させるために、中性濾過膜210の孔径は、0.01μm以上とすることができる。中性濾過膜210としては、たとえばポリプロピレンを用いることができる。
陽イオン交換膜208は、陽イオンのみを選択的に透過させる。陽イオン交換膜208としては、たとえばスルホン酸基を有するポリアクリル樹脂を用いることができる。
本実施の形態において、積層体204は、中性濾過膜210と陽イオン交換膜208とが互いに接して設けられた積層膜206と、積層膜206を保持する保持板212とを含む。このような積層膜206を用いることにより、中性濾過膜210と陽イオン交換膜208との間に空気等の気泡が侵入するのを防ぎ、めっき槽201中のめっき液の流れの制御を容易に行うことができる。
図2は、積層体204を中性濾過膜210側から見た平面図である。図示していないが、めっき槽201は、円柱型に構成されている。積層体204は、めっき槽201の断面積と等サイズに構成され、めっき槽201を第1室202aと第2室202bとに区画する。ただし、積層体204は、第1室202aに導入されたレベラ、アクセラレータ、およびサプレッサが第2室202bに透過しない構成となっていればどのような構成とすることもできる。たとえば、他の例において、めっき液202と被処理基板100との間を部分的に隔てる隔壁を設け、隔壁で隔たれていない開放部分に積層体204を配置する構成とすることもできる。ここで、保持板212は、たとえばプラスチック材料により構成され、積層膜206を補強する骨組み構造を有する。
次に、以上のように構成された積層体204の機能を説明する。
積層体204において、中性濾過膜210が第1室202a側に設けられている。そのため、第1室202aにレベラ、アクセラレータ、およびサプレッサが導入されている場合に、まず、中性濾過膜210により、分子量の大きいレベラおよびサプレッサの透過が抑制される。そのため、レベラおよびサプレッサが第2室202bに移動するのを防ぐことができ、これらの消費量を低減することができる。また、プラスに帯電したレベラが陽イオン交換膜208に接するのを防ぐことができるので、レベラの消費量をより低減することができる。一方、分子量の小さいアクセラレータが中性濾過膜210を透過しても、陽イオン交換膜208によりアクセラレータが第2室202bに移動するのを防ぐことができる。これにより、中性濾過膜210の孔径をアクセラレータが通過できる程度に大きくしても、アクセラレータの消費量も低減することができる。
次に、本実施の形態におけるめっき処理装置200を用いて半導体装置を製造する手順を図6を参照して説明する。
半導体装置300は、トランジスタ等が形成された半導体基板302と、半導体基板302上に形成された層間絶縁膜304と、その上に形成された層間絶縁膜306とを含む。層間絶縁膜304および層間絶縁膜306中には、配線やビアが形成されている。
このように構成された半導体装置300において、まず、層間絶縁膜306に配線溝(凹部)を形成する。ここで、図示したように、層間絶縁膜306には、第1の配線溝308、第2の配線溝310、第3の配線溝312、第4の配線溝314、第5の配線溝316、第6の配線溝318、および第7の配線溝320が形成される(図6(a))。
このような配線溝を配線材料で埋め込む手順は、以下のようになる。まず、層間絶縁膜306の配線溝内にバリアメタル膜を形成する。バリアメタル膜は、たとえばTaN/Ta等、通常の銅配線のバリアメタル膜として用いられるものとすることができる。つづいて、バリア膜上にめっきのシード膜を形成する。ここで、シード膜は、CVD法等により形成された銅膜等とすることができる。
その後、めっき処理装置200を用いてめっき処理を行う。これにより、配線溝内にめっき膜332を形成することができる。ここで、めっき膜332は、銅膜とすることができる(図6(b))。本実施の形態におけるめっき処理装置200を用いることにより、添加剤の分解生成物による欠陥を抑制することができる。
図1を参照して説明したのと同様に、被処理基板100とアノード220との間に積層体204を配置してレベラ、アクセラレータ、およびサプレッサそれぞれの消費量を調べた。レベラとして分子量2500の陽イオン性アミンポリマー、アクセラレータとして分子量310のビス(3−スルホプロピル)ジスルフィド、サプレッサとして分子量2200のポリエチレングリコールを用いた。陽イオン交換膜としてスルホン酸基を有するポリアクリル樹脂、中性濾過膜としてポリプロピレンを用いた。実験は、30日間毎日行った。また、比較として、中性濾過膜のみ、陽イオン交換膜のみ、中性濾過膜も陽イオン交換膜もなしの場合についても同様にレベラ、アクセラレータ、およびサプレッサそれぞれの消費量を調べた。
図3〜図5に結果を示す。条件は以下のとおりである。
(1)積層膜(中性濾過膜+陽イオン交換膜:積層体204)
(2)中性濾過膜のみ
(3)陽イオン交換膜のみ
(4)中性濾過膜も陽イオン交換膜もなし
図3は、レベラの消費量を示す図である。ここで、縦軸は、(1)の積層膜を用いた場合を1として規格化したレベラの消費量を示す。(1)〜(3)のいずれの場合も、膜を用いていない(4)に比べるとレベラの消費量は低減された。しかし、(3)の陽イオン交換膜のみの場合、(1)の積層膜を用いた場合に比べて、レベラの消費量が2倍近く多くなっている。(2)の中性濾過膜のみの場合、(1)の積層膜を用いた場合に比べて、レベラの消費量がわずかに多くなっているが、大きな変化はなかった。いずれの場合についても、30日経過後も膜特性に変化はなかった。
図4は、アクセラレータの消費量を示す図である。ここで、縦軸は、(1)の積層膜を用いた場合を1として規格化したアクセラレータの消費量を示す。(1)〜(3)のいずれの場合も、膜を用いていない(4)に比べるとアクセラレータの消費量は低減された。しかし、(2)の中性濾過膜のみの場合、(1)の積層膜を用いた場合に比べて、アクセラレータの消費量が1.5倍以上多くなっている。(3)の陽イオン交換膜のみの場合、(1)の積層膜を用いた場合に比べて、アクセラレータの消費量がわずかに多くなっているが、大きな変化はなかった。いずれの場合についても、30日経過後も膜特性に変化はなかった。
図5は、サプレッサの消費量を示す図である。ここで、縦軸は、(1)の積層膜を用いた場合を1として規格化したサプレッサの消費量を示す。(1)〜(3)のいずれの場合も、膜を用いていない(4)に比べるとサプレッサの消費量は低減された。(2)の中性濾過膜のみの場合および(3)の陽イオン交換膜のみの場合、(1)の積層膜を用いた場合に比べて、アクセラレータの消費量がわずかに多くなっているが、大きな変化はなかった。いずれの場合についても、30日経過後も膜特性に変化はなかった。
以上のように、積層体204を用いることにより、レベラ、アクセラレータ、およびサプレッサの3つの添加剤すべての消費量を同時に低減することができた。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
実施の形態においては、アノード220が銅アノードである場合を例として説明したが、アノード220は、不溶性アノードとすることもできる。この場合も積層体204は、上述したのと同様に構成することができるが、たとえば銅イオンを透過しないように構成してもよい。
また、以上の実施の形態において、めっき液が銅イオンを含む銅めっきを例として説明したが、本発明は他の種々のめっき処理に適用することができる。たとえば、ニッケル等を用いて、半導体装置のバンプを形成するめっき処理にも適用することができる。この場合も、アノードとしては、溶解性および不溶性のいずれを用いてもよい。
本発明の実施の形態におけるめっき処理装置の構成を示す断面図である。 本発明の実施の形態におけるめっき処理装置に含まれる積層体を中性濾過膜側から見た平面図である。 実施例におけるレベラの消費量を示す図である。 実施例におけるアクセラレータの消費量を示す図である。 実施例におけるサプレッサの消費量を示す図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
符号の説明
100 被処理基板
200 めっき処理装置
201 めっき槽
202 めっき液
202a 第1室
202b 第2室
204 積層体
206 積層膜
208 陽イオン交換膜
210 中性濾過膜
212 保持板
220 アノード
300 半導体装置
302 半導体基板
304 層間絶縁膜
306 層間絶縁膜
308 第1の配線溝
310 第2の配線溝
312 第3の配線溝
314 第4の配線溝
316 第5の配線溝
318 第6の配線溝
320 第7の配線溝
332 めっき膜

Claims (8)

  1. 添加剤を含むめっき液でめっき処理を行うめっき処理装置であって、
    めっき槽中に配置された被処理基板とアノードとの間に、中性濾過膜と陽イオン交換膜との積層体を、前記被処理基板側に前記中性濾過膜が位置するように配置して、当該積層体により前記めっき槽を前記被処理基板および前記添加剤を含む第1室と前記アノードを含む第2室とに隔離したことを特徴とするめっき処理装置。
  2. 請求項1に記載のめっき処理装置において、
    前記積層体において、前記中性濾過膜と前記陽イオン交換膜とが接して設けられためっき処理装置。
  3. 請求項1または2に記載のめっき処理装置において、
    前記中性濾過膜の孔径が0.5μm以下であるめっき処理装置。
  4. 請求項1から3いずれかに記載のめっき処理装置において、
    前記めっき槽の前記第1室には、レベラ、アクセラレータ、およびサプレッサを含むめっき液が導入され、
    前記積層体は、前記アクセラレータ、前記レベラ、および前記サプレッサの透過を抑制するように構成されためっき処理装置。
  5. 請求項1から4いずれかに記載のめっき処理装置において、
    前記アノードは、銅アノードにより構成されためっき処理装置。
  6. 請求項5に記載のめっき処理装置において、
    前記積層体は、銅イオンを透過可能に構成されためっき処理装置。
  7. 添加剤を含むめっき液でめっき処理を行う工程を含む半導体装置の製造方法であって、
    前記めっき処理を行う工程は、めっき槽中に配置された被処理基板とアノードとの間に、中性濾過膜と陽イオン交換膜との積層体を、前記被処理基板側に前記中性濾過膜が位置するように配置して、前記めっき槽を前記被処理基板および前記添加剤を収容する第1室と前記アノードを収容する第2室とに隔離した状態で前記被処理基板にめっき処理を施す半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    前記めっき処理を行う工程により、半導体基板上を覆う絶縁膜中に設けられた凹部内に、銅膜を形成する半導体装置の製造方法。
JP2006214895A 2006-08-07 2006-08-07 めっき処理装置および半導体装置の製造方法 Expired - Fee Related JP4819612B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006214895A JP4819612B2 (ja) 2006-08-07 2006-08-07 めっき処理装置および半導体装置の製造方法
US11/882,177 US20080029402A1 (en) 2006-08-07 2007-07-31 Electrochemical processing apparatus and method of processing a semiconductor device
CNA2007101399841A CN101144177A (zh) 2006-08-07 2007-08-07 电化学处理设备和处理半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006214895A JP4819612B2 (ja) 2006-08-07 2006-08-07 めっき処理装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008038208A JP2008038208A (ja) 2008-02-21
JP4819612B2 true JP4819612B2 (ja) 2011-11-24

Family

ID=39028088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006214895A Expired - Fee Related JP4819612B2 (ja) 2006-08-07 2006-08-07 めっき処理装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20080029402A1 (ja)
JP (1) JP4819612B2 (ja)
CN (1) CN101144177A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9017528B2 (en) * 2011-04-14 2015-04-28 Tel Nexx, Inc. Electro chemical deposition and replenishment apparatus
US9677190B2 (en) * 2013-11-01 2017-06-13 Lam Research Corporation Membrane design for reducing defects in electroplating systems
JP5938426B2 (ja) 2014-02-04 2016-06-22 株式会社豊田中央研究所 電気めっきセル、及び、金属皮膜の製造方法
JP7173932B2 (ja) * 2019-06-10 2022-11-16 株式会社荏原製作所 アノードホルダ、及びめっき装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04136196A (ja) * 1990-09-27 1992-05-11 Asahi Glass Co Ltd 電解用含フッ素陽イオン交換膜及びこれを用いた水酸化アルカリの製造方法
DE19834353C2 (de) * 1998-07-30 2000-08-17 Hillebrand Walter Gmbh & Co Kg Alkalisches Zink-Nickelbad
US7585398B2 (en) * 1999-04-13 2009-09-08 Semitool, Inc. Chambers, systems, and methods for electrochemically processing microfeature workpieces
JP2000313990A (ja) * 1999-04-27 2000-11-14 Dainippon Screen Mfg Co Ltd 基板メッキ装置
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US7189647B2 (en) * 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
US6875331B2 (en) * 2002-07-11 2005-04-05 Applied Materials, Inc. Anode isolation by diffusion differentials
US6852209B2 (en) * 2002-10-02 2005-02-08 Applied Materials, Inc. Insoluble electrode for electrochemical operations on substrates
US20050051437A1 (en) * 2003-09-04 2005-03-10 Keiichi Kurashina Plating apparatus and plating method

Also Published As

Publication number Publication date
US20080029402A1 (en) 2008-02-07
JP2008038208A (ja) 2008-02-21
CN101144177A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
KR102422943B1 (ko) 전기도금 시스템들에서의 디펙트들을 저감시키기 위한 멤브레인 설계
US8603305B2 (en) Electrolyte loop with pressure regulation for separated anode chamber of electroplating system
KR101807313B1 (ko) 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진
US6852209B2 (en) Insoluble electrode for electrochemical operations on substrates
US20070175752A1 (en) Anolyte for copper plating
US20140299476A1 (en) Electroplating method
TWI522499B (zh) A method of modifying the reduced graphene layer on the surface of the substrate
US9435049B2 (en) Alkaline pretreatment for electroplating
US20060189129A1 (en) Method for applying metal features onto barrier layers using ion permeable barriers
JP4819612B2 (ja) めっき処理装置および半導体装置の製造方法
JP2016186127A (ja) シリコン貫通ビア内への銅の電着のための、ニッケルライナおよびコバルトライナの前処理
CN1678770A (zh) 电化学处理槽
WO2004013381A2 (en) Insoluble anode loop in copper electrodeposition cell for interconnect formation
US20040134775A1 (en) Electrochemical processing cell
US20120255864A1 (en) Electroplating method
US20140209472A1 (en) Electrolytic process using cation permeable barrier
JP2015151553A (ja) アノードホルダ及びめっき装置
DE102016104030A1 (de) Schichtbildungsvorrichtung und Schichtbildungsverfahren
JP4448133B2 (ja) 電気化学処理セル
US20040016648A1 (en) Tilted electrochemical plating cell with constant wafer immersion angle
TW202210664A (zh) 基板之化學及/或電解表面處理之電化學沈積系統
US20060124468A1 (en) Contact plating apparatus
US20080217164A1 (en) Electrolytic Processing Apparatus
CN1575106A (zh) 印刷线路板及其制造方法、电镀铜方法及电镀铜液
WO2021142357A1 (en) Tsv process window and fill performance enhancement by long pulsing and ramping

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees