JP4817925B2 - 強誘電体膜の検査方法及びその検査工程を有する半導体装置の製造方法 - Google Patents

Description

本発明は，強誘電体膜の検査方法及びその検査工程を有する半導体装置の製造方法に関し，特に，製造ラインにおいて強誘電体膜の良否判定検査を行う方法に関する。

強誘電体膜は，一定の電圧が印加されると分極し，電圧印加を停止した後も残留分極作用による分極状態を維持する。この残留分極特性を利用して，強誘電体膜を利用した強誘電体キャパシタをメモリセルに利用する強誘電体メモリが普及しつつある。

しかしながら，強誘電体キャパシタは，製造方法が複雑で品質を安定させるのが困難であることから，製造ラインにおいて強誘電体膜の良否判定検査を行うことが求められている。強誘電体膜の不良品を製造ラインの上流で検査することで，無駄な製造プロセスコストを削減する必要があるからである。

従来の強誘電体膜の良否判定検査として，強誘電体膜をエッチングしないが強誘電体膜の下の基板をエッチングするエッチング液で表面を処理することで，強誘電体膜に形成されているピンホールを観察することが提案されている。たとえば，特許文献１に記載されるとおりである。しかし，この方法は強誘電体膜の結晶の良否を間接的にチェックするにすぎない。

それ以外の方法として，強誘電体膜を生成した後にそのＰｂの量をチェックしたり，膜厚をチェックしたり，あるいは，強誘電体膜を生成するスパッタリング工程で酸素の流量を監視する方法がある。これらの方法も，間接的に強誘電体膜の良否を判定するにすぎない。

また，強誘電体膜をスパッタリング法で生成して結晶化アニール後にＸ線写真により結晶の配向性を確認する方法もある。強誘電体膜にＸ線スポットを照射しながら結晶の配向性を確認する方法である。
特開平５−３２２７２２号公報

しかしながら，強誘電体膜のＸ線による結晶配向性のチェックは，測定時間が２０分程度と長く，スループットの低下を招き製造ラインでの判定方法として好ましくない。スループットの低下を回避するためには，製造ロット内の一部のウエハを抜き取って検査しなければならず，膜質が安定せず欠陥のばらつきがある強誘電体膜の検査方法として適切ではない。全てのウエハについて検査することが望ましい。

また，Ｘ線スポットのサイズが大きく，おおざっぱな結晶配向の欠陥を検出するにとどまり，強誘電体キャパシタ領域内に結晶配向の欠陥が存在するか否かまで正確に検査することができていない。

そこで，本発明の目的は，製造ラインでも利用可能な強誘電体膜の検査方法とその検査方法を有する半導体装置の製造方法を提供することにある。

上記の目的を達成するために，本発明の第１の側面によれば，半導体基板上に形成される強誘電体膜の良否判定を行う方法において，
前記半導体基板上に強誘電体膜を生成する生成工程と，
前記生成された強誘電体膜の表面の画像を撮像し，当該画像内の強誘電体結晶粒であって所定のサイズを超える結晶粒の数またはサイズを検出する結晶粒検出工程と，
前記検出された強誘電体結晶粒の数またはサイズの累計値が所定の閾値を超えるか否かを判定する判定工程とを有することを特徴とする。

上記の第１の側面において好ましい態様によれば，前記生成工程の後に，前記強誘電体膜の表面を純水，アルコール，シンナー，アルカリ溶剤のいずれかにより洗浄する表面洗浄工程を有する。

上記の目的を達成するために，本発明の第２の側面によれば，強誘電体キャパシタを有する半導体装置の製造方法において，
半導体基板上に強誘電体膜を生成する生成工程と，
前記生成された強誘電体膜の表面の画像を撮像し，当該画像内の強誘電体結晶粒であって所定のサイズを超える結晶粒の数またはサイズを検出する結晶粒検出工程と，
前記検出された強誘電体結晶粒の数またはサイズの累計値が所定の閾値を超えるか否かを判定する判定工程とを有し，
前記判定工程で前記累計値が前記閾値を超えるウエハのその後の製造工程を中止し，前記閾値を超えないウエハにその後の製造工程を実施することを特徴とする。

上記の第２の側面において好ましい態様によれば，前記生成工程の後に，前記強誘電体膜の表面を純水，アルコール，シンナー，アルカリ溶剤のいずれかにより洗浄する表面洗浄工程を有し，当該表面洗浄工程後に前記結晶粒検出工程と判定工程を行う。

上記の第２の側面において好ましい態様によれば，前記生成工程後に，前記結晶粒検出工程と判定工程を行い，当該判定工程で累計値が前記閾値を超えないウエハに対して上部電極を形成する。

上記の第２の側面において好ましい態様によれば，前記生成程後に，前記強誘電体膜上にキャパシタ電極膜を形成し，当該キャパシタ電極膜をエッチングしてキャパシタ電極を形成する電極形成工程を有し，前記電極形成工程後に，前記結晶粒検出工程と判定工程を行う。

上記の第１の側面において好ましい態様によれば，前記判定工程の所定の閾値は，チップサイズに対する強誘電体キャパシタ形成領域の面積率が第１の面積率の場合は，第１の閾値に，前記面積率が前記第１の面積率よりも大きい第２の面積率の場合は，前記第１の閾値より小さい第２の閾値にそれぞれ設定される。

上記の第１の側面において好ましい態様によれば，前記判定工程の所定の閾値は，１個の強誘電体キャパシタが第１の面積のときは第１の閾値に，前記第１の面積より大きい第２の面積のときは前記第１の閾値より大きい第２の閾値にそれぞれ設定される。

本発明によれば，インライン工程においてウエハに形成された強誘電体膜の良否判定を簡単に行うことができる。

以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図１は，強誘電体キャパシタの結晶状態を模式的に示す図である。図１の（Ａ）は良品の（Ｂ）は不良品の断面図（上）及び平面図（下）である。断面図に示されるとおり，強誘電体キャパシタは白金などの下部電極ＢＥＬ(Bottom Electrode Layer)と強誘電体膜ＦＥＲ（Ferroelectrics）と酸化イリジウムなどの上部電極ＴＥＬ(Top Electrode Layer)とを有する。強誘電体膜ＦＥＲは，チタン酸ジルコン酸鉛（ＰＺＴ），ＬａドープＰＺＴ（ＰＬＺＴ）などのＰＺＴ系材料，Ｂｉ層状構造化合物などで形成され，下部電極上にスパッタリング法によりアモルファス状態の強誘電体膜を形成し，熱処理によるアニール工程により結晶化される。または，ＭＯＣＶＤ法により強誘電体膜を成長する場合は既に強誘電体膜は結晶化されて生成されるので，結晶化アニール工程が省略される。

強誘電体キャパシタは，所定の電圧を印加すると強誘電体が断面図の破線矢印で示したように分極作用を生じ，電圧印加を終了した後も強誘電体に分極状態が残留する。この残留分極作用を利用して強誘電体キャパシタに１，０のデータを記憶することができる。したがって，この残留分極量が大きいほど記憶されたデータ検出のマージンを大きくすることができ，残留分極量が小さいと記憶データを読み出すことができない場合がある。

そこで，強誘電体メモリに採用される強誘電体キャパシタの良否判定は，十分な残留分極量を有するか否かによって行われるべきであるが，製造ラインでキャパシタ毎の強誘電体キャパシタの残留分極量を測定することは困難である。一方で，ウエハ内の代表エリアをモニター測定し、代表エリアの残留分極量を測定することは現実的に可能である。したがって，本実施の形態の強誘電体膜の結晶状態を顕微鏡写真の画像によりチェックする方法が有効である。

図１の（Ａ）に示す良品では，平面図に示されるように一定の小面積の結晶粒ＣＲが均等に並んで生成される。そして，断面図に示されるとおり，結晶粒ＣＲは縦方向に細長い結晶粒であり，それぞれが分極して残留分極状態を維持する。上下の電極間に細長い結晶粒が形成されれば，十分な残留分極量を持つことができ，メモリ機能を実現することができる。つまり，結晶粒が縦方向に均一に配向すれば，十分な残留分極量を得ることができ，良品の強誘電体キャパシタになる。

一方，図１の（Ｂ）に示す不良品では，平面図に示されるように小面積の結晶粒ＣＲに加えて大面積の結晶粒ＣＲＸが生成される。これを断面図で見ると，小面積の結晶粒ＣＲは上下電極間に配列された細長い結晶粒であるが，大面積の結晶粒ＣＲＸはその結晶配向方向が垂直方向ではなく横方向となる。したがって，この大面積の結晶粒ＣＲＸでの電極間の残留分極量は小さく，キャパシタ全体の残留分極量を十分に大きくすることができず，十分なメモリ機能を有しない。

この大面積の結晶粒ＣＲＸは，サーフェースレイヤと称され，この数が多いと強誘電体キャパシタのビット不良を招くことになり好ましくない。

このように，強誘電体キャパシタが適切なメモリ機能を持つためには，強誘電体膜の結晶配向が整っている必要があるが，結晶配向が整っている場合はその平面図に大面積の結晶粒が存在せず，結晶配向が整っていない場合はその平面図に大面積の結晶粒が存在する。

そこで，本実施の形態では，強誘電体膜の良否判定をするために，強誘電体膜の表面の顕微鏡写真を撮影し，その顕微鏡写真の画像を画像処理して大面積の結晶粒が存在するか否かをチェックする。そして，大面積の結晶粒の数，または累計面積が所定の閾値を超える場合は不良品と判定する。例えば，走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope)により強誘電体膜の表面の所定領域を撮影すること自体は，Ｘ線による結晶配向を検査するよりも短時間で行うことができ，撮影した表面の顕微鏡写真を画像処理して大面積の結晶粒の存在を検出することも比較的簡単に行うことができる。したがって，製造ラインを流れる全てのウエハに対しても適用可能な検査方法である。

図２は，実際の強誘電体膜の表面の顕微鏡写真例を示す図である。図２の（Ａ）は，強誘電体膜をスパッタリング法で生成し結晶化のアニールを行った後の表面のＳＥＭ写真である。図１で示したとおり小面積の結晶粒のなかに大面積の結晶粒が存在している。このような表面写真の画像について画像処理により大面積の結晶粒を検出することは既存の画像処理方法で可能である。ただし，ややコントラストが低く画像処理に不向きである。

図２の（Ｂ）は，強誘電体膜をスパッタリング法で生成し結晶化アニールを行い，さらに表面を洗浄処理した後の表面のＳＥＭ写真である。表面を洗浄処理することで，結晶粒の形状が顕在化されコントラストが高くなり，画像処理に適した画像になっている。したがって，画像処理を容易にするためには，強誘電体膜の表面を洗浄処理することが望ましい。この洗浄処理では，例えば，純水，アルコール，シンナー，アルカリ溶剤のいずれかにより約１０ｓｅｃ程度洗浄される。

図３は，本実施の形態における顕微鏡写真の撮影例を示す図である。図２（Ｂ）と同じ画像であるが，ＳＥＭ写真を複数回，図３では３行，３列の合計９回撮影して，所望の領域の表面画像が撮影される。この撮影枚数は必要に応じて適宜選択される。

そして，この９枚の表面画像すべてについて画像処理を行って，所定のサイズより大きな結晶粒ＣＲＸが含まれているか否かをチェックし，含まれている場合は，その個数または面積（サイズ）の累計値を求める。そして，それらの累計値が所定の閾値を超えているか否かにより，強誘電体膜が良品か不良品かを判別する。

［強誘電体メモリの製造工程］
次に，本実施の形態において強誘電体メモリの製造工程を説明し，強誘電体膜の表面の顕微鏡写真（ＳＥＭ写真）を撮影する工程について説明する。

図４〜図９は，プレーナ型の強誘電体メモリの製造工程を示す断面図である。図４の工程（Ａ）では，Ｎ型シリコン半導体基板１０に，Ｐ型ウエル領域，ソース領域，ドレイン領域，ゲート絶縁膜，ゲート電極などからなるトランジスタＴＲ１，ＴＲ２が形成されている。そして，トランジスタは素子分離用酸化膜１２により分離されている。トランジスタＴＲ１，ＴＲ２の上には，層間絶縁膜として，ＣＶＤ法によるＳｉＯＮ膜１４とＴＥＯＳを利用したＣＶＤ法によるシリケートガラス（ＮＳＧ）膜１６が形成されている。

そして，図４の工程（Ｂ）では，ＮＳＧ膜１６の上にスパッタリング法により白金膜１８が形成される。この白金膜１８が強誘電体キャパシタの下部電極になる。

さらに，図５の工程（Ｃ）では，白金膜１８の上に，スパッタリング法により強誘電体膜としてＰＺＴ膜２０が，例えば１５０〜２００ｎｍ程度成長される。そして，高温，例えば６００℃のアニール工程により，成長された強誘電体膜２０が結晶化され，図１に示したような多数の結晶粒からなる膜にされる。

この状態が，強誘電体膜２０の表面の顕微鏡写真を撮像することができる第１の状態である。基板表面全面に強誘電体膜２０が形成されているので，ＳＥＭ写真の撮像には好適である。前述したとおり，表面を洗浄処理した後に顕微鏡写真を撮像することで，写真画像のコントラストを向上させることができる。

次に，図５の工程（Ｄ）では，強誘電体膜２０の上に酸化イリジウムなどの金属酸化膜２２が形成される。この金属酸化膜２２が強誘電体キャパシタの上部電極になる。

そして，図６の工程（Ｅ）では，金属酸化膜２２がフォトリソグラフィ方法により所望のパターンにエッチングされて，強誘電体キャパシタの上部電極ＴＥＬが形成される。図６には，断面図（上）と平面図（下）とが示されている。これらの図から明らかなとおり，強誘電体膜２０の上の電極膜がエッチングされる工程（Ｅ）の後では強誘電体膜２０が表面全面に露出されているので，表面の顕微鏡写真を撮像することができる第２の状態である。したがって，この工程（Ｅ）が終了した後に，表面を洗浄処理して顕微鏡写真を撮像することで，写真画像のコントラストを高くすることができる。顕微鏡写真の撮像領域は，上部電極ＴＥＬが形成されずに強誘電体膜２０が露出されている領域になる。

図７の工程（Ｆ）では，強誘電体膜２０がフォトリソグラフィ方法により所望のパターンにエッチングされる。このパターンニングされた強誘電体膜２０が強誘電体キャパシタの強誘電体膜ＦＥＲになる。平面図に示されるとおり，共通の強誘電体膜ＦＥＲ上に複数の上部電極ＴＥＬが形成されている。

そして，図８の工程（Ｇ）では，白金膜１８がフォトリソグラフィ方法により所望のパターンにエッチングされ，下部電極ＢＥＬとなる。平面図に示されるとおり，下部電極ＢＥＬの一部が露出されている。これで，強誘電体キャパシタが形成される。

次に，図９の工程（Ｈ）では，強誘電体キャパシタ上に層間絶縁膜としてＣＶＤ法によるシリケートガラス膜２４が形成される。そして，層間絶縁膜１６，２４に対して基板１０の不純物領域に達するビアホールが形成され，タングステンがビアホール内に埋められてタングステンプラグ２６が形成される。形成されたタングステン層の表面がＭＣＰ法により研磨されて平坦化される。

そして，層間絶縁膜２４に強誘電体キャパシタの上部電極ＴＥＬと下部電極ＢＥＬに達するビアホールが形成され，ビアホール内と層間絶縁膜２４上に例えばＡｌからなる導電層２８が形成される。表面平坦化された後，導電層２８は，フォトリソグラフィ方法によりパターニングされる。これにより，強誘電体キャパシタの上部電極ＴＥＬも下部電極ＢＥＬも，共通の導電層２８の導電パターンを介してトランジスタＴＲ２や図示しない導電パターンに接続される。

図９に示されるとおり，プレーナ型の強誘電体メモリでは，トランジスタＴＲ２と強誘電体キャパシタとが重なることなく形成されている。そして，強誘電体キャパシタでは，強誘電体膜２０を形成した後に，上部電極膜を形成しパターンニングされるので，強誘電体膜２０を形成した時か，上部電極をパターニングした時が，強誘電体膜２０の表面写真の撮影に適している。したがって，本実施の形態では，いずれかの時に，強誘電体膜の表面を洗浄処理して表面の顕微鏡写真を撮影する。

図１０は，スタック型の強誘電体メモリの製造工程を示す断面図である。工程（Ａ）では，Ｎ型シリコン半導体基板１０に，Ｐ型ウエル領域，ソース領域，ドレイン領域，ゲート絶縁膜，ゲート電極などからなるトランジスタＴＲ２が形成されている。そして，トランジスタは素子分離用酸化膜１２により分離されている。トランジスタＴＲ２の上には，層間絶縁膜として，ＣＶＤ法によるＳｉＯＮ膜１４とＴＥＯＳを利用したＣＶＤ法によるシリケートガラス（ＮＳＧ）膜１６が形成されている。

さらに，ここでは，シリケートガラス膜１６の上に，アルミナなどの水分をブロックするブロック層１７が形成されている。そして，アルミナブロック層１７と，ＮＳＧ膜１６と，ＳｉＯＮ膜１４とに基板１０の表面に達するビアホールが形成され，その中にタングステンが埋め込まれてプラグ電極ＣＰが形成されている。

次に，工程（Ｂ）では，アルミナブロック層１７の上に，スパッタリング法による白金層１８と，スパッタリング法による強誘電体膜としてＰＺＴ膜２０がそれぞれ形成される。そして，高温，例えば６００℃のアニール工程により，成長された強誘電体膜２０が結晶化され，図１に示したような多数の結晶粒からなる膜にされる。

この状態が，スタック型の強誘電体メモリにおいて，強誘電体膜２０の表面の顕微鏡写真を撮像することができる状態である。基板表面全面に強誘電体膜２０が形成されているので，容易にＳＥＭ写真を撮像することができる。前述したとおり，表面を洗浄処理後に顕微鏡写真を撮像することで，写真画像のコントラストを向上させることができる。

次に，工程（Ｃ）では，強誘電体膜２０の上に酸化イリジウムなどの電極膜２２が形成される。この電極膜２２が強誘電体キャパシタの上部電極になる。そして，工程（Ｄ）では，フォトリソグラフィ方法により，電極膜２２と強誘電体膜２０と白金膜１８とがキャパシタパターンに形成されて，下部電極ＢＥＬ，強誘電体膜ＦＥＲ，上部電極ＴＥＬからなる強誘電体キャパシタが形成される。

そして，図示しない層間絶縁膜が強誘電体キャパシタの上に形成され，その層間絶縁膜に上部電極ＴＥＬに接続されるプラグ電極が形成される。

このように，スタック型の強誘電体メモリの場合は，上部電極，強誘電体膜，下部電極が共通のエッチング工程で一括してパターンニングされるので，強誘電体膜が形成されて結晶化アニールされた状態で，表面の顕微鏡写真を撮像する。

プレーナ型もスタック型も強誘電体膜の生成にＭＯＣＶＤ法が採用される場合は，製膜後の結晶化アニール工程は必要ないので，製膜後に表面写真が撮影される。

［強誘電体膜検査工程］
図１１は，本実施の形態における強誘電体膜の検査工程を示すフローチャート図である。この検査工程は，プレーナ型とスタック型の強誘電体メモリのいずれにも適用可能である。

まず，強誘電体膜を生成して結晶化のためのアニール処理が行われ（Ｓ１０），この段階で強誘電体膜の表面の顕微鏡写真（ＳＥＭ画像）の撮影が行われる。結晶粒の画像のコントラストを向上させるために，強誘電体膜の表面が，純水，アルコール，シンナー，アルカリ溶剤のいずれかにより１０秒程度，洗浄処理され，乾燥される（Ｓ１２）。

そして，強誘電体膜の表面の画像が走査型顕微鏡により撮影される（Ｓ１４）。図３で示したとおり，ある程度の広い領域の強誘電体膜表面を検査するために，複数回の画像が撮影される。撮影する位置は，例えばウエハの中央領域でチップ領域の中央領域など，強誘電体膜に欠陥が発生しやすい位置が適宜選択される。そして，撮影された複数のＳＥＭ画像がコンピュータによって画像処理され，個々の結晶粒がパターン認識され，結晶粒のカウントが行われる（Ｓ１６）。

この結晶粒のカウント工程において，結晶粒の大きさが所定の規定値より大きいか否かの判定が行われ（Ｓ１８），規定値より大きなサイズの結晶粒が異常結晶粒としてカウントされ（Ｓ２０），規定値を超えないサイズの結晶粒は異常結晶粒としてカウントされない（Ｓ２２）。この結晶粒のサイズの判定と異常結晶粒のカウントとが，全てのＳＥＭ画像に対して繰り返される（Ｓ２４）。

全てのＳＥＭ画像について異常結晶粒の数をカウントしたあと，異常結晶粒の数と所定の閾値とが比較され（Ｓ２６），異常結晶粒の数が閾値を超える場合は（Ｓ２８のＹＥＳ），不良品と判定されアラームが発生し，不良品ウエハが通知される。なお，所定の閾値は，撮像領域の面積とキャパシタ面積との関係に基づいて最適な値に設定される。すなわち，１個のキャパシタ面積に対する撮像領域の比率が大きい場合は，異常結晶粒の数の閾値は大きく設定され，逆に１個のキャパシタ面積に対する撮像領域の比率が小さい場合は，異常結晶粒の数の閾値は小さく設定される。また，１個のキャパシタ面積が広ければ，閾値は大きく設定でき，１個のキャパシタ面積が狭ければ，閾値は小さく設定される。

図１１のフローチャート図には示していないが，アラームが発生したウエハは，不良品になる蓋然性が高いので，以後の製造プロセスは実施されない。したがって，歩留まりの予測を容易に行うことができ，生産調整を容易にする。

図１２は，本実施の形態における別の強誘電体膜の検査工程を示すフローチャート図である。この検査工程は，プレーナ型の強誘電体メモリに適用可能であるが，スタック型には適用できない。

図１１と同様に，まず，強誘電体膜を生成して結晶化のためのアニール処理が行われ（Ｓ１０），次に，上部電極膜が形成され，フォトリソグラフィ法によるエッチングでキャパシタ電極形状にパターニングされる（Ｓ１１）。そして，結晶粒の画像のコントラストを向上させるために，強誘電体膜の表面が，純水，アルコール，シンナー，アルカリ溶剤のいずれかにより洗浄処理され，乾燥される（Ｓ１２）。この段階で強誘電体膜の表面の顕微鏡写真（ＳＥＭ画像）の撮影が行われる。すなわち，図６の工程（Ｅ）の段階で表面写真の撮影が行われる。それ以降の処理工程は，図１１と同じである。

図１３は，本実施の形態における更に別の強誘電体膜の検査工程を示すフローチャート図である。この検査工程は，プレーナ型とスタック型の強誘電体メモリのいずれにも適用可能である。この例では，チップ内におけるキャパシタ面積の比率に基づいて，良品と不良品とを区別する閾値を決定する。また，異常結晶粒の数だけでなく，異常結晶粒のサイズについても検査項目に加える。

まず，強誘電体膜を生成して結晶化のためのアニール処理が行われる（Ｓ１０）。結晶粒の画像のコントラストを向上させるために，強誘電体膜の表面が，純水，アルコール，シンナー，アルカリ溶剤のいずれかにより洗浄処理され，乾燥される（Ｓ１２）。この段階で強誘電体膜の表面の顕微鏡写真（ＳＥＭ画像）の撮影が行われる。

撮影の前に，検査製品の閾値が入力される（Ｓ１３）。この良品と不良品とを区別する閾値は，顕微鏡写真の撮影が１箇所のみ行われることを考慮して，チップ内の強誘電体キャパシタの合計面積が狭いほど大きく，広いほど小さく設定することが望ましい。

図１４は，本実施の形態における不良品と良品の境界の閾値の設定について説明するための図である。ここでは，チップ領域４０内に比較的小さな領域４２に強誘電体キャパシタ群が形成される例（Ａ）と，チップ領域４０内に比較的大きな領域４４に強誘電体キャパシタ群が形成される例（Ｂ）とが示されている。いずれの製品でも，強誘電体膜がパターンニングされる前のチップ全体に強誘電体膜が形成された状態で，撮影領域５０の画像が撮影される。

例（Ａ）の場合に，撮影領域５０内の異常結晶粒の個数がａ個とすると，チップ領域４０内にしめる強誘電体キャパシタ群の領域４２は比較的狭いので，同じ割合で領域４２内に異常結晶粒がａ個発生する可能性は低い。一方，例（Ｂ）の場合に，撮影領域５０内の異常結晶粒の個数がｂ個とすると，チップ領域４０内にしめる強誘電体キャパシタ群の領域４４は比較的広いので，同じ割合で領域４４内に異常結晶粒がｂ個発生する可能性は高い。若しくはより多くの異常結晶粒が領域４４内に発生する可能性もある。

そこで，本実施の形態では，例（Ａ）のようにチップ領域内の強誘電体キャパシタ生成領域４２が比較的狭い場合は，不良品と良品の境界の閾値を高く設定する。一方，例（Ｂ）のようにチップ領域内の強誘電体キャパシタ生成領域４４が比較的広い場合は，不良品と良品の境界の閾値を低く設定する。つまり，キャパシタ生成領域が広いほど，より厳しい閾値を設定して，不良品の選別を行うことが好ましい。

図１４に戻り，工程Ｓ１３では，検査製品のチップ面積と強誘電体キャパシタの合計面積が入力されて，その比率に応じて自動的に閾値が設定されてもよいし，検査製品の閾値そのものが入力されてもよい。

そして，強誘電体膜の表面の顕微鏡写真が複数枚撮影される（Ｓ１４）。そして，撮影された検査範囲の面積が計算される（Ｓ１５）。この検査工程では，異常結晶粒の個数だけでなく，サイズの累積値を求め，検査面積に対する異常結晶粒の合計面積の比率（面積密度）を算出する。そして，その異常結晶粒の面積密度が閾値を超えるか否かのチェックを行う。そのために，工程Ｓ１５で，撮影された検査範囲の面積が求められる。

撮影された複数の画像データに対してコンピュータによる画像処理が行われ，規定値より大きい結晶粒の検出とカウントが開始される（Ｓ１６）。前述の検査工程と同様に，画像処理で検出された結晶粒１個１個について，その大きさが規定値より大きいか否かの判定が行われる（Ｓ１８）。結晶粒の大きさが規定値を超えている場合は（Ｓ１８のＹＥＳ），異常結晶粒としてカウントされ（Ｓ２０），さらに異常結晶粒の面積が累積値に加算される（Ｓ２１）。結晶粒の大きさが規定値を超えていない場合は（Ｓ１８のＮＯ），異常結晶粒としてカウントされない（Ｓ２２）。上記の工程Ｓ１８〜Ｓ２２が，全ての顕微鏡画像について実行される（Ｓ２４）。全ての顕微鏡画像について検査が終了すると，検査範囲内での異常結晶粒の個数と面積の累積値とが求まっている。この面積の累積値と検査範囲の面積との比率から，異常結晶粒の面積密度が求められる。

そこで，検出された異常結晶粒の合計数と個数閾値とが比較される（Ｓ２６）。また，検出された異常結晶粒の面積密度と密度閾値とが比較される（Ｓ２７）。前述の閾値の入力工程Ｓ１３では，個数閾値と密度閾値の両方が，チップ面積とキャパシタ面積との比率に応じて設定され入力されている。

両方ともが閾値を超えているか，またはいずれか一方が閾値を超えている場合に（Ｓ２８のＹＥＳ），不良品と認定してアラームを発生する（Ｓ３０）。それ以外の場合は良品と認定してアラームは発生しない。

上記の例では，良品と不良品を振り分ける閾値が，チップ内の強誘電体キャパシタの合計面積の比率に応じて設定される。これにより，一箇所の顕微鏡写真の異常結晶粒を検出しても，より高い精度で不良品を振り分けることができる。さらに，この例では，異常結晶粒の合計面積の密度を求めておき，密度閾値と比較する。この密度による判定は，異常結晶粒の個数による判定と共に，または無関係に単独で行っても良い。つまり，密度による判定のみでも良い。

図１１〜図１３の例で，異常結晶粒径のサイズを１個の強誘電体キャパシタ面積の例えば３０％を超えるサイズに設定することが有効である。３０％を越える大きなサイズの結晶粒径であると，キャパシタの残留分極量の低下に実質的な影響を与えるからである。

以上説明したとおり，本実施の形態によれば，強誘電体膜の表面の顕微鏡写真を撮影して，その画像からサイズが大きな結晶粒（サーフェースレイヤ）の存在をコンピュータを利用した画像処理により検出できるので，スループットの低下を伴わず，全てのウエハに対して行うことができる。したがって，インライン工程で素早く且つ正確に強誘電体キャパシタの良否判定を行うことができ，最終歩留まりが予測可能となり，生産調整を容易にすることができる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）半導体基板上に形成される強誘電体膜の良否判定を行う方法において，
前記半導体基板上に強誘電体膜を生成する生成工程と，
前記生成された強誘電体膜の表面の顕微鏡写真を撮像し，当該顕微鏡写真内の強誘電体結晶粒であって所定のサイズを超える結晶粒の数またはサイズを検出する結晶粒検出工程と，
前記検出された強誘電体結晶粒の数またはサイズの累計値が所定の閾値を超えるか否かを判定する判定工程とを有することを特徴とする強誘電体膜の良否判定方法。

（付記２）付記１において，
前記生成工程の後に，前記強誘電体膜の表面を純水，アルコール，シンナー，アルカリ溶剤のいずれかにより洗浄する表面洗浄工程を有することを特徴とする強誘電体膜の良否判定方法。

（付記３）付記１において，
前記所定の閾値は，チップサイズに対する強誘電体キャパシタ形成領域の面積率が第１の面積率の場合は，第１の閾値に，前記面積率が前記第１の面積率よりも大きい第２の面積率の場合は，前記第１の閾値より小さい第２の閾値にそれぞれ設定されることを特徴とする強誘電体膜の良否判定方法。

（付記４）付記１において，
前記所定の閾値は，１個の強誘電体キャパシタが第１の面積のときは第１の閾値に，前記第１の面積より大きい第２の面積のときは前記第１の閾値より大きい第２の閾値にそれぞれ設定されることを特徴とする強誘電体膜の良否判定。

（付記５）強誘電体キャパシタを有する半導体装置の製造方法において，
半導体基板上に強誘電体膜を生成する生成工程と，
前記生成された強誘電体膜の表面の顕微鏡写真を撮像し，当該顕微鏡写真内の強誘電体結晶粒であって所定のサイズを超える結晶粒の数またはサイズを検出する結晶粒検出工程と，
前記検出された強誘電体結晶粒の数またはサイズの累計値が所定の閾値を超えるか否かを判定する判定工程とを有し，
前記判定工程で前記累計値が前記閾値を超えるウエハのその後の製造工程を中止し，前記閾値を超えないウエハにその後の製造工程を実施することを特徴とする半導体装置の製造方法。

（付記６）付記５において，
前記生成工程の後に，前記強誘電体膜の表面を純水，アルコール，シンナー，アルカリ溶剤のいずれかにより洗浄する表面洗浄工程を有し，
当該表面洗浄工程後に前記結晶粒検出工程と判定工程を行うことを特徴とする半導体装置の製造方法。

（付記７）付記５において，
前記生成工程後に，前記結晶粒検出工程と判定工程を行い，当該判定工程で累計値が前記閾値を超えないウエハに対して上部電極を形成することを特徴とする半導体装置の製造方法。

（付記８）付記５において，
前記生成程後に，前記強誘電体膜上にキャパシタ電極膜を形成し，当該キャパシタ電極膜をエッチングしてキャパシタ電極を形成する電極形成工程を有し，
前記電極形成工程後に，前記結晶粒検出工程と判定工程を行うことを特徴とする半導体装置の製造方法。

（付記９）付記８において，
前記電極形成工程後に，前記強誘電体膜の表面を純水，アルコール，シンナー，アルカリ溶剤のいずれかにより洗浄する表面洗浄工程を有し，
当該表面洗浄工程後に前記結晶粒検出工程と判定工程を行うことを特徴とする半導体装置の製造方法。

（付記１０）付記８において，
前記強誘電体キャパシタの下部電極と上部電極とが，前記半導体基板に形成されたトランジスタと共通の導電層内の導電パターンを介して接続されるプレーナ型キャパシタ構造を有することを特徴とする半導体装置の製造方法。

（付記１１）付記５において，
前記結晶粒検査工程における所定のサイズが，強誘電体キャパシタ面積の３０％を越えるサイズであることを特徴とする半導体装置の製造方法。

（付記１２）付記５において，
前記判定工程の所定の閾値は，チップサイズに対する強誘電体キャパシタ形成領域の面積率が第１の面積率の場合は，第１の閾値に，前記面積率が前記第１の面積率よりも大きい第２の面積率の場合は，前記第１の閾値より小さい第２の閾値にそれぞれ設定されることを特徴とする半導体装置の製造方法。

（付記１３）付記５において，
前記判定工程の所定の閾値は，１個の強誘電体キャパシタが第１の面積のときは第１の閾値に，前記第１の面積より大きい第２の面積のときは前記第１の閾値より大きい第２の閾値にそれぞれ設定されることを特徴とする半導体装置の製造方法。

本発明によれば，インライン工程でウエハの強誘電体膜の結晶状態を簡単に検査することができるので，不良品になる蓋然性が高いウエハのそれ以降の製造工程を省略することができ，歩留まりの予測が容易になる。

強誘電体キャパシタの結晶状態を模式的に示す図である。 実際の強誘電体膜の表面のＳＥＭ写真例を示す図である。 本実施の形態における顕微鏡写真の撮影例を示す図である。 プレーナ型の強誘電体メモリの製造工程を示す断面図である。 プレーナ型の強誘電体メモリの製造工程を示す断面図である。 プレーナ型の強誘電体メモリの製造工程を示す断面図である。 プレーナ型の強誘電体メモリの製造工程を示す断面図である。 プレーナ型の強誘電体メモリの製造工程を示す断面図である。 プレーナ型の強誘電体メモリの製造工程を示す断面図である。 スタック型の強誘電体メモリの製造工程を示す断面図である。 本実施の形態における強誘電体膜の検査工程を示すフローチャート図である。 本実施の形態における別の強誘電体膜の検査工程を示すフローチャート図である。 本実施の形態における更に別の強誘電体膜の検査工程を示すフローチャート図である。 本実施の形態における不良品と良品の境界の閾値の設定について説明するための図である。

符号の説明

ＢＥＬ：下部電極 ＦＥＲ：強誘電体膜
ＴＥＬ：上部電極 ＣＲ：結晶粒
ＣＲＸ：異常結晶粒

Claims (8)

1. 半導体基板上に形成される強誘電体膜の良否判定を行う方法において，
   前記半導体基板上に強誘電体膜を生成する生成工程と，
   前記生成された強誘電体膜の表面の画像を撮像し，当該画像内の強誘電体結晶粒であって所定のサイズを超える結晶粒の数またはサイズを検出する結晶粒検出工程と，
   前記検出された強誘電体結晶粒の数またはサイズの累計値が所定の閾値を超えるか否かを判定する判定工程とを有することを特徴とする強誘電体膜の良否判定方法。
2. 請求項１において，
   前記所定の閾値は，チップサイズに対する強誘電体キャパシタ形成領域の面積率が第１の面積率の場合は，第１の閾値に，前記面積率が前記第１の面積率よりも大きい第２の面積率の場合は，前記第１の閾値より小さい第２の閾値にそれぞれ設定されることを特徴とする強誘電体膜の良否判定方法。
3. 請求項１において，
   前記所定の閾値は，１個の強誘電体キャパシタが第１の面積のときは第１の閾値に，前記第１の面積より大きい第２の面積のときは前記第１の閾値より大きい第２の閾値にそれぞれ設定されることを特徴とする強誘電体膜の良否判定方法。
4. 強誘電体キャパシタを有する半導体装置の製造方法において，
   半導体基板上に強誘電体膜を生成する生成工程と，
   前記生成された強誘電体膜の表面の画像を撮像し，当該画像内の強誘電体結晶粒であって所定のサイズを超える結晶粒の数またはサイズを検出する結晶粒検出工程と，
   前記検出された強誘電体結晶粒の数またはサイズの累計値が所定の閾値を超えるか否かを判定する判定工程とを有し，
   前記判定工程で前記累計値が前記閾値を超えるウエハのその後の製造工程を中止し，前記閾値を超えないウエハにその後の製造工程を実施することを特徴とする半導体装置の製造方法。
5. 請求項４において，
   前記生成工程後に，前記結晶粒検出工程と判定工程を行い，当該判定工程で累計値が前記閾値を超えないウエハに対して上部電極を形成することを特徴とする半導体装置の製造方法。
6. 請求項４において，
   前記生成程後に，前記強誘電体膜上にキャパシタ電極膜を形成し，当該キャパシタ電極膜をエッチングしてキャパシタ電極を形成する電極形成工程を有し，
   前記電極形成工程後に，前記結晶粒検出工程と判定工程を行うことを特徴とする半導体装置の製造方法。
7. 請求項４において，
   前記判定工程の所定の閾値は，チップサイズに対する強誘電体キャパシタ形成領域の面積率が第１の面積率の場合は，第１の閾値に，前記面積率が前記第１の面積率よりも大きい第２の面積率の場合は，前記第１の閾値より小さい第２の閾値にそれぞれ設定されることを特徴とする半導体装置の製造方法。
8. 請求項４において，
   前記判定工程の所定の閾値は，１個の強誘電体キャパシタが第１の面積のときは第１の閾値に，前記第１の面積より大きい第２の面積のときは前記第１の閾値より大きい第２の閾値にそれぞれ設定されることを特徴とする半導体装置の製造方法。

Images