JP4811202B2 - Reflective liquid crystal display - Google Patents
Reflective liquid crystal display Download PDFInfo
- Publication number
- JP4811202B2 JP4811202B2 JP2006240832A JP2006240832A JP4811202B2 JP 4811202 B2 JP4811202 B2 JP 4811202B2 JP 2006240832 A JP2006240832 A JP 2006240832A JP 2006240832 A JP2006240832 A JP 2006240832A JP 4811202 B2 JP4811202 B2 JP 4811202B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- liquid crystal
- electrode
- pixel
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は、投射型液晶ディスプレイ等に好適な反射型のアクティブマトリクス型の液晶表示装置に関する。 The present invention relates to a reflective active matrix liquid crystal display device suitable for a projection liquid crystal display or the like.
近年、コンピューター、通信、放送、情報記録メディア等の技術進展と並行して、これらの映像情報を大画面・高精細に表示するディスプレイへの要望が高まっている。これを実現するものとして投射型液晶ディスプレイがすでに実用となっている。投射型液晶ディスプレイには大別すると透過型方式と反射型方式がある(例えば特許文献1〜3)。
In recent years, in parallel with technological progress in computers, communications, broadcasting, information recording media, etc., there has been an increasing demand for displays that display such video information on a large screen with high definition. Projection-type liquid crystal displays have already been put to practical use to achieve this. Projection type liquid crystal displays are roughly classified into a transmission type and a reflection type (for example,
前者は透過性絶縁基板上に薄膜トランジスタと光透過性電極からなる画素をマトリクス状に配列した液晶パネルを用い、この液晶パネルを透過する光を画素毎の液晶で変調して表示する方式である。透過型方式は光を投射するための光学系の構成が比較的簡単に構成できる、というメリットはあるが、液晶パネルを小型化し、画素密度を高くするとトランジスタや配線部分が画素面積に占める割合が大きくなり、開口率が低下する問題がある。また、画素の開口構造が投影画像に明確に表示されるため、特に自然画像を表示した場合に映像境界での滑らかさに欠ける、という欠点がある。 The former is a system in which a liquid crystal panel in which pixels made up of thin film transistors and light transmissive electrodes are arranged in a matrix on a transmissive insulating substrate is used, and the light transmitted through the liquid crystal panel is modulated and displayed by liquid crystal for each pixel. The transmissive type has the advantage that the configuration of the optical system for projecting light can be made relatively simple, but if the liquid crystal panel is downsized and the pixel density is increased, the ratio of the transistor and the wiring portion to the pixel area is increased. There is a problem that the aperture ratio increases and the aperture ratio decreases. In addition, since the aperture structure of the pixels is clearly displayed in the projected image, there is a drawback that the smoothness at the video boundary is lacking particularly when a natural image is displayed.
これに対し、後者の反射型方式は各画素が反射型の画素電極で構成され、トランジスタおよび配線は全てこの反射型の画素電極の下層に配置できるため、開口率を低下させることなく高い画素密度を実現できる。また、各画素に形成する画素電極間の間隙を0.3〜0.6μmと非常に小さく構成できるため、画素の開口構造が目立たず、滑らかな画像を表示することができる。以上より、高精細表示が要求される投射型液晶ディスプレイへの応用については小型・高精細化が可能な反射型方式が適していると言える。 On the other hand, in the latter reflection type, each pixel is composed of a reflection type pixel electrode, and all the transistors and wiring can be arranged under the reflection type pixel electrode, so that a high pixel density without reducing the aperture ratio. Can be realized. Further, since the gap between the pixel electrodes formed in each pixel can be very small as 0.3 to 0.6 μm, the pixel opening structure is not conspicuous, and a smooth image can be displayed. From the above, it can be said that the reflective type capable of miniaturization and high definition is suitable for application to a projection type liquid crystal display requiring high definition display.
図10〜図12に基づいて液晶ディスプレイ等に用いられる従来の反射型の液晶表示装置の基本構成例について説明する。図10は液晶表示装置の駆動回路基板に形成される駆動回路の概要を示す図である。
図10に示すように、この液晶表示装置では、第1の基板となる駆動回路基板上に、その一側に水平走査駆動回路2が形成され、他側には垂直走査駆動回路4が形成される。そして、上記水平走査駆動回路2からは複数の信号電極D1、…Dm(m:正数)が延び、垂直走査駆動回路4からは複数の選択信号電極G1、…Gn(n:正数)が延び、これらの両信号電極の各交差部に表示画素Pxが配置される。従って、この表示画素Pxは縦横にマトリクス状に配列されることになる。尚、図示例では代表として4つの表示画素Pxが示されているが、実際には多数の表示画素が設けられる。そして、上記表示画素Pxに対応して反射型の画素電極500も縦横にマトリクス状に配列される。
A basic configuration example of a conventional reflective liquid crystal display device used for a liquid crystal display or the like will be described with reference to FIGS. FIG. 10 is a diagram showing an outline of a drive circuit formed on the drive circuit board of the liquid crystal display device.
As shown in FIG. 10, in this liquid crystal display device, a horizontal
上記水平走査駆動回路2は、シフトレジスタ回路およびこのシフトレジスタ回路の出力でオン・オフ制御されるサンプリングスイッチ群(図示せず)で構成され、水平同期信号Hst,クロック信号Hckおよび表示信号Videoを入力することにより、表示信号を信号電極D1、…Dmに順次サンプリングして供給する。
上記垂直走査駆動回路4は、シフトレジスタ回路(図示せず)で構成され、垂直同期信号Vst、クロック信号Vckを入力することにより選択信号電極G1、…Gnに対して映像の水平期間毎に順次選択信号を供給する。尚、以下、信号電極D1、…Dmを代表して”D”と表し、選択信号電極G1、…Gnを代表して”G”と表す場合もある。
The horizontal
The vertical
上記表示画素Pxは、例えばMOSトランジスタよりなるトランジスタスイッチTr、信号蓄積用の保持容量Csおよび画素電極500で構成される。ここでトランジスタスイッチTrと保持容量Csとでスイッチング回路Swが形成される。上記トランジスタスイッチTrの一方の主端子、例えばドレインには前記信号電極Dが接続され、他方の主端子、例えばソースには画素電極500が接続され、更に制御端子(ゲート)には選択信号電極Gが接続されている。
The display pixel Px includes, for example, a transistor switch Tr made of a MOS transistor, a signal storage holding capacitor Cs, and a
上記画素電極500の対向部には液晶LCを介して各画素共通になされた対向電極13を形成した透明基板となる第2の基板12(図12参照)が配置される。前記垂直走査駆動回路4からは表示画素Pxを構成するトランジスタスイッチTrの制御端子に選択信号が供給され、1水平期間毎に1行分のトランジスタスイッチTrが一括して順次オン状態となり、選択された各表示画素Pxでは信号電極Dの表示信号が保持容量Csに書き込まれる。この電圧は次の垂直走査期間に新たな表示信号が書き込まれるまでの非選択期間中、保持容量Csに保持され、各表示画素Pxに対応した液晶LCを表示信号に対応した電圧で駆動する。
A second substrate 12 (see FIG. 12), which is a transparent substrate on which the
反射型の液晶表示装置においては、第1の基板である駆動回路基板に透明性は必要なく、シリコン基板に代表される一般的な半導体基板を用いることができる。また、シリコン基板でトランジスタ等の半導体素子が形成できるため、オフリークや電流電圧特性に優れたトランジスタ特性を実現でき、更には表示画素Pxのみでなく水平走査駆動回路2、垂直走査駆動回路4といった駆動回路を同一基板上に容易に構成することができる。
In the reflective liquid crystal display device, the drive circuit substrate which is the first substrate does not need transparency, and a general semiconductor substrate typified by a silicon substrate can be used. In addition, since a semiconductor element such as a transistor can be formed on a silicon substrate, transistor characteristics excellent in off-leakage and current-voltage characteristics can be realized. Further, not only the display pixel Px but also the horizontal
図11及び図12は一般的な反射型の液晶表示装置の表示画素の代表的な構造例を示す平面図及びその断面図である。図示するように、シリコン基板よりなる第1の基板11の表面に形成されたウエル100上にトランジスタ領域15および蓄積容量領域16が配置される。そして、このトランジスタ領域15にスイッチングトランジスタTrが形成され、蓄積容量領域16に保持容量Csが形成される。各表示画素Px間及び各表示画素PxのトランジスタスイッチTr及び保持容量Csはフィールド酸化膜112で相互に分離されている。トランジスタスイッチTrのゲート102及び保持容量Csの蓄積容量電極105はポリシリコン配線層で形成され、シリコン基板間に対しSiO2 を絶縁層とした所謂MIS構造となっている。
11 and 12 are a plan view and a cross-sectional view showing a typical structure example of a display pixel of a general reflection type liquid crystal display device. As shown in the figure, a transistor region 15 and a
列信号電極101(図10中のDに対応)は、前記ポリシリコン配線層の上層に絶縁層を介して形成した第1の金属層で配線され、コンタクトホールを介してトランジスタスイッチTrのドレイン拡散領域140と電気的に接続される。トランジスタスイッチTrの他方の端子であるソース拡散領域103には、前記第1の金属層に形成した中継電極104がコンタクトホールを介して接続され、更にこの中継電極104は前記蓄積容量電極105にコンタクトホールを介して接続される。蓄積容量領域16のシリコン基板側は高濃度拡散層110が形成され、前記第1の金属層に形成した配線111(Com)で共通に配線されている。
The column signal electrode 101 (corresponding to D in FIG. 10) is wired with a first metal layer formed above the polysilicon wiring layer via an insulating layer, and the drain diffusion of the transistor switch Tr via the contact hole. It is electrically connected to
ここで、前記第1の金属層の中継電極104はトランジスタスイッチTrのソース拡散領域103を完全に覆うように形成されている。このように、中継電極104がトランジスタスイッチTrのソース拡散領域103を覆い、漏れ光に対して遮光する構造とすることにより、ソース−ウェルで形成される半導体構造中での光キャリア発生を防止し、強い光照射下でも安定した信号保持特性および表示特性を得ることができる。
Here, the
さらに、ここでは極めて強い光照射(入射光)に対しても十分な耐光性が確保できるように、前記第1の金属層の上層であって、上記反射型の画素電極500が形成される最上層の下層に位置する金属層で遮光パターン106が形成されている。この遮光パターン106には開口107により分離された中継パターン1002が形成され、最上層の画素電極500と前記トランジスタスイッチTrのソース配線となる中継電極104とがコンタクトホール、上記中継パターン1002及びコンタクトホールを介して接続される。これにより、トランジスタスイッチTrのソース拡散領域103と画素電極500が接続されている。
Further, here, the uppermost layer of the first metal layer and the
上記画素電極500の下層の絶縁層120は、画素電極500を形成する前工程において、その表面が光学レベルで平坦となるように研磨される。このような平坦性を実現する表面研磨手段としては、例えば部材層を化学機械的に研磨するCMP法(Chemical−Mechanical Polish)を適用できる。
The
さらに、互いに隣接する画素電極500の間隙部には機械的な段差を埋めるための平坦化層130が形成されている。これにより段差部による液晶配向の乱れや、光学的な散乱の発生を抑制し、表示コントラストの低下を防止することができる。このような画素電極間の間隙の埋め込みプロセスとして例えば、画素電極500を形成した後、その表面にSiO2等の絶縁層を一様に堆積し、その後、 これを画素電極の表面が露出するまでエッチングするエッチバック法を用いることができる。なお、遮光パターン106の表裏面、あるいは画素電極500の裏面等に、必要に応じて金属層での光の多重反射を抑えるための光吸収層を形成することもできる。
Further, a
また各画素電極500の上面側全体に液晶材料の初期分子配列を所定の方向に配向するための配向膜152bが形成されている。また光透過性の第2の基板12に形成された対向電極13(図10中のCEに対応)の下面側全体に同じ配向層152aが形成されている。そして、上記第1の基板11と光透過性の第2の基板12との間に、上記両配向層152b、152aを対向させて液晶151(図10中のLCに対応)が封入され、画素電極500の信号電圧に応じて入射光の状態を変調する。
反射型の液晶表示装置に好適な液晶表示モードの例としては、電界効果複屈折モードがある。図13及び図14は負の誘電率異方性をもつ液晶を用い、初期配向を基板に略垂直としたノーマリーブラック型液晶の例を表している。
An
An example of a liquid crystal display mode suitable for a reflective liquid crystal display device is a field effect birefringence mode. 13 and 14 show an example of a normally black liquid crystal using a liquid crystal having negative dielectric anisotropy and having an initial alignment substantially perpendicular to the substrate.
図13に示したように、電圧が印加されない条件下では、液晶分子Mの配向方向は基板E1、E2に対してほぼ垂直で、かつ僅かに一定方向に傾いた方向となっている。初期配向で僅かに一定の傾きを付与する理由は,電圧印加時に液晶分子が一定の方向に揃って傾くように制御するためであり、具体的な配向膜形成手段としてはSiO2 の斜め蒸着等の手段を用いることができる。この場合、偏光ビームスプリッタPBSから入射する直線偏光PIに対し、複屈折作用は発現しないため、画素電極で反射された出力光P3の偏光方向は入射光P1の偏光方向と同じ直線偏光となる。したがって、出力光P3は偏光ビームスプリッタPBSを再び通る際に光源側に反射され(PO)、投射画面上は黒が表示される。 As shown in FIG. 13, under the condition where no voltage is applied, the alignment direction of the liquid crystal molecules M is substantially perpendicular to the substrates E1 and E2 and slightly inclined in a constant direction. The reason for imparting slight constant slope in the initial alignment is for the purpose of controlling such that the liquid crystal molecules when a voltage is applied tilts aligned in a predetermined direction, the specific orientation film forming means as the SiO 2 oblique vapor deposition The following means can be used. In this case, since the birefringence action does not appear with respect to the linearly polarized light PI incident from the polarization beam splitter PBS, the polarization direction of the output light P3 reflected by the pixel electrode is the same linear polarization as the polarization direction of the incident light P1. Therefore, when the output light P3 passes through the polarization beam splitter PBS again, it is reflected to the light source side (PO), and black is displayed on the projection screen.
一方、図14は液晶に電圧Vが印加された状態を表しており、液晶分子Mは基板に対し一定の方向に揃って傾いた状態となる。液晶分子Mの長軸・短軸の屈折率差に基づく複屈折性により、光の直交する偏光成分に対する位相差に変化が生じ、出力光P3の偏光状態は印加電圧に応じた分子の傾き,液晶ギャップに対応するトータル光路長、入射光P1の波長をパラメータとしたリタデーション値に応じて楕円偏光から円偏光、さらには入射光P1と直交する偏光方向の直線偏光、というように変化する。入射光P1と直交する偏光成分については、偏光ビームスプリッタPBSに再び入射した後にこの偏光ビームスプリッタPBSを透過し、投射レンズ側に出射され(PO)、画素電極毎の印加電圧に対応してグレー〜白で表示される。 On the other hand, FIG. 14 shows a state in which the voltage V is applied to the liquid crystal, and the liquid crystal molecules M are inclined in a certain direction with respect to the substrate. Due to the birefringence based on the difference in refractive index between the major axis and the minor axis of the liquid crystal molecule M, a change occurs in the phase difference with respect to the orthogonal polarization component of the light, and the polarization state of the output light P3 is a molecular inclination corresponding to the applied voltage, Depending on the total optical path length corresponding to the liquid crystal gap and the retardation value with the wavelength of the incident light P1 as a parameter, the polarization changes from elliptically polarized light to circularly polarized light, and further linearly polarized light in the polarization direction orthogonal to the incident light P1. The polarization component orthogonal to the incident light P1 is incident on the polarization beam splitter PBS again, then passes through the polarization beam splitter PBS, is emitted to the projection lens side (PO), and gray corresponding to the applied voltage for each pixel electrode. ~ Displayed in white.
上記した液晶表示モードは、電圧を印加しない状態で黒を表示するノーマリーブラックモードであり、黒表示時に液晶の複屈折作用を受けないため、黒表示での波長依存性がなく、黒表示に対応した信号電圧レベルも小さくて済むため、高コントラストの表示特性が得られる、という利点がある。
また、同じ電界効果複屈折モードを用いた表示モードの例として、誘電異方性が正の液晶材料を2つの基板に各々略並行、かつ互いの基板上での向きをねじれた状態で初期配向し、電圧印加時に液晶分子を電界方向に配列させることでノーマリーホワイト表示させる反射型TNモードを用いることもできる。
The above-mentioned liquid crystal display mode is a normally black mode in which black is displayed with no voltage applied, and since it does not receive the birefringence action of the liquid crystal during black display, there is no wavelength dependence in black display and black display is achieved. Since the corresponding signal voltage level is also small, there is an advantage that display characteristics with high contrast can be obtained.
In addition, as an example of a display mode using the same field effect birefringence mode, a liquid crystal material having positive dielectric anisotropy is initially aligned with two substrates substantially parallel to each other and twisted on each other. In addition, it is possible to use a reflective TN mode in which normally white display is performed by arranging liquid crystal molecules in the electric field direction when a voltage is applied.
ところで、実際の液晶表示装置にあっては、その全体の平面図は図15に示すようになっている(特許文献3参照)。すなわち、図15は液晶表示装置を示す平面図、図16は図15に示す装置の拡大断面図である。図15及び図16に示すように、アクティブマトリクス基板である第1の基板11は、画素電極500とスイッチング回路を含む表示画素Pxをマトリクス配列した画素領域501、シフトレジスタ回路等の半導体回路を含み、表示画素Pxに駆動信号(電気信号)を供給する水平走査駆動回路2や垂直走査駆動回路4等の駆動回路部を配置した周辺回路領域504、及びこの周辺回路領域504の外周のシール領域505で構成される。上記第1の基板11は、例えば単結晶シリコン基板に一般的な半導体回路プロセスを適用することで作製する。
Incidentally, in an actual liquid crystal display device, a plan view of the whole is as shown in FIG. 15 (see Patent Document 3). 15 is a plan view showing the liquid crystal display device, and FIG. 16 is an enlarged sectional view of the device shown in FIG. As shown in FIGS. 15 and 16, the
一方、第2の基板12は対向基板であり、透明なガラス基板上に光透過性を有するITO(イリジウム錫酸化物)などの透明な対向電極13を積層した構成となっている。第1の基板11及び第2の基板12の各々の表面には液晶に所定の配向を付与する配向膜が形成される。第1の基板11のシール領域505上に塗布したスペーサ粒子511の入ったシール接着剤506によって第2の基板12との間で所定の空隙を保つように接着し、注入口507より二つの基板11、12間に液晶LCを注入する。注入口507は液晶注入後、封止材によって封止する。508は信号供給用の端子を構成する電極パッド群であり、アクティブマトリクス基板の動作に必要な駆動信号を外部電気回路より供給して表示動作する。
On the other hand, the
上記液晶表示装置を製造するに際して、画素電極500の表面を研磨する際に、周辺回路領域504及びシール領域505における表面高さに差が生じ、液晶部ギャップの均一性が悪化する場合があるので、これを防ぐ目的で、周辺回路領域504及びシール領域505の表面に、画素電極500と同様に化学機械研磨されるダミー電極509、510を配置しており、これにより、均一性の高い表示特性を実現できる。また、液晶ギャップの制御には、表示品位の低下を考慮し、画素領域501にはシール接着剤を配置しておらず、シール領域505に塗布したスペーサ粒子511入りのシール接着剤506で液晶ギャップを確保する。
In manufacturing the liquid crystal display device, when the surface of the
反射型の液晶表示装置では、画素電極500で反射した光を表示に利用するため、画素電極には光学ミラーに匹敵する高度な表面性が求められる。特許文献3では、画素電極500の表面を化学機械研磨(CMP法:Chemical−Mechanical Polish)で研磨することで高反射率特性と均一な表面特性を実現している。一方、大面積に配置される画素電極の表面をCMP法で均一に研磨することは技術的に困難を伴うことから、画素電極の下地に当たる絶縁層にCMPを適用し、予め平坦化した下地層の上部に画素電極を形成する方法を用いることもできる。
In the reflection type liquid crystal display device, the light reflected by the
画素電極の下地層にCMP法による平坦化プロセスを適用した場合には、画素電極の各電極間に電極厚相当の段差が生じるため、この部分に液晶の配向乱れが生じることで、明るさ、表示コントラストの低下や表示均一性の悪化が起きる場合がある。この問題は、画素電極間を平坦化するプロセスを適用することで解決することができる。 When a planarization process by the CMP method is applied to the underlying layer of the pixel electrode, a step corresponding to the electrode thickness is generated between each electrode of the pixel electrode. In some cases, the display contrast is lowered and the display uniformity is deteriorated. This problem can be solved by applying a process for flattening between the pixel electrodes.
図17及び図18に画素間平坦化プロセスの概要を示す。図17において、第1の基板11上に画素電極500を形成する前工程で、表面絶縁層120をCMP法で研磨、平坦化する。次にコンタクトホール514を形成した後、金属電極層を積層し、エッチングによるパターニングを行って画素電極500を形成する。さらに、画素電極500の表面にSiO2 等の絶縁層515を一様に堆積後、これを画素電極500の表面が露出するまでエッチングするエッチバック法を適用する。これにより、図18に図示するように画素電極間を平坦化部膜130で埋め込んだ構造を実現できる。
17 and 18 show an outline of the inter-pixel planarization process. In FIG. 17, the
図17及び図18に示した画素間平坦化プロセスの適用にあたり、画素領域501と周辺回路領域504、シール領域505で表面の電極構造に隔たりがある場合には、エッチバック工程で平坦化層のエッチングレートに差が生じる結果、均一な平坦化が困難になる場合がある。したがって、特許文献3に開示されているように、周辺回路領域504およびシール領域505の上部には画素電極500と同一金属層をパターニングしたダミー電極509、510を形成し、画素領域501、周辺回路領域504およびシール領域505に亘って極力均一な構造を保つことが望ましい。
When the inter-pixel planarization process shown in FIGS. 17 and 18 is applied and there is a gap in the electrode structure on the surface between the
ところで、上述したような従来の反射型の液晶表示装置において、周辺回路領域504およびシール領域505の各表面に画素電極500と同じ形状のダミー電極509、510を形成した構造は、均一な表示特性を実現する上で有効である。
Incidentally, in the conventional reflective liquid crystal display device as described above, the structure in which the
しかしながら、この構造と液晶ギャップをシール接着剤506に混合したスペーサ粒子511の粒子径で制御する構造とを併用した場合には、スペーサ粒子511による第1の基板11への圧力がシール領域505に集中する傾向となり、しかも、一部のスペーサ粒子511の入ったシール接着剤506が周辺回路領域504側へも侵入することになる。この場合、上述したように、周辺回路領域504の上部表面にダミー電極509を配した構造では、図19に示す拡大図のようにスペーサ粒子511がダミー電極509を押し潰し、下地回路の配線530a、530b間などでショート欠陥が発生する場合があり、この結果、液晶表示装置の製造歩留まりを著しく低下させる、という問題があった。
However, when this structure and the structure in which the liquid crystal gap is controlled by the particle diameter of the
このショート欠陥を回避する方法として、アクティブマトリクス基板である第1の基板11のシール領域505の寸法、或いは幅を予め大きく設計し、シール接着剤506が周辺回路領域504側へ侵入しないようにしてオーバーラップしない構造とすることも考えられる。しかし、このようにシール領域505の寸法を大きくすると、アクティブマトリクス基板である第1の基板11そのものが大型化(大面積化)し、ウエハ単位面積当たりから採れる基板の枚数が少なくなり、液晶表示装置の高コスト化につながる、という課題があった。
As a method of avoiding this short-circuit defect, the size or width of the
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、ダミー電極が設けられた周辺回路領域にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域におけるショート欠陥の発生を抑制することが可能な液晶表示装置を提供することにある。 The present invention has been devised to pay attention to the above problems and to effectively solve them. The object of the present invention is to suppress the occurrence of short-circuit defects in the peripheral circuit region even when the seal adhesive containing spacer particles enters the peripheral circuit region where the dummy electrode is provided and the spacer particles crush the dummy electrode. An object of the present invention is to provide a liquid crystal display device capable of achieving the above.
請求項1に係る発明は、画素電極と該画素電極に接続されたスイッチング回路とを含む表示画素がマトリクス状に配列された画素領域、前記画素領域の外側に設けられて前記スイッチング回路に電気信号を供給する駆動回路部が配置された周辺回路領域、及び前記周辺回路領域の外側に設けられてスペーサ粒子入りのシール接着剤を塗布するシール領域を有する第1の基板と、前記各画素電極に対向される対向電極が形成された光透過性の第2の基板とを、前記各画素電極と前記対向電極とが対向配置されて且つ前記周辺回路領域に前記シール接着剤が侵入した状態で接合して前記第1及び第2の基板間に液晶を封入してなる液晶表示装置において、前記周辺回路領域及び前記シール領域の表面上に前記画素電極と同一の形状のダミー電極を形成すると共に、前記周辺回路領域に形成された前記駆動回路部に接続される配線に対応する位置における前記ダミー電極を、異なる電位を有する2つの配線間に跨がらないように分割するように構成したことを特徴とする液体表示装置である。 According to the first aspect of the present invention, a display pixel including a pixel electrode and a switching circuit connected to the pixel electrode is provided in a pixel area arranged in a matrix, and provided outside the pixel area, and an electric signal is transmitted to the switching circuit. A first substrate having a peripheral circuit region in which a driving circuit unit for supplying a liquid crystal is disposed, a seal region provided outside the peripheral circuit region and applying a seal adhesive containing spacer particles, and the pixel electrodes Joining the light-transmissive second substrate on which the opposed electrode is formed in a state where the pixel electrodes and the opposed electrode are arranged to face each other and the seal adhesive penetrates into the peripheral circuit region. In the liquid crystal display device in which liquid crystal is sealed between the first and second substrates, a dummy electrode having the same shape as the pixel electrode is formed on the surface of the peripheral circuit region and the seal region. And the dummy electrode at a position corresponding to the wiring connected to the drive circuit portion formed in the peripheral circuit region is divided so as not to straddle between two wirings having different potentials. This is a liquid display device.
このように、周辺回路領域に形成された駆動回路部に接続される配線の上方に位置するダミー電極を、電気的に異なる意味を持った、すなわち異なる電位を有する2つの配線間に跨がらないように分割するように構成したので、ダミー電極が設けられた周辺回路領域にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域におけるショート欠陥の発生を抑制することができる。従って、寸法が非常に小さくて、均一で高品質な表示特性を有する液晶表示装置を歩留まり高く生産することができる。 As described above, the dummy electrode positioned above the wiring connected to the drive circuit portion formed in the peripheral circuit region does not cross between two wirings having different electrical meanings, that is, having different potentials. Therefore, even if the seal adhesive containing spacer particles enters the peripheral circuit area where the dummy electrode is provided and the spacer particles crush the dummy electrode, a short defect occurs in the peripheral circuit area. Can be suppressed. Accordingly, a liquid crystal display device having a very small size and uniform and high quality display characteristics can be produced with a high yield.
この場合、例えば請求項2に記載したように、前記配線は、前記ダミー電極の直下の配線層を用いて形成されると共に、前記駆動回路部の光感度を有する領域を覆うように形成されている。
In this case, for example, as described in
本発明に係る液晶表示装置によれば、周辺回路領域に形成された駆動回路部に接続される配線の上方に位置するダミー電極を、電気的に異なる意味を持った2つの配線間に跨がらないように分割するように構成したので、ダミー電極が設けられた周辺回路領域にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域におけるショート欠陥の発生を抑制することができる。従って、寸法が非常に小さくて、均一で高品質な表示特性を有する液晶表示装置を歩留まり高く生産することができる。 According to the liquid crystal display device of the present invention, the dummy electrode located above the wiring connected to the drive circuit unit formed in the peripheral circuit region is straddled between two wirings having different electrical meanings. Since the seal adhesive containing spacer particles penetrates into the peripheral circuit area where the dummy electrodes are provided and the spacer particles crush the dummy electrodes, short circuit defects in the peripheral circuit area are formed. Occurrence can be suppressed. Accordingly, a liquid crystal display device having a very small size and uniform and high quality display characteristics can be produced with a high yield.
以下に、本発明に係る液晶表示装置の一実施例を添付図面に基づいて詳述する。
図1は本発明に係る液晶表示装置の第1実施例を示す平面図、図2は図1に示す液晶表示装置の周辺部を示す拡大断面模式図、図3は周辺回路領域におけるダミー電極が押し潰された時の状況を説明するための説明図である。尚、従来の液晶表示装置と同一構成部分については同一参照符号を付す。
Hereinafter, an embodiment of a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.
1 is a plan view showing a first embodiment of a liquid crystal display device according to the present invention, FIG. 2 is an enlarged schematic cross-sectional view showing a peripheral portion of the liquid crystal display device shown in FIG. 1, and FIG. 3 shows dummy electrodes in the peripheral circuit region. It is explanatory drawing for demonstrating the condition when it is crushed. The same components as those of the conventional liquid crystal display device are denoted by the same reference numerals.
図1及び図2に示すように、この液晶表示装置LCDは、アクティブマトリクス基板として例えば単結晶シリコン基板等よりなる第1の基板11を有している。この第1の基板11の中央部側には画素領域501が設けられ、その外周側にはダミー画素領域517が設けられ、その外周側には周辺回路領域504が設けられ、更にその外周側にはシール領域505が設けられている。また、この第1の基板11の一側には、外部との間で各種の信号を中継する電極パッド群508が配列されている。
As shown in FIGS. 1 and 2, the liquid crystal display device LCD includes a
上記画素領域501には、反射型の矩形状の画素電極500とスイッチングトランジスタおよび信号蓄積容量等よりなるスイッチング回路を含んで構成された表示画素Pxがマトリクス状に配列されている。また、画素領域501の周辺の周辺回路領域504には、各表示画素Pxに駆動信号を供給する水平走査駆動回路2及び垂直走査駆動回路4がそれぞれ配置されている。画素領域501と周辺回路領域504との間には、上述したように、ダミー画素領域517が配置されている。このダミー画素領域517には、画素領域501と同等の下地半導体構造(半導体積層構造)を形成している。これにより、平坦化工程で画素領域501と周辺回路領域504との間の下地配線密度の差を吸収し、周辺回路領域504に近接する画素領域501の平坦化均一性を向上させている。
In the
ここで図10〜図12を参照して説明した構造は、本実施例でも全く同様に構成されており、その説明は省略する。そして、図2にも示すように、上記周辺回路領域504には、駆動回路部として水平走査駆動回路2や垂直走査駆動回路4が設けられる他、これらの回路に接続される各種の配線が設けられる。ここでは電気的に異なる意味を持った、すなわち異なる電位を持った2つの配線を、代表として配線530a、530bとして表している。この配線530a、530bは、例えば上記駆動回路2、4に対する電源線、グランド線などの基準電位を供給する下地配線が該当することになる。これらの配線530a、530bは、周辺回路領域504の周方向に沿って適宜配列されている。
The structure described with reference to FIGS. 10 to 12 is configured in exactly the same manner in this embodiment, and the description thereof is omitted. As shown in FIG. 2, the
また、上記配線530a、530bは、この下層に位置する駆動回路2、4の構成要素である半導体素子の感光領域を覆って誤動作を防止するようにもなっている。
そして、ダミー画素領域517と、周辺回路領域504のダミー画素領域517側の一部(内周側)の領域について、共通のトリミング電極518を形成している。このトリミング電極518は幅広になされており、画素領域501の外周側に沿って形成されている。トリミング電極518の機能は、画素領域501の周辺部において液晶を枠状に黒表示状態に制御することであり、トリミング電極518と対向する第2の基板12の対向電極13との電圧差が液晶の黒表示電圧に相当する電圧となるような電位設定とすることで、画素領域501の周辺を黒にトリミングすることができる。
The
A
このトリミング電極518は、この下層に位置する駆動回路部におけるトランジスタ構造などの感光領域を光から遮蔽する機能も有しており、光照射時の誤動作や特性変動を防止するようになっている。このトリミング電極518は画素電極500のようにはパターン分割されていないで、所定の電位を供給する必要があるが、シール接着剤506はこのトリミング電極518よりパネルの外周側に配置されるため、このトリミング電極518の部分においてシール接着剤506中のスペーサ粒子511による駆動回路部のショート欠陥が発生することはない。
The trimming
そして、上記周辺回路領域504のトリミング電極518が形成されている領域以外の他の領域の表面及びシール領域505の表面には、画素領域501に形成されている画素電極500と同じ材料、同一寸法及び同一形状のダミー電極519がそれぞれ形成されている。従って、画素領域501に形成された画素電極500と同一水平レベル上には、トリミング電極518とダミー電極519とが存在する状態となっている。
The same material and the same dimensions as the
そして、上記ダミー電極519の内で、上記周辺回路領域504に設けた配線の上方においては、配線530a、530b間を跨がないようにダミー電極は2つの微小なダミー電極519a、519bとに分割されている。換言すれば、上述のように電気的に異なる意味を持った2つの配線、例えば配線530a、530b間の間隙532上にダミー電極が位置するような場合には、このようなダミー電極は例えば2つの微小なダミー電極519a、519bとに分割されて配置され、ダミー電極が2つの配線530a、530b間を跨がないように設定している。このような状態は、周辺回路領域504の全ての領域において実現されている。
In the
ここで各部の寸法の一例について説明すると、画素電極500、トリミング電極518、ダミー電極519(519a、519b)の厚さはそれぞれ0.5〜0.7μm程度、層間絶縁層の厚さ、例えば配線層間の厚さは0.5〜0.7μm程度、シール接着剤506中のスペーサ粒子511の平均直径は3.2μm程度である。
Here, an example of the dimensions of each part will be described. Each of the
さて、このような構成において、液晶LCを封止するために、第1の基板11のシール領域505に、スペーサ粒子511の混入されたシール接着剤506を塗布し、この第1の基板11に、対向電極13の形成された光透過性の第2の基板12を重ね合わせて貼り合わせ、上記液晶LCを密封する。ここで、装置寸法の小型化の要請により上記シール領域505の幅寸法は可能な限り狭く設定しているので、上記塗布したシール接着剤506はこの内側領域の周辺回路領域504の途中まで侵入することは避けられない。
In such a configuration, in order to seal the liquid crystal LC, a seal adhesive 506 mixed with
そして、シール接着剤506による接合に際しては、この部分に外部から一定の圧着力が付与されることになり、この時、硬質材料よりなるスペーサ粒子511が下層に位置するダミー電極519を押し潰す場合が生ずる。特に、周辺回路領域504において最上層のメタル配線層はスペーサ粒子511側より直接的に圧力を受けてショートする確率が高くなる。この場合、従来装置である図19に示すように、押し潰されたダミー電極511が、電気的に異なる意味を有する2本の配線530a、530b間を跨ぐように位置している時には、両配線530a、530bが上記押し潰されたダミー電極511を介してショート状態になっていた。
When joining with the
これに対して、本発明の場合には、図3にも示すように、電気的に異なる意味を有する2本の配線530a、530b間の間隙532上では、ダミー電極519が跨がないように2つの微小なダミー電極519a、519bに分割されているので、各分割されたダミー電極519a、519bがそれぞれ押し潰されて、下層の配線530a、530bと導通状態になっても、両配線530a、530bがショートすることはない。このようにして、ショート欠陥が発生することを未然に防止することができる。この周辺回路領域504には電気的に異なる意味を有する配線は多数存在し、上記したような2つのダミー電極519a、519bに分割する構成は、電気的に異なる意味を有する配線間では全てにおいて採用することが望ましい。
On the other hand, in the case of the present invention, as shown in FIG. 3, the
このように、周辺回路領域504に形成された駆動回路部502、503に接続される配線の上方に位置するダミー電極519を、電気的に異なる意味を持った2つの配線530a、530b間に跨がらないように分割するように構成したので、ダミー電極519が設けられた周辺回路領域504にスペーサ粒子入りのシール接着剤が侵入してスペーサ粒子がダミー電極を押し潰しても、周辺回路領域504におけるショート欠陥の発生を抑制することができる。従って、寸法が非常に小さくて、均一で高品質な表示特性を有する液晶表示装置を歩留まり高く生産することができる。
As described above, the
尚、ここでは電気的に異なる意味を有する配線519a、519bとして電源線とグランド線とを例にとって説明したが、これに限定されず、各信号電極D、各選択信号G等を跨がないようにダミー電極を分割するようにしてもよいのは勿論であり、この点は後述する他の実施例でも同様である。 Here, the power lines and the ground lines have been described as examples of the wirings 519a and 519b having electrically different meanings. However, the present invention is not limited to this, and the signal electrodes D, the selection signals G, and the like are not straddled. Of course, the dummy electrodes may be divided into two, and this point is the same in other embodiments described later.
<第2実施例>
次に本発明の液晶表示装置の第2実施例について説明する。図4は本発明に係る液晶表示装置の第2実施例の一例を示す平面図、図5は図1に示す液晶表示装置の周辺部を示す拡大断面模式図、図6はトリミング電極を示す平面図である。尚、図1乃至図3に示す構成部分と同一構成部分については同一参照符号を付して、その説明を省略する。
<Second embodiment>
Next, a second embodiment of the liquid crystal display device of the present invention will be described. 4 is a plan view showing an example of the second embodiment of the liquid crystal display device according to the present invention, FIG. 5 is an enlarged schematic cross-sectional view showing a peripheral portion of the liquid crystal display device shown in FIG. 1, and FIG. 6 is a plan view showing trimming electrodes. FIG. The same components as those shown in FIGS. 1 to 3 are denoted by the same reference numerals, and the description thereof is omitted.
前記第1実施例では、トリミング電極518は、画素電極500やダミー電極519よりも幅広の大きな電極層として形成したが、これに限定されず、このトリミング電極518を、上記画素電極500やダミー電極519と同じ寸法形状であって、且つ規則性を持つ矩形パターン523で形成し、図6(A)及び図6(B)に示すように各矩形パターン523間を微細な配線526でブリッジ接続するようにしてもよい。
In the first embodiment, the trimming
このように、各矩形パターン523間を微細な配線526でブリッジ接続することにより電気的に相互接続してトリミング電極518を形成しているので、このトリミング電極518と対向電極13との電圧差が液晶LCの黒表示電圧に相当する電圧となるような電位を共通に印加することで、第1実施例と同様に画素領域501の周辺を均一な黒状態にトリミングできる。またシール接着剤506はこのトリミング電極518よりパネルの外周側に形成されるため、このトリミング電極518の部分においてシール接着剤506中のスペーサ粒子511による駆動回路部のショート欠陥が発生することはない。
Thus, the trimming
先の第1実施例では、画素領域501の周辺のダミー画素領域517と周辺回路領域504の一部にパターン分割構造を持たない幅広のトリミング電極518を形成していたが、この第2実施例では、トリミング電極518を画素電極500と同等の規則性を持ち、且つ電気的に接続された複数の矩形パターン523で形成し、共通電位を供給できる構成となっている。その結果、液晶表示装置のアクティブマトリクス基板となる第1の基板11の全ての表面にわたって、画素電極500、トリミング電極518、ダミー電極519は、それぞれ均等な規則性で形成されることになり、平坦化工程において更なる均一性が実現でき、しかも、第1実施例と同様な作用効果を発揮することができることから、例えばスペーサ粒子511による周辺回路領域514におけるショート欠陥も低減できるため、表示均一性の高い、高品位な液晶表示装置を高歩留まりで実現できる。
In the first embodiment, the
<第3実施例>
次に、本発明の液晶表示装置の第3実施例について説明する。図7は本発明に係る液晶表示装置の第3実施例の駆動回路部のシフトレジスタ回路の一部を示すブロック構成図、図8は図7に示すシフトレジスタ回路の一部を示す平面図、図9はシフトレジスタ回路の断面模式図である。
<Third embodiment>
Next, a third embodiment of the liquid crystal display device of the present invention will be described. FIG. 7 is a block diagram showing a part of the shift register circuit of the drive circuit unit of the third embodiment of the liquid crystal display device according to the present invention, and FIG. 8 is a plan view showing a part of the shift register circuit shown in FIG. FIG. 9 is a schematic cross-sectional view of a shift register circuit.
本発明に係る液晶表示装置においては、周辺回路領域504に配置する駆動回路部の基本機能として、画素領域501のマトリクス状に配列された各画素Pxに信号電極Dを介して表示信号を供給すること及び選択電極Gを介して選択走査信号を供給することが必要であり、通常、このような回路機能を実現する回路としてシフトレジスタ回路を用いるのが一般的である。
In the liquid crystal display device according to the present invention, as a basic function of the drive circuit unit arranged in the
図7に本発明の液晶表示装置で用いられるダイナミック型の上記シフトレジスタ回路の回路構成例を示す。図中、MPはP型MOSトランジスタ、MNはN型MOSトランジスタを表し、CMOS構造のスイッチ回路(MP1,MN1)、(MP3,MN3)、(MP5,MN5)…およびCMOSインバータ回路(MP2,MN2)、(MP4,MN4)、(MP6,MN6)…が基本単位毎に交互にカスケード接続され、スイッチ回路のオン、オフは制御信号Φ1n、Φ1p及びΦ2n、Φ2pでそれぞれ制御される。このようなダイナミック型のシフトレジスタ回路では、スイッチ回路のオフ期間に出力端子側(図のNode1、2、3)が一定期間フローティング状態となり、その状態を信号電荷として保持することにより順次転送動作を行う。従って、これらの端子側(Node1、2、3)に接続した半導体素子に光が照射されると、信号電荷のリークが発生し、フローティング期間での電圧保持が不十分となり、駆動回路が誤動作する原因となる。
FIG. 7 shows a circuit configuration example of the dynamic shift register circuit used in the liquid crystal display device of the present invention. In the figure, MP represents a P-type MOS transistor, MN represents an N-type MOS transistor, switch circuits (MP1, MN1), (MP3, MN3), (MP5, MN5)... And CMOS inverter circuits (MP2, MN2). ), (MP4, MN4), (MP6, MN6)... Are alternately cascaded for each basic unit, and the ON / OFF of the switch circuit is controlled by control signals Φ1n, Φ1p and Φ2n, Φ2p, respectively. In such a dynamic shift register circuit, the output terminal side (
本発明の第1及び第2実施例に示したように、画素電極500と同様にパターニングによって開口部(隙間)を有するダミー電極519及びトリミング電極518(第2実施例の場合)を周辺回路領域504の上層に形成する構成では、シフトレジスタのようなダイナミック回路部分において、感光領域を上記開口部から漏れる光に対して遮光し、誤動作を起こさないようにする工夫が必要である。
As shown in the first and second embodiments of the present invention, similarly to the
ここで、先の実施例の駆動回路部を構成するダイナミック型のシフトレジスタについて、そのレイアウト例を図8に示した。また、その断面模式図を図9に示した。なお、両図における図中の参照符号は、図7の回路構成図と対応している。本実施例では、ダイナミック型のシフトレジスタの電荷保持部に相当する半導体領域の上部は配線用の金属層の配線パターンL1、L2で覆われた構造とする。この配線パターンL1、L2は、例えば、各トランジスタに電源、グランド電位をそれぞれ給電する基準電源配線、例えば配線530a、530bと兼用することが可能である。図9の断面構造模式図から明らかなように、この構造では、周辺回路領域504に形成したダミー電極519の開口部(隙間)541から漏れ込んだ光をその下層に位置する電源、グランド電位の配線パターンL1、L2で遮光し、ダイナミック型のシフトレジスタの電荷保持部に相当する半導体領域に直接光が到達しない。従って、回路誤動作のない、安定した表示動作を実現できる。
Here, FIG. 8 shows a layout example of the dynamic shift register constituting the drive circuit unit of the previous embodiment. Moreover, the cross-sectional schematic diagram was shown in FIG. The reference numerals in the drawings in both figures correspond to the circuit configuration diagram in FIG. In this embodiment, the upper portion of the semiconductor region corresponding to the charge holding portion of the dynamic shift register is covered with the wiring patterns L1 and L2 of the wiring metal layer. The wiring patterns L1 and L2 can also be used as, for example, reference power supply wirings for supplying power and ground potential to each transistor, for example, wirings 530a and 530b. As is apparent from the schematic cross-sectional structure diagram of FIG. 9, in this structure, the light leaked from the opening (gap) 541 of the
さらに、電源、グランド電位の配線パターンL1、L2の上部に形成する周辺回路領域504の表面のダミー電極519に関しては、配線パターンL1、L2が隣接されて、且つ並行してレイアウト(配列)される部分については、微細な2つのダミー電極519a、519bで示すような2つのパターンに分割して配置している。本構成によれば、周辺回路領域504上にシール接着剤506を形成する場合、シール接着剤のスペーサ粒子がダミー電極519を押し潰しても、それによって配線パターンL1、L2間がダミー電極519を介してブリッジすることがなく、従って、配線パターンL1、L2間がショートすることがなく、回路動作不良の発生を防止するとができる。
Further, regarding the
以上、本発明の液晶表示装置によれば、周辺回路領域504およびシール領域505に画素電極500と同一層によるダミー電極519を付与することで、平坦化工程の均一性を向上することができ、表示ムラの小さい均一で高品位な表示特性を得ることができる。また、シール接着剤が周辺回路領域504上にかかっても表示動作欠陥が発生し難い構造のため、シール接着剤の少なくとも一部を周辺回路領域504上に形成できることになり、パネル面積を有効利用できる。以上の特徴から、高品位で低コストの液晶表示装置の実現が可能となる。
尚、ここでは反射型の液晶表示装置を例にとって説明したが、これに限定されず、本発明は透過型の液晶表示装置にも適用できるのは勿論である。
As described above, according to the liquid crystal display device of the present invention, by providing the
Note that although a reflective liquid crystal display device has been described here as an example, the present invention is not limited to this, and the present invention can of course be applied to a transmissive liquid crystal display device.
2…水平走査駆動回路、4…垂直走査駆動回路、11…第1の基板、12…第2の基板、13…対向電極、500…画素電極、501…画素領域、504…周辺回路領域、505…シール領域、506…シール接着剤、511…スペーサ粒子、517…ダミー画素領域、519…ダミー電極、519a,519b…分割されたダミー電極、530a,530b…配線、LC…液晶、LCD…液晶表示装置、Px…表示画素。
DESCRIPTION OF
Claims (2)
前記各画素電極に対向される対向電極が形成された光透過性の第2の基板とを、
前記各画素電極と前記対向電極とが対向配置されて且つ前記周辺回路領域に前記シール接着剤が侵入した状態で接合して前記第1及び第2の基板間に液晶を封入してなる液晶表示装置において、
前記周辺回路領域及び前記シール領域の表面上に前記画素電極と同一の形状のダミー電極を形成すると共に、前記周辺回路領域に形成された前記駆動回路部に接続される配線に対応する位置における前記ダミー電極を、異なる電位を有する2つの配線間に跨がらないように分割するように構成したことを特徴とする液体表示装置。 A pixel region in which display pixels including a pixel electrode and a switching circuit connected to the pixel electrode are arranged in a matrix, and a drive circuit unit that is provided outside the pixel region and supplies an electrical signal to the switching circuit are arranged A first substrate having a peripheral circuit region and a seal region provided outside the peripheral circuit region and applying a seal adhesive containing spacer particles;
A light transmissive second substrate on which a counter electrode facing each pixel electrode is formed;
A liquid crystal display in which each pixel electrode and the counter electrode are arranged to face each other and bonded together in a state where the seal adhesive penetrates into the peripheral circuit region, and liquid crystal is sealed between the first and second substrates. In the device
A dummy electrode having the same shape as that of the pixel electrode is formed on the surfaces of the peripheral circuit region and the seal region, and at a position corresponding to a wiring connected to the drive circuit unit formed in the peripheral circuit region. A liquid display device, wherein the dummy electrode is divided so as not to straddle between two wirings having different potentials.
2. The liquid crystal display according to claim 1, wherein the wiring is formed by using a wiring layer immediately below the dummy electrode, and is formed so as to cover a region having photosensitivity of the drive circuit unit. apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240832A JP4811202B2 (en) | 2006-09-05 | 2006-09-05 | Reflective liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240832A JP4811202B2 (en) | 2006-09-05 | 2006-09-05 | Reflective liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008064900A JP2008064900A (en) | 2008-03-21 |
JP4811202B2 true JP4811202B2 (en) | 2011-11-09 |
Family
ID=39287691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006240832A Active JP4811202B2 (en) | 2006-09-05 | 2006-09-05 | Reflective liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4811202B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010066486A (en) * | 2008-09-10 | 2010-03-25 | Citizen Finetech Miyota Co Ltd | Large-sized lcos display element and method for manufacturing the same |
CN102169260B (en) * | 2010-10-15 | 2015-01-21 | 京东方科技集团股份有限公司 | TFT-LCD (thin film transistor liquid crystal display) pixel electrode layer structure, preparation method and mask plate thereof |
JP5853419B2 (en) * | 2010-10-25 | 2016-02-09 | セイコーエプソン株式会社 | Electro-optical device, electronic apparatus, and substrate for electro-optical device |
JP6065964B2 (en) * | 2010-10-25 | 2017-01-25 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP2013213899A (en) * | 2012-04-02 | 2013-10-17 | Seiko Epson Corp | Electro-optic device and electronic equipment |
JP5998809B2 (en) * | 2012-09-28 | 2016-09-28 | 株式会社Jvcケンウッド | Display element and manufacturing method thereof |
US20150301415A1 (en) * | 2012-11-05 | 2015-10-22 | Sharp Kabushiki Kaisha | Liquid crystal display device |
JP6156044B2 (en) * | 2013-10-10 | 2017-07-05 | セイコーエプソン株式会社 | Liquid crystal device and electronic device |
JP7295686B2 (en) * | 2019-03-29 | 2023-06-21 | ミネベアミツミ株式会社 | absolute encoder |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0943629A (en) * | 1995-07-31 | 1997-02-14 | Sony Corp | Liquid crystal display device |
JP2003302916A (en) * | 1997-06-17 | 2003-10-24 | Seiko Epson Corp | Substrate for electro-optic device, electro-optic device, electronic apparatus and projection type display device |
JPH11109370A (en) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | Liquid crystal display device |
JPH11125834A (en) * | 1997-10-24 | 1999-05-11 | Canon Inc | Matrix substrate and liquid crystal display device and projection type liquid crystal display device |
JP3513410B2 (en) * | 1998-12-24 | 2004-03-31 | キヤノン株式会社 | Image display device |
-
2006
- 2006-09-05 JP JP2006240832A patent/JP4811202B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008064900A (en) | 2008-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4811202B2 (en) | Reflective liquid crystal display | |
US6952246B2 (en) | Reflective type liquid crystal display device | |
KR100402506B1 (en) | Electro-optical device | |
JP5536986B2 (en) | Liquid crystal display | |
JP2006267937A (en) | Reflection type liquid crystal display device | |
JP3864678B2 (en) | Electro-optical device manufacturing method and electro-optical device | |
TWI247252B (en) | RFID tags which are physically activated and/or deactivated | |
JP3763728B2 (en) | Electro-optical device and projector | |
KR20070080570A (en) | Liquid crystal device and projector | |
JP2014149335A (en) | Substrate for electro-optic device, electro-optic device, and electronic equipment | |
JP2001133750A (en) | Electrooptical device | |
JP4095256B2 (en) | Liquid crystal device and electronic device | |
US20100188591A1 (en) | Electro-optical device and electronic apparatus | |
JP2006154563A (en) | Reflection type liquid crystal display device | |
JP2010054655A (en) | Electro-optic device, method for manufacturing the same, and electronic equipment | |
US7342638B2 (en) | Electro-optical device, method of manufacturing the same, and method of manufacturing substrate device | |
JP3656648B2 (en) | Electro-optical device and projector | |
JP4211517B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP2009251003A (en) | Liquid crystal device, manufacturing method for liquid crystal device, and substrate for liquid crystal device | |
JP2001166312A (en) | Electro-optic device, method of producing the same and substrate for electro-optic device | |
JP2003139915A (en) | Microlens and method of manufacturing the same and electro-optic device | |
JP2007057846A (en) | Method for manufacturing substrate for electrooptical device, electrooptical device, and electronic appliance | |
JP5745125B2 (en) | Liquid crystal display | |
JP2005010480A (en) | Alignment substrate, manufacturing method of alignment substrate, liquid crystal device, and electronic apparatus | |
JP6127500B2 (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4811202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |