JPH11109370A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH11109370A JPH11109370A JP26718497A JP26718497A JPH11109370A JP H11109370 A JPH11109370 A JP H11109370A JP 26718497 A JP26718497 A JP 26718497A JP 26718497 A JP26718497 A JP 26718497A JP H11109370 A JPH11109370 A JP H11109370A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- sealing material
- transparent substrate
- liquid crystal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に関
するものであり、特にシール材が主因となるギャップの
不均一を防止した液晶表示装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which a gap caused by a sealing material is prevented from being uneven.
【0002】[0002]
【従来の技術】最近、液晶表示装置は、低消費電力、薄
型軽量、高精細な画像等が着目され、TFTを採用した
液晶表示装置が盛んに研究されている。特に、a−S
i、ポリSiが中心であるが、移動度、開口率、プロセ
ス工程数等の観点からポリSiが着目され、実用化され
ている。2. Description of the Related Art In recent years, attention has been paid to low power consumption, thin and lightweight, high-definition images, etc. of liquid crystal display devices, and liquid crystal display devices employing TFTs have been actively studied. In particular, a-S
i and poly Si are mainly used, but poly Si has attracted attention from the viewpoints of mobility, aperture ratio, number of process steps and the like, and has been put to practical use.
【0003】例えば図4は、液晶表示装置の概略平面図
であり、左右に複数本延在されている配線がゲートライ
ン10であり、上下に複数本延在されている配線がドレ
インライン11である。そして前記ゲートラインと前記
ドレインラインによりマトリックス状に交点が構成さ
れ、ここにそれぞれ表示電極12、この表示電極12と
電気的に接続されたTFT13が対と成って表示領域を
構成している。For example, FIG. 4 is a schematic plan view of a liquid crystal display device. A plurality of wirings extending left and right are gate lines 10, and a plurality of wirings extending vertically are drain lines 11. is there. The gate lines and the drain lines form intersections in a matrix, and the display electrodes 12 and the TFTs 13 electrically connected to the display electrodes 12 form a pair to form a display area.
【0004】一方、これらが形成されるガラス基板14
の一側辺には、端子15が群となって配置され、この端
子群15・・・と表示領域との間には、液晶表示装置を
駆動する駆動回路、ここではプリチャージドライバー1
6が形成され、対向する側辺にはドレインドライバー1
7が形成されている。更に、左右の側辺には、ゲートド
ライバー18が形成されている。On the other hand, the glass substrate 14 on which these are formed is
The terminals 15 are arranged in groups on one side, and a driving circuit for driving the liquid crystal display device, here the precharge driver 1 is provided between the terminal groups 15... And the display area.
6 are formed, and a drain driver 1 is provided on the opposite side.
7 are formed. Further, gate drivers 18 are formed on the left and right sides.
【0005】そしてゲートドライバ18には、垂直クロ
ック信号と垂直スタート信号が入力される配線19、2
0が、ドレインドライバー17には、水平クロック信
号、水平スタート信号およびビデオ信号が入力される配
線21、22、23が、プリチャージドライバー16に
は、プリチャージ信号信号およびゲートコントロール信
号が入力される配線24、25が、基板14の周囲を延
在して端子15と接続されている。The gate driver 18 has wirings 19, 2 for inputting a vertical clock signal and a vertical start signal.
0, wirings 21, 22, and 23 to which a horizontal clock signal, a horizontal start signal, and a video signal are input to the drain driver 17, and a precharge signal signal and a gate control signal to the precharge driver 16. Wirings 24 and 25 extend around the substrate 14 and are connected to the terminals 15.
【0006】これらの構成でなる基板14の右下コーナ
ー部C1(プリチャージドライバーの右端とゲートドラ
イバーの下端を有する角部)を模式的に拡大すると、図
5のような構成となる。端子15a〜15cは、最下層
にCr電極が設けられ、これと電気的に接続されたAl
配線19、20、24、25が、下のコーナーに延在さ
れている。図面は、4本であるが、実際はこれ以上配置
されることもある。また他のコーナーは、更にAl配線
が数多く配置されている。また符号40は、シール材で
ある。When the lower right corner portion C1 (corner portion having the right end of the precharge driver and the lower end of the gate driver) of the substrate 14 having such a configuration is schematically enlarged, a configuration as shown in FIG. 5 is obtained. The terminals 15a to 15c are provided with a Cr electrode on the lowermost layer, and an Al electrode electrically connected to the Cr electrode.
Wirings 19, 20, 24, 25 extend to the lower corners. Although there are four drawings, more may be arranged in practice. In other corners, many Al wirings are further arranged. Reference numeral 40 denotes a sealing material.
【0007】図6は、図5のA−A線断面図を示したも
ので、第1の透明基板14の上に、絶縁層41〜44
(図3に於いて後述する)が被覆され、この上に図5の
Al配線19が配置され、更にこの上には、平坦化膜4
5が設けられている。対向基板となる第2の透明基板4
6には、必要により平坦化膜(図3において後述する)
が設けられている。そして基板14と基板46との間に
は、ガラスファイバー等から成るスペーサ48が混入さ
れたシール材40が4側辺に渡り塗布され、一部に設け
られた注入孔を介して、中に液晶が注入された後、封止
材が注入孔に塗布されて完成されている。FIG. 6 is a cross-sectional view taken along line AA of FIG. 5, in which insulating layers 41 to 44 are formed on the first transparent substrate 14.
(To be described later with reference to FIG. 3), and the Al wiring 19 of FIG. 5 is disposed thereon.
5 are provided. Second transparent substrate 4 serving as an opposite substrate
6 is a flattening film if necessary (described later in FIG. 3).
Is provided. Between the substrate 14 and the substrate 46, a sealing material 40 mixed with a spacer 48 made of glass fiber or the like is applied over four sides, and a liquid crystal is inserted therein through an injection hole provided partially. Is injected, and a sealing material is applied to the injection hole to complete the process.
【0008】[0008]
【発明が解決しようとする課題】この構成に於いて、図
5を見ると判るように、縦方向のシール材下には、Al
配線19が配置されているが、ポイントPで端子15a
に向かって曲げられている。従ってポイントPから上方
には配線19に対応する配線は設けられていない。また
横方向のシール材を見ると、シール材40の下に配線1
9、20が設けられている。In this configuration, as can be seen from FIG. 5, an aluminum sealing material is provided under the vertical sealing material.
The wiring 19 is arranged, but at the point P, the terminal 15a
Is bent toward. Therefore, no wiring corresponding to the wiring 19 is provided above the point P. Looking at the sealing material in the horizontal direction, the wiring 1 is located below the sealing material 40.
9 and 20 are provided.
【0009】つまりシール材が設けられた場所を見る
と、シール材の延在方向に配線が何本も配置されたり、
配置されなかったりする場所が発生している。また角部
を共有する2側辺(図4の左下角部C1、右下角部C
2)に配置されたシール材を見ても、一方の側辺には2
本の配線が設けられ、他方の側辺には1本の配線しか配
置されていない場合があった。That is, when looking at the place where the sealing material is provided, many wirings are arranged in the extending direction of the sealing material,
Some places have not been placed. Also, two sides sharing the corner (lower left corner C1 and lower right corner C1 in FIG. 4)
Looking at the sealing material arranged in 2), one side
In some cases, two wires are provided, and only one wire is arranged on the other side.
【0010】一方、図6のように、配線19の上に設け
られた平坦化膜45により凹凸が発生し、この凹凸の上
にシール材40やスペーサ48が設けられているため、
前述の配線のアンバランスからギャップが均一にならな
い問題があった。つまり図6のように1本のAl配線1
9の上にはスペーサが配置されており、図5のポイント
Pから上には配線19が設けられていないので、それぞ
れのスペーサ48で規定されるギャップが均一にならな
い問題があった。また図5に於いて、横方向シール材と
縦方向のシール材を見ると、縦方向には1本の配線が、
横方向には2本の配線が設けられている。従って2本の
配線の上にある平坦化膜は、上に突出した段差を有する
部分が幅広く形成され、1本の配線の上には、上に突出
した部分が幅狭く形成される。それと同時に上に突出し
た部分のスペーサの数も異なる。特にスペーサの数が少
ない部分は、基板14、46の貼り合わせ時、スペーサ
に加わる力が大きくなり、スペーサが平坦化膜45に沈
むこともあり、ギャップがバランス良く取れない問題が
あった。On the other hand, as shown in FIG. 6, unevenness is generated by the flattening film 45 provided on the wiring 19, and the sealing material 40 and the spacer 48 are provided on the unevenness.
There is a problem that the gap is not uniform due to the above-described wiring imbalance. That is, as shown in FIG.
Since the spacers are arranged on the top 9 and the wiring 19 is not provided above the point P in FIG. 5, there is a problem that the gaps defined by the respective spacers 48 are not uniform. Also, in FIG. 5, when looking at the horizontal sealing material and the vertical sealing material, one wire is
Two wires are provided in the horizontal direction. Therefore, in the flattening film on the two wirings, a portion having a step protruding upward is formed widely, and a portion protruding upward is formed narrowly on one wiring. At the same time, the number of spacers protruding upward differs. In particular, in a portion where the number of spacers is small, the force applied to the spacers at the time of bonding the substrates 14 and 46 increases, and the spacers may sink into the flattening film 45, so that there is a problem that the gap cannot be obtained in a well-balanced manner.
【0011】[0011]
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第1に、第1の透明基板の第1の側辺と
平行に延在されるシール材の下層に、前記トランジスタ
駆動用の配線を部分的に配置し、前記シール材の下層の
空きスペースにダミー配線を設け、このダミー配線上に
も前記スペーサを配置することで解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and firstly, the first transparent substrate is provided with a sealing material extending in parallel with a first side of the first transparent substrate. This problem can be solved by partially disposing a wiring for driving the transistor, providing a dummy wiring in an empty space below the sealing material, and disposing the spacer also on the dummy wiring.
【0012】第2に、第1の透明基板の第1の側辺と対
向する第2の側辺に設けられるシール材に於いて、前記
配線と前記ダミー配線の総合面積を第1側辺のそれと実
質同程度とすることで解決するものである。第3に、第
1の透明基板に配置された第1の端子は、シール材の延
在方向と同一方向に延在され、且つシール材に覆われた
第1の配線と、シール材と直交して前記第1の端子に延
在された第2の配線を有し、前記第1の端子と隣接する
第2の端子は、前記シール材と直交して前記第2の端子
に延在された第3の配線を有し、前記第2の配線と前記
第3の配線との間に、第1の配線の延長方向に第4のダ
ミー配線を設けることで解決するものである。Second, in a sealing material provided on a second side opposite to the first side of the first transparent substrate, the total area of the wiring and the dummy wiring is set to be equal to the first side. This can be solved by making it substantially the same. Third, the first terminal disposed on the first transparent substrate extends in the same direction as the extending direction of the sealant, and is orthogonal to the first wiring covered by the sealant and the first wiring. And a second wiring extending to the first terminal, and a second terminal adjacent to the first terminal is extended to the second terminal at right angles to the sealing material. This problem is solved by providing a third wiring, and providing a fourth dummy wiring between the second wiring and the third wiring in a direction in which the first wiring extends.
【0013】ダミー配線を設けることにより、この上に
設けられる絶縁層(ここでは平坦化膜)の突出幅が均一
となり、この上に載せられるシール材の量、スペーサの
量が実質同じになり、ギャップを均一にすることができ
る。また図1の液晶表示装置は、大板から分割される。
分割される前の大板考えると、図1の下の側辺に設けら
れたシール材と、この下に隣接する別のパネル側辺に設
けられたシール材は、1つのパネルに於いて相対向する
側辺と等価的に一致するパターンとなる。By providing the dummy wiring, the protrusion width of the insulating layer (the flattening film here) provided thereon becomes uniform, and the amount of the sealing material and the amount of the spacer placed thereon become substantially the same. The gap can be made uniform. The liquid crystal display device of FIG. 1 is divided from a large plate.
Considering the large plate before being divided, the sealing material provided on the lower side of FIG. 1 and the sealing material provided on the side of another panel adjacent to the lower side of FIG. It becomes a pattern equivalently equivalent to the opposite side.
【0014】従って、相対向する側辺のシール材に配置
されたAl配線の面積を統一させると、このパネル間に
設けられたスクライブラインの両側の応力のバランスが
均等になり、スクライブラインを介した分割を良好にす
ることができる。Therefore, when the areas of the Al wirings arranged on the sealing materials on the opposite sides are unified, the balance of the stress on both sides of the scribe line provided between the panels becomes uniform, and the scribe line is interposed. It is possible to make a good division.
【0015】[0015]
【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。まず従来例でも説明したが、図4を参照
して平面的な配置について説明する。左右に複数本延在
されている配線がCrより成るゲートライン10であ
り、上下に複数本延在されている配線がAlより成るド
レインライン11である。そして2種のライン10、1
1によりマトリックス状に交点が構成され、ここにそれ
ぞれITOより成る表示電極12、この表示電極12と
電気的に接続されたTFT13が対と成って表示領域を
構成している。Embodiments of the present invention will be described below. First, a planar arrangement will be described with reference to FIG. A plurality of wirings extending left and right are gate lines 10 made of Cr, and a plurality of wirings extending vertically are drain lines 11 made of Al. And the two lines 10, 1
1, the intersections are formed in a matrix, and display electrodes 12 made of ITO and TFTs 13 electrically connected to the display electrodes 12 form a pair to form a display area.
【0016】一方、これらが形成されるガラス基板14
の一側辺には、端子15が群となって配置され、この端
子群15・・・と表示領域との間には、液晶表示装置を
駆動する駆動回路、ここではプリチャージドライバー1
6が形成され、対向する側辺にはドレインドライバー1
7が形成されている。更に、左右の側辺には、ゲートド
ライバー18が形成されている。ただしドレインドライ
バーとプリチャージドライバーの位置を交換しても良い
し、ゲートドライバーを一方の側辺にまとめて形成して
も良い。On the other hand, the glass substrate 14 on which these are formed is
The terminals 15 are arranged in groups on one side, and a driving circuit for driving the liquid crystal display device, here the precharge driver 1 is provided between the terminal groups 15... And the display area.
6 are formed, and a drain driver 1 is provided on the opposite side.
7 are formed. Further, gate drivers 18 are formed on the left and right sides. However, the positions of the drain driver and the precharge driver may be exchanged, or the gate driver may be formed on one side.
【0017】そしてゲートドライバ18には、垂直クロ
ック信号と垂直スタート信号が入力されるAl配線1
9、20が、ドレインドライバー17には、水平クロッ
ク信号、水平スタート信号およびビデオ信号が入力され
るAl配線21、22、23が、プリチャージドライバ
ー16には、プリチャージ信号およびゲートコントロー
ル信号が入力されるAl配線24、25が、基板14の
周囲を回りながら端子15と接続されている。The gate driver 18 has an Al wiring 1 to which a vertical clock signal and a vertical start signal are input.
9 and 20, a drain driver 17 receives a horizontal clock signal, a horizontal start signal, and a video signal. Al wirings 21, 22, and 23 receive a precharge signal and a gate control signal. Al wirings 24 and 25 are connected to the terminal 15 while rotating around the substrate 14.
【0018】また図1のパターンの説明の前に、図3に
より液晶表示装置の断面構造を説明する。第1の透明基
板として無アルカリガラス50(図4の符号14に対応
する)が採用され、この上には、トランジスタのゲート
51およびこれと一体のゲートラインが形成され、また
同一材料の補助容量電極52が形成されている。ここで
は耐食性と抵抗値が考慮され、Crが採用され、この上
の膜切れが考慮されてテーパー構造が採用されている。Before explaining the pattern of FIG. 1, the sectional structure of the liquid crystal display will be described with reference to FIG. Alkali-free glass 50 (corresponding to reference numeral 14 in FIG. 4) is employed as a first transparent substrate, on which a gate 51 of a transistor and a gate line integrated therewith are formed. An electrode 52 is formed. Here, Cr is adopted in consideration of corrosion resistance and resistance value, and a tapered structure is adopted in consideration of film breakage on this.
【0019】また全面には、プラズマCVDによりSi
酸化膜53とSi窒化膜54が形成され、トランジスタ
領域と補助容量領域に延在されるようにパターニングさ
れたポリSi55が設けられている。ここでポリSiに
は不純物Pが導入され、低濃度N−型のソース・ドレイ
ン領域57、58、高濃度N+型のコンタクト領域5
9、60が形成されている。またトランジスタのチャン
ネル領域56は、この不純物を阻止するために、Si酸
化膜のマスク61が設けられている。On the entire surface, Si is formed by plasma CVD.
An oxide film 53 and a Si nitride film 54 are formed, and a poly-Si 55 patterned to extend to the transistor region and the auxiliary capacitance region is provided. Here, an impurity P is introduced into the poly-Si, and the low concentration N− type source / drain regions 57 and 58 and the high concentration N + type contact region 5 are formed.
9, 60 are formed. The channel region 56 of the transistor is provided with a mask 61 made of a Si oxide film in order to prevent this impurity.
【0020】ここで補助容量は、補助容量電極52まで
延在されているポリSiのN+型のコンタクト領域6
0、Crからなる補助容量電極52および絶縁層53、
54で構成されている。更には、全面にプラズマCVD
法によりSi酸化膜62、Si窒化膜63が被覆され、
コンタクト領域59の一部が開口されてコンタクト孔が
形成され、Alのドレイン電極64が設けられている。
また全面には、今までの構成で成る凹凸を埋める平坦化
膜65が設けられ、コンタクト領域60の一部が露出さ
れたコンタクト孔を介してITOから成る表示電極66
が設けられている。The auxiliary capacitance is a poly-Si N + type contact region 6 extending to the auxiliary capacitance electrode 52.
0, an auxiliary capacitance electrode 52 made of Cr and an insulating layer 53,
54. Furthermore, plasma CVD is performed on the entire surface.
The Si oxide film 62 and the Si nitride film 63 are covered by the method,
A contact hole is formed by partially opening the contact region 59, and an Al drain electrode 64 is provided.
A flattening film 65 is formed on the entire surface to fill the unevenness of the conventional structure, and a display electrode 66 made of ITO is formed through a contact hole in which a part of the contact region 60 is exposed.
Is provided.
【0021】一方、第2の透明基板70の上には、IT
Oからなる対向電極67が設けられている。またここで
はカラー表示のため、R・G・Bのカラーフィルター6
8が表示電極66に対応した領域に設けられると共にそ
の周囲には遮光膜69が設けられている。また必要によ
っては、凹凸を平坦化するために対向電極67が設けら
れる前に平坦化膜が設けられても良い。On the other hand, on the second transparent substrate 70, the IT
A counter electrode 67 made of O is provided. In addition, here, for color display, an RGB color filter 6 is used.
8 is provided in a region corresponding to the display electrode 66, and a light shielding film 69 is provided therearound. If necessary, a flattening film may be provided before the counter electrode 67 is provided to flatten the unevenness.
【0022】以上の構成を有した透明基板50、70に
は、配向膜71、72が設けられ、この透明基板が対向
配置され、この間に液晶を封入するためのシール材が設
けられ、このシール材の一部で成る注入孔を介して液晶
が注入され液晶表示装置として完了される。本発明は、
プロセス工程の簡略化のために図3の構成、特にプロセ
ス工程を共用して形成されている。The transparent substrates 50 and 70 having the above-described structure are provided with alignment films 71 and 72, and the transparent substrates are arranged to face each other, and a sealing material for sealing liquid crystal is provided therebetween. Liquid crystal is injected through an injection hole made of a part of the material, and the liquid crystal display device is completed. The present invention
In order to simplify the process steps, the structure shown in FIG.
【0023】では図1を説明する。図1は、図4のコー
ナーC1を拡大した模式図である。端子15a〜15c
は、最下層にCr電極が設けられ、これと電気的に接続
されたAl配線19、20、24、25が、下のコーナ
ーに延在されている。図面は、4本であるが、実際はこ
れ以上配置されることもある。また他のコーナーは、更
にAl配線が数多く配置されている。また符号40は、
シール材である。Referring now to FIG. FIG. 1 is an enlarged schematic view of a corner C1 in FIG. Terminals 15a to 15c
Has a Cr electrode provided in the lowermost layer, and Al wirings 19, 20, 24, and 25 electrically connected to the Cr electrode extend to lower corners. Although there are four drawings, more may be arranged in practice. In other corners, many Al wirings are further arranged. Reference numeral 40 is
It is a sealing material.
【0024】特にシール材40の下に配置されたAl配
線19、20、24、25は、点線で示されている。本
発明の特徴は、斜め線のハッチングで示したダミー配線
80、81、82であり、このダミー配線を設けること
でギャップを均一にすることである。図1では、端子が
15a、15b、15cの3つであり、それ以外には設
けられていないとして先ず説明する。In particular, the Al wirings 19, 20, 24, and 25 arranged below the sealing material 40 are shown by dotted lines. A feature of the present invention is the dummy wirings 80, 81, and 82 indicated by diagonal hatching. The provision of these dummy wirings makes the gap uniform. In FIG. 1, description will be given first on the assumption that there are three terminals 15a, 15b, and 15c, and no other terminals are provided.
【0025】まず図1の縦側辺を考えると、シール材の
下には、ポイントPから下に配線19が設けられている
だけである。ここで説明の都合上、シール材40の下に
平行に延在されている配線19を第1の配線83とし、
シール材40の延在方向と直交し第1の端子15aに延
在する配線19を第2の配線84とし、シール材40の
延在方向と直交し第2の端子15b、第3の端子15c
に延在する配線20、25を第3の配線85、85とす
る。また第2の配線84と第3の配線85の間、第3の
配線85、85間に設けられたダミー配線を第4の配線
81とする。更に、上方に位置する第3の配線85より
も上に設けられたダミー配線を第5の配線82とする。First, considering the vertical side of FIG. 1, only the wiring 19 is provided below the sealing material from the point P. Here, for convenience of description, the wiring 19 extending in parallel below the sealing material 40 is referred to as a first wiring 83,
The wiring 19 extending perpendicular to the extending direction of the sealing material 40 and extending to the first terminal 15a is referred to as a second wiring 84, and the second terminal 15b and the third terminal 15c perpendicular to the extending direction of the sealing material 40 are provided.
Are formed as third wirings 85, 85. A dummy wiring provided between the second wiring 84 and the third wiring 85 and between the third wirings 85 and 85 is referred to as a fourth wiring 81. Further, a dummy wiring provided above the third wiring 85 located above is referred to as a fifth wiring 82.
【0026】先ず、一側辺のAl配線のバランスを考え
て、ダミー配線を設けることが第1の特徴である。つま
り図1において、実配線は、第1の配線83しかシール
材下に設けられていないため、それ以外のAl配線が設
けられていない部分にダミー配線81a、82aを設
け、この上に設けられる平坦化膜の段差幅、およびこの
上に散布されるスペーサの数を実質同じにして、ギャッ
プを前記一側辺に渡り均一にしている。ここで実配線と
は、電気信号が流れる配線を示す。The first feature is that dummy wirings are provided in consideration of the balance of the Al wirings on one side. That is, in FIG. 1, since only the first wiring 83 is provided under the sealing material, the dummy wirings 81a and 82a are provided in a portion where the Al wiring is not provided, and the actual wiring is provided thereon. The gap width is made uniform over the one side by making the step width of the flattening film and the number of spacers spread thereon substantially the same. Here, the actual wiring indicates a wiring through which an electric signal flows.
【0027】つまり図1では2列のダミー配線が設けら
れているが、シール材一側辺のみを見ると、右側の1列
だけ設けても良い。第2として、前記1側辺86と角部
を構成する第2の側辺87に於いて、Al配線のバラン
スを考えて、ダミー配線を設けることにある。(これは
4側辺全域に渡りバランスを考えてダミー配線を設ける
ことにも成る。)つまり縦方向の側辺86のシール材4
0の下には、実配線は、第1の配線83だけであり、第
2の側辺87のシール材の下には、実配線19、20が
設けられている。従って、両側辺のバランスを考慮する
と、ダミー配線80、81b、82bが追加される。そ
の結果、両側辺のシール材の下には、Al配線が2本設
けられ、バランスが取れて形成されることになる。That is, in FIG. 1, two rows of dummy wirings are provided, but if only one side of the sealing material is viewed, only one row on the right side may be provided. Second, a dummy wiring is provided on the second side 87 forming a corner with the first side 86 in consideration of the balance of the Al wiring. (This also means that dummy wirings are provided in consideration of the balance over the entire area of the four sides.) That is, the sealing material 4 on the side 86 in the vertical direction is used.
Below 0, the only actual wiring is the first wiring 83, and under the sealing material on the second side 87, the actual wirings 19 and 20 are provided. Therefore, in consideration of the balance between both sides, dummy wirings 80, 81b, and 82b are added. As a result, two Al wirings are provided below the sealing material on both sides, and are formed in a well-balanced manner.
【0028】図1のA−A線断面図である図2を見る
と、第1の透明基板50の上には、Si酸化膜53、6
2、Si窒化膜54、63が形成されている。特にAl
配線80、83は、図3のドレイン電極64を形成する
時に、同時に形成されるため、ここではAl電極の下層
に形成されている絶縁層がそのまま形成されている。こ
の時、絶縁層は削除されても良いが、この場合、絶縁層
のバランスを考慮し、4側辺に渡り配線の位置する絶縁
層を削除する必要がある。Referring to FIG. 2, which is a sectional view taken along the line AA of FIG. 1, on the first transparent substrate 50, Si oxide films 53, 6
2. Si nitride films 54 and 63 are formed. Especially Al
Since the wirings 80 and 83 are formed at the same time when the drain electrode 64 of FIG. 3 is formed, the insulating layer formed below the Al electrode is formed here as it is. At this time, the insulating layer may be deleted, but in this case, it is necessary to delete the insulating layer where the wiring is located over four sides in consideration of the balance of the insulating layer.
【0029】従来例図6と図2を見ると判るように、図
6はAl配線が1本、図2では2本形成されている。つ
まり1本しか配線のない図6の従来例に於いて、下の側
辺に対応するシール材には、2本の配線が設けられてい
るので、ダミー配線を設け、図2の構成としている。つ
まり、側辺86と側辺87のバランスを考え、角部を構
成する2側辺に、実質Al配線の本数が同等となるよう
にダミー配線80、81a、81b、83a、82cを
設けている。従ってこのダミー配線も含めた平坦化膜の
盛り上がり部(凹凸部)は、その幅が全側辺に渡り実質
均一となる。またこの上に設けられるスペーサ48の数
も実質同じとなる。Conventional Example As can be seen from FIGS. 6 and 2, FIG. 6 shows one Al wiring and FIG. 2 shows two Al wirings. That is, in the conventional example of FIG. 6 having only one wiring, the sealing material corresponding to the lower side is provided with two wirings, so that dummy wiring is provided and the configuration of FIG. 2 is adopted. . That is, considering the balance between the side 86 and the side 87, the dummy wirings 80, 81a, 81b, 83a, and 82c are provided on the two sides forming the corners so that the number of Al wirings is substantially equal. . Therefore, the width of the raised portion (concavo-convex portion) of the flattening film including the dummy wiring is substantially uniform over the entire side. Also, the number of spacers 48 provided thereon is substantially the same.
【0030】従って、両基板50、70を一定の力で押
圧しながら貼り合わせる製法をとるため、シール材もス
ペーサも全域に渡りバランス良く配置することでせ、ギ
ャップを均一に形成することができる。前記第1、第2
の説明において、バランスとは、シール材の下に配置さ
れる配線の幅が同じでその本数が異なれば、ダミー配線
を設けて本数を同じにし、シール材の下にあるAl配線
の面積を実質同じにすることである。また配線の幅が異
なり、設けられている配線の本数も異なる場合、実質ト
ータルの幅の総和が同じになるように幅の異なる複数の
配線を設け、実質Al配線の面積を同じにすることであ
る。Therefore, since a manufacturing method is employed in which the two substrates 50 and 70 are bonded while being pressed with a constant force, the sealing material and the spacer can be arranged in a well-balanced manner over the entire area, so that the gap can be formed uniformly. . The first and second
In the description, the balance means that if the widths of the wirings arranged under the sealing material are the same and the numbers thereof are different, dummy wirings are provided to make the number equal, and the area of the Al wiring under the sealing material is substantially reduced. Is to do the same. When the widths of the wirings are different and the number of the provided wirings is also different, a plurality of wirings having different widths are provided so that the sum of the substantially total widths is the same, and the area of the substantial Al wirings is made the same. is there.
【0031】一方、対向する側辺に設けられたシール材
下のAl配線のバランスを均一にすることで、大板から
の分割が良好にできるメリットも有する。つまり個々に
分割される予定の液晶表示装置の第1の透明基板をPL
1とし、このPL1から右と下にこのパネルと同じパネ
ルがリピートされているとする。例えばPL1の下にP
L2があると仮定すれば、PL1の側辺SD1は、下の
パネルPL2の上側辺に相当し、シール材の間のスクラ
イブライン(SD1に相当するライン)を介して分割さ
れた部分でもある。ここでスクライブラインに相当する
SD1の下にあるシール材は、スクライブラインの上に
ある側辺87のシール材40と対向する側辺に等価的に
一致する。従って対向する側辺のシール材およびこのシ
ール材下に設けられたAl配線のバランスを一致させる
ことで、スクライブラインを中心とした上下の応力バラ
ンスが均一となり、スクライブライン通りの分割が可能
となる。On the other hand, by making the balance of the Al wiring below the sealing material provided on the opposite side sides uniform, there is also an advantage that the division from the large plate can be favorably performed. That is, the first transparent substrate of the liquid crystal display device to be divided into
It is assumed that the same panel as this panel is repeated right and lower from PL1. For example, P under PL1
Assuming that there is L2, the side SD1 of PL1 corresponds to the upper side of the lower panel PL2, and is also a portion divided via a scribe line (line corresponding to SD1) between the sealing materials. Here, the sealing material below SD1 corresponding to the scribe line is equivalent to the side of the side 87 above the scribe line that faces the sealing material 40. Therefore, by matching the balance between the sealing material on the opposing side and the Al wiring provided under the sealing material, the upper and lower stress balance centered on the scribe line becomes uniform, and the division along the scribe line becomes possible. .
【0032】また図4のC1、C2を結ぶ側辺を見る
と、図1とは異なり、更に端子が設けられている。仮に
図1のコーナーと同じように、C2のコーナー部が設け
られているとすれば、ダミー配線は、端子を結ぶ配線間
に設けられた81a、81bだけでよい。つまり左端の
端子からC2に向かい設けられたシール材も、図1と同
様にその下には1本の実配線しか設けられていない場
合、C1−C2の側辺と直角に設けられた配線間に2本
のダミー配線を設けることで、バランスを均一にするこ
とができる。When looking at the side connecting C1 and C2 in FIG. 4, unlike FIG. 1, further terminals are provided. Assuming that a corner portion of C2 is provided as in the case of the corner of FIG. 1, only dummy wires 81a and 81b provided between wires connecting terminals are required. In other words, if only one actual wire is provided below the sealing material provided from the left end terminal to C2 as in FIG. 1, the distance between the wires provided at right angles to the side of C1-C2 is reduced. By providing two dummy wirings, the balance can be made uniform.
【0033】[0033]
【発明の効果】以上の説明からも明らかなように、第1
に、第1の透明基板の第1の側辺と平行に延在されるシ
ール材の下層には、前記トランジスタ駆動用の配線が部
分的に配置され、空きスペースにダミー配線を設け、こ
のダミー配線上にも前記スペーサを配置することで、前
記第1の側辺全域に渡りギャップを均一にすることがで
きる。As is clear from the above description, the first
In the lower layer of the sealing member extending in parallel with the first side of the first transparent substrate, the transistor driving wiring is partially arranged, and a dummy wiring is provided in an empty space. By arranging the spacer also on the wiring, the gap can be made uniform over the entire area of the first side.
【0034】第2に、第1の透明基板の第1の側辺と対
向する第2の側辺に設けられるシール材に於いて、前記
配線と前記ダミー配線の総合面積を第1の側辺のそれと
実質同程度とすることで、ギャップを対向側辺全域に渡
り均一にできる。また、大板からの分割を考えると、相
対向する側辺のシール材に配置されたAl配線の面積を
統一させることで、個々に分割される前のスクライブラ
インの分割応力が、バランス良く均等になり、スクライ
ブラインを介した分割を良好に行うことができる。Second, in a sealing material provided on a second side opposite to the first side of the first transparent substrate, the total area of the wiring and the dummy wiring is set to the first side. By making the gap substantially the same as that of the above, the gap can be made uniform over the entire area of the opposing side. Considering the division from the large plate, by unifying the area of the Al wiring arranged on the sealing material on the opposite side, the division stress of the scribe line before being divided individually can be balanced and even. Thus, division through the scribe line can be performed favorably.
【図1】本発明の液晶表示装置の角部を説明する平面図
である。FIG. 1 is a plan view illustrating a corner of a liquid crystal display device of the present invention.
【図2】図1のA−A線に於ける断面図である。FIG. 2 is a cross-sectional view taken along line AA of FIG.
【図3】液晶表示装置の表示領域を説明する断面図であ
る。FIG. 3 is a cross-sectional view illustrating a display area of a liquid crystal display device.
【図4】液晶表示装置の平面図である。FIG. 4 is a plan view of the liquid crystal display device.
【図5】従来の液晶表示装置の角部を説明する平面図で
ある。FIG. 5 is a plan view illustrating a corner of a conventional liquid crystal display device.
【図6】図5のA−A線に於ける断面図である。FIG. 6 is a cross-sectional view taken along line AA of FIG.
15a、15b、15c 端子 19、20、24、25 配線 40 シール材 80、81、82 ダミー配線 15a, 15b, 15c Terminal 19, 20, 24, 25 Wiring 40 Sealing material 80, 81, 82 Dummy wiring
Claims (3)
電極を複数対設けて成る表示領域が設けられた第1の透
明基板と、必要により対向電極が設けられた第2の透明
基板と、前記第1の透明基板に設けられた第1の配向膜
と、前記第2の透明基板に設けられた第2の配向膜と、
前記第1の透明基板と前記第2の透明基板との間に設け
られたスペーサが混入されたシール材と、前記シール材
を介して封入された液晶とを有する液晶表示装置に於い
て、 前記第1の透明基板の第1の側辺と平行に延在されるシ
ール材の下層には、前記トランジスタ駆動用の配線が部
分的に配置され、前記シール材の下層の空きスペースに
ダミー配線が設けられ、ダミー配線上にも前記スペーサ
が配置されることを特徴とした液晶表示装置。A first transparent substrate provided with a display region formed by a plurality of pairs of transistors and display electrodes connected thereto; a second transparent substrate provided with a counter electrode if necessary; A first alignment film provided on the transparent substrate, a second alignment film provided on the second transparent substrate,
In a liquid crystal display device having a sealing material mixed with a spacer provided between the first transparent substrate and the second transparent substrate, and a liquid crystal sealed through the sealing material, A wiring for driving the transistor is partially arranged in a lower layer of the sealing material extending in parallel with the first side of the first transparent substrate, and a dummy wiring is provided in an empty space below the sealing material. A liquid crystal display device, wherein the spacer is provided on the dummy wiring.
する第2の側辺に設けられるシール材に於いて、前記配
線と前記ダミー配線の総合面積を第1の側辺のそれと実
質同程度とする請求項1記載の液晶表示装置。2. A sealing material provided on a second side of the first transparent substrate opposite to a first side of the first transparent substrate, wherein a total area of the wiring and the dummy wiring is equal to the first side. 2. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is substantially at the same level.
端子は、シール材の延在方向と同一方向に延在され、且
つシール材に覆われた第1の配線と、シール材と直交し
て前記第1の端子に延在された第2の配線を有し、前記
第1の端子と隣接する第2の端子は、前記シール材と直
交して前記第2の端子に延在された第3の配線を有し、
前記第2の配線と前記第3の配線との間には、第1の配
線の延長方向に第4のダミー配線が設けられる請求項1
記載の液晶表示装置。3. A first terminal disposed on the first transparent substrate, the first terminal extending in the same direction as the direction in which the sealing material extends, and a first wiring covered with the sealing material; A second wiring extending to the first terminal orthogonal to the first terminal, and a second terminal adjacent to the first terminal extends to the second terminal orthogonal to the sealing material. A third wiring that is located
4. A fourth dummy wiring is provided between the second wiring and the third wiring in a direction in which the first wiring extends.
The liquid crystal display device as described in the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26718497A JPH11109370A (en) | 1997-09-30 | 1997-09-30 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26718497A JPH11109370A (en) | 1997-09-30 | 1997-09-30 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11109370A true JPH11109370A (en) | 1999-04-23 |
Family
ID=17441286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26718497A Pending JPH11109370A (en) | 1997-09-30 | 1997-09-30 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11109370A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100488840B1 (en) * | 2001-09-13 | 2005-05-11 | 세이코 엡슨 가부시키가이샤 | Liquid crystal device and electronic equipment |
JP2005338191A (en) * | 2004-05-24 | 2005-12-08 | Sharp Corp | Device substrate and liquid crystal display |
KR100545021B1 (en) * | 1999-12-31 | 2006-01-24 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Method for Fabricating the same |
KR100702518B1 (en) * | 2005-05-17 | 2007-04-04 | 엘지전자 주식회사 | Organic electroluminescent device |
KR100702517B1 (en) | 2005-05-17 | 2007-04-04 | 엘지전자 주식회사 | Organic electroluminescent device |
KR100755645B1 (en) * | 2000-12-29 | 2007-09-04 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Method Of Fabricating The Same |
JP2008064900A (en) * | 2006-09-05 | 2008-03-21 | Victor Co Of Japan Ltd | Reflective liquid crystal display device |
JP2013080041A (en) * | 2011-10-03 | 2013-05-02 | Seiko Epson Corp | Electro-optic device, and electronic apparatus |
CN110109275A (en) * | 2019-06-10 | 2019-08-09 | 北海惠科光电技术有限公司 | Array substrate and display panel |
JP2020154252A (en) * | 2019-03-22 | 2020-09-24 | 株式会社ジャパンディスプレイ | Display device |
-
1997
- 1997-09-30 JP JP26718497A patent/JPH11109370A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100545021B1 (en) * | 1999-12-31 | 2006-01-24 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Method for Fabricating the same |
KR100755645B1 (en) * | 2000-12-29 | 2007-09-04 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device And Method Of Fabricating The Same |
KR100488840B1 (en) * | 2001-09-13 | 2005-05-11 | 세이코 엡슨 가부시키가이샤 | Liquid crystal device and electronic equipment |
US6927831B2 (en) | 2001-09-13 | 2005-08-09 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus having a substantially uniform substrate interval |
JP2005338191A (en) * | 2004-05-24 | 2005-12-08 | Sharp Corp | Device substrate and liquid crystal display |
KR100702518B1 (en) * | 2005-05-17 | 2007-04-04 | 엘지전자 주식회사 | Organic electroluminescent device |
KR100702517B1 (en) | 2005-05-17 | 2007-04-04 | 엘지전자 주식회사 | Organic electroluminescent device |
JP2008064900A (en) * | 2006-09-05 | 2008-03-21 | Victor Co Of Japan Ltd | Reflective liquid crystal display device |
JP2013080041A (en) * | 2011-10-03 | 2013-05-02 | Seiko Epson Corp | Electro-optic device, and electronic apparatus |
JP2020154252A (en) * | 2019-03-22 | 2020-09-24 | 株式会社ジャパンディスプレイ | Display device |
CN110109275A (en) * | 2019-06-10 | 2019-08-09 | 北海惠科光电技术有限公司 | Array substrate and display panel |
CN110109275B (en) * | 2019-06-10 | 2021-10-01 | 北海惠科光电技术有限公司 | Array substrate and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100545021B1 (en) | Liquid Crystal Display Device And Method for Fabricating the same | |
US7355667B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US6163357A (en) | Liquid crystal display device having the driving circuit disposed in the seal area, with different spacer density in driving circuit area than display area | |
WO2017140000A1 (en) | Va type coa liquid crystal display panel | |
JP2003215599A (en) | Liquid crystal display device | |
JP2003202584A (en) | Liquid crystal display device | |
JP6745732B2 (en) | Liquid crystal display panel and liquid crystal display device | |
US6833897B2 (en) | IPS-LCD device with a color filter formed on an array substrate | |
JPH11109370A (en) | Liquid crystal display device | |
JP2002268079A (en) | Optoelectronic device and electronic apparatus | |
US10754213B2 (en) | Thin film transistor substrate | |
JP4661060B2 (en) | Transistor array substrate and liquid crystal display panel | |
CN112327545B (en) | Display device | |
JP2828981B2 (en) | Liquid crystal display panel | |
JP2000338514A (en) | Liquid crystal display device | |
KR100386458B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
JP3733769B2 (en) | Liquid crystal device | |
KR20160090450A (en) | Display device | |
JPH08234215A (en) | Liquid crystal display device | |
KR100488923B1 (en) | Liquid crystal display | |
CN115981059B (en) | Liquid crystal display panel and liquid crystal display | |
JP2000029042A (en) | Manufacture of liquid crystal display device | |
CN114217483B (en) | Array substrate, manufacturing method of array substrate and display device | |
WO2023184426A1 (en) | Array substrate, display panel and display apparatus | |
JP2010072110A (en) | Liquid crystal display panel |