JP2013080041A - Electro-optic device, and electronic apparatus - Google Patents

Electro-optic device, and electronic apparatus Download PDF

Info

Publication number
JP2013080041A
JP2013080041A JP2011218980A JP2011218980A JP2013080041A JP 2013080041 A JP2013080041 A JP 2013080041A JP 2011218980 A JP2011218980 A JP 2011218980A JP 2011218980 A JP2011218980 A JP 2011218980A JP 2013080041 A JP2013080041 A JP 2013080041A
Authority
JP
Japan
Prior art keywords
sealing material
element substrate
electro
power supply
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011218980A
Other languages
Japanese (ja)
Other versions
JP2013080041A5 (en
Inventor
Atsushi Sato
佐藤  淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011218980A priority Critical patent/JP2013080041A/en
Publication of JP2013080041A publication Critical patent/JP2013080041A/en
Publication of JP2013080041A5 publication Critical patent/JP2013080041A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electro-optic device that reliably photo-cures a seal member without largely increasing wiring resistance of a power line even in the case where the power line and the seal member are provided in an area held by an edge of an element substrate and an edge of an image display area; and an electronic apparatus.SOLUTION: An electro-optic device 100 includes a signal line 11 and a power line 16 that are provided in an area held by a side 10f of an element substrate 10 and an edge of an image display area 10a; and the power line 16 has a wide wiring width dimension, and is provided between an inner edge 81 of a seal member 80 and the edge of the image display area 10a. Openings 17a and 18a for transmitting light are provided respectively to intersections 17c and 18c where the power line 16 intersects with the seal member 80. The openings 17a and 18a each has a slit shape extending in the extension direction of the power line 16, and has a linear dimension smaller than the width dimension of the seal member 80.

Description

本発明は、光硬化性のシール材によって素子基板と対向基板とが貼り合わされた電気光学装置、および当該電気光学装置を備えた電子機器に関するものである。   The present invention relates to an electro-optical device in which an element substrate and a counter substrate are bonded together with a photocurable sealing material, and an electronic apparatus including the electro-optical device.

液晶装置等の電気光学装置は、投射型表示装置のライトバルブや直視型の表示装置として広く採用されている。かかる電気光学装置のうち、例えば、液晶装置では、画素電極が設けられた透光性の素子基板と、画素電極に対向する共通電極が設けられた透光性の対向基板とが画像表示領域の外側でシール材により貼り合わされ、シール材で囲まれた領域内に液晶層が設けられている。かかる構成の液晶装置を製造する際、素子基板あるいは対向基板において画像表示領域の外側に光硬化性のシール材を塗布した後、素子基板の側からシール材に光を照射する一方、対向基板の側からもシール材に光を照射してシール材を硬化させる。その際、シール材と重なる領域に配線が高い密度で存在していると、シール材への光の照射が妨げられる結果、シール材を十分に硬化させることができない。   Electro-optical devices such as liquid crystal devices are widely adopted as light valves for projection display devices and direct-view display devices. Among such electro-optical devices, for example, in a liquid crystal device, a translucent element substrate provided with a pixel electrode and a translucent counter substrate provided with a common electrode facing the pixel electrode are included in an image display region. A liquid crystal layer is provided in a region which is bonded to the outside by a sealing material and surrounded by the sealing material. When manufacturing a liquid crystal device having such a configuration, a photocurable sealing material is applied to the outside of the image display region on the element substrate or the counter substrate, and then light is applied to the sealing material from the element substrate side. The sealing material is cured by irradiating the sealing material with light from the side. At that time, if the wiring is present at a high density in a region overlapping with the sealing material, the irradiation of light to the sealing material is hindered, so that the sealing material cannot be sufficiently cured.

一方、シール材の内縁より内側に、駆動回路に電源電位を供給する電源線や駆動回路に信号を供給する信号線を設けた構成が提案されている(特許文献1参照)。   On the other hand, a configuration has been proposed in which a power supply line for supplying a power supply potential to the drive circuit and a signal line for supplying a signal to the drive circuit are provided inside the inner edge of the sealing material (see Patent Document 1).

また、シール材と重なる共通電位線(共通電位供給配線兼遮光体)に、シール材の延在方向に延びたスリット状の開口部を設けた構成が提案されている(特許文献2参照)。   Further, there has been proposed a configuration in which a slit-like opening extending in the extending direction of the sealing material is provided in a common potential line (common potential supply wiring / light-shielding body) overlapping the sealing material (see Patent Document 2).

特開2006−171385号公報JP 2006-171385 A 特開2002−311439号公報JP 2002-311439 A

しかしながら、特許文献1に記載の構成のように、電源線や信号線をシール材の内縁より内側に設けた場合でも、電源線や信号線は、シール材と交差することから交差部分では、素子基板の側からシール材に光を照射した際、光が遮られてしまう。ここで、信号線は配線幅寸法が狭いことから、シール材の硬化を妨げるには至らないが、電源線は配線幅寸法が広いことから、シール材の硬化を妨げてしまう。   However, even when the power supply line and the signal line are provided inside the inner edge of the sealing material as in the configuration described in Patent Document 1, the power supply line and the signal line intersect with the sealing material. When the sealing material is irradiated with light from the substrate side, the light is blocked. Here, since the signal line has a narrow wiring width dimension, it does not hinder the curing of the sealing material, but the power line has a large wiring width dimension, which hinders the curing of the sealing material.

一方、特許文献2には、共通電位線にスリット状の開口部を設けて光を透過させる構成が記載されているが、これに開示の共通電位線は、シール材の幅寸法より広い。このため、共通電位線の幅方向のうち、シール材と重なっている領域のみに開口部を形成した位では配線抵抗の増大が問題とならない。それ故、特許文献1に記載の構成のように、シール材の内側に設けたために配線幅寸法に大きな制約のある電源線には、特許文献2に記載の構成を適用することは困難である。   On the other hand, Patent Document 2 describes a configuration in which a slit-like opening is provided in the common potential line to transmit light, but the common potential line disclosed therein is wider than the width of the sealing material. For this reason, the increase in wiring resistance does not become a problem at the position where the opening is formed only in the region overlapping the sealing material in the width direction of the common potential line. Therefore, as in the configuration described in Patent Document 1, it is difficult to apply the configuration described in Patent Document 2 to a power supply line having a large restriction on the wiring width dimension because it is provided inside the sealing material. .

以上の問題点に鑑みて、本発明の課題は、素子基板の端部と画像表示領域の端部とに挟まれた領域に電源線およびシール材を設けた場合でも、電源線の配線抵抗を大きく増大させることなく、シール材を確実に光硬化させることのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。   In view of the above problems, an object of the present invention is to reduce the wiring resistance of the power supply line even when the power supply line and the sealing material are provided in the region sandwiched between the end portion of the element substrate and the end portion of the image display region. It is an object of the present invention to provide an electro-optical device capable of reliably photocuring a sealing material without greatly increasing, and an electronic apparatus including the electro-optical device.

上記課題を解決するために、本発明に係る電気光学装置は、複数の画素電極が一方面側に配列された透光性の素子基板と、該素子基板の前記一方面側に対向配置された透光性の対向基板と、前記複数の画素電極が配列された画像表示領域を外側で囲むように設けられて前記対向基板と前記素子基板とを貼り合わせる光硬化性のシール材と、を有し、前記素子基板は、前記一方面側に、駆動回路と、前記シール材の外縁と前記素子基板の端部とに挟まれた領域から前記シール材の内縁と前記画像表示領域の端部とに挟まれた領域内に延在して前記駆動回路に電源電位を供給する電源線と、を有し、当該電源線の前記シール材との交差部分には、開口部が設けられていることを特徴とする。   In order to solve the above-described problem, an electro-optical device according to the present invention includes a light-transmitting element substrate in which a plurality of pixel electrodes are arranged on one surface side, and an opposing arrangement on the one surface side of the element substrate. A translucent counter substrate, and a photocurable sealing material that is provided so as to surround the image display region in which the plurality of pixel electrodes are arranged and that bonds the counter substrate and the element substrate. The element substrate has an inner edge of the sealing material and an end portion of the image display area from a region sandwiched between the driving circuit, an outer edge of the sealing material, and an end portion of the element substrate on the one surface side. A power supply line extending in a region sandwiched between the power supply lines to supply a power supply potential to the drive circuit, and an opening is provided at an intersection of the power supply line and the sealing material. It is characterized by.

本発明において、素子基板では、シール材の外縁と素子基板の端部とに挟まれた領域からシール材の内縁と画像表示領域の端部とに挟まれた領域内に電源線が延在しているため、電源線は、シール材との交差部分以外ではシール材と重なっていない。このため、素子基板側からシール材に光を照射した際、シール材には、電源線と交差する部分以外では十分な光が届くので、適正に光硬化する。また、電源線は、シール材との交差部分以外ではシール材と重なっていないため、電源線の配線幅寸法を狭めなくてもよい。それ故、電源線の配線抵抗が低い。また、電源線のシール材との交差部分には開口部が形成されているので、素子基板側からシール材に光を照射した際、交差部分に照射された光は開口部を介してシール材に届くので、交差部分でもシール材が確実に硬化する。また、開口部については交差部分という狭い領域に設ければよいので、電源線の配線抵抗が大きく増大することもない。   In the present invention, in the element substrate, the power supply line extends from the region sandwiched between the outer edge of the sealing material and the end of the element substrate to the region sandwiched between the inner edge of the sealing material and the end of the image display region. Therefore, the power line does not overlap with the sealing material except at the intersection with the sealing material. For this reason, when the sealing material is irradiated with light from the element substrate side, sufficient light reaches the sealing material except at a portion that intersects the power supply line, so that the sealing material is appropriately photocured. Further, since the power supply line does not overlap with the sealing material except at the intersection with the sealing material, the wiring width dimension of the power supply line need not be narrowed. Therefore, the wiring resistance of the power supply line is low. In addition, since an opening is formed at the intersection of the power line with the sealing material, when the sealing material is irradiated with light from the element substrate side, the light irradiated to the intersecting portion is transmitted through the opening. Therefore, the sealing material is surely cured even at the intersection. Further, since the opening may be provided in a narrow region called an intersection, the wiring resistance of the power supply line does not increase greatly.

また、本発明に係る別形態の電気光学装置は、複数の画素電極が一方面側に配列された透光性の素子基板と、該素子基板の前記一方面側に対向配置された透光性の対向基板と、前記複数の画素電極が配列された画像表示領域を外側で囲むように設けられて前記対向基板と前記素子基板とを貼り合わせる光硬化性のシール材と、を有し、前記素子基板は、前記一方面側に、前記シール材の外縁と前記素子基板の端部とに挟まれた領域に設けられた静電保護回路と、前記シール材の内縁と前記画像表示領域の端部とに挟まれた領域内から前記シール材の外縁と前記素子基板の端部とに挟まれた領域に延在して前記静電保護回路に電源電位を供給する電源線と、を有し、当該電源線の前記シール材との交差部分には、開口部が設けられていることを特徴とする。   According to another aspect of the electro-optical device of the present invention, a translucent element substrate in which a plurality of pixel electrodes are arranged on one side and a translucency arranged to face the one side of the element substrate. And a photo-curable sealing material that is provided so as to surround an image display region in which the plurality of pixel electrodes are arranged, and bonds the counter substrate and the element substrate. The element substrate includes an electrostatic protection circuit provided in an area sandwiched between an outer edge of the sealing material and an end portion of the element substrate on the one surface side, an inner edge of the sealing material, and an edge of the image display area. A power supply line extending from a region sandwiched between the outer peripheral portion of the sealing material and an end portion of the element substrate to supply a power supply potential to the electrostatic protection circuit. In the intersection of the power line with the sealing material, an opening is provided. And butterflies.

本発明において、素子基板では、シール材の内縁と画像表示領域の端部とに挟まれた領域内からシール材の外縁と素子基板の端部とに挟まれた領域に電源線が延在しているため、電源線は、シール材との交差部分以外ではシール材と重なっていない。このため、素子基板側からシール材に光を照射した際、シール材には、電源線と交差する部分以外では十分な光が届くので、適正に光硬化する。また、電源線は、シール材との交差部分以外ではシール材と重なっていないため、電源線の配線幅寸法を狭めなくてもよい。それ故、電源線の配線抵抗が低い。また、電源線のシール材との交差部分には開口部が形成されているので、素子基板側からシール材に光を照射した際、交差部分に照射された光は開口部を介してシール材に届くので、交差部分でもシール材が確実に硬化する。また、開口部については交差部分という狭い領域に設ければよいので、電源線の配線抵抗が大きく増大することもない。   In the present invention, in the element substrate, the power line extends from the area sandwiched between the inner edge of the sealing material and the edge of the image display area to the area sandwiched between the outer edge of the sealing material and the edge of the element substrate. Therefore, the power line does not overlap with the sealing material except at the intersection with the sealing material. For this reason, when the sealing material is irradiated with light from the element substrate side, sufficient light reaches the sealing material except at a portion that intersects the power supply line, so that the sealing material is appropriately photocured. Further, since the power supply line does not overlap with the sealing material except at the intersection with the sealing material, the wiring width dimension of the power supply line need not be narrowed. Therefore, the wiring resistance of the power supply line is low. In addition, since an opening is formed at the intersection of the power line with the sealing material, when the sealing material is irradiated with light from the element substrate side, the light irradiated to the intersecting portion is transmitted through the opening. Therefore, the sealing material is surely cured even at the intersection. Further, since the opening may be provided in a narrow region called an intersection, the wiring resistance of the power supply line does not increase greatly.

本発明において、前記開口部は、前記シール材の幅方向に延在していることが好ましい。かかる構成によれば、シール材の延在方向にスリット状の開口部が延在している場合に比して、電源線の配線抵抗が低い。   In this invention, it is preferable that the said opening part is extended in the width direction of the said sealing material. According to such a configuration, the wiring resistance of the power supply line is low as compared with the case where the slit-shaped opening extends in the extending direction of the sealing material.

本発明において、前記開口部の両端部は、前記シール材と重なる位置にあることが好ましい。かかる構成によれば、スリット状の開口部の長さ寸法は、シール材の幅寸法より小であるため、電源線の配線抵抗が大きく増大することもない。   In this invention, it is preferable that the both ends of the said opening part exist in the position which overlaps with the said sealing material. According to such a configuration, the length dimension of the slit-shaped opening is smaller than the width dimension of the sealing material, so that the wiring resistance of the power supply line does not increase greatly.

本発明において、前記交差部分における前記電源線の配線密度は、40%から60%であることが好ましい。かかる構成によれば、素子基板側からシール材に光を照射した際、交差部分に照射された光は開口部を介してシール材に届くので、交差部分でもシール材が確実に硬化する。また、電源線の配線密度が低すぎることがないので、電源線の配線抵抗が大きく増大することもない。   In the present invention, it is preferable that a wiring density of the power supply lines in the intersecting portion is 40% to 60%. According to such a configuration, when the sealing material is irradiated with light from the element substrate side, the light irradiated to the intersecting portion reaches the sealing material through the opening, so that the sealing material is reliably cured even at the intersecting portion. Further, since the wiring density of the power supply line is not too low, the wiring resistance of the power supply line does not increase greatly.

本発明において、前記駆動回路は、前記シール材の内縁と前記画像表示領域の端部とに挟まれた領域に設けられていることが好ましい。かかる構成によれば、素子基板側からシール材に光を照射した際、光が駆動回路に遮られることがない。また、シール材と重なる領域に、駆動回路と電源線とを結ぶ配線を設ける必要がない。従って、シール材を適正に光硬化させることができる。   In the present invention, it is preferable that the driving circuit is provided in a region sandwiched between an inner edge of the sealing material and an end of the image display region. According to such a configuration, when the sealing material is irradiated with light from the element substrate side, the light is not blocked by the drive circuit. Further, it is not necessary to provide a wiring connecting the drive circuit and the power supply line in a region overlapping with the sealant. Therefore, the sealing material can be appropriately photocured.

本発明において、前記素子基板は、前記一方面側に、前記シール材と重なる領域で前記シール材に沿って延在する部分をもって前記駆動回路に信号を供給する信号線を有していることが好ましい。かかる構成によれば、信号線および電源線の双方をシール材の内縁より内側に設けた場合と比較して、画像表示領域の外側でシール材、信号線および電源線が占有する領域の幅寸法を縮小することができる。   In the present invention, the element substrate has a signal line for supplying a signal to the drive circuit having a portion extending along the seal material in a region overlapping the seal material on the one surface side. preferable. According to such a configuration, the width dimension of the region occupied by the sealing material, the signal line, and the power line outside the image display region, compared to the case where both the signal line and the power source line are provided inside the inner edge of the sealing material. Can be reduced.

本発明において、前記素子基板と前記対向基板の間には、前記シール材で囲まれた領域に液晶層が設けられている構成を採用することができる。   In the present invention, a configuration in which a liquid crystal layer is provided in a region surrounded by the sealing material between the element substrate and the counter substrate can be employed.

本発明に係る電気光学装置は、携帯電話機やモバイルコンピューター、投射型表示装置等の電子機器に用いることができる。これらの電子機器のうち、投射型表示装置は、電気光学装置(液晶装置)に光を供給するための光源部と、前記電気光学装置によって光変調された光を投射する投射光学系とを備えている。   The electro-optical device according to the present invention can be used in electronic devices such as a mobile phone, a mobile computer, and a projection display device. Among these electronic devices, the projection display device includes a light source unit for supplying light to an electro-optical device (liquid crystal device) and a projection optical system that projects light modulated by the electro-optical device. ing.

本発明を適用した電気光学装置(液晶装置)の電気的構成を示す説明図である。It is explanatory drawing which shows the electrical structure of the electro-optical apparatus (liquid crystal device) to which this invention is applied. 本発明を適用した電気光学装置に用いた液晶パネルの説明図である。It is explanatory drawing of the liquid crystal panel used for the electro-optical apparatus to which this invention is applied. 本発明の実施の形態1に係る電気光学装置の素子基板に形成した信号線および電源線等を拡大して示す説明図である。FIG. 3 is an explanatory diagram showing, in an enlarged manner, signal lines, power supply lines, and the like formed on the element substrate of the electro-optical device according to Embodiment 1 of the invention. 本発明の実施の形態1に係る電気光学装置の素子基板に形成した静電保護回路周辺を拡大して示す説明図である。FIG. 3 is an explanatory diagram showing an enlarged view of the periphery of an electrostatic protection circuit formed on an element substrate of the electro-optical device according to Embodiment 1 of the invention. 本発明の実施の形態2に係る電気光学装置の素子基板に形成した信号線および電源線等を拡大して示す説明図である。FIG. 10 is an explanatory diagram showing, in an enlarged manner, signal lines, power supply lines, and the like formed on an element substrate of an electro-optical device according to Embodiment 2 of the present invention. 本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図である。It is a schematic block diagram of the projection type display apparatus (electronic device) and optical unit to which this invention is applied.

以下、本発明の実施の形態として、代表的な電気光学装置である液晶装置を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明で参照する図においては、走査線、データ線、信号線等の配線等については、それらの数を少なく表してある。   Hereinafter, a liquid crystal device which is a typical electro-optical device will be described as an embodiment of the present invention. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. In the drawings referred to in the following description, the number of wirings such as scanning lines, data lines, and signal lines is reduced.

[実施の形態1]
(電気光学装置の全体構成)
図1は、本発明を適用した電気光学装置(液晶装置)の電気的構成を示す説明図であり、図1(a)、(b)は、本発明を適用した電気光学装置全体の電気的構成を示すブロック図、および画素の構成を示す等価回路図である。なお、図1において、シール材については一点鎖線およびグレー領域として表してある。
[Embodiment 1]
(Overall configuration of electro-optical device)
FIG. 1 is an explanatory diagram showing an electrical configuration of an electro-optical device (liquid crystal device) to which the present invention is applied. FIGS. 1A and 1B are electrical diagrams of the entire electro-optical device to which the present invention is applied. FIG. 2 is a block diagram illustrating a configuration and an equivalent circuit diagram illustrating a configuration of a pixel. In FIG. 1, the sealing material is represented as a one-dot chain line and a gray region.

図1に示す電気光学装置100は、液晶装置であり、液晶パネル100pを有している。液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10aを備えている。液晶パネル100pにおいて、後述する素子基板10では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、スイッチング素子としての電界効果型トランジスター30、および画素電極9aが形成されている。電界効果型トランジスター30のソースにはデータ線6aが電気的に接続され、電界効果型トランジスター30のゲートには走査線3aが電気的に接続され、電界効果型トランジスター30のドレインには、画素電極9aが電気的に接続されている。このようにして、複数の画素100aの各々では、電界効果型トランジスター30および画素電極9aが対応して設けられている。   An electro-optical device 100 illustrated in FIG. 1 is a liquid crystal device and includes a liquid crystal panel 100p. The liquid crystal panel 100p includes an image display region 10a in which a plurality of pixels 100a are arranged in a matrix in the central region. In the liquid crystal panel 100p, in the element substrate 10 to be described later, a plurality of data lines 6a and a plurality of scanning lines 3a extend vertically and horizontally inside the image display region 10a, and the pixel 100a is located at a position corresponding to the intersection. It is configured. In each of the plurality of pixels 100a, a field effect transistor 30 as a switching element and a pixel electrode 9a are formed. The data line 6 a is electrically connected to the source of the field effect transistor 30, the scanning line 3 a is electrically connected to the gate of the field effect transistor 30, and the pixel electrode is connected to the drain of the field effect transistor 30. 9a is electrically connected. Thus, in each of the plurality of pixels 100a, the field effect transistor 30 and the pixel electrode 9a are provided correspondingly.

素子基板10において、画像表示領域10aより外側の非表示領域10uには、走査線駆動回路60、データ線駆動回路70、検査回路やプリチャージ回路等の周辺回路84および静電保護回路85等が構成されている。データ線駆動回路70は複数本のデータ線6aの一端に電気的に接続しており、周辺回路84は、複数本のデータ線6aの他端に電気的に接続している。走査線駆動回路60は、複数本の走査線3aに電気的に接続している。走査線駆動回路60は、例えば、シフトレジスタ61および出力回路62を備えており、シフトレジスタ61に入力されたクロック信号、クロック反転信号、およびスタートパルスに基づいて走査信号を生成し、複数本の走査線3aの各々に順次供給する。   In the element substrate 10, a scanning line driving circuit 60, a data line driving circuit 70, a peripheral circuit 84 such as an inspection circuit and a precharge circuit, an electrostatic protection circuit 85, and the like are provided in a non-display area 10 u outside the image display area 10 a. It is configured. The data line driving circuit 70 is electrically connected to one end of the plurality of data lines 6a, and the peripheral circuit 84 is electrically connected to the other end of the plurality of data lines 6a. The scanning line driving circuit 60 is electrically connected to the plurality of scanning lines 3a. The scanning line driving circuit 60 includes, for example, a shift register 61 and an output circuit 62. The scanning line driving circuit 60 generates a scanning signal based on a clock signal, a clock inversion signal, and a start pulse input to the shift register 61. Sequentially supplied to each of the scanning lines 3a.

データ線駆動回路70は、例えば、シフトレジスタ71およびサンプルホールド回路74を備えており、サンプルホールド回路74は、複数本のビデオ信号線75、第1ラッチ回路72および第2ラッチ回路73を備えている。データ線駆動回路70は、シフトレジスタ71に入力されたクロック信号、クロック反転信号、およびスタートパルスに基づいて、ビデオ信号線75から供給されるビデオ信号を所定のタイミングで第1ラッチ回路72に保持した後、第2ラッチ回路73に転送し、ラッチ転送信号に基づいて、複数本のデータ線6aの各々に画像信号を出力する。   The data line driving circuit 70 includes, for example, a shift register 71 and a sample hold circuit 74, and the sample hold circuit 74 includes a plurality of video signal lines 75, a first latch circuit 72, and a second latch circuit 73. Yes. The data line driving circuit 70 holds the video signal supplied from the video signal line 75 in the first latch circuit 72 at a predetermined timing based on the clock signal, the clock inversion signal, and the start pulse input to the shift register 71. After that, the data is transferred to the second latch circuit 73, and an image signal is output to each of the plurality of data lines 6a based on the latch transfer signal.

各画素100aにおいて、画素電極9aは、後述する対向基板に形成された共通電極と液晶層を介して対向し、液晶容量5aを構成している。また、各画素100aには、液晶容量5aで保持される画像信号の変動を防ぐために、液晶容量5aと並列に保持容量40が付加されている。本形態では、保持容量40を構成するために、複数の画素100aに跨って走査線3aと並行して延びた容量線3bが形成され、かかる容量線3bには共通電位Vcomが印加されている。なお、共通電位Vcomとしては、後述する共通電極に印加される共通電位と同一電位を用いることができる。   In each pixel 100a, the pixel electrode 9a faces a common electrode formed on a counter substrate, which will be described later, via a liquid crystal layer, and constitutes a liquid crystal capacitor 5a. Each pixel 100a is provided with a holding capacitor 40 in parallel with the liquid crystal capacitor 5a in order to prevent fluctuations in the image signal held in the liquid crystal capacitor 5a. In this embodiment, in order to form the storage capacitor 40, the capacitor line 3b extending in parallel with the scanning line 3a is formed across the plurality of pixels 100a, and the common potential Vcom is applied to the capacitor line 3b. . Note that as the common potential Vcom, the same potential as a common potential applied to a common electrode described later can be used.

(液晶パネル100pの具体的構成例)
図2は、本発明を適用した電気光学装置100に用いた液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
(Specific configuration example of the liquid crystal panel 100p)
FIG. 2 is an explanatory diagram of a liquid crystal panel 100p used in the electro-optical device 100 to which the present invention is applied. FIGS. 2A and 2B each show the liquid crystal panel 100p together with each component from the counter substrate side. It is the top view seen, and its HH 'sectional drawing.

図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10と対向基板20とが所定の隙間を介してシール材80によって貼り合わされており、シール材80は対向基板20の外縁に沿うように枠状に設けられている。素子基板10および対向基板20は、石英基板や耐熱ガラス基板等の透光性基板からなる。   As shown in FIGS. 2A and 2B, in the liquid crystal panel 100p, the element substrate 10 and the counter substrate 20 are bonded to each other with a sealing material 80 through a predetermined gap. It is provided in the shape of a frame along the outer edge. The element substrate 10 and the counter substrate 20 are made of a translucent substrate such as a quartz substrate or a heat-resistant glass substrate.

シール材80は、光硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材が配合されている。素子基板10と対向基板20との間には、シール材80で囲まれた領域内に液晶層5が保持されている。   The sealing material 80 is an adhesive made of a photocurable resin, and is mixed with a gap material such as glass fiber or glass beads for setting the distance between the two substrates to a predetermined value. Between the element substrate 10 and the counter substrate 20, the liquid crystal layer 5 is held in a region surrounded by the sealing material 80.

かかる電気光学装置100を製造する際には、シール材80を間に挟んで素子基板10と対向基板20とを重ねた後、素子基板10の側からシール材80に光を照射するとともに、対向基板20の側からもシール材80に光を照射して、シール材80を硬化させる。シール材80には途切れ部分からなる注入口88が形成されており、注入口88からシール材80で囲まれた領域内に液晶材料を真空注入した後、注入口88を封止材87で封止することにより、液晶層5をシール材80の内側に保持する。   When manufacturing the electro-optical device 100, the element substrate 10 and the counter substrate 20 are overlapped with the seal material 80 interposed therebetween, and then the light is applied to the seal material 80 from the element substrate 10 side. The sealing material 80 is also cured by irradiating the sealing material 80 with light from the substrate 20 side. The sealing material 80 is formed with an injection port 88 formed of a discontinuous portion. After the liquid crystal material is vacuum injected from the injection port 88 into a region surrounded by the sealing material 80, the injection port 88 is sealed with the sealing material 87. By stopping, the liquid crystal layer 5 is held inside the sealing material 80.

なお、素子基板10に枠状に塗布したシール材80を半硬化させた後、シール材80で囲まれた領域内に液晶材料を滴下し、その後、対向基板20を重ねる場合もある。この場合、シール材80には注入口88を設ける必要がなく、それ故、封止材87は不要となる。かかる方式を採用した場合でも、シール材80を間に挟んで素子基板10と対向基板20とを重ねた状態で、素子基板10の側からシール材80に光を照射するとともに、対向基板20の側からもシール材80に光を照射して、シール材80を完全硬化させる。   In some cases, the sealing material 80 applied in a frame shape to the element substrate 10 is semi-cured, and then a liquid crystal material is dropped into a region surrounded by the sealing material 80 and then the counter substrate 20 is overlapped. In this case, it is not necessary to provide the injection port 88 in the sealing material 80, and therefore the sealing material 87 is unnecessary. Even when such a method is adopted, the sealing material 80 is irradiated with light from the element substrate 10 side while the element substrate 10 and the counter substrate 20 are stacked with the sealing material 80 interposed therebetween, and the counter substrate 20 The sealing material 80 is also irradiated with light from the side to completely cure the sealing material 80.

本形態の液晶パネル100pにおいて、素子基板10は四角形であり、4つの辺10e、10f、10g、10h(端部)を備えている。また、対向基板20も、素子基板10と同様、4つの辺20e、20f、20g、20h(端部)を備えている。液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられており、画像表示領域10aの端部と素子基板10の端部(辺10e、10f、10g、10h)とに挟まれた領域は、矩形枠状の非表示領域10uになっている。かかる形状に対応して、非表示領域10uにおいて、シール材80も略四角形に設けられ、シール材80の内縁81と画像表示領域10aの端部との間には、略四角形の周辺領域10bが額縁状に設けられている。   In the liquid crystal panel 100p of this embodiment, the element substrate 10 has a quadrangular shape and includes four sides 10e, 10f, 10g, and 10h (end portions). Similarly to the element substrate 10, the counter substrate 20 also includes four sides 20e, 20f, 20g, and 20h (end portions). The image display area 10a described with reference to FIG. 1 is provided as a quadrangular area substantially at the center of the liquid crystal panel 100p, and the end of the image display area 10a and the end of the element substrate 10 (sides 10e, 10f). 10g, 10h) is a rectangular frame-like non-display area 10u. Corresponding to this shape, the sealing material 80 is also provided in a substantially square shape in the non-display area 10u, and a substantially rectangular peripheral area 10b is provided between the inner edge 81 of the sealing material 80 and the end of the image display area 10a. It is provided in a frame shape.

素子基板10の一方面10sおよび他方面10tのうち、対向基板20と対向する一方面10s側では、画像表示領域10aに、図1を参照して説明した電界効果型トランジスター30、および電界効果型トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には第1配向膜14が形成されている。また、素子基板10の一方面10s側において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9bが形成されている。ダミー画素電極9bについては、ダミーの電界効果型トランジスターと電気的に接続された構成、ダミーの電界効果型トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、素子基板10において第1配向膜14が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置を圧縮し、第1配向膜14が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。   Of the one surface 10s and the other surface 10t of the element substrate 10, on the one surface 10s side facing the counter substrate 20, the field effect transistor 30 and the field effect transistor described with reference to FIG. Pixel electrodes 9a electrically connected to the transistors 30 are formed in a matrix, and a first alignment film 14 is formed on the upper layer side of the pixel electrodes 9a. In addition, on the one surface 10s side of the element substrate 10, a dummy pixel electrode 9b formed simultaneously with the pixel electrode 9a is formed in the peripheral region 10b. The dummy pixel electrode 9b is configured to be electrically connected to a dummy field effect transistor, configured to be electrically connected directly to a wiring without a dummy field effect transistor, or to be applied with a potential. A configuration that is not in a floating state is adopted. The dummy pixel electrode 9b compresses the height positions of the image display region 10a and the peripheral region 10b when the surface on which the first alignment film 14 is formed in the element substrate 10 is flattened by polishing, and the first alignment film This contributes to making the surface on which 14 is formed flat. Further, if the dummy pixel electrode 9b is set to a predetermined potential, it is possible to prevent the disorder of the alignment of the liquid crystal molecules at the outer peripheral side end of the image display region 10a.

ここで、素子基板10は、対向基板20よりサイズが大きい。このため、素子基板10の辺10eが位置する側は、対向基板20の辺20eから張り出しており、かかる張出領域(画像表示領域10aの外側/画像表示領域10aの端部と素子基板10の辺10eとの間)の一方面10s側には、素子基板10の辺10eに沿うようにデータ線駆動回路70および複数の端子50が形成されている。また、素子基板10の一方面10s側において、辺10eに隣接する他の辺10f、10hに沿っては走査線駆動回路60が形成されており、素子基板10の辺10gに沿っては周辺回路84が形成されている。端子50には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。   Here, the element substrate 10 is larger in size than the counter substrate 20. For this reason, the side where the side 10e of the element substrate 10 is located protrudes from the side 20e of the counter substrate 20, and the overhanging area (outside of the image display area 10a / the end of the image display area 10a and the element substrate 10) A data line driving circuit 70 and a plurality of terminals 50 are formed along the side 10e of the element substrate 10 on the one surface 10s side (between the side 10e). Further, on the one surface 10s side of the element substrate 10, a scanning line driving circuit 60 is formed along the other sides 10f and 10h adjacent to the side 10e, and a peripheral circuit is formed along the side 10g of the element substrate 10. 84 is formed. A flexible wiring board (not shown) is connected to the terminal 50, and various potentials and various signals are input to the element substrate 10 through the flexible wiring board.

対向基板20の一方面20sおよび他方面20tのうち、素子基板10と対向する一方面20s側には共通電極21が形成されており、共通電極21の上層には第2配向膜24が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。本形態において、共通電極21は、対向基板20の略全面に形成されている。   A common electrode 21 is formed on the one surface 20 s of the counter substrate 20 on the side of the one surface 20 s facing the element substrate 10, and a second alignment film 24 is formed on the common electrode 21. ing. The common electrode 21 is formed across the plurality of pixels 100a as substantially the entire surface of the counter substrate 20 or a plurality of strip electrodes. In this embodiment, the common electrode 21 is formed on substantially the entire surface of the counter substrate 20.

また、対向基板20の一方面20s側には、共通電極21の下層側に遮光層29が形成されている。本形態において、遮光層29は、画像表示領域10aの外周縁に沿って延在する額縁状に形成されており、見切りとして機能する。このため、遮光層29の内縁によって、画像表示領域10aの外縁が規定されている。遮光層29の外縁は、シール材80の内縁81との間に隙間を隔てた位置にあり、遮光層29とシール材80とは重なっていない。なお、対向基板20において、遮光層29は、隣り合う画素電極9aにより挟まれた画素間領域と重なる領域にブラックマトリクス部29bとしても形成されている。   A light shielding layer 29 is formed on the lower surface side of the common electrode 21 on the one surface 20 s side of the counter substrate 20. In this embodiment, the light shielding layer 29 is formed in a frame shape extending along the outer peripheral edge of the image display region 10a, and functions as a parting. For this reason, the outer edge of the image display region 10 a is defined by the inner edge of the light shielding layer 29. The outer edge of the light shielding layer 29 is at a position spaced from the inner edge 81 of the sealing material 80, and the light shielding layer 29 and the sealing material 80 do not overlap. In the counter substrate 20, the light shielding layer 29 is also formed as a black matrix portion 29 b in a region overlapping with a region between pixels sandwiched between adjacent pixel electrodes 9 a.

このように構成した液晶パネル100pにおいて、素子基板10の一方面10s側には、シール材80より外側で対向基板20の4つの角部分と重なる4個所に、素子基板10と対向基板20との間で電気的導通をとるための基板間導通用電極109が形成されている。基板間導通用電極109には、導電粒子を含んだ基板間導通材が配置されており、対向基板20の共通電極21は、基板間導通材および基板間導通用電極109を介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。   In the liquid crystal panel 100p configured as described above, the element substrate 10 and the counter substrate 20 are provided at four positions on the one surface 10s side of the element substrate 10 that overlap the four corners of the counter substrate 20 outside the sealing material 80. An inter-substrate conduction electrode 109 is formed for electrical conduction therebetween. The inter-substrate conducting electrode 109 is provided with an inter-substrate conducting material containing conductive particles, and the common electrode 21 of the counter substrate 20 is connected to the element substrate via the inter-substrate conducting material and the inter-substrate conducting electrode 109. It is electrically connected to the 10 side. Therefore, the common potential Vcom is applied to the common electrode 21 from the element substrate 10 side.

シール材80は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材80は、略四角形である。但し、シール材80は、対向基板20の角部分と重なる領域では基板間導通用電極109を避けて内側を通るように設けられており、シール材80の角部分は略円弧状である。   The sealing material 80 is provided along the outer peripheral edge of the counter substrate 20 with substantially the same width dimension. For this reason, the sealing material 80 is substantially rectangular. However, the sealing material 80 is provided so as to pass inside avoiding the inter-substrate conduction electrode 109 in a region overlapping the corner portion of the counter substrate 20, and the corner portion of the sealing material 80 has a substantially arc shape.

かかる構成の電気光学装置100において、画素電極9aおよび共通電極21をITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)等の透光性の導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、共通電極21をITOやIZO等の透光性導電膜により形成し、画素電極9aをアルミニウム等の反射性導電膜により形成すると、反射型の液晶装置を構成することができる。電気光学装置100が反射型である場合、対向基板20の側から入射した光が素子基板10の側の基板で反射して出射される間に変調されて画像を表示する。電気光学装置100が透過型である場合、素子基板10および対向基板20のうち、一方側の基板から入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。   In the electro-optical device 100 having such a configuration, when the pixel electrode 9a and the common electrode 21 are formed of a light-transmitting conductive film such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), a transmissive liquid crystal device is configured. be able to. On the other hand, when the common electrode 21 is formed of a light-transmitting conductive film such as ITO or IZO and the pixel electrode 9a is formed of a reflective conductive film such as aluminum, a reflective liquid crystal device can be configured. When the electro-optical device 100 is a reflection type, light incident from the counter substrate 20 side is modulated while being reflected and emitted by the substrate on the element substrate 10 side, and an image is displayed. In the case where the electro-optical device 100 is a transmissive type, the light incident from one of the element substrate 10 and the counter substrate 20 is modulated while being transmitted through the other substrate and emitted to display an image. .

電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、電気光学装置100では、使用する液晶層5の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差フィルムや偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター/電子機器)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The electro-optical device 100 can be used as a color display device of an electronic device such as a mobile computer or a mobile phone. In this case, a color filter (not shown) and a protective film are formed on the counter substrate 20. In the electro-optical device 100, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction with respect to the liquid crystal panel 100p according to the type of the liquid crystal layer 5 to be used and the normally white mode / normally black mode. Is done. Furthermore, the electro-optical device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector / electronic device) described later. In this case, each of the RGB electro-optical devices 100 receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed. .

(配線等の構成)
図3は、本発明の実施の形態1に係る電気光学装置100の素子基板10に形成した信号線および電源線等を拡大して示す説明図であり、素子基板10の辺10f側を拡大して示してある。なお、図3では、画素100aについては数を減らして示してあり、ダミー画素電極9bや容量線3bの図示を省略してあり、端子50から走査線駆動回路60に向かう信号線については2本のみを示してある。なお、図3において、シール材については一点鎖線およびグレー領域として表してあり、配線については右上がりの斜線領域として表してあり、回路については右下がりの斜線領域として表してある。
(Configuration of wiring etc.)
FIG. 3 is an explanatory diagram showing, in an enlarged manner, signal lines, power supply lines, and the like formed on the element substrate 10 of the electro-optical device 100 according to Embodiment 1 of the present invention. The side 10f side of the element substrate 10 is enlarged. It is shown. In FIG. 3, the number of pixels 100a is reduced, the dummy pixel electrode 9b and the capacitor line 3b are not shown, and two signal lines from the terminal 50 to the scanning line driving circuit 60 are shown. Only shown. In FIG. 3, the seal material is represented as a one-dot chain line and a gray region, the wiring is represented as a hatched region that rises to the right, and the circuit is represented as a hatched region that descends to the right.

図1、図2および図3に示すように、素子基板10の一方面10s側には、素子基板10の辺10eに沿って複数の端子50が設けられており、かかる複数の端子50からは、以下に説明する配線が延在している。   As shown in FIGS. 1, 2, and 3, a plurality of terminals 50 are provided along the side 10 e of the element substrate 10 on the one surface 10 s side of the element substrate 10. The wiring described below is extended.

まず、素子基板10の辺10fと画像表示領域10aの端部とによって挟まれた領域には、走査線駆動回路60が形成されているとともに、信号線11(第1配線)、電源線16(第2配線)、および共通電位線15が形成されている。ここで、信号線11、電源線16、および共通電位線15は、金属層や導電性シリコン化合物等から形成されており、遮光性を有している。また、走査線駆動回路60や、図1を参照して説明したデータ線駆動回路70のシフトレジスタ71やサンプルホールド回路74(第1ラッチ回路71および第2ラッチ回路72)、周辺回路84および静電保護回路85は、配線密度が高い。   First, a scanning line driving circuit 60 is formed in a region sandwiched between the side 10f of the element substrate 10 and the end of the image display region 10a, and the signal line 11 (first wiring) and the power supply line 16 ( Second wiring) and a common potential line 15 are formed. Here, the signal line 11, the power supply line 16, and the common potential line 15 are formed of a metal layer, a conductive silicon compound, or the like, and have a light shielding property. In addition, the scanning line driving circuit 60, the shift register 71 and the sample and hold circuit 74 (first latch circuit 71 and second latch circuit 72) of the data line driving circuit 70 described with reference to FIG. The electric protection circuit 85 has a high wiring density.

共通電位線15は、素子基板10の辺10eに設けた端子50のうち、共通電位用の端子から素子基板10の辺10fに向けて延在した後、素子基板10の辺10fと画像表示領域10aの端部との間においてシール材80に沿って延在している。ここで、共通電位線15は、素子基板10の辺10f、10g、10hに沿って延在し、複数の基板間導通用電極109の各々に導通している。このため、共通電位線15は、複数の基板間導通用電極109の各々に共通電位Vcomを供給可能である。   The common potential line 15 extends from the terminal for common potential among the terminals 50 provided on the side 10e of the element substrate 10 toward the side 10f of the element substrate 10, and then the side 10f of the element substrate 10 and the image display area. It extends along the sealing material 80 between the ends of 10a. Here, the common potential line 15 extends along the sides 10f, 10g, and 10h of the element substrate 10 and is electrically connected to each of the plurality of inter-substrate conduction electrodes 109. Therefore, the common potential line 15 can supply the common potential Vcom to each of the plurality of inter-substrate conduction electrodes 109.

信号線11は、素子基板10の辺10eに設けた端子50のうち、信号用の端子から素子基板10の辺10fに向けて延在した後、素子基板10の辺10fと画像表示領域10aの端部との間においてシール材80に沿って延在している。本形態において、信号線11は、走査線駆動回路60に信号を供給する信号線であり、例えば、クロック信号CLYを供給する信号線12、およびクロック反転信号CBYを供給する信号線13等である。   The signal line 11 extends from the signal terminal among the terminals 50 provided on the side 10e of the element substrate 10 toward the side 10f of the element substrate 10, and then the side 10f of the element substrate 10 and the image display region 10a. It extends along the sealing material 80 between the ends. In this embodiment, the signal line 11 is a signal line that supplies a signal to the scanning line driving circuit 60, and is, for example, the signal line 12 that supplies the clock signal CLY, the signal line 13 that supplies the clock inversion signal CBY, or the like. .

電源線16は、素子基板10の辺10eに設けた端子50のうち、電源用の端子から素子基板10の辺10fに向けて延在した後、素子基板10の辺10fと画像表示領域10aの端部との間においてシール材80に沿って延在している。本形態において、電源線16は、走査線駆動回路60に電源電位を供給する電源線であり、例えば、高電位Vdd(電源電位)を供給する電源線17、および低電位Vss(電源電位)を供給する電源線18等からなる。   The power supply line 16 extends from the power supply terminal to the side 10f of the element substrate 10 among the terminals 50 provided on the side 10e of the element substrate 10, and then the side 10f of the element substrate 10 and the image display region 10a. It extends along the sealing material 80 between the ends. In this embodiment, the power supply line 16 is a power supply line that supplies a power supply potential to the scanning line driving circuit 60. For example, the power supply line 17 that supplies a high potential Vdd (power supply potential) and a low potential Vss (power supply potential) are supplied. The power supply line 18 and the like are supplied.

信号線11および電源線16の配線幅寸法は、以下の関係
信号線11(信号線12、13)<電源線16(電源線17、18)
にあり、電源線16(電源線17、18)は、信号線11(信号線12、13)に比して配線幅寸法が大である。なお、本形態において、共通電位線15は、電源線16(電源線17、18)より配線幅寸法が小さく、信号線11(信号線12、13)と略同一の配線幅寸法を有している。
The wiring width dimensions of the signal line 11 and the power supply line 16 are as follows: Signal line 11 (signal lines 12 and 13) <Power supply line 16 (power supply lines 17 and 18)
The power supply line 16 (power supply lines 17 and 18) is larger in wiring width than the signal line 11 (signal lines 12 and 13). In the present embodiment, the common potential line 15 has a wiring width dimension smaller than that of the power supply line 16 (power supply lines 17 and 18) and substantially the same wiring width dimension as the signal line 11 (signal lines 12 and 13). Yes.

このように構成した電気光学装置100において、走査線駆動回路60は、シール材80の内縁81と画像表示領域10aの端部との間に設けられている。ここで、走査線駆動回路60は、シフトレジスタ61と、シフトレジスタ61から出力された信号を走査信号として出力するバッファ回路等の出力回路62とを備えており、本形態において、シフトレジスタ61は、シール材80の内縁81と画像表示領域10aの端部との間のうち、シール材80が位置する側に設けられ、出力回路62は、シール材80の内縁81と画像表示領域10aの端部との間のうち、画像表示領域10aが位置する側に設けられている。   In the electro-optical device 100 configured as described above, the scanning line driving circuit 60 is provided between the inner edge 81 of the sealing material 80 and the end of the image display region 10a. Here, the scanning line driving circuit 60 includes a shift register 61 and an output circuit 62 such as a buffer circuit that outputs a signal output from the shift register 61 as a scanning signal. The output circuit 62 is provided between the inner edge 81 of the sealing material 80 and the end of the image display area 10a on the side where the sealing material 80 is located, and the output circuit 62 is connected to the inner edge 81 of the sealing material 80 and the end of the image display area 10a. It is provided on the side where the image display area 10a is located.

また、本形態の電気光学装置100において、信号線11は、シール材80の外縁82と素子基板10の端部(辺10e)とに挟まれた領域で延在した後、シール材80に沿って延在しており、信号線11のシール材80に沿って延在する部分は、シール材80に重なる領域に設けられている。シール材80と重なる領域における信号線11の配線密度は、例えば、40%から60%である。より具体的には、信号線11(信号線12、13)の配線幅寸法とスペース幅寸法とは等しく、配線密度は50%である。   Further, in the electro-optical device 100 of this embodiment, the signal line 11 extends along the sealing material 80 after extending in a region sandwiched between the outer edge 82 of the sealing material 80 and the end portion (side 10 e) of the element substrate 10. A portion extending along the seal material 80 of the signal line 11 is provided in a region overlapping the seal material 80. The wiring density of the signal lines 11 in the region overlapping with the sealing material 80 is, for example, 40% to 60%. More specifically, the wiring width dimension of the signal line 11 (signal lines 12, 13) is equal to the space width dimension, and the wiring density is 50%.

電源線16は、シール材80の外縁82と素子基板10の端部(辺10e)とに挟まれた領域で延在した後、シール材80を横切ってシール材80で囲まれた領域内まで延在し、シール材80に沿って延在している。このため、電源線16のシール材80に沿って延在する部分は、シール材80の内縁81と画像表示領域10aの端部との間に設けられている。より具体的には、電源線16においてシール材80に沿って延在する部分は、シフトレジスタ61と出力回路62との間に設けられている。   The power line 16 extends in a region sandwiched between the outer edge 82 of the sealing material 80 and the end portion (side 10e) of the element substrate 10, and then crosses the sealing material 80 to the region surrounded by the sealing material 80. It extends along the sealing material 80. Therefore, a portion of the power supply line 16 that extends along the sealing material 80 is provided between the inner edge 81 of the sealing material 80 and the end of the image display region 10a. More specifically, a portion extending along the sealing material 80 in the power supply line 16 is provided between the shift register 61 and the output circuit 62.

共通電位線15は、シール材80の外縁82と素子基板10の端部(辺10e)とに挟まれた領域で延在した後、シール材80に沿って延在しており、共通電位線15のシール材80に沿って延在している部分は、シール材80と重なる領域に設けられている。本形態において、共通電位線15は、信号線11より外側(信号線11と素子基板10の辺10fとの間)に設けられている。   The common potential line 15 extends in a region sandwiched between the outer edge 82 of the sealing material 80 and the end portion (side 10e) of the element substrate 10, and then extends along the sealing material 80. A portion extending along the 15 seal members 80 is provided in a region overlapping the seal member 80. In this embodiment, the common potential line 15 is provided outside the signal line 11 (between the signal line 11 and the side 10 f of the element substrate 10).

このため、素子基板10の辺10fが位置する側でシール材80と重なっているのは、共通電位線15と、信号線11と、シール材80の延在方向に対して交差する方向に向けて延在して信号線11と走査線駆動回路60とを電気的に接続する配線68のみである。   For this reason, the overlapping of the sealing material 80 on the side where the side 10f of the element substrate 10 is located is directed to a direction intersecting the common potential line 15, the signal line 11, and the extending direction of the sealing material 80. Only the wiring 68 that extends and electrically connects the signal line 11 and the scanning line driving circuit 60 is provided.

また、信号線11、電源線16および共通電位線15は、素子基板10の辺10fに加えて、辺10g、10hに沿う領域でも延在している。このため、信号線11、電源線16および共通電位線15は、素子基板10の4つの辺10e、10f、10g、10hのうち、端子50が設けられた辺10e以外の全ての辺10f、10g、10hに沿う領域でシール材80に沿って延在している。   In addition to the side 10 f of the element substrate 10, the signal line 11, the power supply line 16, and the common potential line 15 also extend in regions along the sides 10 g and 10 h. For this reason, the signal line 11, the power supply line 16, and the common potential line 15 are all the sides 10f, 10g of the four sides 10e, 10f, 10g, 10h of the element substrate 10 other than the side 10e where the terminal 50 is provided. It extends along the sealing material 80 in a region along 10 h.

素子基板10において辺10hが位置する側の構成は、辺10fが位置する側と同様、素子基板10の辺10hと画像表示領域10aの端部とによって挟まれた領域には、走査線駆動回路60が形成されているとともに、信号線11、電源線16、および共通電位線15が形成されている。また、素子基板10において辺10hが位置する側でも、辺10fが位置する側と同様、信号線11のシール材80に沿って延在する部分は、シール材80に重なる領域に設けられており、電源線16のシール材80に沿って延在する部分は、シール材80の内縁81と画像表示領域10aの端部との間に設けられている。また、共通電位線15は、信号線11と素子基板10の辺10hとの間でシール材80に沿って延在している。   The configuration on the side where the side 10h is located in the element substrate 10 is similar to the side where the side 10f is located in a region sandwiched between the side 10h of the element substrate 10 and the end of the image display region 10a. 60, the signal line 11, the power supply line 16, and the common potential line 15 are formed. Further, on the side of the element substrate 10 where the side 10 h is located, the portion extending along the sealing material 80 of the signal line 11 is provided in a region overlapping the sealing material 80, similarly to the side where the side 10 f is located. The portion of the power line 16 that extends along the sealing material 80 is provided between the inner edge 81 of the sealing material 80 and the end of the image display area 10a. The common potential line 15 extends along the sealing material 80 between the signal line 11 and the side 10 h of the element substrate 10.

素子基板10の辺10gが位置する側では、周辺回路84が形成されており、走査線駆動回路60は形成されていない。但し、素子基板10において辺10gが位置する側でも、辺10fが位置する側と同様、信号線11のシール材80に沿って延在する部分は、シール材80に重なる領域に設けられており、電源線16のシール材80に沿って延在する部分は、シール材80の内縁81と画像表示領域10aの端部との間に設けられている。また、共通電位線15は、信号線11と素子基板10の辺10gとの間でシール材80に沿って延在している。なお、周辺回路84は、電源線16と画像表示領域10aとの間に設けられている。このため、データ線6aは、シール材80と重ならずに、周辺回路84まで延在している。   On the side where the side 10g of the element substrate 10 is located, the peripheral circuit 84 is formed, and the scanning line driving circuit 60 is not formed. However, on the side of the element substrate 10 where the side 10g is located, the portion extending along the sealing material 80 of the signal line 11 is provided in a region overlapping the sealing material 80, similarly to the side where the side 10f is located. The portion of the power line 16 that extends along the sealing material 80 is provided between the inner edge 81 of the sealing material 80 and the end of the image display area 10a. The common potential line 15 extends along the sealing material 80 between the signal line 11 and the side 10 g of the element substrate 10. The peripheral circuit 84 is provided between the power supply line 16 and the image display area 10a. Therefore, the data line 6 a extends to the peripheral circuit 84 without overlapping the sealing material 80.

素子基板10の辺10eが位置する側において、データ線駆動回路70のシフトレジスタ71は、シール材80と素子基板10の辺10eとの間に形成されており、シール材80と重なっていない。また、データ線駆動回路70のサンプルホールド回路74は、シール材80の内縁81と画像表示領域10aの端部との間に形成されており、シール材80と重なっていない。このため、素子基板10の辺10eが位置する側に設けられたデータ線駆動回路70において、シール材80と重なっているのは、シール材80に交差する方向に延在する配線78のみである。   On the side where the side 10 e of the element substrate 10 is located, the shift register 71 of the data line driving circuit 70 is formed between the sealing material 80 and the side 10 e of the element substrate 10 and does not overlap the sealing material 80. Further, the sample and hold circuit 74 of the data line driving circuit 70 is formed between the inner edge 81 of the sealing material 80 and the end of the image display region 10 a and does not overlap the sealing material 80. Therefore, in the data line driving circuit 70 provided on the side where the side 10 e of the element substrate 10 is located, only the wiring 78 extending in the direction intersecting the sealing material 80 overlaps with the sealing material 80. .

このように構成した素子基板10において、配線密度は、以下に示す関係
信号線12、13形成領域<シフトレジスタ61形成領域<電源線17、18形成領域
にあり、レイアウトもこの順番になっている。すなわち、本形態では、信号線12、13はシール材80と重なるように配置し、電源線17、18はシール材80と重ならないように配置してある。また、シフトレジスタ61の形成領域は、配線密度が比較的低いため、シール材80と重なっていてもシール材80を硬化させることは可能である。また、シフトレジスタ61は電源線17、18と接続する必要がないので、電源線17、18より外側に配置することが可能である。それ故、本形態では、シール材80から離間する位置からシール材80に向かって、配線密度が低下する構成が採用されている。
In the element substrate 10 configured as described above, the wiring density is in the following relational signal line 12 and 13 formation region <shift register 61 formation region <power source line 17 and 18 formation region, and the layout is also in this order. . That is, in this embodiment, the signal lines 12 and 13 are arranged so as to overlap with the sealing material 80, and the power supply lines 17 and 18 are arranged so as not to overlap with the sealing material 80. Further, since the wiring density of the formation region of the shift register 61 is relatively low, the sealing material 80 can be cured even if it overlaps with the sealing material 80. Further, since the shift register 61 does not need to be connected to the power supply lines 17 and 18, it can be arranged outside the power supply lines 17 and 18. Therefore, in this embodiment, a configuration is adopted in which the wiring density decreases from a position away from the sealing material 80 toward the sealing material 80.

図1および図2に示すように、素子基板10の辺10eが位置する側には静電保護回路85が設けられているが、静電保護回路85は、シール材80と素子基板10の辺10eとの間に形成されており、シール材80と重なっていない。   As shown in FIGS. 1 and 2, an electrostatic protection circuit 85 is provided on the side where the side 10 e of the element substrate 10 is located. The electrostatic protection circuit 85 includes the sealing material 80 and the side of the element substrate 10. 10e and does not overlap with the sealing material 80.

(電源線16とシール材80との交差部分の構成)
図4は、本発明の実施の形態1に係る電気光学装置100の素子基板10に形成した静電保護回路85周辺を拡大して示す説明図である。なお、図4では、ビデオ信号線75の本数を減らして表してある。
(Configuration of intersection of power line 16 and sealing material 80)
FIG. 4 is an explanatory diagram showing an enlarged view of the periphery of the electrostatic protection circuit 85 formed on the element substrate 10 of the electro-optical device 100 according to Embodiment 1 of the present invention. In FIG. 4, the number of video signal lines 75 is reduced.

本形態の電気光学装置100において、電源線16(電源線17、18)の大部分はシール材80と重なっていないが、電源線16の端子50から延在している部分は、シール材80と直交するように重なった交差部分17c、18cを有しており、かかる交差部分17c、18cは、素子基板10側からシール材80に光を照射した際に遮光部分として作用してしまう。また、図1に示すように、電源線16の静電保護回路85に向けて延在している部分も、シール材80と直交するように重なった交差部分17c、18cを有しており、かかる交差部分17c、18cは、素子基板10側からシール材80に光を照射した際に遮光部分として作用してしまう。   In the electro-optical device 100 of this embodiment, most of the power supply lines 16 (power supply lines 17 and 18) do not overlap with the sealing material 80, but the portions extending from the terminals 50 of the power supply lines 16 are the sealing material 80. The crossing portions 17c and 18c overlap each other so as to be orthogonal to each other, and the crossing portions 17c and 18c act as light shielding portions when the sealing material 80 is irradiated with light from the element substrate 10 side. Further, as shown in FIG. 1, the portion of the power supply line 16 extending toward the electrostatic protection circuit 85 also has intersecting portions 17c and 18c that are overlapped so as to be orthogonal to the sealing material 80. The intersecting portions 17c and 18c act as light shielding portions when the sealing material 80 is irradiated with light from the element substrate 10 side.

そこで、本形態では、図3に示すように、電源線16(電源線17、18)のシール材80との交差部分17c、18cには、透光用の開口部17a、18aが設けられている。本形態において、開口部17a、18aは、シール材80の幅方向(電源線16の延在方向)に延在するスリット状であり、シール材80の延在方向(電源線16の幅方向)において複数本が並列するように形成されている。ここで、開口部17a、18aの長さ寸法は、シール材80の幅寸法より小であり、開口部17a、18aの両端部はシール材80と重なる位置にある。このため、交差部分17c、18cにおける電源線16の配線密度は、40%から60%である。   Therefore, in this embodiment, as shown in FIG. 3, light-transmitting openings 17 a and 18 a are provided at the intersections 17 c and 18 c of the power line 16 (power lines 17 and 18) with the sealing material 80. Yes. In this embodiment, the openings 17a and 18a are slit-like extending in the width direction of the sealing material 80 (extending direction of the power supply line 16), and the extending direction of the sealing material 80 (width direction of the power supply line 16). Are formed in parallel. Here, the lengths of the openings 17 a and 18 a are smaller than the width of the sealing material 80, and both ends of the openings 17 a and 18 a are in positions where they overlap with the sealing material 80. For this reason, the wiring density of the power supply lines 16 at the intersecting portions 17c and 18c is 40% to 60%.

また、本形態では、図4に示すように、素子基板10の辺10hが位置する側においては、シール材80の外縁82と素子基板10の辺10e,10hとに挟まれた領域に静電保護回路85が設けられている。また、電源線16(電源線17、18)は、シール材80の内縁81と画像表示領域10aの端部とに挟まれた領域内からシール材80の外縁82と素子基板10の辺10e,10hとに挟まれた領域で静電保護回路85まで延在し、静電保護回路85に電源電位を供給している。このため、電源線16(電源線17、18)は、シール材80と交差しているが、交差部分17c、18cには、透光用の開口部17a、18aが設けられている。本形態において、開口部17a、18aは、シール材80の幅方向(電源線16の延在方向)に延在するスリット状であり、シール材80の延在方向(電源線16の幅方向)において複数本が並列するように形成されている。ここで、開口部17a、18aの長さ寸法は、シール材80の幅寸法より小であり、開口部17a、18aの両端部はシール材80と重なる位置にある。このため、交差部分17c、18cにおける電源線16の配線密度は、40%から60%である。   Further, in this embodiment, as shown in FIG. 4, on the side where the side 10 h of the element substrate 10 is located, electrostatic discharge is performed in a region sandwiched between the outer edge 82 of the sealing material 80 and the sides 10 e and 10 h of the element substrate 10. A protection circuit 85 is provided. The power supply line 16 (power supply lines 17 and 18) is connected to the outer edge 82 of the sealing material 80 and the side 10e of the element substrate 10 from the region sandwiched between the inner edge 81 of the sealing material 80 and the end of the image display region 10a. The region extending between 10 h extends to the electrostatic protection circuit 85 and supplies the power supply potential to the electrostatic protection circuit 85. For this reason, the power supply line 16 (power supply lines 17 and 18) intersects with the sealing material 80, but light-transmitting openings 17a and 18a are provided at the intersecting portions 17c and 18c. In this embodiment, the openings 17a and 18a are slit-like extending in the width direction of the sealing material 80 (extending direction of the power supply line 16), and the extending direction of the sealing material 80 (width direction of the power supply line 16). Are formed in parallel. Here, the lengths of the openings 17 a and 18 a are smaller than the width of the sealing material 80, and both ends of the openings 17 a and 18 a are in positions where they overlap with the sealing material 80. For this reason, the wiring density of the power supply lines 16 at the intersecting portions 17c and 18c is 40% to 60%.

(本形態の主な効果)
以上説明したように、本形態の電気光学装置100では、素子基板10の端部(辺10f、10g、10h)と画像表示領域10aの端部とによって挟まれた領域に設けられた信号線11、電源線16および共通電位線15のうち、配線幅寸法が広い電源線16は、シール材80の内縁81と画像表示領域10aの端部との間に設けられている。このため、シール材80を光硬化させるために素子基板10側から光を照射した際、光が電源線16で遮られない。それ故、電源線16の配線幅寸法を狭くする必要がないので、電源線16の配線抵抗が低い。
(Main effects of this form)
As described above, in the electro-optical device 100 of this embodiment, the signal line 11 provided in the region sandwiched between the end portions (sides 10f, 10g, 10h) of the element substrate 10 and the end portion of the image display region 10a. Of the power supply line 16 and the common potential line 15, the power supply line 16 having a wide wiring width dimension is provided between the inner edge 81 of the sealing material 80 and the end of the image display region 10a. For this reason, when light is irradiated from the element substrate 10 side in order to photocure the sealing material 80, the light is not blocked by the power line 16. Therefore, since it is not necessary to reduce the wiring width dimension of the power supply line 16, the wiring resistance of the power supply line 16 is low.

また、信号線11および共通電位線15は、シール材80と重なる領域に設けられているが、信号線11および共通電位線15は配線幅寸法が狭いため、シール材80と重なる領域での配線密度が低い。例えば、シール材80と重なる領域における信号線11の配線密度は、40%から60%である。このため、シール材80と重なる領域に信号線11を設けた場合でも、素子基板10側から光を照射した際、光の散乱効果等によって十分な光がシール材80に届くので、シール材80を確実に硬化させることができる。   Further, the signal line 11 and the common potential line 15 are provided in a region overlapping with the sealing material 80. However, since the signal line 11 and the common potential line 15 have a narrow wiring width dimension, wiring in the region overlapping with the sealing material 80 is performed. The density is low. For example, the wiring density of the signal lines 11 in the region overlapping with the sealing material 80 is 40% to 60%. For this reason, even when the signal line 11 is provided in a region overlapping with the sealing material 80, when the light is irradiated from the element substrate 10 side, sufficient light reaches the sealing material 80 due to a light scattering effect or the like. Can be reliably cured.

また、電源線16は、シール材80との交差部分17c、18cを有しているが、交差部分17c、18cには、透光用の開口部17a、18aが設けられている。このため、シール材80を光硬化させるために素子基板10側から光を照射した際、光は開口部17a、18aを通ってシール材80に届く。このため、シール材80を確実に硬化させることができる。   The power supply line 16 has intersecting portions 17c and 18c with the sealing material 80. The intersecting portions 17c and 18c are provided with light-transmitting openings 17a and 18a. For this reason, when light is irradiated from the element substrate 10 side in order to photocure the sealing material 80, the light reaches the sealing material 80 through the openings 17a and 18a. For this reason, the sealing material 80 can be hardened reliably.

また、開口部17a、18aはそれぞれ短辺と長辺を有し、シール材80の幅方向(電源線16の延在方向)に開口部17a、18aの長辺が延在するため、シール材80の延在方向に開口部17a、18aの長辺が延在している場合に比して、電源線16の配線抵抗が低い。また、開口部17a、18aの長さ寸法は、シール材80の幅寸法より小であり、開口部17a、18aの長辺方向の両端部は、シール材80と重なる位置にある。このため、電源線16に開口部17a、18aを設けても、電源線16の配線抵抗が大きく増大することがない。さらに、交差部分17c、18cにおける電源線16の配線密度は、40%から60%であるため、素子基板10側から交差部分17c、18cに照射された光は開口部17a、18aを介してシール材80に十分に届くので、交差部分17c、18cでもシール材80が確実に硬化する。また、電源線16の配線密度が低すぎることがないので、電源線16の配線抵抗が大きく増大することもない。   The openings 17a and 18a each have a short side and a long side, and the long sides of the openings 17a and 18a extend in the width direction of the seal material 80 (the direction in which the power supply line 16 extends). Compared with the case where the long sides of the openings 17a and 18a extend in the extending direction of 80, the wiring resistance of the power supply line 16 is low. Further, the lengths of the openings 17a and 18a are smaller than the width of the seal member 80, and both end portions of the openings 17a and 18a in the long side direction are positioned so as to overlap with the seal member 80. For this reason, even if the openings 17a and 18a are provided in the power supply line 16, the wiring resistance of the power supply line 16 does not increase greatly. Furthermore, since the wiring density of the power supply lines 16 at the intersecting portions 17c and 18c is 40% to 60%, the light irradiated to the intersecting portions 17c and 18c from the element substrate 10 side is sealed through the openings 17a and 18a. Since it reaches the material 80 sufficiently, the sealing material 80 is reliably cured even at the intersecting portions 17c and 18c. Moreover, since the wiring density of the power supply line 16 is not too low, the wiring resistance of the power supply line 16 does not increase greatly.

また、信号線11および共通電位線15がシール材80と重なる領域に設けられているため、信号線11、電源線16および共通電位線15のいずれをもシール材80の内縁81より内側に設けた場合と比較して、画像表示領域10aの外側でシール材80および配線(信号線11、電源線16および共通電位線15)が占有する領域の幅寸法を縮小することができる。   Further, since the signal line 11 and the common potential line 15 are provided in the region overlapping with the sealing material 80, all of the signal line 11, the power supply line 16 and the common potential line 15 are provided inside the inner edge 81 of the sealing material 80. Compared to the case, the width dimension of the region occupied by the sealing material 80 and the wiring (the signal line 11, the power supply line 16, and the common potential line 15) outside the image display region 10a can be reduced.

[実施の形態2]
図5は、本発明の実施の形態2に係る電気光学装置100の素子基板10に形成した信号線11および電源線16等を拡大して示す説明図であり、素子基板10の辺10f側を拡大して示してある。なお、図5でも、図3と同様、画素100aについては数を減らして示してあり、ダミー画素電極9bや容量線3bの図示を省略してある。また、端子50から走査線駆動回路60に向かう信号線については2本のみを示してある。また、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付して、それらの説明を省略する。
[Embodiment 2]
FIG. 5 is an explanatory view showing, in an enlarged manner, the signal lines 11 and the power supply lines 16 formed on the element substrate 10 of the electro-optical device 100 according to the second embodiment of the present invention. The side 10f side of the element substrate 10 is illustrated. It is shown enlarged. In FIG. 5, as in FIG. 3, the number of pixels 100a is reduced, and the dummy pixel electrode 9b and the capacitor line 3b are not shown. Only two signal lines from the terminal 50 to the scanning line driving circuit 60 are shown. In addition, since the basic configuration of the present embodiment is the same as that of the first embodiment, common portions are denoted by the same reference numerals and description thereof is omitted.

図5に示すように、本形態でも、実施の形態1と同様、素子基板10の端部(辺10f、10g、10h)と画像表示領域10aの端部とによって挟まれた領域に設けられた信号線11(第1配線)、電源線16(第2配線)および共通電位線15のうち、配線幅寸法が広い電源線16は、シール材80の内縁81と画像表示領域10aの端部との間に設けられている。また、配線幅寸法が狭い信号線11は、シール材80と重なる領域に設けられているが、シール材80と重なる領域における信号線11の配線密度は、40%から60%である。また、電源線16は、シール材80との交差部分17c、18cを有しているが、交差部分17c、18cには、透光用の開口部17a、18aが設けられているため、交差部分17c、18cにおける電源線16の配線密度は、40%から60%である。このため、シール材80は配線との重なり部分を有しているが、シール材80を適正に光硬化させることができる。   As shown in FIG. 5, in this embodiment as well, in the same manner as in the first embodiment, it is provided in a region sandwiched between the end portions (sides 10f, 10g, 10h) of the element substrate 10 and the end portion of the image display region 10a. Of the signal line 11 (first wiring), the power supply line 16 (second wiring), and the common potential line 15, the power supply line 16 having a wide wiring width dimension includes an inner edge 81 of the sealing material 80 and an end portion of the image display region 10a. It is provided between. Further, the signal line 11 having a narrow wiring width dimension is provided in a region overlapping the sealing material 80, and the wiring density of the signal line 11 in the region overlapping the sealing material 80 is 40% to 60%. The power supply line 16 has intersecting portions 17c and 18c with the sealing material 80. Since the intersecting portions 17c and 18c are provided with light-transmitting openings 17a and 18a, the intersecting portions are provided. The wiring density of the power supply line 16 in 17c and 18c is 40% to 60%. For this reason, although the sealing material 80 has an overlap part with wiring, the sealing material 80 can be photocured appropriately.

本形態では、シール材80と重なる領域には、信号線11と重ならない領域に配線密度が40%から60%の第3配線が設けられている。より具体的には、シール材80と重なる共通電位線15は、実施の形態1に比して配線幅寸法が広く、電源線16の配線幅寸法と同等である。但し、共通電位線15には、複数のスリット15aが並列に形成されており、共通電位線15は、配線密度が40%から60%の第3配線として構成されている。   In this embodiment, a third wiring having a wiring density of 40% to 60% is provided in a region that does not overlap with the signal line 11 in a region that overlaps with the sealing material 80. More specifically, the common potential line 15 that overlaps with the sealing material 80 has a wiring width dimension wider than that of the first embodiment and is equal to the wiring width dimension of the power supply line 16. However, the common potential line 15 is formed with a plurality of slits 15a in parallel, and the common potential line 15 is configured as a third wiring having a wiring density of 40% to 60%.

また、本形態では、シール材80と重なる領域には、信号の供給等に寄与しないダミー配線19が形成されており、かかるダミー配線19は、配線幅寸法が広く、電源線16の配線幅寸法と同等である。但し、ダミー配線19には、複数のスリット19aが並列に形成されており、ダミー配線19は、配線密度が40%から60%の第3配線として構成されている。   In this embodiment, the dummy wiring 19 that does not contribute to signal supply or the like is formed in the region overlapping with the sealing material 80. The dummy wiring 19 has a wide wiring width dimension and the wiring width dimension of the power supply line 16. Is equivalent to However, the dummy wiring 19 has a plurality of slits 19a formed in parallel, and the dummy wiring 19 is configured as a third wiring having a wiring density of 40% to 60%.

このため、本形態では、シール材80が形成されている領域の略全体が、配線密度が40%から60%の領域になっている。従って、シール材80に素子基板10と対向基板20との基板間隔を制御するギャップ材を含有させた場合、ギャップ材が素子基板10側に当接する数がシール材80の形成領域の全体にわたって同等となる。それ故、配線密度に起因する基板間隔のばらつきを緩和することができる。また、共通電位線15の配線抵抗を低減することができる。また、かかる構成を採用した場合でも、シール材80と重なる領域における配線密度は40%から60%であるため、素子基板10側から光を照射した際、光の散乱効果等によって十分な光がシール材80に届く。それ故、シール材80を硬化させるのに支障がない。   For this reason, in this embodiment, substantially the entire region where the sealing material 80 is formed is a region where the wiring density is 40% to 60%. Accordingly, when the gap member for controlling the gap between the element substrate 10 and the counter substrate 20 is included in the sealing material 80, the number of gap materials that contact the element substrate 10 side is the same over the entire formation region of the sealing material 80. It becomes. Therefore, it is possible to reduce variations in the distance between the substrates due to the wiring density. In addition, the wiring resistance of the common potential line 15 can be reduced. Even when such a configuration is adopted, since the wiring density in the region overlapping with the sealing material 80 is 40% to 60%, when light is irradiated from the element substrate 10 side, sufficient light is emitted due to the light scattering effect or the like. It reaches the sealing material 80. Therefore, there is no problem in curing the sealing material 80.

[他の実施の形態]
上記実施の形態では、開口部17a、18aとして、シール材80の幅方向(電源線16の延在方向)に延在するスリットを設けたが、電源線16の配線抵抗に余裕がある場合には、開口部17a、18aとして、シール材80の延在方向(電源線16の幅方向)に延在するスリットを設けてもよい。
[Other embodiments]
In the above embodiment, the slits extending in the width direction of the sealing material 80 (the extending direction of the power supply line 16) are provided as the openings 17a and 18a. However, when there is a margin in the wiring resistance of the power supply line 16 The openings 17a and 18a may be provided with slits extending in the extending direction of the sealing material 80 (the width direction of the power supply line 16).

また、上記実施の形態では、開口部17a、18aの長さ寸法をシール材80の幅寸法より小としたが、電源線16の配線抵抗に余裕がある場合には、開口部17a、18aの長さ寸法をシール材80の幅寸法より大とし、開口部17a、18aの両端部がシール材80から張り出している構成を採用してもよい。   In the above embodiment, the lengths of the openings 17a and 18a are smaller than the width of the sealing material 80. However, if there is a margin in the wiring resistance of the power supply line 16, the openings 17a and 18a A configuration in which the length dimension is larger than the width dimension of the sealing material 80 and both end portions of the openings 17a and 18a protrude from the sealing material 80 may be employed.

上記実施の形態では、開口部17a、18aとしてスリットを設けたが、ドット状の開口部17a、18aを設けてもよい。   In the above embodiment, the slits are provided as the openings 17a and 18a. However, the dot-like openings 17a and 18a may be provided.

上記実施の形態では、透過型の電気光学装置100に本発明を適用した例を説明したが、反射型の電気光学装置100に本発明を適用してもよい。また、上記実施の形態では、素子基板10にデータ線駆動回路70の全体が構成されていたが、例えば、サンプルホールド回路74のみが素子基板10に形成され、シフトレジスタ71が、素子基板10に接続されたフレキシブル配線基板に実装された集積回路に構成されている場合に本発明を適用してもよい。   In the above embodiment, the example in which the present invention is applied to the transmission type electro-optical device 100 has been described. However, the present invention may be applied to the reflection type electro-optical device 100. In the above embodiment, the entire data line driving circuit 70 is configured on the element substrate 10. However, for example, only the sample hold circuit 74 is formed on the element substrate 10, and the shift register 71 is connected to the element substrate 10. The present invention may be applied to a case where an integrated circuit is mounted on a connected flexible wiring board.

[電子機器への搭載例]
(投射型表示装置および光学ユニットの構成例)
図6は、本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図である。図6に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117と、投射光学系118と、クロスダイクロイックプリズム119(合成光学系)と、リレー系120とを備えている。また、投射型表示装置110においては、電気光学装置100およびクロスダイクロイックプリズム119(光合成光学系)を備えた光学ユニット200が用いられている。
[Example of mounting on electronic devices]
(Configuration example of projection display device and optical unit)
FIG. 6 is a schematic configuration diagram of a projection display device (electronic device) and an optical unit to which the present invention is applied. The projection display device 110 shown in FIG. 6 is a so-called projection type projection display device that irradiates light onto a screen 111 provided on the viewer side and observes light reflected by the screen 111. The projection display device 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117, a projection optical system 118, a cross dichroic prism 119 (combining optical system), and a relay. System 120. In the projection type display device 110, an optical unit 200 including the electro-optical device 100 and a cross dichroic prism 119 (light combining optical system) is used.

光源112は、赤色光R、緑色光G、および青色光Bを含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光Rを透過させるとともに、緑色光G、および青色光Bを反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光Gおよび青色光Bのうち青色光Bを透過させるとともに緑色光Gを反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光Rと緑色光Gと青色光Bとに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light R, green light G, and blue light B. The dichroic mirror 113 is configured to transmit the red light R from the light source 112 and reflect the green light G and the blue light B. The dichroic mirror 114 is configured to transmit the blue light B and reflect the green light G out of the green light G and the blue light B reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light R, green light G, and blue light B.

ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121および偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を、例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are arranged in order from the light source 112. The integrator 121 is configured to uniformize the illuminance distribution of the light emitted from the light source 112. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、電気光学装置100(赤色用液晶パネル100R)、および第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光Rは、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。   The liquid crystal light valve 115 is a transmissive liquid crystal device that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflection mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, an electro-optical device 100 (red liquid crystal panel 100R), and a second polarizing plate 115d. Here, the red light R incident on the liquid crystal light valve 115 remains as s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(赤色用液晶パネル100R)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光Rを変調し、変調した赤色光Rをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (the red liquid crystal panel 100R) is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light R according to the image signal and emit the modulated red light R toward the cross dichroic prism 119.

なお、λ/2位相差板115a、および第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a、および第1偏光板115bが発熱によって歪むのを回避することができる。   Note that the λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert the polarization, and the λ / 2 phase difference plate 115a and the first polarization plate 115b are arranged in contact with each other. It is possible to avoid the polarizing plate 115b from being distorted by heat generation.

液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光Gを画像信号に応じて変調する透過型の液晶装置である。かかる液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、電気光学装置100(緑色用液晶パネル100G)、および第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光Gは、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、電気光学装置100(緑色用液晶パネル100G)は、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光Gを変調し、変調した緑色光Gをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The liquid crystal light valve 116 is a transmissive liquid crystal device that modulates green light G reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similar to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, an electro-optical device 100 (green liquid crystal panel 100G), and a second polarizing plate 116d. Green light G incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The electro-optical device 100 (green liquid crystal panel 100G) is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Therefore, the liquid crystal light valve 116 is configured to modulate the green light G in accordance with the image signal and emit the modulated green light G toward the cross dichroic prism 119.

液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光Bを画像信号に応じて変調する透過型の液晶装置である。かかる液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、電気光学装置100(青色用液晶パネル100B)、および第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光Bは、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。   The liquid crystal light valve 117 is a transmissive liquid crystal device that modulates the blue light B reflected by the dichroic mirror 113, transmitted through the dichroic mirror 114, and then passed through the relay system 120 in accordance with an image signal. Like the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 phase difference plate 117a, a first polarizing plate 117b, an electro-optical device 100 (blue liquid crystal panel 100B), and a second polarizing plate 117d. I have. Here, the blue light B incident on the liquid crystal light valve 117 is reflected by two reflecting mirrors 125a and 125b (to be described later) of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114. It has become.

λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(青色用液晶パネル100B)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光Bを変調し、変調した青色光Bをクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a、および第1偏光板117bは、ガラス板117eに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (blue liquid crystal panel 100B) is configured to convert p-polarized light to s-polarized light (circularly polarized light or elliptically polarized light if it is a halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 117 is configured to modulate the blue light B according to the image signal and emit the modulated blue light B toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are arranged in contact with the glass plate 117e.

リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光Bの光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光Bをリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光Bを液晶ライトバルブ117に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to the long optical path of the blue light B. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light B transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is disposed so as to reflect the blue light B emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光Bを反射して緑色光Gを透過する膜であり、ダイクロイック膜119bは赤色光Rを反射して緑色光Gを透過する膜である。従って、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117の各々で変調された赤色光Rと緑色光Gと青色光Bとを合成し、投射光学系118に向けて出射するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light B and transmits green light G, and the dichroic film 119b is a film that reflects red light R and transmits green light G. Therefore, the cross dichroic prism 119 is configured to combine the red light R, the green light G, and the blue light B modulated by each of the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118. Yes.

なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光R、および青色光Bをs偏光とし、ダイクロイック膜119a、119bを透過する緑色光Gをp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 into different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be synthesized. Here, in general, the dichroic films 119a and 119b are excellent in s-polarized reflection transistor characteristics. For this reason, red light R and blue light B reflected by the dichroic films 119a and 119b are s-polarized light, and green light G transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In addition, about a projection type display apparatus, you may comprise the LED light source etc. which radiate | emit the light of each color as a light source part, and supply each color light radiate | emitted from this LED light source to another liquid crystal device. .

(他の電子機器)
本発明を適用した電気光学装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the electro-optical device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals In addition, it may be used as a direct-view display device in an electronic device such as a device provided with a touch panel.

(他の電気光学装置)
また、上記実施の形態では、電気光学装置として液晶装置を例に挙げて説明したが、本発明はこれに限定されず、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ、FED(Field Emission Display)、SED(Surface−Conduction Electron−Emitter Display)、LED(発光ダイオード)表示装置、電気泳動表示装置等の電気光学装置に本発明を適用してもよい。
(Other electro-optical devices)
In the above embodiment, the liquid crystal device has been described as an example of the electro-optical device. However, the present invention is not limited to this, and an organic electroluminescence display device, a plasma display, a field emission display (FED), a SED ( The present invention may be applied to an electro-optical device such as a surface-conduction electron-emitter display (LED), an LED (light emitting diode) display device, and an electrophoretic display device.

5・・液晶層、9a・・画素電極、10・・素子基板、10a・・画像表示領域、11、12、13・・信号線、15・・共通電位線、16、17、18・・電源線、17a、18a・・開口部、17c、18c・・交差部分、20・・対向基板、21・・共通電極、30・・電界効果型トランジスター(画素トランジスター/スイッチング素子)、60・・走査線駆動回路、70・・データ線駆動回路、80・・シール材、100・・電気光学装置、100a・・画素 5 .... Liquid crystal layer, 9a..Pixel electrode, 10..Element substrate, 10a..Image display area, 11, 12, 13, ..Signal line, 15..Common potential line, 16, 17, 18, ..Power supply Lines 17a, 18a, .., openings, 17c, 18c, .. intersections, 20 .. counter substrate, 21 .. common electrodes, 30 .. field effect transistors (pixel transistors / switching elements), 60 .. scanning lines Driving circuit, 70 ... Data line driving circuit, 80 ... Sealing material, 100 ... Electro-optical device, 100a ... Pixel

Claims (9)

複数の画素電極が一方面側に配列された透光性の素子基板と、該素子基板の前記一方面側に対向配置された透光性の対向基板と、前記複数の画素電極が配列された画像表示領域を外側で囲むように設けられて前記対向基板と前記素子基板とを貼り合わせる光硬化性のシール材と、を有し、
前記素子基板は、前記一方面側に、駆動回路と、前記シール材の外縁と前記素子基板の端部とに挟まれた領域から前記シール材の内縁と前記画像表示領域の端部とに挟まれた領域内に延在して前記駆動回路に電源電位を供給する電源線と、を有し、
当該電源線の前記シール材との交差部分には、開口部が設けられていることを特徴とする電気光学装置。
A translucent element substrate in which a plurality of pixel electrodes are arranged on one side, a translucent counter substrate arranged to face the one side of the element substrate, and the plurality of pixel electrodes are arranged A photo-curing sealing material that is provided so as to surround an image display region and bonds the counter substrate and the element substrate;
The element substrate is sandwiched between the inner side of the sealing material and the end of the image display region from the region sandwiched between the driving circuit, the outer edge of the sealing material, and the end of the element substrate on the one surface side. A power supply line extending in the region and supplying a power supply potential to the drive circuit,
An electro-optical device, wherein an opening is provided at a portion where the power supply line intersects with the sealing material.
複数の画素電極が一方面側に配列された透光性の素子基板と、該素子基板の前記一方面側に対向配置された透光性の対向基板と、前記複数の画素電極が配列された画像表示領域を外側で囲むように設けられて前記対向基板と前記素子基板とを貼り合わせる光硬化性のシール材と、を有し、
前記素子基板は、前記一方面側に、前記シール材の外縁と前記素子基板の端部とに挟まれた領域に設けられた静電保護回路と、前記シール材の内縁と前記画像表示領域の端部とに挟まれた領域内から前記シール材の外縁と前記素子基板の端部とに挟まれた領域に延在して前記静電保護回路に電源電位を供給する電源線と、を有し、
当該電源線の前記シール材との交差部分には、開口部が設けられていることを特徴とする電気光学装置。
A translucent element substrate in which a plurality of pixel electrodes are arranged on one side, a translucent counter substrate arranged to face the one side of the element substrate, and the plurality of pixel electrodes are arranged A photo-curing sealing material that is provided so as to surround an image display region and bonds the counter substrate and the element substrate;
The element substrate has an electrostatic protection circuit provided in an area sandwiched between an outer edge of the sealing material and an end portion of the element substrate on the one surface side, an inner edge of the sealing material, and an image display area. A power line that extends from the region sandwiched between the end portions to the region sandwiched between the outer edge of the sealing material and the end portion of the element substrate and supplies a power source potential to the electrostatic protection circuit. And
An electro-optical device, wherein an opening is provided at a portion where the power supply line intersects with the sealing material.
前記開口部は、前記シール材の幅方向に延在していることを特徴とする請求項1または2に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the opening extends in a width direction of the sealing material. 前記開口部の両端部は、前記シール材と重なる位置にあることを特徴とする請求項3に記載の電気光学装置。   4. The electro-optical device according to claim 3, wherein both end portions of the opening portion are positioned so as to overlap the sealing material. 前記交差部分における前記電源線の配線密度は、40%から60%であることを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置。   5. The electro-optical device according to claim 1, wherein a wiring density of the power supply lines at the intersecting portion is 40% to 60%. 前記駆動回路は、前記シール材の内縁と前記画像表示領域の端部とに挟まれた領域に設けられていることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the driving circuit is provided in a region sandwiched between an inner edge of the sealing material and an end of the image display region. 前記素子基板は、前記一方面側に、前記シール材と重なる領域で前記シール材に沿って延在する部分をもって前記駆動回路に信号を供給する信号線を有していることを特徴とする請求項1または6に記載の電気光学装置。   The element substrate has a signal line for supplying a signal to the drive circuit, with a portion extending along the seal material in a region overlapping the seal material on the one surface side. Item 7. The electro-optical device according to Item 1 or 6. 前記素子基板と前記対向基板の間には、前記シール材で囲まれた領域に液晶層が設けられていることを特徴とする請求項1乃至7の何れか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein a liquid crystal layer is provided between the element substrate and the counter substrate in a region surrounded by the sealing material. 請求項1乃至8の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2011218980A 2011-10-03 2011-10-03 Electro-optic device, and electronic apparatus Withdrawn JP2013080041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011218980A JP2013080041A (en) 2011-10-03 2011-10-03 Electro-optic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011218980A JP2013080041A (en) 2011-10-03 2011-10-03 Electro-optic device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2013080041A true JP2013080041A (en) 2013-05-02
JP2013080041A5 JP2013080041A5 (en) 2014-11-13

Family

ID=48526465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011218980A Withdrawn JP2013080041A (en) 2011-10-03 2011-10-03 Electro-optic device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013080041A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110018595A (en) * 2019-04-25 2019-07-16 厦门天马微电子有限公司 A kind of display panel and display device
JP2019191403A (en) * 2018-04-26 2019-10-31 シャープ株式会社 Wiring substrate, and display panel
JP2019203973A (en) * 2018-05-23 2019-11-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US10854160B2 (en) 2018-08-30 2020-12-01 Sharp Kabushiki Kaisha Display device
JP2021018367A (en) * 2019-07-23 2021-02-15 セイコーエプソン株式会社 Electro-optical panel, electro-optical device, and electronic apparatus
JP2022020861A (en) * 2018-05-23 2022-02-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
WO2022067520A1 (en) * 2020-09-29 2022-04-07 京东方科技集团股份有限公司 Display substrate and manufacturing method therefor, and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109370A (en) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd Liquid crystal display device
WO2006070597A1 (en) * 2004-12-28 2006-07-06 Sharp Kabushiki Kaisha Wiring pattern of display panel
JP2007065157A (en) * 2005-08-30 2007-03-15 Seiko Epson Corp Electrooptical device and electronic equipment equipped with same
JP2007065540A (en) * 2005-09-02 2007-03-15 Seiko Epson Corp Electrooptical device and its inspection method, and electronic equipment
JP2010139565A (en) * 2008-12-09 2010-06-24 Toshiba Mobile Display Co Ltd Liquid crystal display apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109370A (en) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd Liquid crystal display device
WO2006070597A1 (en) * 2004-12-28 2006-07-06 Sharp Kabushiki Kaisha Wiring pattern of display panel
JP2007065157A (en) * 2005-08-30 2007-03-15 Seiko Epson Corp Electrooptical device and electronic equipment equipped with same
JP2007065540A (en) * 2005-09-02 2007-03-15 Seiko Epson Corp Electrooptical device and its inspection method, and electronic equipment
JP2010139565A (en) * 2008-12-09 2010-06-24 Toshiba Mobile Display Co Ltd Liquid crystal display apparatus

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019191403A (en) * 2018-04-26 2019-10-31 シャープ株式会社 Wiring substrate, and display panel
JP2022020861A (en) * 2018-05-23 2022-02-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2019203973A (en) * 2018-05-23 2019-11-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US11573448B2 (en) 2018-05-23 2023-02-07 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11366352B2 (en) 2018-05-23 2022-06-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11022833B2 (en) 2018-05-23 2021-06-01 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP7070784B2 (en) 2018-05-23 2022-05-18 セイコーエプソン株式会社 Electro-optics, electronic equipment
US10854160B2 (en) 2018-08-30 2020-12-01 Sharp Kabushiki Kaisha Display device
CN110018595B (en) * 2019-04-25 2021-11-12 厦门天马微电子有限公司 Display panel and display device
CN110018595A (en) * 2019-04-25 2019-07-16 厦门天马微电子有限公司 A kind of display panel and display device
JP2021018367A (en) * 2019-07-23 2021-02-15 セイコーエプソン株式会社 Electro-optical panel, electro-optical device, and electronic apparatus
JP7404690B2 (en) 2019-07-23 2023-12-26 セイコーエプソン株式会社 Electro-optical panels, electro-optical devices and electronic equipment
WO2022067520A1 (en) * 2020-09-29 2022-04-07 京东方科技集团股份有限公司 Display substrate and manufacturing method therefor, and display device
CN114761867A (en) * 2020-09-29 2022-07-15 京东方科技集团股份有限公司 Display substrate, manufacturing method thereof and display device

Similar Documents

Publication Publication Date Title
JP5504683B2 (en) Electro-optical device and electronic apparatus
JP6379616B2 (en) Electro-optical device and electronic apparatus
US20070281223A1 (en) Electrooptic device and electronic device including the same
JP2013080041A (en) Electro-optic device, and electronic apparatus
JP2015075720A (en) Electro-optic device and electronic equipment
US9575371B2 (en) Liquid crystal device and electronic apparatus
US8237905B2 (en) Electro-optical device and electronic apparatus
JP2014145890A (en) Electro-optic device and electronic equipment
JP2012083517A (en) Liquid crystal device and projection display device
JP2018045018A (en) Liquid crystal device and electronic apparatus
JP2013080036A (en) Electro-optic device, and electronic apparatus
JP2012185422A (en) Liquid crystal device, method for manufacturing liquid crystal device and projection type display device
JP2014153593A (en) Method for manufacturing electro-optical panel
JP2012198255A (en) Substrate and manufacturing method of electro-optical device
JP6409305B2 (en) Electro-optic module and electronic equipment
JP2011215524A (en) Electrooptical device and electronic apparatus
JP2012088418A (en) Liquid crystal device, projection type display device and method for manufacturing liquid crystal device
JP2012225971A (en) Method for manufacturing liquid crystal device and liquid crystal device
JP2015075682A (en) Liquid crystal device and projection type display device
US11106092B2 (en) Electro-optical device comprising an inter-substrate conductive member disposed spaced apart from a seal material and electronic apparatus
JP2012088417A (en) Method for manufacturing electro-optic device, and electro-optic device
US10871681B2 (en) Electro-optical device and electronic apparatus
JP3613067B2 (en) Electro-optical device and electronic apparatus
JP2016099491A (en) Electro-optical device and electronic apparatus
JP2012185423A (en) Electro-optic device and projection display

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150415

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150601