JP2007065540A - Electrooptical device and its inspection method, and electronic equipment - Google Patents

Electrooptical device and its inspection method, and electronic equipment Download PDF

Info

Publication number
JP2007065540A
JP2007065540A JP2005254497A JP2005254497A JP2007065540A JP 2007065540 A JP2007065540 A JP 2007065540A JP 2005254497 A JP2005254497 A JP 2005254497A JP 2005254497 A JP2005254497 A JP 2005254497A JP 2007065540 A JP2007065540 A JP 2007065540A
Authority
JP
Japan
Prior art keywords
power supply
final stage
scanning line
buffer circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005254497A
Other languages
Japanese (ja)
Inventor
Tatsuya Ishii
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005254497A priority Critical patent/JP2007065540A/en
Publication of JP2007065540A publication Critical patent/JP2007065540A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To inspect pixel parts of an electrooptical device such as a liquid crystal device by optionally simulating inspection conditions. <P>SOLUTION: The electrooptical device is equipped with a plurality of pixel parts, a plurality of scanning lines and a plurality of data lines which are wired in a pixel area where the plurality of pixel parts are arrayed, and a scanning line driving circuit including (i) a shift register which outputs transfer signals in sequence and (ii) an output buffer having at lest one buffer circuit to which the sequentially output transfer signals are input and supplying the transfer signals output from the output buffer as scanning signals to the pixel parts through the plurality of scanning lines. Further, a power source provided for a final-stage buffer circuit disposed at the final stage of an output side to the scanning lines among buffer circuits is a power source independent of a power source for the scanning line driving circuit for driving the scanning line driving circuit except the power source for the final-stage buffer circuit. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置及びその検査方法、並びに該電気光学装置を備えてなる例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to an electro-optical device such as a liquid crystal device, an inspection method thereof, and a technical field of an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置は、例えば液晶装置として、基板上に、複数の走査線及びデータ線に接続された複数の画素部の他、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路等が作り込まれる。   In this type of electro-optical device, for example, as a liquid crystal device, a plurality of pixel portions connected to a plurality of scanning lines and data lines, a data line driving circuit for driving the data lines, and a scanning line are provided on a substrate. A scanning line driving circuit or the like for driving is built in.

画素部の検査の一つとして、電気光学装置の組み立て途中或いは後に走査線駆動回路用の電源を利用して、画素部に電圧を印加することにより画素部を検査するといった検査方法がある。   As one of the inspections of the pixel portion, there is an inspection method in which the pixel portion is inspected by applying a voltage to the pixel portion using a power source for a scanning line driving circuit during or after assembly of the electro-optical device.

ここで、走査線駆動回路は、順次走査のための走査信号の元信号となる転送信号を、各段から順次出力するシフトレジスタを有している。電気光学装置では、低消費電力化のため、内部回路として構築された走査線駆動回路の動作電圧を低電圧化させてあることもある。その場合、上述のシフトレジスタについても、その動作電圧が低電圧化されており、転送信号の電圧レベルは低い。このため、本願出願人により特許文献1に開示されているように、シフトレジスタの転送信号を高電圧レベルとし、マトリクス駆動電圧とするためのバッファ回路がシフトレジスタの出力側に設けられている。   Here, the scanning line driving circuit has a shift register that sequentially outputs a transfer signal as an original signal of a scanning signal for sequential scanning from each stage. In the electro-optical device, the operating voltage of the scanning line driving circuit constructed as an internal circuit may be lowered to reduce power consumption. In that case, the operation voltage of the above-described shift register is also lowered, and the voltage level of the transfer signal is low. Therefore, as disclosed in Patent Document 1 by the applicant of the present application, a buffer circuit for setting the transfer signal of the shift register to a high voltage level and a matrix driving voltage is provided on the output side of the shift register.

特開2004−139111号公報JP 2004-139111 A

しかしながら、上述した従来の検査方法によれば、走査線駆動回路用の電源の範囲内でしか検査をすることができない。このため、走査線駆動回路用電源の範囲外の電源が供給された場合を想定した検査を行うことができないという技術的問題点がある。また、例えば高温環境下での検査を行うためには、実際に電気光学装置を高温環境に設置して検査しなければならないという技術的問題点もある。   However, according to the conventional inspection method described above, the inspection can be performed only within the range of the power source for the scanning line driving circuit. For this reason, there is a technical problem that it is impossible to perform an inspection assuming that power outside the range of the power supply for the scanning line driving circuit is supplied. In addition, for example, in order to perform an inspection under a high temperature environment, there is a technical problem that the electro-optical device must actually be installed and inspected in a high temperature environment.

本発明は、例えば上述した問題点に鑑みなされたものであり、例えば高温環境下等の厳しい検査条件を任意に模擬して、画素部の検査を可能とする電気光学装置及びその検査方法、並びに該電気光学装置を備えてなる各種電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, an electro-optical device that enables inspection of a pixel portion by arbitrarily simulating severe inspection conditions such as in a high-temperature environment, and an inspection method thereof, and It is an object of the present invention to provide various electronic apparatuses including the electro-optical device.

本発明の電気光学装置は、上記課題を解決するために、複数の画素部と、該複数の画素部が配列された画素領域に配線された複数の走査線及び複数のデータ線と、(i)転送信号を順次出力するシフトレジスタと、(ii)前記順次出力された転送信号が入力される少なくとも1つのバッファ回路を有する出力バッファとを含み、前記出力バッファから出力された転送信号を走査信号として前記複数の走査線を介して前記画素部に供給する走査線駆動回路とを備え、前記バッファ回路のうち前記走査線への出力側の最終段に位置する最終段バッファ回路に供給される最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く前記走査線駆動回路を駆動するための走査線駆動回路用電源から独立した電源である。   In order to solve the above problems, an electro-optical device of the present invention includes a plurality of pixel portions, a plurality of scanning lines and a plurality of data lines wired in a pixel region in which the plurality of pixel portions are arranged, and (i A shift register that sequentially outputs transfer signals; and (ii) an output buffer having at least one buffer circuit to which the sequentially output transfer signals are input, and the transfer signals output from the output buffer are scanned signals. As a final line supplied to a final stage buffer circuit located in the final stage on the output side to the scanning line in the buffer circuit. The power supply for the stage buffer circuit is a power supply independent from the power supply for the scanning line driving circuit for driving the scanning line driving circuit except for the power supply for the final stage buffer circuit.

本発明の電気光学装置によれば、その動作時には、データ線及び走査線を介して、画像信号及び走査信号が画素部に供給される。これら画像信号等が、画素部において、例えば、画素スイッチング用トランジスタ等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画素領域或いは画素アレイ領域(又は「画像表示領域」とも呼ぶ)における画像表示が行われる。   According to the electro-optical device of the invention, during the operation, an image signal and a scanning signal are supplied to the pixel portion via the data line and the scanning line. These image signals and the like are selectively supplied from a switching element such as a pixel switching transistor to a display electrode such as a pixel electrode in the pixel portion, whereby active matrix driving is performed. That is, image display is performed in a pixel area or a pixel array area (or also referred to as an “image display area”) in which a plurality of pixel portions are arranged in a matrix.

本発明の電気光学装置では、走査線駆動回路は、シフトレジスタと出力バッファを含んでいる。シフトレジスタは、例えば画素部に画像信号を供給すべきタイミングで、転送信号を順次出力し、出力バッファに転送する。出力バッファは、バッファ回路としての例えばインバータが複数段直列に電気的に接続されて構成されており、シフトレジスタから転送された転送信号の電圧に駆動能力を持たせる。尚、出力バッファは、転送信号の電圧レベルをレベルシフトするレベルシフタとして機能することもある。その際はインバータではなく、レベルシフタ回路が用いられる。駆動能力を持たせた、更には電圧を高められた転送信号は、最終的には走査線駆動回路から走査信号として走査線を介して画素部に供給される。尚、出力バッファは、このような駆動能力を得る機能の他、レベルシフタとしての機能、転送信号の波形整形やタイミング調整等の通常の出力バッファとしての機能を有してもよい。   In the electro-optical device of the present invention, the scanning line driving circuit includes a shift register and an output buffer. The shift register sequentially outputs transfer signals, for example, at a timing at which an image signal should be supplied to the pixel unit, and transfers the transfer signals to the output buffer. The output buffer is configured by electrically connecting, for example, inverters as a buffer circuit in a plurality of stages in series, and gives the drive capability to the voltage of the transfer signal transferred from the shift register. The output buffer may function as a level shifter that shifts the voltage level of the transfer signal. In that case, a level shifter circuit is used instead of an inverter. A transfer signal having a driving capability and a further increased voltage is finally supplied as a scanning signal from the scanning line driving circuit to the pixel portion through the scanning line. The output buffer may have a function as a level shifter, a function as a normal output buffer such as waveform shaping and timing adjustment of a transfer signal, in addition to the function of obtaining such driving capability.

本発明では特に、バッファ回路のうち出力バッファの最終段に位置する最終段バッファ回路に供給される最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く走査線駆動回路を駆動するための走査線駆動回路用電源から独立した電源である。ここで、本発明に係る「独立した電源」とは、別個に電源電位の設定或いは調整が可能な電源をいい、最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く走査線駆動回路用電源とは別電源或いは異なる電源である。よって、例えば電気光学装置を検査或いは評価する際に、画素部に対し、通常駆動時の電位の電源、即ち走査線駆動回路用電源に加えて或いは代えて、通常駆動時の電位の電源とは異なる電位の電源も供給することができる。即ち、通常駆動時の条件に加えて或いは代えて、通常駆動時の条件よりも厳しい条件或いはマージンを有した条件下で画素部を検査或いは評価することもできる。例えば高温環境下での画素部における電気的条件は、最終段バッファ回路用電源の電位を走査線駆動回路用電源の動作範囲を超えて変化させることによって模擬することができる。このような画素部の検査或いは評価は、特に、量産時における製品の選別或いはスクリーニングをする際に実践上大変便利である。或いは、最終段バッファ回路用電源の電位を変化させることにより、画素部における例えば画素スイッチング用トランジスタのゲート電位を任意に変化させることが可能となり、電気光学装置に実装された状態での画素スイッチング用トランジスタの静特性を測定或いは評価することが可能となる。このように画素部の静特性の測定或いは評価は、特に、試作時における測定或いは評価する際に実践上大変便利である。   In the present invention, in particular, the power supply for the final stage buffer circuit supplied to the final stage buffer circuit located at the final stage of the output buffer in the buffer circuit drives the scanning line driving circuit except the power supply for the final stage buffer circuit. This power source is independent from the power source for the scanning line driving circuit. Here, the “independent power supply” according to the present invention refers to a power supply that can set or adjust the power supply potential separately. The power supply for the final stage buffer circuit is a scanning line drive except the power supply for the final stage buffer circuit. It is a separate power source or a different power source from the circuit power source. Therefore, for example, when inspecting or evaluating an electro-optical device, what is a power source for normal driving potential in addition to or instead of a power source for normal driving, that is, a scanning line driving circuit power source? Different potential power sources can also be supplied. In other words, in addition to or instead of the normal driving conditions, the pixel portion can be inspected or evaluated under conditions that are stricter or have a margin than the normal driving conditions. For example, the electrical conditions in the pixel portion under a high temperature environment can be simulated by changing the potential of the power supply for the final stage buffer circuit beyond the operating range of the power supply for the scanning line driving circuit. Such inspection or evaluation of the pixel portion is very convenient in practice when selecting or screening a product in mass production. Alternatively, by changing the potential of the power supply for the final stage buffer circuit, for example, the gate potential of the pixel switching transistor in the pixel portion can be arbitrarily changed, and for pixel switching in a state mounted in the electro-optical device. It becomes possible to measure or evaluate the static characteristics of the transistor. Thus, the measurement or evaluation of the static characteristics of the pixel portion is very convenient in practice, particularly when measuring or evaluating at the time of prototyping.

以上説明したように本発明の電気光学装置によれば、最終段バッファ回路用電源を任意に変化させることが可能であるので、例えば高温環境下等の厳しい検査条件を任意に模擬して、画素部を検査或いは評価することができる。   As described above, according to the electro-optical device of the present invention, it is possible to arbitrarily change the power supply for the final stage buffer circuit. Therefore, the pixel can be simulated by arbitrarily simulating severe inspection conditions such as in a high temperature environment. The part can be inspected or evaluated.

本発明の電気光学装置の一態様では、前記画素部の検査工程において前記画素部に走査信号を供給する際に、前記最終段バッファ回路用電源の電圧が可変である。   In one aspect of the electro-optical device of the present invention, the voltage of the power supply for the final stage buffer circuit is variable when a scanning signal is supplied to the pixel unit in the inspection process of the pixel unit.

この態様によれば、画素部の検査時に、最終段バッファ回路用電源の電圧を変化させることにより、例えば高温環境下等の厳しい検査条件を任意に模擬して、画素部を検査或いは評価することができる。   According to this aspect, when the pixel portion is inspected, by changing the voltage of the power supply for the final stage buffer circuit, the pixel portion is inspected or evaluated by arbitrarily simulating severe inspection conditions such as in a high temperature environment. Can do.

本発明の電気光学装置の他の態様では、前記バッファ回路は、複数のインバータが電気的に接続されてなる。   In another aspect of the electro-optical device of the invention, the buffer circuit is formed by electrically connecting a plurality of inverters.

この態様によれば、複数のインバータのうち最終段バッファ回路を構成するインバータ以外のインバータには、走査線駆動回路用電源が供給される。よって、例えば最終段バッファ回路用電源を例えば外部回路から供給するための外部回路接続端子や電源配線を設けるだけで、例えば高温環境下等の厳しい検査条件を任意に模擬して、画素部を検査或いは評価することができる。   According to this aspect, the power for the scanning line driving circuit is supplied to the inverters other than the inverter constituting the final stage buffer circuit among the plurality of inverters. Therefore, for example, by simply providing an external circuit connection terminal and power supply wiring for supplying the power for the final stage buffer circuit from an external circuit, for example, the pixel part is inspected by arbitrarily simulating severe inspection conditions such as in a high temperature environment. Or it can be evaluated.

本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。   Since the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, a view capable of performing high-quality image display. Various electronic devices such as a finder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), and a display device using these electrophoretic device and electron emission device are realized. Is also possible.

本発明の電気光学装置の検査方法は、上記課題を解決するために、複数の画素部と、該複数の画素部が配列された画素領域に配線された複数の走査線及び複数のデータ線と、(i)転送信号を順次出力するシフトレジスタと、(ii)前記順次出力された転送信号が入力される少なくとも1つのバッファ回路を有する出力バッファとを含み、前記出力バッファから出力された転送信号を走査信号として前記複数の走査線を介して前記画素部に供給する走査線駆動回路とを備え、前記バッファ回路のうち前記走査線への出力側の最終段に位置する最終段バッファ回路に供給される最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く前記走査線駆動回路を駆動するための走査線駆動回路用電源から独立した電源である電気光学装置に対して、前記最終段バッファ回路用電源の電圧を、順番に変化させると共に前記画素部に供給する検査条件変更ステップと、前記検査条件変更ステップにおいて検査場件が変更される毎に前記画素部の電気的な静特性を検査する検査ステップとを含む。   In order to solve the above problems, an electro-optical device inspection method of the present invention includes a plurality of pixel portions, a plurality of scanning lines and a plurality of data lines wired in a pixel region in which the plurality of pixel portions are arranged. (I) a shift register that sequentially outputs transfer signals; and (ii) an output buffer having at least one buffer circuit to which the sequentially output transfer signals are input, and the transfer signal output from the output buffer. Is supplied to the final stage buffer circuit located in the final stage on the output side to the scanning line in the buffer circuit. The final stage buffer circuit power supply is connected to an electro-optical device which is a power source independent of the scanning line drive circuit power supply for driving the scanning line drive circuit except for the final stage buffer circuit power supply. And changing the voltage of the power supply for the final stage buffer circuit in order and supplying the pixel unit with the inspection condition, and whenever the inspection site is changed in the inspection condition changing step, And an inspection step for inspecting static characteristics.

本発明の電気光学装置の検査方法によれば、先ず、検査条件変更ステップにおいて、上述した本発明の電気光学装置の画素部に例えば高温環境下等の厳しい検査条件を模擬する最終バッファ回路用電源を供給する。より具体的には、画素部における例えば画素スイッチング用トランジスタのゲート電位を通常駆動時の電源電位、即ち走査線駆動回路用電源の電位よりも低電位になるように設定する。この際、最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く走査線駆動回路用電源とは独立した電源であるため、容易に走査線駆動回路用電源の電位よりも低電位になるように設定することができる。よって、検査ステップにおいて、画素部における例えば高温環境下等の厳しい検査条件下での例えば画素スイッチング用トランジスタの電気的な静特性を検査することができる。上述した検査条件変更ステップと検査ステップを例えば繰り返し交互に行うことにより、検査条件を任意に模擬して、画素部を検査或いは評価することができる。尚、このような検査方法は、試作時における画素部の評価や量産時における製品の選別或いはスクリーニングを行う際に、実践上大変便利である。   According to the inspection method of the electro-optical device of the present invention, first, in the inspection condition changing step, the final buffer circuit power source that simulates severe inspection conditions such as in a high temperature environment in the pixel portion of the above-described electro-optical device of the present invention. Supply. More specifically, for example, the gate potential of the pixel switching transistor in the pixel portion is set to be lower than the power supply potential during normal driving, that is, the potential of the power supply for the scanning line driving circuit. At this time, since the power supply for the final stage buffer circuit is a power supply independent of the power supply for the scanning line drive circuit excluding the power supply for the final stage buffer circuit, it can be easily set to a potential lower than that of the power supply for the scanning line drive circuit. Can be set to Therefore, in the inspection step, for example, the electrical static characteristics of the pixel switching transistor can be inspected under severe inspection conditions such as a high temperature environment in the pixel portion. By alternately and repeatedly performing the inspection condition changing step and the inspection step described above, for example, the inspection condition can be arbitrarily simulated to inspect or evaluate the pixel portion. Such an inspection method is very convenient in practice when evaluating the pixel portion at the time of prototyping and selecting or screening a product at the time of mass production.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置について、図1から図8を参照して説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.
<First Embodiment>
The liquid crystal device according to the first embodiment will be described with reference to FIGS.

先ず、図1及び図2を参照して、本実施形態に係る液晶装置の全体構成について説明する。ここに図1は、本実施形態に係る液晶装置の構成を示す平面図である。図2は、図1のH−H´線での断面図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal device according to this embodiment. 2 is a cross-sectional view taken along line HH ′ of FIG.

図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられた例えば光硬化性樹脂からなるシール材52により相互に接着されている。   1 and 2, in the liquid crystal device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are surrounded by an image display region 10a as an example of the “pixel region” according to the present invention. Are adhered to each other by a sealing material 52 made of, for example, a photo-curing resin, provided in a sealing region located in the area.

図1において、シール材52が配置されたシール領域52aの内側に並行して、画像表示領域10aの周囲を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。 周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側の額縁領域に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域52aの内側の額縁領域に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the periphery of the image display region 10 a is provided on the counter substrate 20 side in parallel with the inside of the seal region 52 a where the sealing material 52 is disposed. A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The sampling circuit 7 is provided so as to be covered with the frame light-shielding film 53 in the frame area inside the seal area along one side. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display area 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided. Further, the scanning line driving circuit 104 is provided in a frame region inside the seal region 52 a along two sides adjacent to this one side so as to be covered with the frame light shielding film 53. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

TFTアレイ基板10上には、外部回接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, a lead wiring 90 is formed for electrically connecting the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like. .

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用TFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which wirings such as pixel switching TFTs (Thin Film Transistors) serving as drive elements, scanning lines, and data lines are formed. In the image display area 10a, a pixel electrode 9a is provided in an upper layer of wiring such as a pixel switching TFT, a scanning line, and a data line. On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. A counter electrode 21 made of a transparent material such as ITO is formed on the light shielding film 23 so as to face the plurality of pixel electrodes 9a. Further, the liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   Although not shown here, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, the TFT array substrate 10 is used for inspecting the quality, defects, etc. of the liquid crystal device during manufacturing or at the time of shipment. An inspection circuit, an inspection pattern, or the like may be formed.

次に、図3及び図4を参照して、この液晶装置の主要な構成について説明する。ここに図3は、本実施形態に係る液晶装置の要部の構成を示すブロック図である。図4は、画素部の電気的構成を示すブロック図である。   Next, the main configuration of the liquid crystal device will be described with reference to FIGS. FIG. 3 is a block diagram showing the configuration of the main part of the liquid crystal device according to this embodiment. FIG. 4 is a block diagram showing an electrical configuration of the pixel portion.

図3において、本実施形態に係る液晶装置は、そのTFTアレイ基板10上の画像表示領域10aの周辺に位置する周辺領域には、走査線駆動回路104、データ線駆動回路101、サンプリング回路7等の駆動回路が形成されている。   3, the liquid crystal device according to the present embodiment includes a scanning line driving circuit 104, a data line driving circuit 101, a sampling circuit 7 and the like in a peripheral region located around the image display region 10a on the TFT array substrate 10. The drive circuit is formed.

図3に示すように、走査線駆動回路104には、外部回路から外部回路接続端子102を介してYクロック信号CLY(及び反転Yクロック信号CLY´)、Yスタートパルス信号、等の各種制御信号が供給される。後述するように、走査線駆動回路104は、これらの信号に基づいて走査信号G1、・・・、Gmをこの順に或いはこの順とは反転した順に順次生成して出力する。また、走査線駆動回路104には、外部回路接続端子102を介して走査線駆動回路104を駆動するための走査線駆動回路用高電位電源VDDY及び該走査線駆動用高電位電源よりも電位の低い走査線駆動回路用低電位電源VSSY、並びに後述する最終段バッファ回路用高電位電源VDDT及び該最終段バッファ回路用高電位電源VDDTよりも電位の低い最終段バッファ回路用低電位電源VSSYが供給される。   As shown in FIG. 3, the scanning line driving circuit 104 receives various control signals such as a Y clock signal CLY (and an inverted Y clock signal CLY ′) and a Y start pulse signal from an external circuit via the external circuit connection terminal 102. Is supplied. As will be described later, the scanning line driving circuit 104 sequentially generates and outputs the scanning signals G1,..., Gm in this order or in the reverse order of the order based on these signals. The scanning line driving circuit 104 has a higher potential VDDY for scanning line driving circuit for driving the scanning line driving circuit 104 via the external circuit connection terminal 102 and a potential higher than that of the high potential power source for scanning line driving. The low potential power supply VSSY for the low scanning line driving circuit, the high potential power supply VDDT for the final stage buffer circuit, which will be described later, and the low potential power supply VSSY for the final stage buffer circuit having a lower potential than the high potential power supply VDDT for the final stage buffer circuit are supplied. Is done.

図3において、データ線駆動回路101には、外部回路から外部回路接続端子102を介してXクロック信号(及び反転Xクロック信号)、及びXスタートパルスが供給される。データ線駆動回路101は、Xスタートパルスが入力されると、Xクロック信号(及び反転Xクロック信号X)に基づくタイミングで、サンプリング信号S1、・・・、Snを順次生成して出力する。また、データ線駆動回路101には、外部回路接続端子102を介してデータ線駆動回路101を駆動するためのデータ線駆動回路用高電位電源VDDX及び該データ線駆動回路用高電位電源VDDXよりも電位の低いデータ線駆動回路用低電位電源VSSXが供給される。   In FIG. 3, an X clock signal (and an inverted X clock signal) and an X start pulse are supplied to the data line driving circuit 101 from the external circuit via the external circuit connection terminal 102. When the X start pulse is input, the data line driving circuit 101 sequentially generates and outputs sampling signals S1,..., Sn at a timing based on the X clock signal (and the inverted X clock signal X). Further, the data line driving circuit 101 includes a data line driving circuit high potential power supply VDDX for driving the data line driving circuit 101 via the external circuit connection terminal 102 and the data line driving circuit high potential power supply VDDX. A low potential power supply VSSX for the data line driving circuit having a low potential is supplied.

サンプリング回路7は、Pチャネル型又はNチャネル型の片チャネル型TFT、若しくは相補型のTFTから構成されたサンプリングスイッチ7sを複数備えている。   The sampling circuit 7 includes a plurality of sampling switches 7 s formed of P-channel or N-channel single-channel TFTs or complementary TFTs.

図3において、本実施形態に係る液晶装置には、更に、そのTFTアレイ基板の中央を占める画像表示領域10aに、マトリクス状に配列された複数の画素部70が設けられている。   In FIG. 3, the liquid crystal device according to the present embodiment is further provided with a plurality of pixel portions 70 arranged in a matrix in the image display region 10a occupying the center of the TFT array substrate.

図4に示すように、画素部70は、画素スイッチング用TFT71、液晶素子72及び蓄積容量73を備えている。   As shown in FIG. 4, the pixel unit 70 includes a pixel switching TFT 71, a liquid crystal element 72, and a storage capacitor 73.

画素スイッチング用TFT71は、ソースがデータ線6aに電気的に接続されており、ゲートが走査線11aに電気的に接続されている。画素スイッチング用TFT71は、走査線駆動回路104から供給される走査信号によってオンオフが切り換えられる。   The pixel switching TFT 71 has a source electrically connected to the data line 6a and a gate electrically connected to the scanning line 11a. The pixel switching TFT 71 is switched on and off by a scanning signal supplied from the scanning line driving circuit 104.

液晶素子72は、画素電極9a、対向電極21並びに画素電極9a及び対向電極21間に狭持された液晶から構成されている。液晶素子72において、データ線6a及び画素電極9aを介して液晶に書き込まれた所定レベルの画像信号は、対向電極21との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。   The liquid crystal element 72 includes a pixel electrode 9 a, a counter electrode 21, and a liquid crystal sandwiched between the pixel electrode 9 a and the counter electrode 21. In the liquid crystal element 72, an image signal of a predetermined level written in the liquid crystal via the data line 6a and the pixel electrode 9a is held with the counter electrode 21 for a certain period. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole.

蓄積容量73は、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に付加されている。   The storage capacitor 73 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode in order to prevent the held image signal from leaking.

以上のような画素部70が、画像表示領域10aにマトリクス状に配列されているので、アクティブマトリクス駆動が可能となっている。   Since the pixel portions 70 as described above are arranged in a matrix in the image display region 10a, active matrix driving is possible.

再び図3に示すように、画像信号は、6相にシリアル−パラレル展開された画像信号VID1〜VID6の夫々に対応して、6本のデータ線6aの組に対してグループ毎に供給されるよう構成されている。尚、画像信号の相展開数(即ち、シリアル−パラレル展開される画像信号の系列数)に関しては、6相に限られるものでなく、例えば、9相、12相、24相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線6aの組に対して供給されるよう構成してもよい。また、シリアル−パラレル展開しないで、データ線6aに対して線順次に供給されるように構成してもよい。   As shown in FIG. 3 again, the image signals are supplied for each group to the set of six data lines 6a corresponding to each of the image signals VID1 to VID6 that are serially and parallelly developed in six phases. It is configured as follows. Note that the number of phase development of the image signal (that is, the number of series of image signals that are serial-parallel-developed) is not limited to six phases, and may be, for example, a plurality of phases such as nine phases, twelve phases, and twenty-four phases. The developed image signal may be supplied to a set of data lines 6a in which the number corresponding to the number of development is set as one set. Alternatively, the data lines 6a may be supplied line-sequentially without being serial-parallel developed.

次に、図5及び図6を参照して、本実施形態に係る液晶装置の走査線駆動回路について詳細に説明する。ここに図5は、走査線駆動回路の電気的な構成を示す回路図である。図6は、出力バッファの具体的な構成を示す回路図である。   Next, the scanning line driving circuit of the liquid crystal device according to the present embodiment will be described in detail with reference to FIGS. FIG. 5 is a circuit diagram showing an electrical configuration of the scanning line driving circuit. FIG. 6 is a circuit diagram showing a specific configuration of the output buffer.

図5において、走査線駆動回路104は、シフトレジスタ240と出力バッファ230をから構成されている。   In FIG. 5, the scanning line driving circuit 104 includes a shift register 240 and an output buffer 230.

シフトレジスタ240は、複数のインバータ241及びNAND回路242から構成されており、Yクロック信号CLY及び反転Yクロック信号CLY´に基づいて、画素部70に画像信号を供給すべきタイミングで、転送信号を順次出力し、出力バッファ230に転送している。   The shift register 240 includes a plurality of inverters 241 and a NAND circuit 242. Based on the Y clock signal CLY and the inverted Y clock signal CLY ′, the shift register 240 receives a transfer signal at a timing at which an image signal should be supplied to the pixel unit 70. The data are sequentially output and transferred to the output buffer 230.

出力バッファ230は、本発明に係る「バッファ回路」の一例としてのインバータ231、232及び233が直列に電気的に接続されている。ここで、インバータ233は、本発明に係る「最終段バッファ回路」の一例である。出力バッファ230の入力端子は、シフトレジスタ240の出力端子に電気的に接続されており、出力バッファ230の入力端子には、シフトレジスタ240からの転送信号が入力される。出力バッファ230は、シフトレジスタ240から転送された転送信号に駆動能力を持たせる。駆動能力(言い換えれば、電流供給能力)を得た転送信号は、最終的には走査線駆動回路104から走査信号として走査線11aを介して画素部70に供給される。   The output buffer 230 is electrically connected in series with inverters 231, 232 and 233 as examples of the “buffer circuit” according to the present invention. Here, the inverter 233 is an example of the “final stage buffer circuit” according to the present invention. An input terminal of the output buffer 230 is electrically connected to an output terminal of the shift register 240, and a transfer signal from the shift register 240 is input to the input terminal of the output buffer 230. The output buffer 230 gives drive capability to the transfer signal transferred from the shift register 240. The transfer signal that has obtained the driving ability (in other words, the current supply ability) is finally supplied from the scanning line driving circuit 104 to the pixel unit 70 through the scanning line 11a as a scanning signal.

このように、出力バッファ230は、複数段のインバータ231、232及び233から構成されることで、転送信号を、駆動能力増大、波形整形及びタイミング調整した後に、走査信号として出力する機能を有する。加えて、各走査信号のパルス幅に制限を加えることで、相前後して出力される走査信号間に隙間を空ける波形制限回路或いはイネーブル回路を、走査線駆動回路104内に設けることも可能である。更に、画像表示領域10aを複数に分割してなる個々の領域別に走査を行う、即ち領域走査方式による走査を行うように、走査信号の出力順番に変更を加える出力制御回路を、シフトレジスタ240と出力バッファ230との間又は出力バッファ230と走査線11aとの間に設けてもよい。   As described above, the output buffer 230 includes a plurality of inverters 231, 232, and 233, and has a function of outputting the transfer signal as a scanning signal after increasing the driving capability, shaping the waveform, and adjusting the timing. In addition, by limiting the pulse width of each scanning signal, it is also possible to provide a waveform limiting circuit or an enable circuit in the scanning line driving circuit 104 that creates a gap between scanning signals output in succession. is there. Further, an output control circuit that changes the output order of the scanning signals so as to perform scanning for each area obtained by dividing the image display area 10a into a plurality of areas, that is, to perform scanning by the area scanning method, is provided with the shift register 240. You may provide between the output buffer 230 or between the output buffer 230 and the scanning line 11a.

図6に詳細に示すように、インバータ231は、TFT231a及びTFT231bから構成されている。同様に、インバータ232は、TFT232a及び232bから構成されており、インバータ233はTFT233a及び233bから構成されている。出力バッファ230の入力端子は、TFT231a及びTFT231bのゲートに電気的に接続されている。出力バッファ230の出力端子は、TFT233a及びTFT233bのドレインに電気的に接続されている。   As shown in detail in FIG. 6, the inverter 231 includes a TFT 231a and a TFT 231b. Similarly, the inverter 232 includes TFTs 232a and 232b, and the inverter 233 includes TFTs 233a and 233b. The input terminal of the output buffer 230 is electrically connected to the gates of the TFT 231a and the TFT 231b. The output terminal of the output buffer 230 is electrically connected to the drains of the TFTs 233a and 233b.

インバータ231及び232は、走査駆動回路用高電位電源VDDX及び低電位電源VSSXによって駆動される。一方、インバータ233は、最終段バッファ回路用高電位電源VDDT及び低電位電源VSSTによって駆動される。ここで、液晶装置の通常駆動時には、最終段バッファ回路用高電位電源VDDTは、走査駆動回路用高電位電源VDDXと同電位に設定される。同様に、最終段バッファ回路用低電位電源VSSTは、走査駆動回路用高電位電源VSSXと同電位に設定される。よって、転送信号の電圧は、走査駆動回路用高電位電源VDDXの電位及び走査駆動回路用低電位電源VSSXの電位間で遷移し、徐々に駆動能力を高められ、走査信号G1、・・・、Gmとして出力される。   The inverters 231 and 232 are driven by the scan drive circuit high potential power supply VDDX and the low potential power supply VSSX. On the other hand, the inverter 233 is driven by the final stage buffer circuit high potential power supply VDDT and the low potential power supply VSST. Here, during normal driving of the liquid crystal device, the high-potential power supply VDDT for the final stage buffer circuit is set to the same potential as the high-potential power supply VDDX for the scanning drive circuit. Similarly, the low-potential power supply VSST for the final stage buffer circuit is set to the same potential as the high-potential power supply VSSX for the scan drive circuit. Therefore, the voltage of the transfer signal transitions between the potential of the high-potential power supply VDDX for the scan drive circuit and the potential of the low-potential power supply VSSX for the scan drive circuit, and the drive capability is gradually increased, so that the scan signals G1,. Output as Gm.

次に、図3、図7及び図8を参照して、最終段バッファ回路用電源及びこれを用いた検査方法について説明する。ここに図7は、本実施液体に係る液晶装置の検査方法を説明するための説明図である。図8は、本実施形態に係る液晶装置の画素スイッチング素子の電気的な静特性の一例を示すグラフである。   Next, a power supply for the final stage buffer circuit and an inspection method using the same will be described with reference to FIGS. FIG. 7 is an explanatory diagram for explaining the inspection method of the liquid crystal device according to the present embodiment liquid. FIG. 8 is a graph showing an example of the electrical static characteristics of the pixel switching element of the liquid crystal device according to the present embodiment.

図3及び図7において、本実施形態では特に、出力バッファ230を構成するインバータ231、232及び233のうち出力バッファ230の最終段に位置するインバータ233に供給される最終段バッファ回路用高電位電源VDDT及び低電位電源VSSTは、走査線駆動回路用高電位電源VDDY及び低電位電源VSSYから独立した電源である。即ち、図3に示すように、最終段バッファ回路用高電位電源VDDT及び低電位電源VSSTは、走査線駆動回路用高電位電源VDDX及び低電位電源VSSXとは異なる外部回路接続端子102を介して供給される別電源或いは異なる電源である。よって、最終段バッファ回路用高電位電源VDDT及び低電位電源VSSTは、走査線駆動回路用高電位電源VDDY及び低電位電源VSSYとは別個に電源電位の設定或いは調整が可能である。従って、図7に示すように、液晶装置を検査或いは評価する際に、画素部70に対し、通常駆動時の電位の電源、即ち走査線駆動回路用高電位電源VDDX及び低電位電源VSSXに加えて或いは代えて、通常駆動時の電位の電源とは異なる電位の電源も供給することができる。即ち、通常駆動時の条件に加えて或いは代えて、通常駆動時の条件よりも厳しい条件或いはマージンを有した条件下で画素部70を検査或いは評価することもできる。例えば高温環境下での画素部70における電気的条件は、最終段バッファ回路用高電位電源VDDT及び低電位電源VSSTの電位を走査線駆動回路用高電位電源VDDX及び低電位電源VSSXの動作範囲を超えて変化させることによって模擬することができる。このような画素部70の検査或いは評価は、特に、量産時における製品の選別或いはスクリーニングをする際に実践上大変便利である。或いは、最終段バッファ回路用高電位電源VDDT及び低電位電源VSSTの電位を変化させることにより、画素部70における例えば画素スイッチング用TFT71のゲート電位を任意に変化させることが可能となり、液晶装置に実装された状態での画素スイッチング用TFT71の静特性を測定或いは評価することが可能となる。このように画素部70の静特性の測定或いは評価は、特に、試作時における測定或いは評価する際に実践上大変便利である。   3 and 7, in the present embodiment, in particular, the high potential power supply for the final stage buffer circuit supplied to the inverter 233 located in the final stage of the output buffer 230 among the inverters 231, 232, and 233 constituting the output buffer 230. The VDDT and the low potential power supply VSST are power supplies independent of the high potential power supply VDDY and the low potential power supply VSSY for the scanning line driving circuit. That is, as shown in FIG. 3, the high-potential power supply VDDT and the low-potential power supply VSST for the final stage buffer circuit are connected via the external circuit connection terminal 102 different from the high-potential power supply VDDX and the low-potential power supply VSSX for the scanning line driving circuit. It is a separate power supply or a different power supply. Therefore, the high potential power supply VDDT and the low potential power supply VSST for the final stage buffer circuit can set or adjust the power supply potential separately from the high potential power supply VDDY and the low potential power supply VSSY for the scanning line driving circuit. Therefore, as shown in FIG. 7, when the liquid crystal device is inspected or evaluated, the pixel unit 70 is supplied with a power supply having a normal driving potential, that is, the scanning line driving circuit high potential power supply VDDX and the low potential power supply VSSX. Alternatively, a power source having a potential different from that of the potential during normal driving can be supplied. That is, in addition to or instead of the normal driving condition, the pixel unit 70 can be inspected or evaluated under conditions that have a stricter condition or margin than the normal driving condition. For example, the electrical conditions in the pixel unit 70 in a high temperature environment include the potential of the high potential power supply VDDT and the low potential power supply VSST for the final stage buffer circuit, and the operating range of the high potential power supply VDDX and the low potential power supply VSSX for the scanning line driving circuit. It can be simulated by changing beyond. Such inspection or evaluation of the pixel unit 70 is very convenient in practice when selecting or screening a product in mass production. Alternatively, by changing the potentials of the high-potential power supply VDDT and the low-potential power supply VSST for the final stage buffer circuit, for example, the gate potential of the pixel switching TFT 71 in the pixel portion 70 can be arbitrarily changed, and is mounted on the liquid crystal device. It is possible to measure or evaluate the static characteristics of the pixel switching TFT 71 in this state. Thus, the measurement or evaluation of the static characteristics of the pixel unit 70 is very convenient in practice, particularly when measuring or evaluating at the time of prototyping.

ここで、上述した液晶装置の検査或いは評価について、より詳細に説明する。   Here, the above-described inspection or evaluation of the liquid crystal device will be described in more detail.

図7において、上述した液晶装置の検査或いは評価では、先ず、本実施形態の液晶学装置の画素部70に例えば高温環境下等の厳しい検査条件を模擬する最終バッファ回路用電位電源VDDT及び低電位電源VSSTを供給する。例えば、画素部70における画素スイッチング用TFT71のゲート電位が通常駆動時の電源電位、即ち走査線駆動回路用電位電源VDDYの電位よりも低電位になるように、最終バッファ回路用高電位電源VDDTを設定する。この際、最終段バッファ回路用高電位電源VDDTは、走査線駆動回路用電位電源VDDYとは独立した電源であるため、容易に走査線駆動回路用電位電源VDDYの電位よりも低電位になるように設定することができる。仮に最終段バッファ回路用電位電源に走査線駆動回路用電位電源VDDYを用い低電位になるようにしたとすると、走査線駆動回路内のシフトレジスタが正常に動作しなくなってしまい、画素スイッチング用TFTのゲートに電圧を印加できなくなってしまう。最終段バッファ回路用高電位電源VDDTは、走査線駆動回路用電位電源VDDYとは独立した電源にすることで、画素スイッチング用TFT71のゲート電圧Vgを任意に設定することができる。この際、画素スイッチング用TFT71のソース電位Vsは、データ線6aを介してデータ線駆動回路101から電源を供給することによって一定電位、例えば2Vに設定することができる。一方、画素スイッチング用TFT71のドレイン電位は、液晶素子72を構成する画素電極9aに機械針或いはプローブを電気的に接続させて外部電源を供給することにより一定電位、例えば20Vに設定することができる。   In FIG. 7, in the inspection or evaluation of the liquid crystal device described above, first, the final buffer circuit potential power supply VDDT that simulates severe inspection conditions such as in a high temperature environment and the low potential are applied to the pixel unit 70 of the liquid crystal device of this embodiment. The power supply VSST is supplied. For example, the final buffer circuit high potential power supply VDDT is set so that the gate potential of the pixel switching TFT 71 in the pixel portion 70 is lower than the power supply potential during normal driving, that is, the potential of the scanning line drive circuit potential power supply VDDY. Set. At this time, since the high-potential power supply VDDT for the final stage buffer circuit is a power supply independent of the potential power supply VDDY for the scanning line driving circuit, it can be easily set to a potential lower than the potential power supply VDDY for the scanning line driving circuit. Can be set to If the potential power supply VDDY for the scanning line driving circuit is used as the potential power supply for the final stage buffer circuit and the potential is lowered, the shift register in the scanning line driving circuit will not operate normally, and the pixel switching TFT The voltage cannot be applied to the gate. The gate voltage Vg of the pixel switching TFT 71 can be arbitrarily set by making the final stage buffer circuit high potential power supply VDDT a power supply independent of the scanning line drive circuit potential power supply VDDY. At this time, the source potential Vs of the pixel switching TFT 71 can be set to a constant potential, for example, 2 V, by supplying power from the data line driving circuit 101 via the data line 6a. On the other hand, the drain potential of the pixel switching TFT 71 can be set to a constant potential, for example, 20 V, by electrically connecting a mechanical needle or a probe to the pixel electrode 9a constituting the liquid crystal element 72 and supplying an external power supply. .

次に、画素部70における画素スイッチング用TFT71の電気的な静特性、例えばドレイン電流Idを測定する。上述した検査条件、即ちゲート電圧Vgが例えば2Vから20Vの間となるように最終段バッファ回路用高電位電源VDDTを変化させつつ、ドレイン電流Idを測定することにより、画素スイッチング用TFT71のドレイン電流Idの特性を測定することができる。即ち、図8に示すように、画素スイッチング用TFT71のゲート電圧Vgとドレイン電流Idの関係を示す特性曲線L1を得ることができる。従って、画素部70の電気的な静特性を評価することができる。   Next, an electrical static characteristic of the pixel switching TFT 71 in the pixel unit 70, for example, a drain current Id is measured. The drain current Id of the pixel switching TFT 71 is measured by measuring the drain current Id while changing the final stage buffer circuit high-potential power supply VDDT so that the gate voltage Vg is between 2V and 20V, for example, as described above. The characteristic of Id can be measured. That is, as shown in FIG. 8, a characteristic curve L1 indicating the relationship between the gate voltage Vg of the pixel switching TFT 71 and the drain current Id can be obtained. Therefore, the electrical static characteristics of the pixel unit 70 can be evaluated.

尚、画素部70が高温状態になった場合には、液晶素子72に保持された画像信号が画素スイッチング用TFT71を介してリークする恐れがある。このような状態を模擬するためには、仮に最終段バッファ回路用電源を任意に設定することができなければ、実際に画素部70を高温状態にする必要がある。しかるに本実施形態によれば、例えば、ゲート電圧Vgを低くして、液晶素子72に書き込む画像信号を弱く或いは浅くすることで、画素部70における画像信号のリークを模擬することができる。   When the pixel unit 70 is in a high temperature state, the image signal held in the liquid crystal element 72 may leak through the pixel switching TFT 71. In order to simulate such a state, if the power supply for the final stage buffer circuit cannot be arbitrarily set, it is necessary to actually set the pixel unit 70 to a high temperature state. However, according to the present embodiment, for example, the leakage of the image signal in the pixel unit 70 can be simulated by reducing the gate voltage Vg and weakening or shallowing the image signal written to the liquid crystal element 72.

以上説明したように本実施形態に係る液晶装置によれば、最終段バッファ回路用高電位電源VDDT及び低電位電源VSSTを任意に変化させることが可能であるので、例えば高温環境下等の厳しい検査条件を任意に模擬して、画素部70を検査或いは評価することができる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
As described above, according to the liquid crystal device according to the present embodiment, the final stage buffer circuit high potential power supply VDDT and the low potential power supply VSST can be arbitrarily changed. The pixel unit 70 can be inspected or evaluated by arbitrarily simulating the conditions.
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図9は、プロジェクタの構成例を示す平面図である。この図9に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 9 is a plan view showing a configuration example of the projector. As shown in FIG. 9, a projector 1100 includes a lamp unit 1102 made up of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図10は、このパーソナルコンピュータの構成を示す斜視図である。図10において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。   Next, an example in which the liquid crystal device is applied to a mobile personal computer will be described. FIG. 10 is a perspective view showing the configuration of this personal computer. In FIG. 10, the computer 1200 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 1005 described above.

さらに、液晶装置を、携帯電話に適用した例について説明する。図11は、この携帯電話の構成を示す斜視図である。図11において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。   Further, an example in which the liquid crystal device is applied to a mobile phone will be described. FIG. 11 is a perspective view showing the configuration of this mobile phone. In FIG. 11, a mobile phone 1300 includes a reflective liquid crystal device 1005 together with a plurality of operation buttons 1302. In the reflective liquid crystal device 1005, a front light is provided on the front surface thereof as necessary.

尚、図9から図11を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 9 to 11, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Examples include a station, a videophone, a POS terminal, a device equipped with a touch panel, and the like. Needless to say, the present invention can be applied to these various electronic devices.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその検査方法、並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. The inspection method and the electronic apparatus provided with the electro-optical device are also included in the technical scope of the present invention.

第1実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on 1st Embodiment. 図1のH−H'の断面図である。It is sectional drawing of HH 'of FIG. 第1実施形態に係る液晶装置の要部の構成を示すブロック図である。It is a block diagram which shows the structure of the principal part of the liquid crystal device which concerns on 1st Embodiment. 第1実施形態に係る液晶装置の画素部の電気的な構成を示す回路図である。FIG. 3 is a circuit diagram illustrating an electrical configuration of a pixel unit of the liquid crystal device according to the first embodiment. 第1実施形態に係る液晶装置の走査線駆動回路の電気的な構成を示す回路図である。FIG. 2 is a circuit diagram illustrating an electrical configuration of a scanning line driving circuit of the liquid crystal device according to the first embodiment. 第1実施形態に係る液晶装置の出力バッファの具体的な構成を示す回路図である。FIG. 3 is a circuit diagram illustrating a specific configuration of an output buffer of the liquid crystal device according to the first embodiment. 第1実施形態に係る液晶装置の検査方法を説明するための説明図である。It is explanatory drawing for demonstrating the test | inspection method of the liquid crystal device which concerns on 1st Embodiment. 第1実施形態に係る液晶装置の画素スイッチング素子の電気的な静特性の一例を示すグラフである。It is a graph which shows an example of the electrical static characteristic of the pixel switching element of the liquid crystal device which concerns on 1st Embodiment. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied. 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。1 is a perspective view showing a configuration of a personal computer as an example of an electronic apparatus to which an electro-optical device is applied. 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

6a…データ線、10…TFTアレイ基板、10a…画像表示領域、11a…走査線、20…対向基板、21…対向電極、50…液晶層、52…シール材、53…額縁遮光膜、70…画素部、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、230…出力バッファ、231、232…バッファ回路、233…最終段バッファ回路、240…シフトレジスタ、G1・・・Gm…走査信号、VDDT、VSST…最終段バッファ回路用電源、VDDY、VSSY…走査線駆動回路用電源   6a ... data line, 10 ... TFT array substrate, 10a ... image display area, 11a ... scanning line, 20 ... counter substrate, 21 ... counter electrode, 50 ... liquid crystal layer, 52 ... sealing material, 53 ... frame light shielding film, 70 ... Pixel unit 101... Data line driving circuit 102 102 External circuit connection terminal 104 Scanning line driving circuit 230 Output buffer 231, 232 Buffer circuit 233 Final stage buffer circuit 240 Shift register G1 ..Gm: Scanning signal, VDDT, VSST: Power supply for final stage buffer circuit, VDDY, VSSY: Power supply for scanning line drive circuit

Claims (5)

複数の画素部と、
該複数の画素部が配列された画素領域に配線された複数の走査線及び複数のデータ線と、
(i)転送信号を順次出力するシフトレジスタと、(ii)前記順次出力された転送信号が入力される少なくとも1つのバッファ回路を有する出力バッファとを含み、前記出力バッファから出力された転送信号を走査信号として前記複数の走査線を介して前記画素部に供給する走査線駆動回路と
を備え、
前記バッファ回路のうち前記走査線への出力側の最終段に位置する最終段バッファ回路に供給される最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く前記走査線駆動回路を駆動するための走査線駆動回路用電源から独立した電源である
ことを特徴とする電気光学装置。
A plurality of pixel portions;
A plurality of scanning lines and a plurality of data lines wired in a pixel region in which the plurality of pixel portions are arranged;
(I) a shift register that sequentially outputs transfer signals; and (ii) an output buffer that includes at least one buffer circuit to which the sequentially output transfer signals are input, the transfer signal output from the output buffer being A scanning line driving circuit that supplies the pixel unit as a scanning signal via the plurality of scanning lines, and
The power supply for the final stage buffer circuit supplied to the final stage buffer circuit located at the final stage on the output side to the scanning line in the buffer circuit drives the scanning line driving circuit except the power supply for the final stage buffer circuit. An electro-optical device, characterized in that the power source is independent from a power source for a scanning line driving circuit.
前記画素部の検査工程において前記画素部に走査信号を供給する際に、前記最終段バッファ回路用電源の電圧が可変であることを特徴とする請求項1に記載の電気光学装置。   2. The electro-optical device according to claim 1, wherein the voltage of the power supply for the final stage buffer circuit is variable when a scanning signal is supplied to the pixel unit in the inspection process of the pixel unit. 前記バッファ回路は、複数のインバータが電気的に接続されてなることを特徴とする請求項1又は2に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the buffer circuit is formed by electrically connecting a plurality of inverters. 請求項1から3のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 3. 複数の画素部と、該複数の画素部が配列された画素領域に配線された複数の走査線及び複数のデータ線と、(i)転送信号を順次出力するシフトレジスタと、(ii)前記順次出力された転送信号が入力される少なくとも1つのバッファ回路を有する出力バッファとを含み、前記出力バッファから出力された転送信号を走査信号として前記複数の走査線を介して前記画素部に供給する走査線駆動回路とを備え、前記バッファ回路のうち前記走査線への出力側の最終段に位置する最終段バッファ回路に供給される最終段バッファ回路用電源は、該最終段バッファ回路用電源を除く前記走査線駆動回路を駆動するための走査線駆動回路用電源から独立した電源である電気光学装置に対して、
前記最終段バッファ回路用電源の電圧を、順番に変化させると共に前記画素部に供給する検査条件変更ステップと、
前記検査条件変更ステップにおいて検査条件が変更される毎に前記画素部の電気的な静特性を検査する検査ステップと
を含むことを特徴とする電気光学装置の検査方法。
A plurality of pixel portions, a plurality of scanning lines and a plurality of data lines wired in a pixel region in which the plurality of pixel portions are arranged, (i) a shift register that sequentially outputs transfer signals, and (ii) the sequential And an output buffer having at least one buffer circuit to which the output transfer signal is input, and scanning the transfer signal output from the output buffer as a scan signal to the pixel unit via the plurality of scan lines A power supply for the final stage buffer circuit supplied to the final stage buffer circuit located in the final stage on the output side to the scanning line, excluding the final stage buffer circuit power supply. For an electro-optical device that is a power source independent of a power source for a scanning line driving circuit for driving the scanning line driving circuit,
A test condition changing step of sequentially changing the voltage of the power supply for the final stage buffer circuit and supplying the voltage to the pixel unit;
An inspection step of inspecting an electrical static characteristic of the pixel portion every time the inspection condition is changed in the inspection condition changing step.
JP2005254497A 2005-09-02 2005-09-02 Electrooptical device and its inspection method, and electronic equipment Withdrawn JP2007065540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005254497A JP2007065540A (en) 2005-09-02 2005-09-02 Electrooptical device and its inspection method, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254497A JP2007065540A (en) 2005-09-02 2005-09-02 Electrooptical device and its inspection method, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2007065540A true JP2007065540A (en) 2007-03-15

Family

ID=37927782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254497A Withdrawn JP2007065540A (en) 2005-09-02 2005-09-02 Electrooptical device and its inspection method, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2007065540A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080036A (en) * 2011-10-03 2013-05-02 Seiko Epson Corp Electro-optic device, and electronic apparatus
JP2013080041A (en) * 2011-10-03 2013-05-02 Seiko Epson Corp Electro-optic device, and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080036A (en) * 2011-10-03 2013-05-02 Seiko Epson Corp Electro-optic device, and electronic apparatus
JP2013080041A (en) * 2011-10-03 2013-05-02 Seiko Epson Corp Electro-optic device, and electronic apparatus

Similar Documents

Publication Publication Date Title
EP1548699A2 (en) Method for inspecting active matrix substrate, active matrix substrate, liquid crystal display device and electronic equipment
JP5286818B2 (en) Electro-optical device and electronic apparatus
JP5428299B2 (en) Electro-optical device and electronic apparatus
KR100612630B1 (en) Electro-optical panel driving circuit, electro-optical device provided with electro-optical panel and driving circuit, and electronic apparatus provided with electro-optical device
KR100539841B1 (en) Circuit for providing image signal and electrooptic panel
JP4793121B2 (en) Electro-optical device and electronic apparatus including the same
JP2007304252A (en) Electro-optic device and inspection method for the same, and electronic equipment
KR100658418B1 (en) Electro-optical device and electronic apparatus
JP3791526B2 (en) Active matrix substrate, liquid crystal device and electronic device
JP2007065540A (en) Electrooptical device and its inspection method, and electronic equipment
JP5007495B2 (en) Electro-optical device and electronic apparatus
KR100827261B1 (en) Electro-optical device and electronic apparatus including the same
JP4120306B2 (en) Electro-optical device, flexible printed circuit board, and electronic device
JP4207768B2 (en) Electro-optical device and electronic apparatus
JP2009210674A (en) Electrooptical device and electronic apparatus
JP4501376B2 (en) Electro-optical panel, electro-optical device and electronic apparatus
JP2007219354A (en) Electro-optical device and its driving method, and electronic equipment
JP4023485B2 (en) Active matrix substrate, liquid crystal device and electronic equipment
JP2006267796A (en) Electro-optical device and electronic apparatus
JP2009205097A (en) Electro-optical device and electronic equipment
JP2006039352A (en) Electrooptical device, its driving method, and electronic equipment
JP2009205096A (en) Electro-optical device and electronic equipment
JP2006343617A (en) Electrooptical device and electronic appliance
JP2007114343A (en) Electro-optical device and electronic equipment
JP2007249134A (en) Electro-optical device and electronic apparatus provided with the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104