JP4809164B2 - 演算回路 - Google Patents
演算回路 Download PDFInfo
- Publication number
- JP4809164B2 JP4809164B2 JP2006235968A JP2006235968A JP4809164B2 JP 4809164 B2 JP4809164 B2 JP 4809164B2 JP 2006235968 A JP2006235968 A JP 2006235968A JP 2006235968 A JP2006235968 A JP 2006235968A JP 4809164 B2 JP4809164 B2 JP 4809164B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- code
- correlation results
- arrangement pattern
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
15(ブロック数)×16(SSCコードの数)×処理パス数
の相関結果がRAMに格納される。そして、15通りのフレーム先頭位置と、64種類のSSCコード配置パターンとの組み合わせについて、順次RAMに格納されている相関結果を読み出して加算し、その総計が最大となる組み合わせを決定することにより、各処理パスについてフレーム先頭位置とSSCコードの配置パターンが決定される。64種類のSSCコード配置パターンは、各グループが複数のスクランブルコードで構成される64種類のコードグループにそれぞれ対応しているので、SSCコードの配置パターンが決まればコードグループが決まる。
15(ブロック数)×16(SSCコードの数)×処理パス数
の相関結果がRAMに格納されている。
0000=B1*C1+B2*C1+B3*C2+B4*C8…
のようにして算出される。
0001=B2*C1+B3*C1+B4*C2+B5*C8…
のようにして算出される(ステップ1004)。そして加算結果0001が保持されている加算結果0000と比較され(ステップ1006)、大きい方の結果が保持される(ステップ1008)。これらの処理をグループ63位相14まで、すなわち加算結果6314まで繰り返し(ステップ1010)、最終的に保持されているグループと位相がパス0のコードグループと位相(フレーム区切り位置)になる(ステップ1012)。この処理がパス数分繰り返される(ステップ1014)。
Claims (3)
- 所定長のフレームに区切られ、各フレームは複数のスロットに区切られ、各フレーム内の複数のスロットのそれぞれには所定の配置パターンで符号が符号多重され、スロットの区切り位置が決定済である受信データから、フレームの区切り位置と、多重されている符号の配置パターンとを決定する演算回路であって、
1フレームに含まれるスロットの数に等しい数の、決定済のスロット区切り位置で区切られた受信データのブロックの各々について、とり得る全ての符号との相関結果を格納するメモリと、
とり得る全てのフレーム区切り位置ととり得る全ての符号配置パターンについて、メモリに格納されている相関結果を総計することによって、フレーム区切り位置と符号配置パターンの組み合わせの全てについての相関結果の総計を順次算出する加算器と、
加算器が算出した相関結果の総計が最大となるフレーム区切り位置と符号配置パターンの組み合わせを決定することによって、受信データのフレーム区切り位置と符号配置パターンを決定する比較器とを具備する演算回路において、
次回の総計においても使用することができる相関結果を次回の総計に使用するために一時的に保持するレジスタを具備し、
前記加算器は各フレーム区切り位置において所定の順序でとり得る符号配置パターンの全てについての相関結果の総計を行った後、次のフレーム区切り位置における相関結果の総計を計算する、という順序で順次総計を計算し、
同じ符号が同じスロット位置に続けて出現する回数が最大となるように前記符号配置パターンの前記所定の順序が決定されることを特徴とする演算回路。 - 複数の前記レジスタの出力を順次選択して前記加算器へ供給するセレクタをさらに具備する請求項1記載の演算回路。
- 演算回路を有する無線通信装置において、該演算回路は、所定のフレームに区切られ、各フレームは複数のスロットに区切られ、各フレーム内の複数のスロットのそれぞれには所定の配置パターンで符号が符号多重され、スロットの区切り位置が決定済である受信データから、フレームの区切り位置と、多重されている符号の配置パターンとを決定する演算回路であって、
1フレームに含まれるスロットの数に等しい数の、決定済のスロット区切り位置で区切られた受信データのブロックの各々について、とり得る全ての符号との相関結果を格納するメモリと、
とり得る全てのフレーム区切り位置ととり得る全ての符号配置パターンについて、メモリに格納されている相関結果を総計することによって、フレーム区切り位置と符号配置パターンの組み合わせの全てについての相関結果の総計を順次算出する加算器と、
加算器が算出した相関結果の総計が最大となるフレーム区切り位置と符号配置パターンの組み合わせを決定することによって、受信データのフレーム区切り位置と符号配置パターンを決定する比較器と、
次回の総計においても使用することができる相関結果を次回の総計に使用するために一時的に保持するレジスタとを具備し、
前記加算器は各フレーム区切り位置において所定の順序でとり得る符号配置パターンの全てについての相関結果の総計を行った後、次のフレーム区切り位置における相関結果の総計を計算する、という順序で順次総計を計算し、
同じ符号が同じスロット位置に続けて出現する回数が最大となるように前記符号配置パターンの前記所定の順序が決定されることを特徴とする無線通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006235968A JP4809164B2 (ja) | 2006-08-31 | 2006-08-31 | 演算回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006235968A JP4809164B2 (ja) | 2006-08-31 | 2006-08-31 | 演算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008060953A JP2008060953A (ja) | 2008-03-13 |
JP4809164B2 true JP4809164B2 (ja) | 2011-11-09 |
Family
ID=39243189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006235968A Expired - Fee Related JP4809164B2 (ja) | 2006-08-31 | 2006-08-31 | 演算回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4809164B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011015038A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | ピーク検出装置及び無線受信装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3499474B2 (ja) * | 1998-08-28 | 2004-02-23 | 松下電器産業株式会社 | 同期捕捉装置および同期捕捉方法 |
JP3247351B2 (ja) * | 1999-03-01 | 2002-01-15 | 松下電器産業株式会社 | 同期捕捉装置及び同期捕捉方法 |
JP3432772B2 (ja) * | 1999-06-08 | 2003-08-04 | 松下電器産業株式会社 | 同期捕捉装置及び同期捕捉方法 |
JP3922167B2 (ja) * | 2002-11-25 | 2007-05-30 | セイコーエプソン株式会社 | デジタルマッチドフィルタ |
-
2006
- 2006-08-31 JP JP2006235968A patent/JP4809164B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008060953A (ja) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH118567A (ja) | マッチドフィルタおよび同期方法 | |
CN103744730B (zh) | 一种任务调度方法和装置 | |
JP6003744B2 (ja) | 演算処理装置及び演算処理方法 | |
JP4809164B2 (ja) | 演算回路 | |
RU2008138494A (ru) | Устройство для преобразования из полиномиальной системы классов вычетов в позиционный код | |
JP2005072843A (ja) | 携帯電話機、インターリーブパラメータ演算装置、方法及びプログラム | |
CN104767544B (zh) | 一种实现解扰解扩的方法和矢量运算器 | |
JP2009245381A (ja) | 積和演算回路、その設計装置、プログラム | |
JP2004320253A (ja) | 相関値演算回路 | |
JP2006337429A (ja) | マスク生成関数演算装置、そのプログラム及び記録媒体 | |
JP2009010464A (ja) | マッチドフィルタ | |
JP2000278183A (ja) | Cdmaシステムの複合形整合余波機およびその初期同期獲得方法 | |
JP2009130579A (ja) | 受信信号処理装置 | |
JP2005244770A (ja) | インターリーブパラメータ演算方法/プログラム/プログラム記録媒体/装置、携帯電話機 | |
JP4806341B2 (ja) | 符号生成装置及びスペクトラム拡散信号受信システム | |
JP2010160248A (ja) | Gold系列擬似乱数生成回路 | |
JP2005167814A (ja) | 相関処理回路 | |
JP2008003663A (ja) | データ処理装置、データ処理方法 | |
JP3805262B2 (ja) | Pn符号発生方法及びpn符号発生装置 | |
KR100854037B1 (ko) | 비동기 기지국 모뎀의 다중경로 탐색기 | |
US20050160304A1 (en) | Matched filter circuit and correlation calculation method | |
JP2611721B2 (ja) | イレージャロケーション多項式乗算回路 | |
JP4127581B2 (ja) | スペクトラム拡散無線通信装置 | |
CN112835555A (zh) | 随机数生成方法、装置和设备 | |
JP2004179750A (ja) | デジタルマッチドフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |