RU2008138494A - Устройство для преобразования из полиномиальной системы классов вычетов в позиционный код - Google Patents

Abstract

1. Устройство для преобразования из полиномиальной системы классов вычетов в позиционный код, содержащее вход запуска устройства, группу сдвиговых регистров, блок синхронизации, выход устройства, блоки элементов И, группу информационных входов, причем вход запуска устройства соединен с входом запуска блока синхронизации, выход которого соединен с входами разрешения сдвига сдвиговых регистров группы, информационные входы которых являются соответствующими информационными входами группы устройства, выход i-о сдвигового регистра группы соединен с первым входом элемента И i-й группы (i=1, 2,…, n), отличающееся тем, что, с целью расширения функциональных возможностей, оно содержит группу блоков расчета ортогональных базисов, сумматор по модулю два, управляющие входы устройства, причем выходы блока синхронизации подключены к первому входу блоков расчета ортогональных базисов, второй вход которых подключен к управляющим входам устройства, выход i-о блока расчета ортогональных базисов подключены ко второму входу элементов И i-о блока, третьи входы которых соединены с соответствующим управляющим входом группы, выходы элементов И соединены со входами сумматора по модулю два, выход которого является выходом устройства. ! 2. Устройство по п.1, отличающееся тем, что блок расчета ортогональных базисов содержит синхровходы, n управляющих входов, первый и второй блок памяти, умножитель, умножитель по модулю pi(z), где i=1, 2,…, n и регистр, причем синхровходы подключены к первому и второму блоку памяти и регистру, n управляющих входов, подключены к первому и второму блоку памяти, выход первого блока памяти подключен к первому входу

Claims (2)

1. Устройство для преобразования из полиномиальной системы классов вычетов в позиционный код, содержащее вход запуска устройства, группу сдвиговых регистров, блок синхронизации, выход устройства, блоки элементов И, группу информационных входов, причем вход запуска устройства соединен с входом запуска блока синхронизации, выход которого соединен с входами разрешения сдвига сдвиговых регистров группы, информационные входы которых являются соответствующими информационными входами группы устройства, выход i-о сдвигового регистра группы соединен с первым входом элемента И i-й группы (i=1, 2,…, n), отличающееся тем, что, с целью расширения функциональных возможностей, оно содержит группу блоков расчета ортогональных базисов, сумматор по модулю два, управляющие входы устройства, причем выходы блока синхронизации подключены к первому входу блоков расчета ортогональных базисов, второй вход которых подключен к управляющим входам устройства, выход i-о блока расчета ортогональных базисов подключены ко второму входу элементов И i-о блока, третьи входы которых соединены с соответствующим управляющим входом группы, выходы элементов И соединены со входами сумматора по модулю два, выход которого является выходом устройства.

2. Устройство по п.1, отличающееся тем, что блок расчета ортогональных базисов содержит синхровходы, n управляющих входов, первый и второй блок памяти, умножитель, умножитель по модулю p_i(z), где i=1, 2,…, n и регистр, причем синхровходы подключены к первому и второму блоку памяти и регистру, n управляющих входов, подключены к первому и второму блоку памяти, выход первого блока памяти подключен к первому входу умножителя по модулю p_i(z), где i=1, 2,…, n, выход второго блока памяти подключен к умножителю, выход умножителя по модулю p_i(z), где i=1, 2,…, n подключен к входу регистра, первый выход регистра подключен к входу умножителя, второй выход регистра подключен к второму входу умножителя по модулю p_i(z), где i=1, 2,…, n, выход умножителя является выходом блока.