JP4804304B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4804304B2 JP4804304B2 JP2006277378A JP2006277378A JP4804304B2 JP 4804304 B2 JP4804304 B2 JP 4804304B2 JP 2006277378 A JP2006277378 A JP 2006277378A JP 2006277378 A JP2006277378 A JP 2006277378A JP 4804304 B2 JP4804304 B2 JP 4804304B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- switch element
- circuit
- diode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、半導体装置に関し、特に、過温度保護を行なう半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a semiconductor device that performs overtemperature protection.
半導体装置の熱破壊を防ぐために、ダイオードの温度特性等を利用して温度検出を行なう半導体装置が開発されている(たとえば、特許文献1〜8参照)。
たとえばモータを駆動するためのIGBT(Insulated Gate Bipolar Transistor)等のスイッチ素子を備える従来の半導体装置では、スイッチ素子のオン状態およびオフ状態の切り替えを繰り返し行なってモータを駆動する。ここで、スイッチ素子の切り替えの際に発生する損失が熱ストレスとなり、温度検出を行なう回路においてはんだ亀裂およびワイヤの剥離等が生じる場合がある。このような場合には、温度検出を正常に行なうことができず、半導体装置が熱破壊されてしまう。 For example, in a conventional semiconductor device including a switch element such as an IGBT (Insulated Gate Bipolar Transistor) for driving a motor, the switch element is repeatedly switched between an on state and an off state to drive the motor. Here, the loss that occurs when switching the switching element becomes thermal stress, which may cause solder cracks, wire peeling, and the like in a circuit that detects temperature. In such a case, temperature detection cannot be performed normally, and the semiconductor device is thermally destroyed.
それゆえに、本発明の目的は、過温度保護を適切に行なうことが可能な半導体装置を提供することである。 Therefore, an object of the present invention is to provide a semiconductor device capable of appropriately performing overtemperature protection.
上記課題を解決するために、この発明のある局面に係わる半導体装置は、スイッチ素子と、スイッチ素子に電圧を供給する駆動回路と、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路によるスイッチ素子への電圧供給を制御してスイッチ素子をオフ状態とする過温度保護回路と、ワイヤを含み、ワイヤが剥離した場合には基準温度を低くする故障検出回路とを備える。 In order to solve the above-described problem, a semiconductor device according to an aspect of the present invention detects a switch element, a drive circuit that supplies a voltage to the switch element, an ambient temperature, and the detected ambient temperature is higher than a reference temperature. Includes an overtemperature protection circuit that controls the voltage supply to the switch element by the drive circuit to turn off the switch element, and a failure detection circuit that includes a wire and lowers the reference temperature when the wire peels off .
本発明によれば、過温度保護を適切に行なうことができる。 According to the present invention, overtemperature protection can be performed appropriately.
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
<第1の実施の形態>
[構成および基本動作]
図1は、本発明の第1の実施の形態に係る半導体装置の構成を示す図である。
<First Embodiment>
[Configuration and basic operation]
FIG. 1 is a diagram showing a configuration of a semiconductor device according to the first embodiment of the present invention.
図1を参照して、半導体装置100は、過温度保護回路1と、故障検出回路2と、駆動回路3と、短絡/過電流保護回路4と、論理ゲート5と、たとえばIGBTであるスイッチ素子SW1とを備える。過温度保護回路1は、ダイオードD1と、コンパレータG1と、電源PS2とを含む。故障検出回路2は、ワイヤW1〜W3と、抵抗R1およびR2と、電源PS1とを含む。
Referring to FIG. 1, a
ワイヤW2の一端が抵抗R1の一端と、抵抗R2の一端とに接続され、ワイヤW2の他端がワイヤW1の一端と、ダイオードD1のアノードとに接続される。 One end of the wire W2 is connected to one end of the resistor R1 and one end of the resistor R2, and the other end of the wire W2 is connected to one end of the wire W1 and the anode of the diode D1.
ワイヤW1の他端が抵抗R2の他端と、コンパレータの反転入力端子(第1の入力端子)とに接続される。コンパレータの非反転入力端子(第2の入力端子)が電源PS2の出力に接続される。 The other end of the wire W1 is connected to the other end of the resistor R2 and the inverting input terminal (first input terminal) of the comparator. The non-inverting input terminal (second input terminal) of the comparator is connected to the output of the power source PS2.
抵抗R1の他端が電源PS1の出力に接続される、すなわち抵抗R1の他端に第1の電圧V1が供給される。 The other end of the resistor R1 is connected to the output of the power source PS1, that is, the first voltage V1 is supplied to the other end of the resistor R1.
ワイヤW3の一端がダイオードD1のカソードに接続され、ワイヤW3の他端が接地電位に接続される。すなわち、ダイオードD1のカソードに接地電圧(第2の電圧V2)が供給される。 One end of the wire W3 is connected to the cathode of the diode D1, and the other end of the wire W3 is connected to the ground potential. That is, the ground voltage (second voltage V2) is supplied to the cathode of the diode D1.
図2は、半導体チップおよびワイヤの位置関係を示す図である。
図2を参照して、半導体装置100は、半導体チップCP1およびCP2を備える。半導体チップCP1には、1個または複数個のスイッチ素子SW1と、過温度保護回路1におけるダイオードD1とが形成される。半導体チップCP2には、過温度保護回路1におけるコンパレータG1および電源PS2と、故障検出回路2と、駆動回路3と、短絡/過電流保護回路4と論理ゲート5が形成される。
FIG. 2 is a diagram illustrating a positional relationship between the semiconductor chip and the wire.
Referring to FIG. 2,
半導体チップCP1においてパッドPD1〜PD5が配置され、それぞれワイヤW1〜W5が接合される。ワイヤW1〜W5を介して半導体チップCP1およびCP2が接続される。半導体チップCP1の略中央部にワイヤW2の接合部(パッドPD2)が配置される。ワイヤW1〜W5は、たとえばアルミワイヤである。 Pads PD1 to PD5 are arranged in the semiconductor chip CP1, and wires W1 to W5 are joined to each other. Semiconductor chips CP1 and CP2 are connected via wires W1 to W5. A bonding portion (pad PD2) of the wire W2 is disposed at a substantially central portion of the semiconductor chip CP1. Wires W1-W5 are, for example, aluminum wires.
再び図1を参照して、駆動回路3は、スイッチ素子SW1のゲートに電圧を供給する。
スイッチ素子SW1は、駆動回路3から供給される電圧に基づいてオン状態およびオフ状態を切り替える。
Referring to FIG. 1 again, drive
The switch element SW1 switches between an on state and an off state based on the voltage supplied from the
短絡/過電流保護回路4は、スイッチ素子SW1における電流量を監視(モニタ)し、スイッチ素子SW1における短絡または過電流を検出した場合には、駆動回路3によるスイッチ素子SW1への電圧供給を制御してスイッチ素子SW1をオフ状態とする。より詳細には、短絡/過電流保護回路4は、スイッチ素子SW1における短絡または過電流を検出した場合には、Hレベルの信号を論理ゲート5に出力する。ここで、論理ゲート5はたとえばORゲートであり、温度保護回路1または短絡/過電流保護回路4からHレベルの信号を受けると、Hレベルの信号を駆動回路3の端子Sに出力する。駆動回路3は、論理ゲート5からHレベルの信号を受けて、スイッチ素子SW1をオフ状態とする。
The short circuit / overcurrent protection circuit 4 monitors the amount of current in the switch element SW1, and controls the voltage supply to the switch element SW1 by the
過温度保護回路1は、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路3によるスイッチ素子SW1への電圧供給を制御してスイッチ素子SW1をオフ状態とする。基準温度は、スイッチ素子SW1がIGBTの場合、たとえば145℃である。より詳細には、ダイオードD1は、順方向電圧が負の温度係数を有している。このため、ダイオードD1の周囲温度が上昇するとコンパレータG1の反転入力端子に印加される電圧が小さくなる。そして、コンパレータG1の反転入力端子に印加される電圧がコンパレータG1の非反転入力端子に印加される電圧より小さくなると、コンパレータG1はHレベルの信号を論理ゲート5を介して駆動回路3の端子Sに出力する。駆動回路3は、コンパレータG1から受けた信号がHレベルになると、スイッチ素子SW1をオフ状態とする。
The
故障検出回路2は、ワイヤW2が剥離した場合には、過温度保護回路1が用いる基準温度を低くする。
The
図3は、ダイオードD1に印加される電圧およびダイオードD1に流れる電流の関係を示す図である。なお、参考までに、ダイオードD1の高温時および低温時における特性も図3に示している。 FIG. 3 is a diagram illustrating the relationship between the voltage applied to the diode D1 and the current flowing through the diode D1. For reference, the characteristics of the diode D1 at high and low temperatures are also shown in FIG.
図3を参照して、A点はワイヤW2が剥離した状態を示し、B点はワイヤW2が剥離していない状態を示す。 Referring to FIG. 3, point A shows a state where wire W2 is peeled off, and point B shows a state where wire W2 is not peeled off.
ワイヤW2が剥離していない場合には、第1の電圧V1−第2の電圧V2(接地電圧)間に抵抗R1およびダイオードD1が直列接続される回路が形成される。一方、ワイヤW2が剥離した場合には、第1の電圧V1−第2の電圧V2間に抵抗R1、抵抗R2およびダイオードD1が直列接続される回路が形成される。 When the wire W2 is not peeled off, a circuit is formed in which the resistor R1 and the diode D1 are connected in series between the first voltage V1 and the second voltage V2 (ground voltage). On the other hand, when the wire W2 is peeled off, a circuit is formed in which the resistor R1, the resistor R2, and the diode D1 are connected in series between the first voltage V1 and the second voltage V2.
このため、ワイヤW2が剥離した場合は、ワイヤW2が剥離していない場合と比べてダイオードD1に印加される電圧が小さくなり、ダイオードD1に流れる電流が小さくなる。そうすると、コンパレータG1の反転入力端子に印加される電圧が小さくなり、過温度保護回路1が用いる基準温度が低くなる。すなわち、ワイヤW2が剥離した場合、同じ温度条件において、コンパレータG1の反転入力端子に印加される電圧が、ワイヤW2が剥離していない場合と比べて小さくなることから、ワイヤW2が剥離した場合はワイヤW2が剥離していない場合と比べてより低い温度でコンパレータG1がHレベルの信号を出力することになる。
For this reason, when the wire W2 is peeled, the voltage applied to the diode D1 is smaller than when the wire W2 is not peeled, and the current flowing through the diode D1 is small. As a result, the voltage applied to the inverting input terminal of the comparator G1 decreases, and the reference temperature used by the
図4は、駆動回路の構成を示す回路図である。
図4を参照して、駆動回路3は、電源PS11およびPS12と、フォトカプラFC1と、アンプG11と、トランジスタTR1およびTR2と、抵抗R11とを含む。半導体装置100は、スイッチ素子SW1としてIGBTを備える。IGBTのゲートが抵抗R11に接続される。IGBTのエミッタが、直列接続された電源PS11と電源PS12との接続点に接続される。
FIG. 4 is a circuit diagram showing the configuration of the drive circuit.
Referring to FIG. 4,
通常動作時、アンプG11は入力信号INに応じてHレベルまたはLレベルの信号を出力する。また、アンプG11は、過温度保護回路1におけるコンパレータG1または短絡/過電流保護回路4から受けた信号がHレベルである場合には、入力信号INに関わらずLレベルの信号を出力する。
During normal operation, the amplifier G11 outputs an H level or L level signal in accordance with the input signal IN. In addition, when the signal received from the comparator G1 or the short circuit / overcurrent protection circuit 4 in the
駆動回路3におけるアンプG11の出力信号がHレベルになると、トランジスタTR1がオン状態、トランジスタTR2がオフ状態となる。そうすると、IGBTのゲート−エミッタ間には正の電圧が印加されてIGBTがオン状態となり、IGBTのコレクタ−エミッタ間に電流が流れる。一方、アンプG11の出力信号がLレベルになると、トランジスタTR1がオフ状態、トランジスタTR2がオン状態となる。そうすると、IGBTのゲート−エミッタ間には負の電圧が印加されてIGBTがオフ状態となり、IGBTのコレクタ−エミッタ間に電流が流れなくなる。
When the output signal of the amplifier G11 in the
図5は、駆動回路の変形例の構成を示す回路図である。図5を参照して、半導体装置100は、スイッチ素子SW1としてバイポーラトランジスタを備える。バイポーラトランジスタのベースが抵抗R11に接続される。バイポーラトランジスタのエミッタが、直列接続された電源PS11と電源PS12との接続点に接続される。駆動回路3は、バイポーラトランジスタのベース−エミッタ間の電位を変化させることにより、出力電流を制御する。
FIG. 5 is a circuit diagram showing a configuration of a modified example of the drive circuit. Referring to FIG. 5,
バイポーラチップ製造プロセスはIGBTチップ製造プロセスより安価であるため、半導体装置の製造コストを低減することができる。 Since the bipolar chip manufacturing process is cheaper than the IGBT chip manufacturing process, the manufacturing cost of the semiconductor device can be reduced.
図6は、駆動回路の変形例の構成を示す回路図である。図6を参照して、半導体装置100は、スイッチ素子SW1としてRC(Reverse Conducting:逆導通)−IGBTを備える。RC−IGBTは、スイッチ素子と、ダイオードとを含む。RC−IGBTのゲートが抵抗R11に接続される。RC−IGBTのエミッタが、直列接続された電源PS11と電源PS12との接続点に接続される。駆動回路3は、RC−IGBTのゲート−エミッタ間の電位を変化させることにより、出力電流を制御する。
FIG. 6 is a circuit diagram showing a configuration of a modified example of the drive circuit. Referring to FIG. 6,
ここで、IGBTがモータを駆動する場合には、誘導性(L)負荷であるため、IGBTがオン状態からオフ状態になったときに逆耐圧がかかり、回生電流が流れる。そして、IGBTは逆耐圧に弱く、壊れやすい。このため、IGBTのエミッタ側からコレクタ側へ電流を流すためのダイオードを配置する必要がある。したがって、IGBTチップおよびダイオードチップを1チップ化できるRC−IGBTを使用することにより、半導体装置の製造コストを低減することができる。 Here, when the IGBT drives the motor, since it is an inductive (L) load, a reverse breakdown voltage is applied when the IGBT changes from the on state to the off state, and a regenerative current flows. The IGBT is weak against reverse withstand voltage and easily broken. For this reason, it is necessary to arrange a diode for flowing current from the emitter side to the collector side of the IGBT. Therefore, the manufacturing cost of the semiconductor device can be reduced by using the RC-IGBT that can make the IGBT chip and the diode chip into one chip.
図7は、駆動回路の変形例の構成を示す回路図である。図7を参照して、半導体装置100は、スイッチ素子SW1としてMOS(Metal Oxide Semiconductor)−FET(Field Effect Transistor)を備える。MOS−FETのゲートが抵抗R11に接続される。MOS−FETのソースが、直列接続された電源PS11と電源PS12との接続点に接続される。駆動回路3は、MOS−FETのゲート−ソース間の電位を変化させることにより、出力電流を制御する。
FIG. 7 is a circuit diagram showing a configuration of a modified example of the drive circuit. Referring to FIG. 7, the
ここで、MOS−FETのオン状態におけるドレイン−ソース間電圧は、IGBTのオン状態におけるコレクタ−エミッタ間電圧と比べて小さいため、オン状態およびオフ状態の切り替えの際に発生する損失が小さく、半導体装置が熱破壊しにくくなる。 Here, since the drain-source voltage in the on-state of the MOS-FET is smaller than the collector-emitter voltage in the on-state of the IGBT, the loss generated when switching between the on-state and the off-state is small. The device is less likely to be thermally destroyed.
図8は、駆動回路の変形例の構成を示す回路図である。図8を参照して、半導体装置100は、スイッチ素子SW1としてサイリスタを備える。サイリスタのゲートが抵抗R11に接続される。サイリスタのアノードが、直列接続された電源PS11と電源PS12との接続点に接続される。駆動回路3は、サイリスタのゲート−カソード間の電位を変化させることにより、出力電流を制御する。サイリスタは、IGBTと比べてスイッチング制御が容易である。
FIG. 8 is a circuit diagram showing a configuration of a modified example of the drive circuit. Referring to FIG. 8,
図9は、駆動回路の変形例の構成を示す回路図である。図9を参照して、半導体装置100は、スイッチ素子SW1としてトライアックを備える。トライアックのゲートが抵抗R11に接続される。トライアックの端子T2が、直列接続された電源PS11と電源PS12との接続点に接続される。駆動回路3は、トライアックのゲート−端子T1間の電位を変化させることにより、出力電流を制御する。
FIG. 9 is a circuit diagram showing a configuration of a modified example of the drive circuit. Referring to FIG. 9,
図8に示すサイリスタはカソード−アノード間の片方向にしか電流を流すことができないが、トライアックを用いる構成により、端子T1−端子T2間の両方向に電流を流すことができる。 Although the thyristor shown in FIG. 8 can flow current only in one direction between the cathode and the anode, the current can flow in both directions between the terminal T1 and the terminal T2 by the configuration using the triac.
図10は、駆動回路の変形例の構成を示す回路図である。図10を参照して、半導体装置100は、スイッチ素子SW1としてGTO(Gate Turn-Off Thyristor)を備える。GTOのゲートが抵抗R11に接続される。GTOのアノードが、直列接続された電源PS11と電源PS12との接続点に接続される。駆動回路3は、GTOのゲート−カソード間の電位を変化させることにより、出力電流を制御する。
FIG. 10 is a circuit diagram showing a configuration of a modified example of the drive circuit. Referring to FIG. 10,
スイッチ素子としてGTOを使用することにより、半導体装置の高速化が可能となる、すなわちスイッチ素子の切り替え動作を高速化することができる。 By using the GTO as the switch element, the semiconductor device can be speeded up, that is, the switching operation of the switch element can be speeded up.
なお、上記の他に、たとえば還流ダイオードとして用いられるダイオードをスイッチ素子SW1とする構成であってもよい。この場合、図4〜図10に示すような構成の駆動回路は不要となる。 In addition to the above, for example, a diode used as a freewheeling diode may be a switching element SW1. In this case, the drive circuit having the configuration shown in FIGS. 4 to 10 is not necessary.
また、半導体装置100は、1個または複数個のIGBTがスイッチ素子SW1として形成されるIGBTチップと、1個または複数個のダイオードがスイッチ素子SW1として形成されるダイオードチップとを備え、IGBTチップおよびダイオードチップがモジュール化される構成であってもよい。
The
ところで、たとえばモータを駆動するためのIGBT等のスイッチ素子を備える従来の半導体装置では、スイッチ素子の切り替えの際に発生する損失が熱ストレスとなり、温度検出を行なう回路においてはんだ亀裂およびワイヤの剥離等が生じる場合がある。このような場合には、温度検出を正常に行なうことができず、半導体装置が熱破壊されてしまう。 By the way, in a conventional semiconductor device having a switching element such as an IGBT for driving a motor, for example, a loss generated when switching the switching element becomes a thermal stress, and a solder crack and a wire peeling in a circuit for detecting temperature, etc. May occur. In such a case, temperature detection cannot be performed normally, and the semiconductor device is thermally destroyed.
しかしながら、本発明の第1の実施の形態に係る半導体装置では、過温度保護回路1は、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路3によるスイッチ素子SW1への電圧供給を制御してスイッチ素子SW1をオフ状態とする。そして、故障検出回路2は、ワイヤW2が剥離した場合には、過温度保護回路1が用いる基準温度を低くする。このような構成により、少なくともワイヤW2が熱によって剥離した時点でスイッチ素子SW1の切り替え動作を停止して半導体装置の熱破壊を防ぐことができる。したがって、本発明の第1の実施の形態に係る半導体装置では、過温度保護を適切に行なうことができる。
However, in the semiconductor device according to the first embodiment of the present invention, the
また、本発明の第1の実施の形態に係る半導体装置では、半導体チップCP1の略中央部にワイヤW2の接合部(パッドPD2)が配置される。ここで、一般に半導体チップでは、中央部が最も温度が上昇しやすい。したがって、ワイヤW2の接合部を半導体チップCP1の略中央部に配置することにより、迅速に温度異常を検出し、半導体チップCP1の中央部以外における回路の熱破壊を確実に防ぐことができ、半導体装置の過温度保護を適切に行なうことができる。 Further, in the semiconductor device according to the first embodiment of the present invention, the bonding portion (pad PD2) of the wire W2 is arranged at the substantially central portion of the semiconductor chip CP1. Here, in general, in a semiconductor chip, the temperature is most likely to rise at the center. Therefore, by arranging the bonding portion of the wire W2 at the substantially central portion of the semiconductor chip CP1, it is possible to quickly detect a temperature abnormality and to reliably prevent thermal destruction of the circuit other than the central portion of the semiconductor chip CP1. The overtemperature protection of the device can be performed appropriately.
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。 Next, another embodiment of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
<第2の実施の形態>
本実施の形態は、第1の実施の形態に係る半導体装置に対してモータ等の外部装置を駆動する構成とした半導体装置に関する。
<Second Embodiment>
The present embodiment relates to a semiconductor device configured to drive an external device such as a motor with respect to the semiconductor device according to the first embodiment.
図11は、本発明の第2の実施の形態に係る半導体装置の構成を示す図である。
図11を参照して、半導体装置101は、過温度保護回路61と、故障検出回路62と、コンバータ部51と、ブレーキ部52と、インバータ部53と、CPU(Central Processing Unit)64と、コンデンサC1とを備える。インバータ部53は、スイッチ素子SWA〜SWFと、ダイオードDA〜DFと、駆動回路3A〜3Fと、ブレーキ部52は、抵抗R21と、スイッチ素子SWGと、ダイオードDGと、駆動回路3Gとを含む。コンバータ部51は、ダイオードD11〜D16を含む。
FIG. 11 is a diagram showing a configuration of a semiconductor device according to the second embodiment of the present invention.
Referring to FIG. 11, a
コンバータ部51は、商用電源である交流電源PS21から受けた交流電圧を直流電圧に変換する。
インバータ部53は、CPU64の制御に基づいて、PWM(パルス幅変調:Pulse Width Modulation)方式を用いてモータ18を駆動する。すなわち、CPU64は、スイッチ素子SWA〜SWF各々のオン状態およびオフ状態の切り替えタイミングを制御することにより、モータ18に流れる電流のパルスのデューティ比を変化させてモータ18の回転数を制御する。
The
ブレーキ部52は、スイッチ素子SWGのオン状態およびオフ状態の切り替えタイミングを制御することにより、モータ18からの余剰エネルギーを消費する。
The
過温度保護回路61は、周囲温度を検出し、検出した周囲温度が基準温度より高い場合には駆動回路3A〜3Gによるスイッチ素子SWA〜SWGへの電圧供給を制御してスイッチ素子SWA〜SWGをオフ状態とする。そして、故障検出回路62は、ワイヤW2が剥離した場合には、過温度保護回路61が用いる基準温度を低くする。
The
ここで、過温度保護回路61の基準温度は、予め設定されたコンバータ部51、ブレーキ部52およびインバータ部53が通常動作を行なうべき周囲温度(過温度保護回路61におけるダイオードD1の周囲温度)の最大値より大きい温度に設定される。
Here, the reference temperature of the
このような構成により、半導体装置101におけるコンバータ部51、ブレーキ部52およびインバータ部53の動作を最大限継続するとともに、半導体装置101におけるコンバータ部51、ブレーキ部52およびインバータ部53の熱破壊を防ぐことができる。
With such a configuration, the operation of the
その他の構成および動作は本発明の第1の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。 Since other configurations and operations are the same as those of the semiconductor device according to the first embodiment of the present invention, detailed description thereof will not be repeated here.
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。 Next, another embodiment of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
<第3の実施の形態>
本実施の形態は、第1の実施の形態に係る半導体装置に対してモータ等の外部装置を駆動する構成とした半導体装置に関する。以下で説明する内容以外は第1の実施の形態に係る半導体装置と同様である。
<Third Embodiment>
The present embodiment relates to a semiconductor device configured to drive an external device such as a motor with respect to the semiconductor device according to the first embodiment. The contents other than those described below are the same as those of the semiconductor device according to the first embodiment.
図12は、本発明の第3の実施の形態に係る半導体装置の構成を示す図である。
図12を参照して、半導体装置102は、制御用半導体集積回路IC1およびIC2と、コンバータ部51と、スイッチ素子SWAおよびSWBと、ダイオードDAおよびDBと、抵抗R31およびR32と、コンデンサC1と、フォトカプラFC2と、CPU64と、制御電源PS31とを備える。制御用半導体集積回路IC1は、駆動回路3Aと、ゲート(エラー出力回路)G21Aと、短絡/過電流保護回路4Aと、制御電源電圧低下保護回路63Aとを含む。制御用半導体集積回路IC2は、駆動回路3Aと、ゲート(エラー出力回路)G21Bと、短絡/過電流保護回路4Bと、制御電源電圧低下保護回路63Bと、過温度保護回路61と、故障検出回路62とを含む。
FIG. 12 is a diagram showing a configuration of a semiconductor device according to the third embodiment of the present invention.
12,
制御電源電圧低下保護回路63Aおよび63Bは、制御電源PS31の出力電圧を監視し、制御電源PS31の出力電圧低下を検出した場合には、駆動回路3Aおよび3Bによるスイッチ素子SWAおよびSWBへの電圧供給をそれぞれ停止する。
Control power supply voltage
ゲートG21AおよびG21Bは、制御電源電圧低下保護回路63Aおよび63B、短絡/過電流保護回路4Aおよび4B、ならびに過温度保護回路61で異常が検出された場合には、エラー信号をフォトカプラFC2経由でCPU64に出力する。
Gates G21A and G21B send an error signal via photocoupler FC2 when an abnormality is detected in control power supply voltage
このように、過温度保護回路61等を制御用半導体集積回路ICに内蔵することにより、半導体装置102の電子部品点数を削減することができ、電子部品自体の初期不良を低減することができ、製造工程における不良率を低減することができ、また、製造時間の短縮を図ることができる。
Thus, by incorporating the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,61 過温度保護回路、2,62 故障検出回路、3,3A〜3G 駆動回路、4,4A,4B 短絡/過電流保護回路、5 論理ゲート、51 コンバータ部、52 ブレーキ部、53 インバータ部、63A,63B 制御電源電圧低下保護回路、64 CPU、101〜102 半導体装置、SW1,SWA〜SWG スイッチ素子、D1,D11〜D16,DA〜DG ダイオード、FC1,FC2 フォトカプラ、G1 コンパレータ、G11 アンプ、G21A,G21B ゲート(エラー出力回路)、IC1,IC2 制御用半導体集積回路、TR1,TR2 トランジスタ、PS1,PS2,PS11,PS12 電源、R1,R2,R11,R21 抵抗。
1, 61 Over temperature protection circuit, 2, 62 Fault detection circuit, 3, 3A to 3G drive circuit, 4, 4A, 4B Short circuit / over current protection circuit, 5 Logic gate, 51 Converter part, 52 Brake part, 53
Claims (14)
前記スイッチ素子に電圧を供給する駆動回路と、
周囲温度を検出し、前記検出した周囲温度が基準温度より高い場合には前記駆動回路による前記スイッチ素子への電圧供給を制御して前記スイッチ素子をオフ状態とする過温度保護回路と、
ワイヤを含み、前記ワイヤが剥離した場合には前記基準温度を低くする故障検出回路とを備え、
前記過温度保護回路は、第1のダイオードと、コンパレータとを含み、
前記故障検出回路は、前記ワイヤと、第1の抵抗と、第2の抵抗とを含み、
前記ワイヤは、一端が前記第1の抵抗の一端と、前記第2の抵抗の一端とに電気的に接続され、他端が前記第2の抵抗の他端と、前記第1のダイオードの一端と、前記コンパレータの第1の入力端子とに電気的に接続され、
前記第1の抵抗の他端に第1の電圧が供給され、前記第1のダイオードの他端に第2の電圧が供給される、半導体装置。 A switch element;
A drive circuit for supplying a voltage to the switch element;
An overtemperature protection circuit that detects an ambient temperature, and controls the voltage supply to the switch element by the drive circuit when the detected ambient temperature is higher than a reference temperature, and turns off the switch element;
A failure detection circuit that includes a wire and lowers the reference temperature when the wire peels off ,
The overtemperature protection circuit includes a first diode and a comparator,
The failure detection circuit includes the wire, a first resistor, and a second resistor,
One end of the wire is electrically connected to one end of the first resistor and one end of the second resistor, and the other end is connected to the other end of the second resistor and one end of the first diode. And electrically connected to the first input terminal of the comparator,
A semiconductor device , wherein a first voltage is supplied to the other end of the first resistor, and a second voltage is supplied to the other end of the first diode .
前記半導体チップの略中央部に前記ワイヤの接合部が配置される請求項1記載の半導体装置。 The semiconductor device further includes a semiconductor chip on which one or a plurality of the switch elements are formed,
The semiconductor device according to claim 1, wherein a bonding portion of the wire is disposed at a substantially central portion of the semiconductor chip.
外部装置を駆動する複数個の前記スイッチ素子を含むインバータ部を備え、
前記基準温度は、予め設定された前記インバータ部が通常動作を行なうべき前記周囲温度の最大値より大きい温度に設定される請求項1記載の半導体装置。 The semiconductor device further includes:
An inverter unit including a plurality of the switch elements for driving an external device;
The semiconductor device according to claim 1, wherein the reference temperature is set to a temperature that is higher than a maximum value of the ambient temperature at which the inverter unit that is set in advance performs normal operation.
1個または複数個のIGBTが前記スイッチ素子として形成されるIGBTチップと、
1個または複数個の第2のダイオードが前記スイッチ素子として形成されるダイオードチップとを備え、
前記IGBTチップおよび前記ダイオードチップがモジュール化される請求項1記載の半導体装置。 The semiconductor device includes:
An IGBT chip in which one or a plurality of IGBTs are formed as the switch elements;
A diode chip in which one or a plurality of second diodes are formed as the switch elements,
The semiconductor device according to claim 1, wherein the IGBT chip and the diode chip are modularized.
前記半導体集積回路は、前記駆動回路と、前記過温度保護回路と、前記故障検出回路とを含む請求項1記載の半導体装置。 The semiconductor device includes a semiconductor integrated circuit,
The semiconductors integrated circuit, said drive circuit, said the over-temperature protection circuit, a semiconductor device of claim 1 further comprising a said fault detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277378A JP4804304B2 (en) | 2006-10-11 | 2006-10-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277378A JP4804304B2 (en) | 2006-10-11 | 2006-10-11 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098889A JP2008098889A (en) | 2008-04-24 |
JP4804304B2 true JP4804304B2 (en) | 2011-11-02 |
Family
ID=39381288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006277378A Active JP4804304B2 (en) | 2006-10-11 | 2006-10-11 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4804304B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6554325B2 (en) * | 2014-08-01 | 2019-07-31 | ローム株式会社 | Insulated synchronous rectification type DC / DC converter and feedback circuit thereof, synchronous rectification controller thereof, power supply device using the same, power supply adapter and electronic device |
CN117134757B (en) * | 2023-10-25 | 2024-01-19 | 晶艺半导体有限公司 | Semiconductor sealing device and over-temperature protection circuit and method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01154546A (en) * | 1987-12-10 | 1989-06-16 | Fujitsu Ltd | Open terminal detecting circuit semiconductor device |
EP0747930B1 (en) * | 1995-05-19 | 2000-09-27 | STMicroelectronics S.r.l. | Electronic device with multiple bonding wires, method of fabrication and method of testing bonding wire integrity |
JPH11121564A (en) * | 1997-10-17 | 1999-04-30 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
JP4032746B2 (en) * | 2002-01-09 | 2008-01-16 | トヨタ自動車株式会社 | Semiconductor module |
-
2006
- 2006-10-11 JP JP2006277378A patent/JP4804304B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008098889A (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8351231B2 (en) | Power conversion device | |
JP4002893B2 (en) | Single lead frame H-bridge | |
JP5574845B2 (en) | Power converter | |
EP2221972B1 (en) | Semiconductor switching device | |
JP3635988B2 (en) | Semiconductor device | |
CN101142737A (en) | Superheating detection mode of electric motor control device | |
WO2012120567A1 (en) | Power conversion device | |
JP5634622B2 (en) | Gate drive circuit | |
Otsuki et al. | Trends and opportunities in intelligent power modules (IPM) | |
JP2002076868A (en) | Semiconductor module, protection circuit, and voltage converter | |
JP6820825B2 (en) | Semiconductor devices and their driving methods | |
JP4920319B2 (en) | Semiconductor device lifetime prediction circuit | |
JP2003218675A5 (en) | ||
JP5182243B2 (en) | Power module | |
JP4847707B2 (en) | Power semiconductor device | |
JP4804304B2 (en) | Semiconductor device | |
JP2007049870A (en) | Power semiconductor module | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
JP2009240027A (en) | Semiconductor-switching device and usage thereof | |
JP2001327171A (en) | Power semiconductor module and high breakdown voltage ic | |
WO2022190680A1 (en) | Intelligent power module and power module | |
US20230261653A1 (en) | Drive control circuit for power semiconductor element, power semiconductor module, and power converter | |
JP5251553B2 (en) | Semiconductor device | |
JP2023516382A (en) | Drive circuits for low-inductance power modules and low-inductance power modules with increased short-circuit strength | |
WO2022244361A1 (en) | Gate drive circuit and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4804304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |