JP5251553B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5251553B2 JP5251553B2 JP2009021260A JP2009021260A JP5251553B2 JP 5251553 B2 JP5251553 B2 JP 5251553B2 JP 2009021260 A JP2009021260 A JP 2009021260A JP 2009021260 A JP2009021260 A JP 2009021260A JP 5251553 B2 JP5251553 B2 JP 5251553B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- side switching
- gate
- drive circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 230000007704 transition Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 8
- 238000010992 reflux Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
本発明は、電源電位とGND電位の間に直列にハイサイドスイッチング素子とローサイドスイッチング素子が接続された半導体装置に関する。 The present invention relates to a semiconductor device in which a high-side switching element and a low-side switching element are connected in series between a power supply potential and a GND potential.
モータなどの負荷の電力制御にはブリッジ回路や3相交流インバータ回路などが用いられる。ブリッジ回路も3相交流インバータ回路も、電源電位とGND電位の間に直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子を基本単位とする。これらの2つのスイッチング素子の中点は負荷と接続され、ハイサイドおよびローサイドスイッチング素子のオンオフの制御により負荷を制御する。 A bridge circuit, a three-phase AC inverter circuit, or the like is used for power control of a load such as a motor. Both the bridge circuit and the three-phase AC inverter circuit have a high-side switching element and a low-side switching element connected in series between the power supply potential and the GND potential as a basic unit. The midpoint of these two switching elements is connected to a load, and the load is controlled by controlling on / off of the high side and low side switching elements.
モータなどの負荷の制御は大電流で制御されることが多く、前述のハイサイドスイッチング素子はゲート、エミッタ、コレクタを備えるIGBT(Insulated Gate Bipolar Transistor)やパワーMOSFETであることが一般的である。そして、ハイサイドスイッチング素子は高圧側駆動回路とよばれる回路から伝送されるゲート駆動信号によりオンオフ動作が制御される。 The load of a motor or the like is often controlled with a large current, and the high-side switching element is generally an IGBT (Insulated Gate Bipolar Transistor) having a gate, an emitter, and a collector, or a power MOSFET. The on / off operation of the high side switching element is controlled by a gate drive signal transmitted from a circuit called a high voltage side drive circuit.
この高圧側駆動回路の基準電位は高圧側駆動回路に設けられたVs端子から供給される。Vs端子の電位(Vs電位という)はVs端子がハイサイドスイッチング素子のエミッタと接続されることによって与えられる。Vs電位は、高圧側駆動回路によるゲート駆動信号の誤出力などを回避するために寄生素子などに影響されず安定的で急激にマイナス側へシフトしないことが求められる。特許文献1〜3にはVs端子の電位を安定化させ得る構成についての記載がある。 The reference potential of the high voltage side drive circuit is supplied from a Vs terminal provided in the high voltage side drive circuit. The potential of the Vs terminal (referred to as Vs potential) is given by connecting the Vs terminal to the emitter of the high side switching element. In order to avoid an erroneous output of the gate drive signal by the high-voltage side drive circuit, the Vs potential is required to be stable and not to suddenly shift to the minus side without being affected by parasitic elements. Patent Documents 1 to 3 describe a configuration that can stabilize the potential of the Vs terminal.
ローサイドスイッチング素子と逆並列に接続された還流ダイオードの順方向電圧VFや、配線インダクタンスとdi/dtの積で与えられる誘導起電力などに起因してVs端子の電位がGND電位に対してマイナス側へシフトする場合がある。Vs電位がマイナス側へシフトすることに起因して高圧側駆動回路がゲート駆動信号を誤出力する問題があった。 The potential at the Vs terminal is negative with respect to the GND potential due to the forward voltage VF of the freewheeling diode connected in antiparallel with the low-side switching element or the induced electromotive force given by the product of the wiring inductance and di / dt. May shift to. There is a problem that the high voltage side drive circuit erroneously outputs the gate drive signal due to the Vs potential shifting to the minus side.
前述した誤出力の原因としてはたとえば、Vs電位がマイナス側から復帰する際に、高圧側駆動回路が備えるレベルシフト回路に電流が流れ、その電流がハイサイド入力信号であると誤認識され、誤作動(誤出力)することが考えられる。よってVs電位がマイナスになること自体が誤出力の問題を生じ得る。 As a cause of the erroneous output described above, for example, when the Vs potential returns from the negative side, a current flows through the level shift circuit included in the high-voltage side drive circuit, and the current is erroneously recognized as a high-side input signal. It may be possible to operate (erroneous output). Therefore, the negative Vs potential itself can cause a problem of erroneous output.
ここで、特許文献1にはVs端子とハイサイドスイッチング素子のエミッタとの間に抵抗を配置する構成が開示されている。この抵抗によってVs電位がマイナス側へシフトすることを抑制し得る。しかしながらこのような構成では、Vs電位がマイナス側にシフトしない場合であっても常にゲート駆動信号としての出力電圧がハイサイドスイッチング素子のゲート−エミッタ間と前述の抵抗とで分割(分圧)されることとなる。その結果ハイサイドスイッチング素子のゲート−エミッタ間電圧が低下しスイッチング速度が低下する問題もあった。 Here, Patent Document 1 discloses a configuration in which a resistor is disposed between the Vs terminal and the emitter of the high-side switching element. This resistance can suppress the Vs potential from shifting to the negative side. However, in such a configuration, even when the Vs potential does not shift to the negative side, the output voltage as the gate drive signal is always divided (divided) between the gate and the emitter of the high-side switching element and the aforementioned resistance. The Rukoto. As a result, there is a problem that the gate-emitter voltage of the high-side switching element is lowered and the switching speed is lowered.
本発明は、上述のような課題を解決するためになされたもので、ハイサイドスイッチング素子へゲート駆動信号が誤出力されることを抑制し、かつ、ハイサイドスイッチング素子のスイッチング速度を低下させない半導体装置を提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and is a semiconductor that suppresses erroneous output of a gate drive signal to a high-side switching element and does not reduce the switching speed of the high-side switching element. An object is to provide an apparatus.
本願の発明にかかる半導体装置は、電源電位とGND電位の間に直列に接続された、高圧側のスイッチング素子であってゲート、エミッタ、コレクタを有するハイサイドスイッチング素子および低圧側のスイッチング素子であるローサイドスイッチング素子と、該ハイサイドスイッチング素子の該ゲートと接続され該ゲートへゲート駆動信号を伝送する高圧側駆動回路と、該高圧側駆動回路に設けられた該高圧側駆動回路の基準電位を与えるVs端子とを備える。さらに、一端が該ハイサイドスイッチング素子のエミッタと接続され他端が該Vs端子と接続される抵抗と、アノードが該抵抗の一端と接続されカソードが該抵抗の他端と接続されるダイオードとを備えたことを特徴とする。 A semiconductor device according to the present invention is a high-voltage side switching element connected in series between a power supply potential and a GND potential, which is a high-side switching element having a gate, an emitter, and a collector, and a low-voltage side switching element. A low-side switching element, a high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate, and a reference potential for the high-voltage side drive circuit provided in the high-voltage side drive circuit Vs terminal. Further, a resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal, and a diode having an anode connected to one end of the resistor and a cathode connected to the other end of the resistor. It is characterized by having.
本願の発明にかかる他の半導体装置は、電源電位とGND電位の間に直列に接続された、高圧側のスイッチング素子であってゲート、エミッタ、コレクタを有するハイサイドスイッチング素子および低圧側のスイッチング素子であるローサイドスイッチング素子と、該ハイサイドスイッチング素子の該ゲートと接続され該ゲートへゲート駆動信号を伝送する高圧側駆動回路と、該高圧側駆動回路に設けられた該高圧側駆動回路の基準電位を与えるVs端子とを備える。さらに、一端が該ハイサイドスイッチング素子のエミッタと接続され他端が該Vs端子と接続される抵抗と、一端が該抵抗の一端と接続され他端が該抵抗の他端と接続されるスイッチング素子と、該スイッチング素子のオンオフを制御する制御装置とを備える。そして、該制御装置は、該高圧側駆動回路が該ゲート駆動信号を誤出力する程度まで該Vs端子の電圧が低下することを防止するように該スイッチング素子をオフとすることを特徴とする。 Another semiconductor device according to the invention of the present application is a high-voltage side switching element having a gate, an emitter, and a collector, and a low-voltage side switching element, which are connected in series between a power supply potential and a GND potential. A low-side switching element, a high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate, and a reference potential of the high-voltage side drive circuit provided in the high-voltage side drive circuit Vs terminal for providing Further, a resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal, and a switching element having one end connected to one end of the resistor and the other end connected to the other end of the resistor. And a control device for controlling on / off of the switching element. The control device is characterized in that the switching element is turned off so as to prevent the voltage at the Vs terminal from dropping to the extent that the high-voltage side drive circuit erroneously outputs the gate drive signal.
本発明により弊害なくハイサイドスイッチング素子への誤出力を抑制できる。 According to the present invention, erroneous output to the high-side switching element can be suppressed without any harmful effects.
実施の形態1
本実施形態は図1、2を参照して説明する。まず本実施形態の半導体装置を説明する回路図である図1について説明する。本実施形態の半導体装置は電源24とGND25の間に直列に接続されたハイサイドスイッチング素子12とローサイドスイッチング素子18を備える。
Embodiment 1
This embodiment will be described with reference to FIGS. First, FIG. 1 which is a circuit diagram illustrating the semiconductor device of the present embodiment will be described. The semiconductor device of this embodiment includes a high
本実施形態ではハイサイドスイッチング素子12とローサイドスイッチング素子18はともにIGBTであり、ゲート、エミッタ、コレクタを有する。ハイサイドスイッチング素子12のコレクタは電源24の高圧側に接続される。ハイサイドスイッチング素子12のエミッタはローサイドスイッチング素子18のコレクタと接続される。ローサイドスイッチング素子18のエミッタはシャント抵抗36を介してGND25に接続されている。このように、ハイサイドスイッチング素子12とローサイドスイッチング素子18は電源電位とGND電位の間に直列に接続されるものである。
In the present embodiment, both the high-
さらに、ハイサイドスイッチング素子12と逆並列に第1ダイオード12が接続される。すなわち、第1ダイオード12のカソードはハイサイドスイッチング素子12のコレクタに接続され、アノードはハイサイドスイッチング素子12のエミッタに接続される。同様にローサイドスイッチング素子18と逆並列に第2ダイオード20が接続される。第1ダイオード12と第2ダイオード20は還流ダイオードである。
Further, the
ハイサイドスイッチング素子12とローサイドスイッチング素子18の中点には負荷22の一端が接続される。負荷22の他端はローサイドスイッチング素子18のエミッタと接続される。なお、本実施形態で負荷22はL負荷であるモータであるが特にこれに限定されない。
One end of a
負荷22の電力制御を行うハイサイドスイッチング素子12とローサイドスイッチング素子18のオンオフの制御は、それぞれ高圧側駆動回路10と低圧側駆動回路16によりなされる。高圧側駆動回路10はハイサイドスイッチング素子12のゲートに対しゲート駆動信号を伝送することによりハイサイドスイッチング素子12のオンオフを制御する。低圧側駆動回路16についても同様である。
On / off control of the high-
さらに、高圧側駆動回路10はVs端子27を、低圧側駆動回路16はVs端子29を備える。Vs端子とは高圧側駆動回路10または低圧側駆動回路16の基準電位を取得するための端子をいう。高圧側駆動回路10のVs端子27は抵抗26を介してハイサイドスイッチング素子12のエミッタと接続される。さらに、前述した抵抗26と並列にダイオード28が接続される。すなわち、ダイオード28のアノードは抵抗26のエミッタと接続される端部と接続され、カソードは抵抗26のVs端子27と接続される端部と接続される。
Further, the high voltage
一方、低圧側駆動回路16のVs端子29はローサイドスイッチング素子18のエミッタと接続される。つまり、Vs端子29はシャント抵抗36を介してGND25と接続される。よってVs端子29はその電位がマイナス側にシフトすることはなく安定して低圧側駆動回路16の基準電位を与えることができる。
On the other hand, the
本実施形態ではハイサイドスイッチング素子12とローサイドスイッチング素子18の駆動方法としてブートストラップ方式を採用している。つまり、図1から理解されるように、抵抗26とVs端子27の間にはブートストラップ部コンデンサ30の一端が接続される。ブートストラップ部コンデンサ30の他端にはブートストラップ部ダイオード32のカソードが接続される。さらにブートストラップ部ダイオード32のアノードにはブートストラップ部電流制限抵抗34が接続される。ブートストラップ方式の駆動方法については公知の技術であるから詳細を説明しない。本実施形態の半導体装置は上述の構成を備える。なお、本実施形態の図1に示す半導体装置は1相分の回路構成のみ記載しているが、複数相により負荷の制御を行うことが一般的である。図1では本実施形態の説明に必要な部分のみ記載している。
In this embodiment, a bootstrap system is adopted as a driving method of the high
以後、本実施形態の半導体装置の動作について説明する。まずハイサイドスイッチング素子12がオン状態とされ、負荷22に電力が供給される。次いで、ハイサイドスイッチング素子12がオフ状態とされると、負荷22に溜まったエネルギーが還流電流として第2ダイオード20を経由し放出される。このとき第2ダイオード20を流れる還流電流により第2ダイオード20に順方向電圧(VF)が生じる。
Hereinafter, the operation of the semiconductor device of this embodiment will be described. First, the high-
ここで、本実施形態の技術的な意義を説明するため、本実施形態の比較例として図7に記載した構成について説明する。図7に記載の半導体装置は、図1における抵抗26とダイオード28を有さない点を除き図1の構成と同様である。このような構成では第2ダイオード20に順方向電圧(VF)が生じることにより第2ダイオード20のカソードと接続されたVs端子27の電圧がGND電位を下回りマイナス側へシフトすることがあった。
Here, in order to explain the technical significance of the present embodiment, the configuration shown in FIG. 7 will be described as a comparative example of the present embodiment. The semiconductor device shown in FIG. 7 has the same configuration as that of FIG. 1 except that the
また、ハイサイドスイッチング素子12、ローサイドスイッチング素子18、第1ダイオード14、第2ダイオード20などの接続を行う内部配線に寄生的に生じる配線インダクタンスや、シャント抵抗36などの外部配線のインダクタンスとdi/dtの積で求まる誘導起電力によってVs端子27の電圧がGND電位を下回りマイナス側へシフトすることがあった。これらの要因によってVs端子27の電圧がGND電位以下のマイナス値となった場合にはゲート駆動信号の誤出力が起こり得るという問題があった。
In addition, wiring inductance that occurs parasitically in the internal wiring that connects the high-
しかしながら、本実施形態の構成によれば上述の問題を解決できる。すなわち、第2ダイオード20に順方向電圧(VF)が生じたり、ハイサイドスイッチング素子12のスイッチングに伴う誘導起電力が生じたりした場合であっても、これらの電圧が抵抗26を経由してVs端子27に印加される。よってVs端子27の電位が急減することを抑制できるため前述の誤出力の問題を回避できる。
However, according to the configuration of the present embodiment, the above problem can be solved. That is, even when a forward voltage (VF) is generated in the
さらに、抵抗26を備えるだけではVs端子27の電位がマイナスにシフトしない場合であっても常にゲート駆動信号としての出力電圧がハイサイドスイッチング素子12のゲート−エミッタ間と抵抗26とで分割されることとなる。よってこのままの構成ではハイサイドスイッチング素子12のゲート−エミッタ間電圧が低下しスイッチング速度が低下してしまう問題が考えられる。
Further, the output voltage as the gate drive signal is always divided between the gate and the emitter of the high-
しかしながら、本実施形態の半導体装置は上述のとおり抵抗26と並列にダイオード28を備えるためこの問題を解決できる。すなわち、ハイサイドスイッチング素子12をオフ状態からオン状態へ遷移させるときに、ゲートチャージのための電流がダイオード28にも流れるため、ダイオード28がない場合と比較してゲートチャージに要する時間を短縮できる。よってスイッチング速度の低下を抑制できる。なお、ゲートチャージのための電流とは、高圧側駆動回路10からハイサイドスイッチング素子12のゲート、ハイサイドスイッチング素子12のエミッタを経由してVs端子27へ流れる電流のことをいう。
However, since the semiconductor device of this embodiment includes the
図2はダイオード28の有無によるハイサイドスイッチング素子12の立ち上がりの差異を説明するタイミングチャートである。図2におけるVaとはハイサイドスイッチング素子12のゲート電圧のことである。つまりVaとは図1において両側矢印で示されるようにゲートとVs端子の電位差である。また、Vbとは出力電圧つまり負荷22の両端の電圧のことである。Vbも図1において両側矢印で示されている。
FIG. 2 is a timing chart for explaining the difference in rising of the high-
図2から、ダイオード28を有する構成の方がハイサイドスイッチング素子12のゲート電圧を迅速に立ち上げることができることが分かる。また、図2にはVs電位をの低下要因でもある出力電圧Vbの落ち込みも矢示されている。
From FIG. 2, it can be seen that the configuration having the
このように、いわゆるアームを構成する半導体装置において、ハイサイドスイッチング素子のオンオフを制御する高圧側駆動回路の基準電位がGND電位に対して負側に遷移しやすい問題を、スイッチング速度の低下などの弊害なく解決できることが本実施形態の特徴である。よってこの発明の特徴を逸脱しない範囲で様々な変形が可能である。 As described above, in a semiconductor device that constitutes a so-called arm, there is a problem that the reference potential of the high-voltage side drive circuit that controls on / off of the high-side switching element is likely to shift to the negative side with respect to the GND potential. The feature of this embodiment is that it can be solved without any harmful effects. Accordingly, various modifications can be made without departing from the characteristics of the present invention.
本実施形態ではハイサイドスイッチング素子12、ローサイドスイッチング素子18、第1ダイオード14、第2ダイオード20の材料について特に言及しなかったが、これらがSiCなどの材料によって製造されることとしてもよい。スイッチング素子やダイオードなどの半導体素子を、高耐圧化が可能なSiCで製造することは半導体装置の高耐圧化や大電流化などに有用であるため、本実施形態および以降の実施形態で説明する半導体素子に対して適用することとしてもよい。
In the present embodiment, the materials of the high-
実施の形態2
本実施形態は図3〜6を参照して説明する。なお、実施形態1で説明した構成要素と同一または対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。
Embodiment 2
This embodiment will be described with reference to FIGS. In addition, the same code | symbol may be attached | subjected to the component which is the same as that of the component demonstrated in Embodiment 1, or respond | corresponds, and description of multiple times may be abbreviate | omitted.
図3は本実施形態の半導体装置を説明する回路図である。図3から理解できるように負荷22は、ハイサイドスイッチング素子12とローサイドスイッチング素子18からなるU相、ハイサイドスイッチング素子50とローサイドスイッチング素子58からなるV相、ハイサイドスイッチング素子54とローサイドスイッチング素子62からなるW相からなる3相交流インバータ回路によって制御される。
FIG. 3 is a circuit diagram illustrating the semiconductor device of this embodiment. As can be understood from FIG. 3, the
ハイサイドスイッチング素子12のエミッタとVs端子27とを接続する抵抗26と並列にスイッチング素子72が接続される。スイッチング素子72はたとえばFETなどであり、実動作上抵抗が無視し得るものが望ましい。そして、スイッチング素子72にはスイッチング素子72のオンオフ制御を行うための制御装置65が接続される。
A switching
制御装置65は、シャント抵抗36により電流を検出する電流検出回路66を備える。さらに制御装置65は電流検出回路66で検出した電流値からスイッチング素子72をオンとするかオフとするかを算出するMCU(マイクロコントローラ)68を備える。さらに制御装置65はMCU68から得られたスイッチング素子72をオンとすべきあるいはオフとすべき指令に基づき、実際にスイッチング素子72にオンあるいはオフとすべき電圧を印加する駆動回路70を備える。
The
本実施形態の半導体装置の動作はたとえば以下のとおりである。まずハイサイドスイッチング素子12とローサイドスイッチング素子58がオン状態とされ負荷22が通電される。次いで、ハイサイドスイッチング素子12がオフ状態とされ、還流モードとなる。このときの電流は負荷22、ローサイドスイッチング素子58、第2ダイオード20の経路で還流する。ここで、電流検出回路66により還流電流の電流値が検出される。検出された電流値はMCU68において所定値と比較される。MCU68は、スイッチング素子72がオン状態を維持した場合に高圧側駆動回路10が誤出力する程度までVs端子27の電圧が急激に低下するか否かを演算する。
The operation of the semiconductor device of this embodiment is as follows, for example. First, the high
MCU68の演算結果から前述の誤出力が予見される場合にはスイッチング素子72をオフとする指令が駆動回路70へ伝送される。他方、誤出力が予見されない場合はスイッチング素子72のオン状態を維持する指令が駆動回路70へ伝送される。
When the aforementioned erroneous output is predicted from the calculation result of the
次いで、駆動回路70が上述の指令に従ってスイッチング素子72をオンまたはオフとする。
Next, the
本実施形態の半導体装置は、制御装置65が還流電流を検出し高圧側駆動回路10の誤出力が見込まれる場合にはスイッチング素子72をオフ状態とする制御を行うことが特徴である。スイッチング素子72がオフ状態の場合、前述したVFや誘導起電力は抵抗26を介してVs端子27に印加されるため、Vs電位が急激に低下することを抑制できる。他方、スイッチング素子72がオン状態の場合は、スイッチング素子72を経由した低抵抗の経路がハイサイドスイッチング素子12のエミッタ−高圧側駆動回路10間に供給される。ここで、スイッチング素子72がオン状態であれば前述のとおりハイサイドスイッチング素子12のゲートを迅速に立ち上げることができる。
The semiconductor device of the present embodiment is characterized in that when the
一般に、ハイサイドスイッチング素子に流れる電流が大きいほど、ローサイドスイッチング素子と逆並列に接続されたダイオードに流れる還流電流も増加する。そして既に述べたとおり還流電流が増加すればVFが高まるため、Vs電位がより低下する。 Generally, the larger the current flowing through the high-side switching element, the greater the return current flowing through the diode connected in antiparallel with the low-side switching element. As already described, if the reflux current increases, VF increases, and the Vs potential further decreases.
図4はVs電位の還流電流依存性を説明するグラフである。上述のとおり、還流電流が増大するとVsの低下が顕著となる。よって本実施形態のように、還流電流を検出しスイッチング素子72のオンオフを判断することにより有効に前述の誤出力を防止できる。
FIG. 4 is a graph for explaining the dependence of the Vs potential on the reflux current. As described above, when the reflux current increases, the decrease in Vs becomes significant. Therefore, as in this embodiment, the erroneous output described above can be effectively prevented by detecting the return current and determining whether the switching
このように、制御装置によってVs電位の急減が予見される場合に、オン状態であるスイッチング素子72をオフとしVs電位の急減を抵抗26により抑制することが本実施形態の特徴である。したがってこの発明の特徴を逸脱しない範囲で様々な変形が可能である。
As described above, when a sudden decrease in the Vs potential is predicted by the control device, it is a feature of this embodiment that the switching
たとえば、図5に記載のような制御装置89を備えることが考えられる。図5に示す制御装置89は、MCU90と駆動回路92を備える。図5の制御装置においてMCU90が取得するのは高圧側駆動回路10のゲート駆動信号の情報である。そしてMCU90は高圧側駆動回路10のゲート駆動信号がハイサイドスイッチング素子12をオンすべき駆動信号からオフすべき駆動信号へ遷移したときに、駆動回路92に対してスイッチング素子72をオフとすべき指令を行う。駆動回路92は速やかにスイッチング素子72をオフとする。
For example, it is conceivable to include a
ハイサイドスイッチング素子12のオフ動作が開始すると、di/dtが生じ、前述の誘導起電力が発生する。また、ハイサイドスイッチング素子12のオフタイミングは還流状態の開始のタイミングでもある。よって上述のとおりゲート駆動信号がハイサイドスイッチング素子をオフすべき信号となったときに、スイッチング素子72をオフ状態とすることにより前述のVFや誘導起電力によるVs電位の低下を抑制できる。
When the off operation of the high-
図6は図5の半導体装置の動作を説明するタイミングチャートである。ハイサイドスイッチング素子へのゲート駆動信号がハイサイドスイッチング素子をオフとすべき信号へ遷移したタイミングでスイッチング素子72がオフとされている。スイッチング素子72のオフ状態は、ハイサイドスイッチング素子12がオフしたあとも維持される。この時間の長さはVs電位の低下による前述の「誤出力」の懸念がなくなる程度であり、標準的には3μ[sec]程度である。
FIG. 6 is a timing chart for explaining the operation of the semiconductor device of FIG. The switching
また、MCU68が行う「誤出力する程度までVs端子27の電圧が急激に低下するか否かの演算」は単純に還流電流の値を定格と比較することにより行われてもよい。
Further, the “calculation as to whether or not the voltage at the Vs terminal 27 suddenly drops to the extent of erroneous output” performed by the
本実施形態および実施形態1の半導体装置ではハイサイドスイッチング素子とローサイドスイッチング素子の駆動方法としてブートストラップ方式を採用しているが本発明はこれに限定されない。すなわち、本発明は高圧側駆動回路の基準電位がマイナス側にシフト(GND電位より低下)することによって高圧側駆動回路に誤出力などの不安定動作が生じるすべての半導体装置に対して効果を有する。よって、このような不安定動作を生じ得るものに対しては広く本発明を応用することが可能である。 In the semiconductor device of this embodiment and Embodiment 1, the bootstrap method is adopted as a driving method of the high-side switching element and the low-side switching element, but the present invention is not limited to this. That is, the present invention is effective for all semiconductor devices in which unstable operation such as erroneous output occurs in the high-voltage side drive circuit by shifting the reference potential of the high-voltage side drive circuit to the minus side (lower than the GND potential). . Therefore, the present invention can be widely applied to those that can cause such unstable operation.
10 高圧側駆動回路、 12 ハイサイドスイッチング素子、 18 ローサイドスイッチング素子、 14 第1ダイオード、 20 第2ダイオード、 22 負荷、 24 電源、 25 GND、 26 抵抗、 28 ダイオード
DESCRIPTION OF
Claims (7)
前記ハイサイドスイッチング素子の前記ゲートと接続され前記ゲートへゲート駆動信号を伝送する高圧側駆動回路と、
前記高圧側駆動回路に設けられた前記高圧側駆動回路の基準電位を与えるVs端子と、
一端が前記ハイサイドスイッチング素子のエミッタと接続され他端が前記Vs端子と接続される抵抗と、
アノードが前記抵抗の一端と接続されカソードが前記抵抗の他端と接続されるダイオードとを備えたことを特徴とする半導体装置。 A high-side switching element connected in series between a power supply potential and a GND potential, a high-side switching element having a gate, an emitter, and a collector, and a low-side switching element that is a low-voltage side switching element;
A high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate;
A Vs terminal for providing a reference potential of the high-voltage side drive circuit provided in the high-voltage side drive circuit;
A resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal;
A semiconductor device comprising: a diode having an anode connected to one end of the resistor and a cathode connected to the other end of the resistor.
前記ハイサイドスイッチング素子の前記ゲートと接続され前記ゲートへゲート駆動信号を伝送する高圧側駆動回路と、
前記高圧側駆動回路に設けられた前記高圧側駆動回路の基準電位を与えるVs端子と、
一端が前記ハイサイドスイッチング素子のエミッタと接続され他端が前記Vs端子と接続される抵抗と、
一端が前記抵抗の一端と接続され他端が前記抵抗の他端と接続されるスイッチング素子と、
前記スイッチング素子のオンオフを制御する制御装置とを備え、
前記制御装置は、前記高圧側駆動回路が前記ゲート駆動信号を誤出力する程度まで前記Vs端子の電圧が低下することを防止するように前記スイッチング素子をオフとすることを特徴とする半導体装置。 A high-side switching element connected in series between a power supply potential and a GND potential, a high-side switching element having a gate, an emitter, and a collector, and a low-side switching element that is a low-voltage side switching element;
A high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate;
A Vs terminal for providing a reference potential of the high-voltage side drive circuit provided in the high-voltage side drive circuit;
A resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal;
A switching element having one end connected to one end of the resistor and the other end connected to the other end of the resistor;
A control device for controlling on / off of the switching element,
The control device turns off the switching element so as to prevent the voltage at the Vs terminal from dropping to the extent that the high-voltage side drive circuit erroneously outputs the gate drive signal.
前記制御装置は前記シャント抵抗と前記ローサイドスイッチング素子の間の電流を検出し、その値が所定以上となった場合に前記スイッチング素子をオフとすることを特徴とする請求項2に記載の半導体装置。 A shunt resistor connected between the low-side switching element and the GND potential;
3. The semiconductor device according to claim 2, wherein the control device detects a current between the shunt resistor and the low-side switching element, and turns off the switching element when a value of the current exceeds a predetermined value. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009021260A JP5251553B2 (en) | 2009-02-02 | 2009-02-02 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009021260A JP5251553B2 (en) | 2009-02-02 | 2009-02-02 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010178579A JP2010178579A (en) | 2010-08-12 |
JP5251553B2 true JP5251553B2 (en) | 2013-07-31 |
Family
ID=42708963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009021260A Active JP5251553B2 (en) | 2009-02-02 | 2009-02-02 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5251553B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5582123B2 (en) | 2011-10-05 | 2014-09-03 | 三菱電機株式会社 | Semiconductor device |
WO2018034084A1 (en) * | 2016-08-18 | 2018-02-22 | 富士電機株式会社 | Semiconductor module, method for selecting switching element used for semiconductor module, and chip designing method for switching element |
JP6819256B2 (en) | 2016-12-07 | 2021-01-27 | 富士電機株式会社 | A drive circuit and a semiconductor module including the circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3276996B2 (en) * | 1992-09-09 | 2002-04-22 | 株式会社東芝 | Protection circuit |
JPH11285266A (en) * | 1998-03-30 | 1999-10-15 | Toshiba Tec Corp | Power supply unit |
JP3983622B2 (en) * | 2002-08-08 | 2007-09-26 | 三菱電機株式会社 | Power device drive circuit |
JP4153408B2 (en) * | 2003-11-25 | 2008-09-24 | 三菱電機株式会社 | Inverter device |
JP4313658B2 (en) * | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | Inverter circuit |
JP2008061375A (en) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | Power converter |
-
2009
- 2009-02-02 JP JP2009021260A patent/JP5251553B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010178579A (en) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380726B2 (en) | Method for controlling vertical MOSFET in bridge circuit | |
JP6170119B2 (en) | System and method for driving a power switch | |
US9112344B2 (en) | Driver for switching element and control system for rotary machine using the same | |
US7948276B2 (en) | Gate driver circuit, switch assembly and switch system | |
US7940503B2 (en) | Power semiconductor arrangement including conditional active clamping | |
JP5970194B2 (en) | Semiconductor switching element drive circuit and power conversion circuit using the same | |
US20150028923A1 (en) | High efficiency gate drive circuit for power transistors | |
WO2013077105A1 (en) | Inverter device | |
EP3051648B1 (en) | Inrush current limiting circuit and power conversion device | |
JP6965902B2 (en) | Overcurrent protection circuit and switching circuit | |
JP6575230B2 (en) | Semiconductor device driving apparatus | |
JP2019165542A (en) | Semiconductor device | |
JP2011024382A (en) | Gate drive circuit | |
JP5251553B2 (en) | Semiconductor device | |
CN111527684A (en) | Power module with built-in driving circuit | |
JP4847707B2 (en) | Power semiconductor device | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
CN111869068A (en) | Switch device and control method of switch device | |
JP2019176696A (en) | Drive circuit for power transistor, power module | |
WO2023062745A1 (en) | Driving circuit for power semiconductor device, power semiconductor module, and power converter | |
JP2008067476A (en) | Gate drive circuit for voltage-driven power semiconductor device | |
JP2023060683A (en) | Overcurrent detection device for switch | |
WO2023148988A1 (en) | Gate drive circuit and power conversion device | |
JP7551916B2 (en) | Gate drive circuit, power conversion device | |
US20240259017A1 (en) | Drive circuit for bridge circuit, motor drive device using the same, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5251553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |