JP4802090B2 - 改善された双安定性ネマティック液晶ディスプレイ方法およびデバイス - Google Patents
改善された双安定性ネマティック液晶ディスプレイ方法およびデバイス Download PDFInfo
- Publication number
- JP4802090B2 JP4802090B2 JP2006502502A JP2006502502A JP4802090B2 JP 4802090 B2 JP4802090 B2 JP 4802090B2 JP 2006502502 A JP2006502502 A JP 2006502502A JP 2006502502 A JP2006502502 A JP 2006502502A JP 4802090 B2 JP4802090 B2 JP 4802090B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- row
- liquid crystal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
- G09G2300/0482—Use of memory effects in nematic liquid crystals
- G09G2300/0486—Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明の全般的な目的は、特許文献1に記載される双安定性ディスプレイ・デバイスを改善することである。それらのデバイスは、一般に「BiNem」デバイスと呼ばれる。
この用語は、本特許出願に関連して使用される。そのようなデバイスの構造は、以下により詳細に記載される。
新規な双安定性ディスプレイが、特許文献1に記載され、かつBiNemディスプレイと呼ばれる。
2つの双安定性の状態UおよびTは、トポロジ的に異なる。連続して体積を変形することによって、一方の状態から他方の状態へ変換することはできない。したがって、U状態からT状態への変換またはその逆の変換は、強い外部電界によってまたは転移(disinclination)のラインを移動することによって、表面へのアンカリングが壊される必要がある。この第2の現象は、第1の現象よりかなり遅くかつ無視されることができるので、以下に詳細には記載されない。
一般に、BiNemタイプの液晶画素の切り替えは、2つの段階(アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする第1の段階、および状態を選択する第2の段階)で実行される。
・段階C:アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする
アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする段階Cの間、スレーブ・プレート30に、アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする電界より大きい電界を加えるパルスを印加し、かつ図1の中央に示されるように、画素における分子が上昇される必要がある長さの時間を待機する必要がある。この電界は、液晶層10の弾性および電気特性と、電界がセルのスレーブ・プレート30上に付着されたアンカリング層34と相互作用する方法とに応じる。それは、マイクロメータ当たり約10ボルトまで、数ボルトの範囲にわたって変化する。分子の持ち上げ時間は、回転粘度γに比例し、かつ使用される材料10の誘電異方性に反比例し、また印加される電界の二乗に反比例する。実際、この時間は、マイクロメータ当たり約20ボルトの電界に関して数マイクロ秒に下げられることができる。
・段階S:状態を選択する
その後、それは、数マイクロ秒または多くとも数十マイクロ秒で制御電圧における急な降下を確立することによって、電界を急速に降下させることに十分である。ΔV以上である強度を介する電圧におけるこの急な降下は、液晶における十分な強度の流体力学効果を生じることができるようなものである。状態Tを生成するために、この降下ΔVは、必ず印加される電圧を、アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする電圧Vcより大きな値から前記電圧より低い値にさせなければならない。
・段階C:アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする
アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする段階Cの間、T状態に書き込む上述の状態におけるように、分子を持ち上げるために十分である長さの時間にわたって、スレーブ・プレート30に、アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする電界より大きい電界を印加する必要がある。
・段階S:状態を選択する
その後、印加される電圧を遅く降下させることが適切である。特許文献1は、そのような「遅い降下」を達成する2つの方法を提案する。信号が、パルスの持続期間の3倍より長い降下時間(図3)を有する傾斜の持続期間τ2が続く、持続期間τ1でありかつ強度P1のパルスであるか、または階段降下が課される。
一般的な多重化
中間解像度のマトリクス・スクリーンに関して、当業者は、各画素にそれぞれ独立した制御電極を接続が存在することには疑問の余地が無いことを知っている。なぜならそれは、画素毎に1つの接続を必要とするからであり、スクリーンが複雑になると技術的に不可能である。通常の液晶技術での場合のように、使用される電気光学効果が線形では無いときに、多重化技術を使用することによって接続の数を低減することが可能である。画素は、それぞれm個の画素のn個のグループとしてマトリクス・システムで編成される。例えば、マトリクス・スクリーンのためのn個の行およびm個の列が存在するか、またはデジタル・ディスプレイのためにn個のデジットおよびm個のデジットが存在する。通常の場合のように、順次のアドレス指定モードで、1つの行が同時に選択され、その後、次の行が選択されなど、最後の行まで選択される。毎回、ある行が選択され、列信号が、行における全ての画素に同時に加えられる。この方法は、1つの行をアドレス指定するために必要な時間に、行の数のn倍した時間に等しい時間間隔において、全ての画像をアドレス指定されることを可能にする。この方法を用いて、m+n個の接続は、m×n個の画素のスクリーンをアドレス指定するのに十分である。ここで、mは、考慮しているマトリクスにおける列の数である。そのような多重化されたマトリクス・スクリーンは、図5に示される。
多重化されるために、画素信号は、全ての画素に共通である行信号と、その符号に応じて、U状態またはT状態のいずれかを得るように作用する列信号とに再分割される必要がある。図6は、適切な画素信号が実施されることを可能にする例示的な行および列信号を示す。
A1=P1、A2−C=P2U、A2+C=P2T。
τ1=τ2=1msで、P2U=8VかつP2T=13Vであるなら、A1=20V、A2=10.5V、C=2.5Vである。
BiNemをアドレス指定する間に干渉信号を低減するために、特許文献3は、行アドレス指定信号における第2のレベルの持続期間より短い持続期間に、列信号の持続期間を低減することを推奨する。この低減は、その波形への修正に関連付けられることもできる。強度C’の方形波形信号である、列信号の持続期間を低減することによって得られる信号の一例は、図7に概略的に示される。最大強度C”の傾斜形状波形を有する、列信号の持続期間を低減することによって得られる信号の一例は、図8に概略的に示される。強度C1およびC2の階段波形を有する、列信号の持続期間を低減することによって得られる信号の一例は、図9に概略的に示される。
本発明による第1の変形形態の記載が最初に続き、記載は、添付の図10、図11、および図12を参照する。
この例において、信号の降下エッジは、単一の中間レベルを有する階段状の信号によって作られる。
この例において、信号の降下エッジは、2つの連続するレベルを有する階段状の信号によって作られる。
この例において、信号の降下エッジは、降下する傾斜が続き、次に急激な降下エッジが続く中間レベルを有する信号によって作られる。
この例において、信号の降下エッジは、3つの連続するレベルを有する階段状の信号によって作られる。
この例において、信号の降下エッジは、単一の中間レベルを含む階段状の信号によって作られる。
この例において、信号の降下エッジは、2つの連続するレベルを含む階段状の信号によって作られ、これらのレベルの第2のレベルは、第1のレベルより強度が大きい。
この例において、信号の降下エッジは、それ自体急激な降下エッジが続く、立ち上がり傾斜が続く中間レベルを含む信号によって作られる。
この例において、信号の降下エッジは、後続のレベルへ各レベルから増大する強度の3つの連続するレベルを含む階段状の信号によって作られる。
本発明による第2の変形形態の記載が続き、記載は、添付の図13、図14、および図15を参照する。
図7c、図8c、および図9cに示される列信号に加えて、図16に示されるような列信号は、本発明の両方の変形形態における多重化モードで使用されることができる。この列信号は、傾斜する立ち上がりエッジ、および急な降下エッジによって終了するレベルを有する持続期間τCのパルスを含む。
従来のBiNemのアドレス指定において、パルスは、1ミリ秒から数ミリ秒までの程度の持続期間を有して通常使用されることを想起されたい。アンカリングが壊される画素への印加に関する電圧P1の強度は、1.5マイクロメートル(μm)から2μmの厚みを有するセルに関して10Vから30Vの程度である。
直流電圧を受けて電気分解によって所定の液晶材料が劣化する危険性を考慮するために、ゼロの平均値を有する信号を画素に印加することが有利である。
特許文献4は、行パルス間の時間の重なりを有するBiNemスクリーンのためのアドレス指定モードを記載する。関連する信号(例えば、2レベルの信号)は、まだアンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする段階および選択段階を備え、その全体の持続期間はτLである。
τC≦τD≦τLであり、ここでτCは、列信号の持続期間である。
本発明の主な利点は、以下に説明されるように、引き出される電流Iinsを制限し、一方、アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする信号において上昇する間に画素をアドレス指定することにある。
従来の矩形制御パルスに応答する画素のための瞬間充電電流が決定される。図23に与えられる等価回路は、ゼロの立ち上がり時間および強度V0を有する矩形の印加される信号V(t)のためのものである。
この例において、最大強度V0でτRに等しい立ち上がり時間を有する浅い傾斜を有するパルスである。
Rp=1000Ω
ここで、Cp/単位面積=15平方センチメートル当たりナノファラッド(nF/cm2)
f=10Hz、
τR=400μs
例1:容量Cp=15nF、すなわちRpCp=15μsであると仮定して、面積=1cm2の単一の直接アドレス指定される画素。したがって、
τR≫RpCp:400μs≫15μs
行寸法:2mm×20mm、すなわち40mm2=0.4cm2の面積。
本発明の変形形態1を使用するシステムの記載が続く。記載される例は、図26に示される種類のバッテリまたは任意の他のエネルギー蓄積構成部品を有さない無線スマート・カードのためのBiNemタイプのディスプレイを使用する、ディスプレイ・モジュールを含む。このデバイスにおいて、エネルギーは、誘導ループ50および電源回路52によって供給される(断続的に)。この回路は、マイクロコントローラ54、ドライバ回路56、およびBiNemディスプレイ58に接続される。
したがってV0=20V、およびRp=1000Ω(上記数値例)で、 Iins=20mA
一方、平均電流Imeanは、
Imean=fCpV0=0.003mA Cp=15nFに関して
電源が供給できなければならない最大瞬間電流Iinsは、画素が、主に制御信号の切り替えの間に充電および放電するので、Imeanより非常に大きい。従来の矩形制御信号を用いて、電流は、全てのときにゼロまたはほぼゼロであるが、電圧を切り替えるとき毎に著しいピークを呈する。
一般に、上述された誘導ループ50で利用可能な出力は、20mWの程度である。
P(ins max,square)=Rp・Iins(square)2=400mWである。
τR=2.5msを仮定する。
記載を簡略化するために、記載される例は、2つの列C1およびC2によって掛けられる2つの行L1およびL2を備える(多重化されるモードにおいてアドレス指定可能である4つの画素を与える)、BiNemディスプレイ・マトリクス58に接続されるドライバ回路56に関連する。これは、図28に示される。
制御電極は、絶縁体を構成する電圧から、トランジスタが抵抗器のように伝導する電圧まで急激に変化する。それにもかかわらず、これら2つの電圧間は、トランジスタが、その端子に印加される電圧の広い範囲にわたって定電流iを通す制御電圧のための中間電圧が存在する。トランジスタが、コンデンサの容量Cと直列に生成器に接続されるなら、コンデンサの端子両端間の電圧は、以下の傾斜を有するランプであり、
行電極に接続されるこの回路からの出力は、トランジスタ60および62のドレイン/ソース共通点から取られる。トランジスタ60は、電源端子に接続される。トランジスタ62は、グランドに接続される。
正の信号のために、大きな電流は、トランジスタ62を通過し、信号が負であるときに後続の画像のために、それはトランジスタ60を通過する。それにもかかわらず、これらの大きな電流は、デバイスの電源で引かれないことが理解されるべきである。これらの電流は、画素放電によって構成される容量のためである。
トランジスタ78は、信号の終わりの電流を通過することができなければならない。トランジスタ78は、オン/オフ・スイッチとして動作する。正の信号を用いて表示される画像のために、この回路は、電圧+C、0、および−Cを給電される。負の信号によって表示される画像のために、電圧は、V0+C、V0、およびV0−Cである。
液晶セルのパラメータ、電圧およびアドレス指定モード、ならびに動作温度は、全てBiNemセルの切り替えに影響することがある要因を構成する。これら要因の値に応じて、1つの状態が「容易に」得られることができ、一方、他の状態は得るのが「困難に」なることが理解されるべきである。例えば、これは、特に温度要因に適用され、温度要因は、液晶の特性に影響を与えることが良く知られており、したがってT状態への切り替えの起源を構成する流体力学的な流れの特徴に影響を与えることが良く知られている。
・ディスプレイ全体が、「困難な」状態をとるべきディスプレイのこれらの画素を切り替えるように(傾斜するまたは傾斜しないことがある立ち上がりエッジで)、従来の多重化モードでアドレス指定される第2のステップとである。
52 電源回路
54 マイクロコントローラ
56 ドライバ回路
58 BiNemディスプレイ
70、72、78 トランジスタ
Claims (24)
- アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とすることを含む双安定性のネマティック液晶マトリクス・スクリーン(58)を備えるディスプレイ・デバイスであって、前記ディスプレイ・デバイスは、前記マトリクス・スクリーンの各画素に対する制御信号を生成しかつ印加するアドレス指定手段(56)を含み、
前記制御信号は、0.1V/μsから0.005V/μsの範囲にある勾配を呈する傾斜して立ち上がるエッジ(Fm)を有し、かつ前記立ち上がりエッジ(Fm)が300μsより長い持続期間τRを呈することを特徴とするデバイス。 - ディスプレイ・デバイスが、前記双安定性に対応する2つの安定した状態を備え、前記2つの状態のうちの一方の状態は、前記液晶の分子が少なくとも実質的に互いに平行であって、均一またはわずかにねじれており、前記2つの状態のうちの他方の状態は、プラスまたはマイナス180°の程度のねじれだけ前記一方の状態と異なることを特徴とする請求項1に記載のデバイス。
- 前記アドレス指定手段(56)は、前記2つの状態のうちのいずれかの状態を選択するための2つの段階を含む信号を生成し、第1の段階が前記立ち上がりエッジを含む閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする信号であり、第2の段階が前記2つの安定した状態のうち一方の状態又は他方の状態を選択する信号であることを特徴とする請求項2に記載のデバイス。
- 前記2つの状態のうち一方の状態を選択する信号は、前記アドレス指定手段により生成された、前記選択段階の降下エッジにおける2つの連続する電圧レベルの低下が閾値△Vを超えない信号であり、前記2つの状態のうち他方の状態を選択する信号は、前記アドレス指定手段により生成された、前記選択段階の降下エッジにおける2つの連続する電圧レベルの低下が閾値△Vより大きな少なくとも1つの急な低下を含む信号であることを特徴とする請求項3に記載のデバイス。
- 前記立ち上がりエッジ(Fm)が、300μsから20msの持続期間τRを呈することを特徴とする請求項1から4のいずれか一項に記載のデバイス。
- 前記アドレス指定手段(56)により生成された前記制御信号は、アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする段階の終わりで傾斜する降下エッジ(Fd)も有することを特徴とする請求項1から5のいずれか一項に記載のデバイス。
- 前記降下エッジ(Fd)の前記勾配は、前記立ち上がりエッジ(Fm)の前記勾配と同じ大きさであることを特徴とする請求項6に記載のデバイス。
- 各画素は、導電状態と非導電状態との間で切り替えられることができるそれぞれのトランジスタによって制御されることを特徴とする請求項1から7のいずれか一項に記載のデバイス。
- 前記デバイスは、行及び列のマトリクス状に複数の画素を備え、前記制御信号は、行信号と列信号の間の電圧差に対応し、前記行信号は複数の電圧レベルを有し、前記行信号の最終電圧レベルを印加し終えるのと同時に、前記列信号を印加し終え、前記列信号の持続時間は前記行信号の前記最終電圧レベルの持続時間より短いことを特徴とする請求項1から7のいずれか一項に記載のデバイス。
- 前記デバイスは、行及び列のマトリクス状に複数の画素を備え、前記制御信号は、行信号と列信号の間の電圧差に対応し、前記アドレス指定手段は、全ての行および列信号に共通電圧VMを加えることを特徴とする請求項1から7、又は9のいずれか一項に記載のデバイス。
- 前記ディスプレイ・デバイスが前記双安定性に対応する2つの安定した状態を備え、
前記制御信号は、少なくとも第1のステップを含み、前記第1のステップの間に、前記制御信号は、少なくとも複数の画素を集合的に同一の状態に切り替え、前記第1のステップは、連続的に2つの段階として、前記立ち上がりエッジを含む閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とする信号である第1の段階と、前記同一の状態を選択するための第2の段階とを備え、
前記制御信号は、少なくとも第2のステップを含み、前記第2のステップの間に、ディスプレイ全体が、各画素を、2つの安定した状態のうちの一方の状態又は他方の状態から選択された安定状態に切り替えるために多重化された行毎のモードでアドレス指定され、前記多重化されたモードは、1つの行が選択され、その後、次の行が選択され最後の行まで選択され、各行が選択されるそれぞれの時において、選択された前記行内の全ての前記画素に前記制御信号が同時に印加される順次のアドレス指定モードを備えることを特徴とする請求項1乃至7、9又は10のいずれか一項に記載のデバイス。 - 前記第1のステップの信号は、前記複数の画素を、前記液晶の分子が少なくとも実質的に互いに平行であって、均一またはわずかにねじれた状態と、プラスまたはマイナス180°の程度のねじれだけ異なる状態に切り替えることを特徴とする請求項11に記載のデバイス。
- 前記第2のステップの信号は、所定の選択された画素を、前記液晶の分子が少なくとも実質的に互いに平行である均一な状態に切り替えることを特徴とする請求項11から12のいずれか一項に記載のデバイス。
- 前記第2のステップの信号は、傾斜して立ち上がるエッジを表すことを特徴とする請求項11から13のいずれか一項に記載のデバイス。
- 前記第1のステップの信号は、前記マトリクス・スクリーンの全ての画素に同時に印加されることを特徴とする請求項11から14のいずれか一項に記載のデバイス。
- 前記デバイスは、行及び列のマトリクス状に複数の画素を備え、前記制御信号は、行信号と列信号の間の電圧差に対応し、前記アドレス指定手段(56)は、単一の方形波パルスの形態の列信号を生成することを特徴とする請求項1乃至7、又は9乃至15のいずれか一項に記載のデバイス。
- 前記デバイスは、行及び列のマトリクスの形態における複数の画素を備え、前記制御信号は、前記行信号と前記列信号の間の電圧差に対応し、
前記アドレス指定手段(56)は、2つの電圧VL(t)または0Vから1つの電圧を切り替えて行信号を生成する複数のアナログ・スイッチ(Co1からCo4)と、3つの電圧+C(t)、−C(t)、または0Vから1つの電圧を切り替えて列信号を生成する複数のアナログ・スイッチ(Co5からCo10)とを備えることを特徴とする請求項1乃至7、又は9乃至16のいずれか一項に記載のデバイス。 - 前記アドレス指定手段(56)は、行の数の2倍に、列の数の3倍を加えた数に等しい数のアナログ・スイッチを備えることを特徴とする請求項17に記載のデバイス。
- 前記アナログ・スイッチ(Co1からCo4)は、時間で変化するアナログ信号(VL(t))が供給され、前記アナログ・スイッチ(Co5からCo10)は、時間で変化するアナログ信号(+C(t)、及び−C(t))が供給されることを特徴とする請求項17または18に記載のデバイス。
- 前記アドレス指定手段(56)は、一定電圧(V1、V2)によって給電される前記アナログ・スイッチ(Co1からCo4)と、一定電圧(+C、Vo+C、−C、Vo−C)によって給電される前記アナログ・スイッチ(Co5からCo10)とを含むことを特徴とする請求項17又は18のいずれか一項に記載のデバイス。
- 前記アドレス指定手段(56)は、各行に関して、2つの相補的トランジスタ(60、62)を含む制御回路を備え、相補的トランジスタの主導電経路は、接地と、交互に電圧V1またはV2を受けることができる電源端子(64)との間に直列に接続されることを特徴とする請求項17に記載のデバイス。
- 電源端子(64)は、正信号のための電圧V1およびV2と、負信号のための電圧0VおよびV1−V2を受けることを特徴とする請求項21に記載のデバイス。
- 前記アドレス指定手段(56)は、各列に関して、3つのトランジスタ(70、72、78)を有する制御回路を備え、その2つのトランジスタ(70、72)は、交互に電圧+CまたはV0+Cを受けるのに適した電源端子(74)と、交互に電圧−CまたはV0−Cを受けるのに適した電源端子(76)との間に直列に接続された主導電経路を有し、第3のトランジスタ(78)は、その主導電経路が、2つの前記トランジスタ(70、72)の共通点と、交互に電圧0VとV0を受けるのに適した電源端子(79)との間に配置されることを特徴とする請求項17に記載のデバイス。
- アンカリングを破壊する閾値電界Ec以上の電界を印加することにより液晶をホメオトロピック状態とすることを含む双安定性のネマティック液晶マトリクス・スクリーンを電気的に制御する方法において、マトリクス・スクリーンに、0.1V/μsから0.005V/μsの範囲にあり、持続時間が300μsより長い勾配を呈する傾斜して立ち上がるエッジを有する制御信号を生成しかつ印加することを含むことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR03/02074 | 2003-02-20 | ||
FR0302074A FR2851683B1 (fr) | 2003-02-20 | 2003-02-20 | Dispositif et procede perfectionnes d'affichage a cristal liquide nematique bistable |
PCT/IB2004/001028 WO2004075156A1 (en) | 2003-02-20 | 2004-02-19 | Improved bistable nematic liquid crystal display method and device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006518479A JP2006518479A (ja) | 2006-08-10 |
JP2006518479A5 JP2006518479A5 (ja) | 2006-09-28 |
JP4802090B2 true JP4802090B2 (ja) | 2011-10-26 |
Family
ID=32799447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006502502A Expired - Fee Related JP4802090B2 (ja) | 2003-02-20 | 2004-02-19 | 改善された双安定性ネマティック液晶ディスプレイ方法およびデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US7724221B2 (ja) |
EP (1) | EP1602099A1 (ja) |
JP (1) | JP4802090B2 (ja) |
FR (1) | FR2851683B1 (ja) |
TW (1) | TWI364743B (ja) |
WO (1) | WO2004075156A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8310441B2 (en) | 2004-09-27 | 2012-11-13 | Qualcomm Mems Technologies, Inc. | Method and system for writing data to MEMS display elements |
CN101379541A (zh) * | 2005-11-16 | 2009-03-04 | 聚合物视象有限公司 | 用于寻址具有基于铁电薄膜晶体管的像素的有源矩阵显示器的方法 |
US8194056B2 (en) | 2006-02-09 | 2012-06-05 | Qualcomm Mems Technologies Inc. | Method and system for writing data to MEMS display elements |
TWI352322B (en) * | 2006-07-19 | 2011-11-11 | Prime View Int Co Ltd | Drive apparatus for bistable displayer and method |
TWI336461B (en) * | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
JP2008257047A (ja) * | 2007-04-06 | 2008-10-23 | Nano Loa Inc | 液晶デバイスおよび液晶デバイスの駆動方法 |
KR20110036867A (ko) * | 2008-08-19 | 2011-04-11 | 세이코 인스트루 가부시키가이샤 | 쌍안정 네마틱의 도트 매트릭스 액정 디스플레이의 구동 방법 및 구동 디바이스 |
WO2010095686A1 (ja) * | 2009-02-19 | 2010-08-26 | セイコーインスツル株式会社 | 双安定ネマチック液晶を用いたドットマトリクスディスプレイの駆動方法 |
US8736590B2 (en) | 2009-03-27 | 2014-05-27 | Qualcomm Mems Technologies, Inc. | Low voltage driver scheme for interferometric modulators |
TWI402818B (zh) * | 2009-11-02 | 2013-07-21 | Wintek Corp | 液晶顯示器的驅動方法 |
TWI406223B (zh) * | 2009-12-15 | 2013-08-21 | Prime View Int Co Ltd | 雙穩態顯示器的畫素驅動方法 |
CN102208175B (zh) * | 2010-03-29 | 2016-01-20 | 精工电子有限公司 | 双稳定型液晶显示装置的驱动方法 |
JP2012137575A (ja) * | 2010-12-27 | 2012-07-19 | Hitachi Chem Co Ltd | 懸濁粒子装置,懸濁粒子装置を用いた調光装置及びそれらの駆動方法 |
CA2894477A1 (en) * | 2012-11-23 | 2014-05-30 | Mega Act Technologies Holding Ltd | Method and apparatus for data communications over power lines |
CN117690391A (zh) * | 2024-01-18 | 2024-03-12 | 东莞捷璞电子科技有限公司 | 识别eft干扰以刷新lcd的方法和电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000504433A (ja) * | 1995-11-08 | 2000-04-11 | サントル・ナシオナル・ドゥ・ラ・ルシェルシュ・シアンティフィーク(セーエヌエールエス) | 双安定効果を持った液晶表示デバイス |
JP2000514932A (ja) * | 1997-05-07 | 2000-11-07 | ケント ステイト ユニバーシティ | 双安定液晶ディスプレイ用のダイナミック駆動方法および装置 |
JP2001506379A (ja) * | 1997-06-04 | 2001-05-15 | ケント・ディスプレイズ・インコーポレイテッド | 液晶ディスプレー用の累積駆動系および方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9302997D0 (en) * | 1993-02-15 | 1993-03-31 | Secr Defence | Multiplex addressing of ferro-electric liquid crystal displays |
GB9510612D0 (en) * | 1995-05-25 | 1995-07-19 | Central Research Lab Ltd | Improvements in or relating to the addressing of liquid crystal displays |
JPH10239662A (ja) * | 1997-03-03 | 1998-09-11 | Toshiba Corp | 液晶表示装置 |
KR100470253B1 (ko) * | 1997-07-25 | 2005-02-07 | 세이코 엡슨 가부시키가이샤 | 표시 장치 및 그것을 사용한 전자 기기 |
GB9718369D0 (en) * | 1997-08-29 | 1997-11-05 | Sharp Kk | Multiplexing Method and Apparatus |
JP3583265B2 (ja) * | 1997-09-12 | 2004-11-04 | 株式会社リコー | 液晶表示素子の駆動方法及び液晶表示装置 |
US6278429B1 (en) * | 1998-09-11 | 2001-08-21 | Kent State University | Bistable reflective cholesteric liquid crystal displays utilizing super twisted nematic driver chips |
FR2808890B1 (fr) * | 2000-05-12 | 2002-08-09 | Nemoptic | Dispositif bistable d'affichage en reflexion avec contraste inverse |
GB0022055D0 (en) * | 2000-09-07 | 2000-10-25 | Secr Defence | Addressing multistable nematic liquid crystal devices |
US7696971B2 (en) * | 2001-05-15 | 2010-04-13 | The Hong Kong University Of Science And Technology | Method, materials and apparatus for driving gray-scale bistable cholesteric displays |
US6911965B2 (en) * | 2003-01-28 | 2005-06-28 | Kent Displays Incorporated | Waveform sequencing method and apparatus for a bistable cholesteric liquid crystal display |
-
2003
- 2003-02-20 FR FR0302074A patent/FR2851683B1/fr not_active Expired - Fee Related
-
2004
- 2004-02-19 TW TW093104140A patent/TWI364743B/zh not_active IP Right Cessation
- 2004-02-19 EP EP04712640A patent/EP1602099A1/en not_active Withdrawn
- 2004-02-19 JP JP2006502502A patent/JP4802090B2/ja not_active Expired - Fee Related
- 2004-02-19 US US10/545,940 patent/US7724221B2/en not_active Expired - Fee Related
- 2004-02-19 WO PCT/IB2004/001028 patent/WO2004075156A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000504433A (ja) * | 1995-11-08 | 2000-04-11 | サントル・ナシオナル・ドゥ・ラ・ルシェルシュ・シアンティフィーク(セーエヌエールエス) | 双安定効果を持った液晶表示デバイス |
JP2000514932A (ja) * | 1997-05-07 | 2000-11-07 | ケント ステイト ユニバーシティ | 双安定液晶ディスプレイ用のダイナミック駆動方法および装置 |
JP2001506379A (ja) * | 1997-06-04 | 2001-05-15 | ケント・ディスプレイズ・インコーポレイテッド | 液晶ディスプレー用の累積駆動系および方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI364743B (en) | 2012-05-21 |
WO2004075156B1 (en) | 2004-12-09 |
TW200501030A (en) | 2005-01-01 |
US20060152458A1 (en) | 2006-07-13 |
US7724221B2 (en) | 2010-05-25 |
WO2004075156A1 (en) | 2004-09-02 |
EP1602099A1 (en) | 2005-12-07 |
FR2851683A1 (fr) | 2004-08-27 |
FR2851683B1 (fr) | 2006-04-28 |
JP2006518479A (ja) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4802090B2 (ja) | 改善された双安定性ネマティック液晶ディスプレイ方法およびデバイス | |
US6271816B1 (en) | Power saving circuit and method for driving an active matrix display | |
US6597119B2 (en) | Method for driving an electro-optical device, driving circuit for driving an electro-optical device, electro-optical device, and electronic apparatus | |
US6717561B1 (en) | Driving a liquid crystal display | |
JP2000514932A (ja) | 双安定液晶ディスプレイ用のダイナミック駆動方法および装置 | |
JP5148048B2 (ja) | 双安定ネマチック液晶ディスプレイ装置およびこのような装置の制御方法 | |
JPH11505635A (ja) | 表示装置 | |
US6703995B2 (en) | Bistable chiral nematic liquid crystal display and method of driving the same | |
JP4387113B2 (ja) | 多重化された双安定ネマチック液晶表示ユニットの2つの状態の切り換えを制御する方法及びデバイス | |
CN1589463A (zh) | 具有两种驱动模式的双稳态液晶设备 | |
EP1586936A1 (en) | Display device, display method, liquid crystal drive circuit, and liquid crystal drive method | |
JPS61166590A (ja) | 液晶表示素子及びその駆動方法 | |
JP2004013121A (ja) | 液晶表示装置の駆動方法 | |
US20040145550A1 (en) | Single polar driving method for cholesteric liquid crystal displays | |
JP2002098939A (ja) | 液晶表示装置 | |
JP2000235173A (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器 | |
US7432895B2 (en) | Drive for active matrix cholesteric liquid crystal display | |
US6414667B1 (en) | Liquid crystal device and method addressing liquid crystal device | |
US7352346B2 (en) | Bistable liquid crystal display device including improved addressing means | |
JP2617709B2 (ja) | 光学変調素子及びその駆動方法 | |
TW200912872A (en) | Method for addressing a liquid crystal matrix screen and device applying this method | |
JP2004192002A (ja) | 液晶表示装置 | |
JPH07128643A (ja) | 液晶表示装置 | |
JP2004004617A (ja) | 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091102 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091211 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101119 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110215 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |