JP4800670B2 - 伝送路の試験装置 - Google Patents

伝送路の試験装置 Download PDF

Info

Publication number
JP4800670B2
JP4800670B2 JP2005167617A JP2005167617A JP4800670B2 JP 4800670 B2 JP4800670 B2 JP 4800670B2 JP 2005167617 A JP2005167617 A JP 2005167617A JP 2005167617 A JP2005167617 A JP 2005167617A JP 4800670 B2 JP4800670 B2 JP 4800670B2
Authority
JP
Japan
Prior art keywords
board
substrate
transmission
transmission path
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005167617A
Other languages
English (en)
Other versions
JP2006343162A (ja
Inventor
宏規 田嶋
裕一 阪上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005167617A priority Critical patent/JP4800670B2/ja
Publication of JP2006343162A publication Critical patent/JP2006343162A/ja
Application granted granted Critical
Publication of JP4800670B2 publication Critical patent/JP4800670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、複数の入出力ポートを備えたボード(基板)の伝送路の試験装置に関する。複数の入出力ポートを備えたボードが他のボードとコネクタ等で接続される場合の入出力ポートの試験を容易に行えるようにする必要がある。
従来、磁気ディスクを並列に並べた冗長構成であるRAID(Redundant Arrays of Inexpensive Diskes)装置がある。RAID装置において、接続できるデバイス(HDD)の台数は使用しているプロトコルにより制限がり、最大でも上限が125台となっている。しかし、通常使用される大型のRAIDの場合125台を超えるのが普通である。
バックエンド(アレイコントローラとディスクと)の接続方法としては、SCSI(Small Computer System Interface )、FC−AL(Fibre Channel Arbitrated Loop )などがある。SCSIでは伝送距離にも制限があり、接続デバイス数は、コントローラとディスクを合わせて32台、FC−ALでも接続数に制限があり、コントローラとディスクとを合わせ126台しか接続できない。また、同一コントローラ配下に、複数の系統のデバイスを配置した場合、異なる系統間では直接アクセスすることができないため構成などに制約が発生する。これを解決するため、コントローラとデバイスとの間にバックエンドルータ(BRT)を配置する。
BRTは、コントローラ(CM)とデバイスの間に、Fabricスイッチ又はFC−FLAのプロトコルを備えた変換器である。これによって、一つのコントローラから、上記制約を超えたデバイスを接続することができる。一つのコントローラに多数のデバイスを接続できることにより、RAID構成等の自由度が広がり、より使用しやすくなる。このようにバックエンドにFabricスイッチを採用することで接続台数を増大させることができ、また、同一Fabric上のコントローラ同士もアクセスすることが可能となる。その他、伝送速度の混在が可能になるため、コントローラを高速(例えば、4Gbps )な設定のままで、データの既に入っている古いHDD(例えば、2Gbps )と混在して使用することが可能になる。
図6は従来のBRTを用いたFC接続の説明図である。RAID装置等のディスクとコントローラを接続する方法(インタフェース)としてFC(Fibre Channel )接続がある。図6において、FC接続には、コントローラCM0〜CM7とBRT3が接続されている。コントローラCM0〜CM7は、それぞれが一つのボード(基板)で構成された磁気ディスクのコントローラ(制御装置)であり、ぞれぞれBRT3のポートと接続されている。また、各コントローラCM0〜CM7は、ホストコンピュータ(図示せず)にも接続される。BRT3は、一つのボード(基板)で構成されコントローラCM0〜CM7と接続するための8つのポート(FCポート)と磁気ディスク(デバイス)と接続する8つの出力(図示せず)があり、磁気ディスクとコントローラCM0〜CM7との接続の切換えを行うものである。
このFCポート(伝送路)の試験をするために、各コントローラCM0〜CM7から試験信号を発信して行う(磁気ディスクへのリード・ライト)ものであった。
図7は従来のコネクタ接続された基板同士の説明図である。図7において、FCチップと伝送路E、F、G、Hが設けられた基板10とFCチップと伝送路A、B、C、Dが設けられた基板12とがコネクタ14、15とコネクタ16、17で接続されたFC伝送路を示している。基板10のFCチップは、例えば、磁気ディスクのコントローラ用のチップ(半導体集積回路)である。基板12のFCチップは、例えば、BRT用のチップ(半導体集積回路)である。このようなコネクタ接続されたFC伝送路では、ケーブルを使用しないため、使用状態を生かしたまま伝送路をモニタ(試験)することができないものであった。
また、従来、光送受信装置と電話加入者の光線路(光ファイバ線)に接続される光コネクタとの間に光合分岐モジュールを介設し、この光合分岐モジュールに接続した光監視装置により光送受信装置と電話加入者側の光線路を監視するものがあった(特許文献1参照)。
特開平7−202800号公報
前記従来のものは次のような課題があった。
複数のコントローラCM0〜CM7が一つのBRTのボードと接続されたものでは、BRT全体(1枚のBRT)を試験するためには、最大構成のコントローラCM0〜CM7(図6ではCM8台)を準備し、接続して行うことが必要なものであった。又は、1台のコントローラCMを用いる場合は、コントローラCMの実装位置を手動で交換して、8個所に実装し、個別に試験する必要があった。
基板同士がコネクタ接続されたFC伝送路では、ケーブルを使用しないため、使用状態を生かしたまま伝送路を試験することができず、障害要因、被疑箇所の特定が困難なものであった。
また、光送受信装置と電話加入者の光線路に接続される光コネクタとの間に光合分岐モジュールを介設するものは、光合分岐モジュールで光線路の切換えを行うものでないため、2ch〔channel 〕の試験用外部ソースで光線路の障害要因、被疑箇所の特定が困難なものであった。
本発明は、このような従来の課題を解決し、複数の制御装置が接続される基板の試験を1台の制御装置で自動で行うこと、及び、基板同士がコネクタ接続された伝送路の障害要因、被疑箇所の特定を容易に行えるようにすることを目的とする。
図1は本発明のBRT試験装置の説明図である。図1中、1はコントローラCM0〜CM7(第2の基板)、2はエクステンションボード(中継ボード)、3はバックエンドルータ(BRT;第1の基板)である。
本発明は、上記の課題を解決するため次のように構成した。
):複数の伝送路を備えた第1の基板3と、該第1の基板3の複数の伝送路と接続して信号の送出又は受信を行う第2の基板1と、前記第1の基板3と前記第2の基板1の伝送路の間に、前記第1の基板3と前記第2の基板1間の伝送路の切り替えを行う外部コネクタを設けた中継ボード2と、前記外部コネクタに接続されたトレーサとを備え、前記第1の基板3と前記第2の基板1間の伝送路を前記中継ボード2で切り替えることにより前記複数の伝送路のトレースを行う。このため、最低、2チャンネルのトレーサで全ての伝送路のトレースを行うことができる。
):複数の伝送路を備えた第1の基板3と、該第1の基板3の複数の伝送路の2つ以上と接続して信号の送出又は受信を行う第2の基板1と、前記第1の基板3と前記第2の基板1の伝送路の間に、前記第1の基板3と前記第2の基板1間の伝送路の切り替えを行う、外部コネクタを設けた中継ボード2とを備え、前記第1の基板3と前記第2の基板1間の2つ以上の伝送路を同時に前記中継ボード2で切り替えることにより前記2つ以上の伝送路の障害個所を同時に特定する。このため、中継ボード2を挿入して伝送路の被疑個所の検出を容易に行うことができる。
):複数の伝送路を備えた第1の基板3と、該第1の基板3の複数の伝送路と接続して伝送路の切り替えを行う外部コネクタを設けた中継ボード2と、外部コネクタに接続された試験信号の送受信を行う試験用外部ソースとを備え、前記試験用外部ソースが接続された伝送路を前記中継ボード2で切り替えることにより前記複数の伝送路の試験を行う。このため、設計初期段階で相手側基板(ボード)が存在しない場合でも、最低、2チャンネルの試験用外部ソースを外部コネクタに接続することにより全ての伝送路の試験を行うことができる。
):前記(1)〜()のいずれかの伝送路の試験装置において、前記第1の基板3と前記第2の基板1、前記中継ボード2と前記第1の基板3又は前記第2の基板1との接続は、ケーブルを使用しないでコネクタ接続とすることができる。このため、ケーブルを使用しない基板同士の接続であっても伝送路の試験を容易に行うことができる。
本発明によれば次のような効果がある。
):第1の基板と第2の基板間の伝送路を中継ボードで切り替えることにより複数の伝送路のトレースを行うため、最低、2チャンネルのトレーサで全ての伝送路のトレースを行うことができる。
):第1の基板と第2の基板間の伝送路を中継ボードで切り替えることにより複数の伝送路の障害個所を特定するため、中継ボードを挿入して伝送路の被疑個所の検出を容易に行うことができる。
):試験用外部ソースが接続された伝送路を中継ボードで切り替えることにより複数の伝送路の試験を行うため、設計初期段階で相手側基板(ボード)が存在しない場合でも、最低、2チャンネルの試験用外部ソースを外部コネクタに接続することにより全ての伝送路の試験を行うことができる。
):前記第1の基板と前記第2の基板、前記中継ボードと前記第1の基板又は前記第2の基板との接続は、ケーブルを使用しないでコネクタ接続とすることができ、このような、ケーブルを使用しない基板同士の接続であっても伝送路の試験を容易に行うことができる。
磁気ディスク制御装置であるコントローラ(CM:制御装置)とデバイス(磁気ディスク)との間に設けられるバックエンドルータ(BRT)は、Fabricスイッチ又はFC−FLAのプロトコルを備えた変換器である。これによって、一つのコントローラに多数のデバイスを接続できることにより、RAID構成等の自由度が広がり、より使用しやすくなる。
1枚(一つのボード)のBRTには、複数(例えば8台)のコントローラが接続される。このBRT1枚の試験をするためにBRTとバックパネル(BP)の間に、ファイバチャネル(Fibre Channel )クロスポイントスイッチを実装したエクステンションボードを接続する。このことで、コントローラ1台でBRTの各FCポートの試験が可能になる。ここでバックパネル(BP)は、コントローラとBRTの間に設けられ、コントローラとBRT間の伝送路の役割を持つものである。
(1):BRT試験装置の説明
図1はBRT試験装置の説明図である。図1において、BRT試験装置には、コントローラCM0〜CM7とBRT3がエクステンションボード(中継ボード)2に実装したファイバチャネル(Fibre Channel )クロスポイントスイッチを介して接続されている。コントローラCM0〜CM7は、それぞれが一つのボード(基板)で構成された磁気ディスクのコントローラ(制御装置)であり、通常の使用状態ではぞれぞれBRT3の一つのポートと接続されるものである。エクステンションボード2は、コントローラCM0〜CM7をBRT3のいずれか一つのポートに接続可能なものである。なお、エクステンションボード2のファイバチャネルクロスポイントスイッチの切換の指示は、別の系統(図1ではエクステンションボード外側上部の点線で示している)の信号線で切換制御信号がホスト(コントローラCM0〜CM7の上位装置(図示せず))又はコントローラCMからBRTを介して与えられる。BRT3は、一つのボード(基板)で構成されコントローラCM0〜CM7と接続するための8つのポート(FCポート)と磁気ディスク(デバイス)と接続する8つの出力(図示せず)があり、磁気ディスクとコントローラCM0〜CM7との接続の切換えを行うものである。
コントローラCM0〜CM7と接続されるBRT3のFCポートの試験するために、例えば、コントローラCM0の1台をエクステンションボード2に接続すれば、8つのFCポートを自動で切換えて各FCポートの試験を行うことができる。このため、従来、最大構成分のコントローラCM0〜CM7が必要だったものを1枚のコントローラCM0に減らすことができる。また、手動での実装位置変更なども必要なく、一度、試験装置を準備すると、自動で各FCポートの試験が可能になる。なお、コントローラCM0から試験は、例えば、磁気ディスクへのリード・ライトが正しく行われたかどうか(エラーが有るか無いか)で行うものである。
(2):基板同士がコネクタ接続された伝送路の試験の説明
ボード(基板)同士がコネクタ接続された伝送路において、使用状態を生かしたまま伝送路の試験を行うため、クロスポイントスイッチチップを搭載し、上下に外部出力ポートを保有した中継ボードを作成し、この中継ボードを挿入することで外部出力を可能にする。そして、外部インタフェース(外部コネクタ)には、SFP(Small Form Factor Plagable)を使用し試験用外部ソースとの接続が可能とするものである。
a)トレーサを設ける場合の説明
図2はトレーサを設ける場合の説明図である。図2において、基板10と中継ボード11とがコネクタ14、18とコネクタ16、19で接続され、中継ボード11と基板12とがコネクタ20、15とコネクタ21、17で接続され、中継ボード11とFCトレーサ13がFCケーブルで接続されている。
基板10には、FCチップ、コネクタ14、16、FCチップとコネクタ14、16とを接続する伝送路E、F、G、Hが設けてある。中継ボード11には、コネクタ18、19、コネクタ20、21、クロスポイントスイッチチップ22、外部コネクタSFP、クロスポイントスイッチチップ22とコネクタ18、19を接続する伝送路、クロスポイントスイッチチップ22とコネクタ20、21を接続する伝送路、クロスポイントスイッチチップ22と上部の外部コネクタSFPを接続する伝送路、クロスポイントスイッチチップ22と下部の外部コネクタSFPを接続する伝送路が設けてある。
基板10のFCチップは、例えば、磁気ディスクのコントローラ用のチップ(半導体集積回路)である。基板12のFCチップは、例えば、BRT用のチップ(半導体集積回路)である。FCトレーサ13は、外部コネクタSFPの2つのポートとFCケーブルで接続された2チャンネル(ch)のトレーサであり、伝送路でのデータのやり取りを見ることができる測定器である。クロスポイントスイッチチップ22は、元々の結線(図7参照)を連結する伝送路と外部コネクタへの伝送路の接続を自由に設定できるチップ(半導体集積回路)である。
この基板12の伝送路の試験は、基板10のFCチップからの信号が伝送路Hからコネクタ16、19、クロスポイントスイッチチップ22、下部の外部コネクタSFP、FCケーブルの一方、FCトレーサ13、FCケーブルの他方、クロスポイントスイッチチップ22、コネクタ21、17、伝送路(Line)D、基板12のFCチップへ伝送される。これにより、外部のFCトレーサ13で伝送路Dのトレースを行うことができる。
図2では、伝送路Dをトレースしているが、外部コネクタSFPの外部接続はそのままでクロスポイントスイッチチップ22のコネクションを切り替えるだけで伝送路A、B、Cもトレースが可能である。例えば、伝送路Aのトレースは、クロスポイントスイッチチップ22の接続の設定を変更することにより行う。この場合の信号の伝送は、基板12のFCチップから伝送路A、コネクタ15、20、クロスポイントスイッチチップ22、下部の外部コネクタSFP、FCケーブルの他方、FCトレーサ13、FCケーブルの一方、クロスポイントスイッチチップ22、コネクタ18、14、伝送路E、基板10のFCチップへとなる。
(b):信号が同一方向のポートの接続の入れ替えの説明
図3は信号が同一方向のポートの接続の入れ替えの説明図である。図3において、基板10と中継ボード11とがコネクタ14、18とコネクタ16、19で接続され、中継ボード11と基板12とがコネクタ20、15とコネクタ21、17で接続されいる(図2からFCトレーサ13とFCケーブルを除いた構成)。
クロスポイントスイッチチップ22で、信号伝送の同一方向のポートは全て接続先(ポートコネクション)を自由に変更可能である。図3の例では、伝送路AとCを、クロスポイントスイッチチップ22で変更している。このため、基板12の伝送路Aから中継ボード11を経由して基板10の伝送路Gに伝送され、基板12の伝送路Cから中継ボード11を経由して基板10の伝送路Eに伝送されている。また、中継ボード11のクロスポイントスイッチチップ22で伝送路A=>B、伝送路C=>Dのようにループバック(Loop Back )接続させることもできる。このように、伝送路AとC、伝送路BとD(同一方向のポート全て) は、接続先を自由に変更可能である(但し、一つの入力を二つの出力に接続することはできない。また、伝送路AとBのように同一方向でないものは変更できない)。
これを利用して、基板10側において、基板12の伝送路障害発生時にポートの切り替えを順次行うことで被疑箇所の特定を容易にする。なお、図3では、基板12の伝送路の試験を行う説明をしたが、基板12側において、基板10の伝送路の試験を行うこともできる。
(c):相手側ボードが存在しない場合の試験の説明
設計初期段階では、試験用外部ソースが接続可能になることで単体ボードでの伝送路評価を可能にするものである。図4は相手側ボード(基板10)が存在しない場合の試験の説明図である。図4において、中継ボード11と基板12とがコネクタ20、15とコネクタ21、17で接続され、中継ボード11と試験用外部ソース23がFCケーブルで接続されている。試験用外部ソース23は、テスト用の信号を送受信できるホストバスアダプタ(Host Bus Adapter)等の外部ソースである。
図4では、試験用外部ソース23は、FCケーブル、中継ボード11の下部の外部コネクタSFP、クロスポイントスイッチチップ22、コネクタ21、17、基板12の伝送路C、Dに接続されている。クロスポイントスイッチチップ22では、図4の外部コネクタSFPの接続のままで、伝送路C、Dから伝送路A、B(A、C等自由)に変更して試験を行うことができる。
なお、図2〜図4では、1枚の基板11と12が接続される場合の説明をしたが、基板11と12は複数個設けられるものでもよく、また、1枚の基板11又は12に複数の基板がコネクタで接続されるものにも適用することができる。
(3):中継ボードの説明
図5は中継ボードの説明図である。図5において、中継ボード(エクステンションボード)11には、2つのクロスポイントスイッチチップ30、31、バックパネル(BP)側のコントローラCM0〜CM3と接続されるコネクタ34、バックパネル(BP)側のコントローラCM4〜CM7と接続されるコネクタ36、BRT側と接続されるコネクタ35、37、FCトレーサ32と接続するためのコネクタ38、FCトレーサ33と接続するためのコネクタ39、制御線I2C、チップ間FC接続線40、チップ制御用のバイパス設定スイッチ41、42、制御線I2C用のコネクタ43、コネクタHM5が設けてある。
クロスポイントスイッチチップ30は、コネクタ34とコネクタ35とを連結する伝送路と外部コネクタ38とチップ間FC接続線40への伝送路の接続を自由に設定できるチップ(半導体集積回路)である。クロスポイントスイッチチップ31は、コネクタ36とコネクタ37とを連結する伝送路と外部コネクタ39とチップ間FC接続線40への伝送路の接続を自由に設定できるチップ(半導体集積回路)である。FCトレーサ32、33は、BRTの各伝送路のトレースを行うものである。コネクタ34は、BP側のコントローラCM0〜CM3と接続するものである。コネクタ36は、BP側のコントローラCM4〜CM7と接続されるものである。コネクタ35、37は、BRT側と接続するものである。コネクタ38は、FCトレーサ32と接続するものである。コネクタ39は、FCトレーサ33と接続するものである。接続線40は、クロスポイントスイッチチップ30、31間をFC接続するものである。バイパス設定スイッチ41、42は、基板上でチップ制御の設定を行うスイッチである。コネクタ43は、制御線I2C用のインタフェースである。制御線I2Cは、クロスポイントスイッチチップ30、31の制御を行うためのもので、通常、コネクタ35を経由してBRT側から制御信号が与えられるものである。コネクタHM5は、中継ボード11へ電力供給するためのコネクタである。
〔以下付記を記載する〕
(付記1) 複数の伝送路を備えた第1の基板の伝送路の試験方法において、
前記第1の基板の複数の伝送路の一部と接続して信号の送出又は受信を行う第2の基板と前記第1の基板との伝送路の間に備えた中継ボードで、前記第1の基板と前記第2の基板間の伝送路の切り替えを行えるようにし、
前記第2の基板からの伝送路を前記中継ボードで切り替えることにより前記第2の基板で、前記第1の基板の複数の伝送路の試験を行うことを特徴とした伝送路の試験方法。
(付記2) 複数の伝送路を備えた第1の基板と、
該第1の基板の複数の伝送路の一部と接続して信号の送出又は受信を行う第2の基板と、
前記第1の基板と前記第2の基板の伝送路の間に、前記第1の基板と前記第2の基板間の伝送路の切り替えを行う中継ボードとを備え、
前記第2の基板からの伝送路を前記中継ボードで切り替えることにより前記第2の基板で前記第1の基板の全ての伝送路の試験を行うことを特徴とした伝送路の試験装置。
(付記3) 複数の伝送路を備えた第1の基板と、
該第1の基板の複数の伝送路と接続して信号の送出又は受信を行う第2の基板と、
前記第1の基板と前記第2の基板の伝送路の間に、前記第1の基板と前記第2の基板間の伝送路の切り替えを行うと共に該伝送路のトレースを行う外部コネクタを設けた中継ボードと、
前記外部コネクタに接続されたトレーサとを備え、
前記第1の基板と前記第2の基板間の伝送路を前記中継ボードで切り替えることにより前記複数の伝送路のトレースを行うことを特徴とした伝送路の試験装置。
(付記4) 複数の伝送路を備えた第1の基板と、
該第1の基板の複数の伝送路と接続して信号の送出又は受信を行う第2の基板と、
前記第1の基板と前記第2の基板の伝送路の間に、前記第1の基板と前記第2の基板間の伝送路の切り替えを行う中継ボードとを備え、
前記第1の基板と前記第2の基板間の伝送路を前記中継ボードで切り替えることにより前記複数の伝送路の障害個所を特定することを特徴とした伝送路の試験装置。
(付記5) 複数の伝送路を備えた第1の基板と、
該第1の基板の複数の伝送路と接続して伝送路の切り替えを行うと共に該伝送路に接続された外部コネクタを設けた中継ボードと、
前記外部コネクタに接続された試験信号の送受信を行う試験用外部ソースとを備え、
前記試験用外部ソースが接続された伝送路を前記中継ボードで切り替えることにより前記複数の伝送路の試験を行うことを特徴とした伝送路の試験装置。
(付記6) 前記第1の基板と前記第2の基板、前記中継ボードと前記第1の基板又は前記第2の基板との接続は、ケーブルを使用しないコネクタ接続されることを特徴とした請求項2〜5のいずれかに記載の伝送路の試験装置。
本発明のBRT試験装置の説明図である。 本発明のトレーサを設ける場合の説明図である。 本発明の信号が同一方向のポートの接続の入れ替えの説明図である。 本発明の相手側ボードが存在しない場合の試験の説明図である。 本発明の中継ボードの説明図である。 従来のBRTを用いたFC接続の説明図である。 従来のコネクタ接続された基板同士の説明図である。
符号の説明
1 コントローラCM0〜CM7(第2の基板)
2 エクステンションボード(中継ボード)
3 バックエンドルータ(BRT;第1の基板)

Claims (3)

  1. 複数の伝送路を備えた第1の基板と、
    該第1の基板の複数の伝送路と接続して信号の送出又は受信を行う第2の基板と、
    前記第1の基板と前記第2の基板の伝送路の間に、前記第1の基板と前記第2の基板間の伝送路の切り替えを行う外部コネクタを設けた中継ボードと、
    前記外部コネクタに接続されたトレーサとを備え、
    前記第1の基板と前記第2の基板間の伝送路を前記中継ボードで切り替えることにより前記複数の伝送路のトレースを行うことを特徴とした伝送路の試験装置。
  2. 複数の伝送路を備えた第1の基板と、
    該第1の基板の複数の伝送路の2つ以上と接続して信号の送出又は受信を行う第2の基板と、
    前記第1の基板と前記第2の基板の伝送路の間に、前記第1の基板と前記第2の基板間の伝送路の切り替えを行う、外部コネクタを設けた中継ボードとを備え、
    前記第1の基板と前記第2の基板間の2つ以上の伝送路を同時に前記中継ボードで切り替えることにより前記2つ以上の伝送路の障害個所を同時に特定することを特徴とした伝送路の試験装置。
  3. 複数の伝送路を備えた第1の基板と、
    該第1の基板の複数の伝送路と接続して伝送路の切り替えを行う外部コネクタを設けた中継ボードと、
    前記外部コネクタに接続された試験信号の送受信を行う試験用外部ソースとを備え、
    前記試験用外部ソースが接続された伝送路を前記中継ボードで切り替えることにより前記複数の伝送路の試験を行うことを特徴とした伝送路の試験装置。
JP2005167617A 2005-06-08 2005-06-08 伝送路の試験装置 Expired - Fee Related JP4800670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005167617A JP4800670B2 (ja) 2005-06-08 2005-06-08 伝送路の試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005167617A JP4800670B2 (ja) 2005-06-08 2005-06-08 伝送路の試験装置

Publications (2)

Publication Number Publication Date
JP2006343162A JP2006343162A (ja) 2006-12-21
JP4800670B2 true JP4800670B2 (ja) 2011-10-26

Family

ID=37640239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005167617A Expired - Fee Related JP4800670B2 (ja) 2005-06-08 2005-06-08 伝送路の試験装置

Country Status (1)

Country Link
JP (1) JP4800670B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053171B1 (ko) * 2009-04-21 2011-08-02 (주)우진엔지니어링 마스터 디바이스 및 리모트 디바이스를 포함하는 케이블 테스트 장치
KR101567364B1 (ko) 2015-01-26 2015-11-20 (주)정우이엔지 다층의 어댑터 트레이와 무전기 시험환경을 제공하는 이동형 정비 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133832A (ja) * 1988-11-15 1990-05-23 Pfu Ltd Cpuボード用イクステンション基板
JPH0377454A (ja) * 1989-08-19 1991-04-03 Fujitsu Ltd 通信回線診断方式
JPH04112535U (ja) * 1991-03-15 1992-09-30 日本電気株式会社 伝送路間通信試験用伝送路切替装置
JP2003174509A (ja) * 2001-12-05 2003-06-20 Oki Electric Ind Co Ltd ディジタル交換装置およびその試験回線接続制御方法

Also Published As

Publication number Publication date
JP2006343162A (ja) 2006-12-21

Similar Documents

Publication Publication Date Title
US7516272B2 (en) Midplane-independent implementations of data storage system enclosures
US7958273B2 (en) System and method for connecting SAS RAID controller device channels across redundant storage subsystems
US6993610B2 (en) Data storage system having two disk drive controllers each having transmit and receive path connected in common to single port of disk drive via buffer or multiplexer
CN101982797B (zh) 光纤连接装置
US20110299316A1 (en) Memory module, method and memory system having the memory module
CN102446534A (zh) 用于连接多个硬盘驱动器的系统和方法
JP2016091010A (ja) データ・バス・イン・ア・ボックス(bib)システムの設計および実装
US7401167B2 (en) Disk array apparatus and data relay method of the disk array apparatus
US20110119425A1 (en) Detachable interconnect for configurable width memory system
US7814256B2 (en) Computer, IO expansion device and method for recognizing connection of IO expansion device
US7861123B1 (en) Managing loop interface failure
US20240214075A1 (en) Signaling on a high-speed data connector
US7986884B2 (en) Optical network test access point device
JP4800670B2 (ja) 伝送路の試験装置
CN112630903B (zh) 一种基于Type-C接口的有源光缆
TW200905226A (en) An apparatus and method for testing SAS channels
KR20170081014A (ko) 이중화 구조를 갖는 제어시스템을 시험하기 위한 이동형 시험장치 및 시험 시스템
CN100405313C (zh) 链接控制卡测试系统及方法
CN100396024C (zh) 一种交换网板的测试装置和测试方法
JP3042595B2 (ja) 光線路保守システム
JP7150334B2 (ja) 集合型シャーシシステム及び通信システム
JP2005196331A (ja) ディスクアレイ装置及びディスクアレイ装置の構成変更方法
US5933259A (en) Remotely disposed high speed switches for high speed connection between computers and peripheral devices
JP4497963B2 (ja) ストレージ装置
US20080171458A1 (en) Apparatus for facilitating video connections to surveillance devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110418

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4800670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees