JP4793156B2 - Build-up printed wiring board - Google Patents
Build-up printed wiring board Download PDFInfo
- Publication number
- JP4793156B2 JP4793156B2 JP2006209139A JP2006209139A JP4793156B2 JP 4793156 B2 JP4793156 B2 JP 4793156B2 JP 2006209139 A JP2006209139 A JP 2006209139A JP 2006209139 A JP2006209139 A JP 2006209139A JP 4793156 B2 JP4793156 B2 JP 4793156B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- build
- power supply
- ground
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、ビルドアップ層にコンデンサが形成されたビルドアッププリント配線板に関する。 The present invention relates to a build-up printed wiring board in which a capacitor is formed in a build-up layer.
近時、半導体装置を実装するプリント配線板においては、高密度、高精度の配線層を有するプリント配線板が要求されており、このようなプリント配線板として、例えばビルドアッププリント配線板が使用されている。図8は、従来のビルドアッププリント配線板の構成を示す断面図である。図8に示すように、従来のビルドアッププリント配線板101は、ベースとなるコア基板102と、このコア基板102の上下面に夫々形成されたビルドアップ層103とを備えている。コア基板102にはその厚さ方向に貫通する複数の貫通ヴィア104が形成されている。また、ビルドアップ層103は、絶縁膜と配線パターンとが交互に複数個積層されて形成されており、ビルドアップ層103内には上下の配線パターンを電気的に接続するビルドヴィア105が形成されている。
Recently, printed wiring boards for mounting semiconductor devices are required to have high-density and high-precision wiring layers. For example, build-up printed wiring boards are used as such printed wiring boards. ing. FIG. 8 is a cross-sectional view showing a configuration of a conventional build-up printed wiring board. As shown in FIG. 8, a conventional build-up printed
このビルドアップ層103においては、配線を形成する導体膜の幅と間隔に対して、導体膜幅/間隔=15μm/15μm程度まで、また、ビルドヴィア105に対しては、その穴径φが50μm程度まで微細化でき、高密度配線を可能にしている。また、ビルドアップ層103の表面には、電子部品接続用の接続パッドが形成されており、これらの接続パッドはビルドヴィア105に接続されている。そして、接続パッド上には、はんだバンプを介して電子部品106が搭載されている。
In the build-
このように構成された従来のビルドアッププリント配線板101においては、ビルドアップ層103に形成されたビルドヴィア105は、コア基板102に形成された貫通ヴィア104と比較して、その大きさが微細な分、インダクタ成分が大きくなり、電源膜のインピーダンスZ0が高くなる。一般に、プリント配線板にはLSI等の電子部品が搭載され、図8では、ビルドアッププリント配線板101上には、電子部品106が搭載されている。そして、この電子部品106が高速に動作すると、電源ノイズが引き起こされる。この電源ノイズを除去するためには、より高周波に近づくほどLSI等の電子部品のより近傍にデカップリング・コンデンサを配置し、インピーダンスZ0を低く押さえる必要がある。しかしながら、コンデンサを配置する位置は、最も近い距離でも電子部品106の周辺又はその裏側となり、それ以上近くにチップコンデンサ等の部品を実装することは困難である。
In the conventional build-up printed
チップコンデンサを電子部品の近傍に実装した従来技術としては、例えば、特許文献1及び2に記載の従来技術がある。これは、チップコンデンサ等のディスクリート部品をプリント配線板内層に埋め込むものである。
As a conventional technique in which a chip capacitor is mounted in the vicinity of an electronic component, for example, there are conventional techniques described in
また、特許文献3においては、チップコンデンサを設置せずに、ビルドアップ層にコンデンサ構造を作り込んだ従来技術が開示されている。この従来技術においては、電源膜とグランド膜との間に挟まれている絶縁膜に対して、1MHz以上における比誘電率が100以上の誘電材粉末材を使用することにより、電源層のインピーダンスZ0を低く抑えている。
しかしながら、上述の従来技術には以下に示すような問題点がある。 However, the above-described prior art has the following problems.
特許文献1に記載の従来技術においては、チップコンデンサ等のディスクリート部品をプリント配線板内層に埋め込んでいるが、LSI等の電子部品から最も近い領域に形成されたビルドアップ層に埋め込むことができないこと、更には、ディスクリート部品を埋め込むため、導体パターンの設計自由度が制限させること、等の問題点がある。
In the prior art described in
また、特許文献2に記載の従来技術においては、ビルドアップ層内にコンデンサ構造を作り込んではいるものの、電源膜とグランド膜とを効率良く対向させ、高周波ノイズを効率良く抑制するデカップリング・コンデンサ及びその生成方法については説明されていない。
In the prior art disclosed in
本発明はかかる問題点に鑑みてなされたものであって、ビルドアップ層に電源膜とグランド膜とを効果的に対向させてコンデンサを形成することにより、LSI等の実装電子部品の高速動作が引き起こす電源ノイズを抑制したビルドアッププリント配線板を提供することを目的とする。 The present invention has been made in view of such a problem. By forming a capacitor by effectively opposing a power supply film and a ground film to a buildup layer, high-speed operation of a mounted electronic component such as an LSI can be performed. An object of the present invention is to provide a build-up printed wiring board that suppresses the power noise that is caused.
本発明に係るビルドアッププリント配線板は、コア基板と、このコア基板の面における第1の方向及びこの第1の方向に交差する第2の方向に沿って夫々複数個配列され前記コア基板の両面間を電気的に導通させる貫通ヴィアと、前記コア基板の一方又は両方の面上に形成され導電膜と絶縁膜とが交互に積層されたビルドアップ層と、このビルドアップ層内に形成され上下の前記導電膜間を電気的に接続するビルドヴィアと、を有し、前記貫通ヴィアは前記第1の方向に関して交互に電源及びグランドに接続されると共に、前記第2の方向に関しても交互に電源及びグランドに接続され、前記導電膜は、前記電源に接続された貫通ヴィアに導通された電源膜と、前記グランドに接続された貫通ヴィアに導通されたグランド膜とから構成され、これらの電源膜及びグランド膜が各絶縁膜上で前記第1及び第2の方向に沿って交互に配置され、且つ、各絶縁膜を挟む上下の前記電源膜と前記グランド膜とが平面視で一部が重なるように配置されていることを特徴とする。 The build-up printed wiring board according to the present invention includes a core substrate, and a plurality of the build-up printed wiring boards arranged in a first direction on the surface of the core substrate and a second direction intersecting the first direction. Formed in the build-up layer, through vias that electrically conduct between both surfaces, a build-up layer formed on one or both surfaces of the core substrate, in which conductive films and insulating films are alternately laminated, Build vias that electrically connect the upper and lower conductive films, and the through vias are alternately connected to the power source and the ground in the first direction, and alternately in the second direction. The conductive film is connected to a power source and a ground, and the conductive film includes a power source film that is conductive to a through via connected to the power source, and a ground film that is conductive to a through via connected to the ground. These power supply films and ground films are alternately arranged on the respective insulating films along the first and second directions, and the upper and lower power supply films and the ground films sandwiching the respective insulating films are viewed in plan view. It is characterized by being arranged so that a part may overlap.
前記コア基板の面における前記貫通ヴィアの配列が、千鳥状であることが好ましい。 The arrangement of the through vias on the surface of the core substrate is preferably staggered.
また、前記ビルドアップ層の最上層に、電子部品が接続される接続パッドを形成することができる。 In addition, a connection pad to which an electronic component is connected can be formed on the uppermost layer of the buildup layer.
また、前記導電膜の形状は、長方形状であることが好ましい。更に、前記ビルドヴィアは、前記導電膜の短縁部に接続することができ、前記電源膜と前記グランド膜とが、平面視でその長手方向を相互に直交させるようにして配置されていることが好ましい。 The conductive film preferably has a rectangular shape. Further, the build via can be connected to a short edge portion of the conductive film, and the power supply film and the ground film are arranged so that their longitudinal directions are orthogonal to each other in a plan view. Is preferred.
前記電源膜及び前記グランド膜のいずれか一方が、各絶縁膜上で相互に電気的に接続されていてもよい。 Either the power supply film or the ground film may be electrically connected to each other on each insulating film.
本発明によれば、LSI等の電子部品が搭載されるビルドアップ層において、電源膜及びグランド膜を各絶縁膜上で第1及び第2の方向に沿って交互に配置し、且つ、各絶縁膜を挟む上下の電源膜と前記グランド膜とが平面視で一部が重なるように配置してコンデンサを形成することにより、電源膜のインピーダンスを低くすることができ、ビルドアッププリント配線板に搭載される電子部品の動作に起因する高周波電源ノイズを抑制することができる。 According to the present invention, in the buildup layer on which electronic components such as LSI are mounted, the power supply film and the ground film are alternately arranged along the first and second directions on each insulating film, and each insulating film is provided. By forming a capacitor by placing the upper and lower power supply films sandwiching the film and the ground film so that they partially overlap in plan view, the impedance of the power supply film can be lowered and mounted on the build-up printed wiring board It is possible to suppress high frequency power supply noise caused by the operation of the electronic component.
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態に係るビルドアッププリント配線板について説明する。図1は、本発明の第1の実施形態に係るビルドアッププリント配線板の構成を示す断面図である。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, the build-up printed wiring board according to the first embodiment of the present invention will be described. FIG. 1 is a cross-sectional view showing a configuration of a build-up printed wiring board according to the first embodiment of the present invention.
図1に示すように、本実施形態に係るビルドアッププリント配線板1は、ベースとなるコア基板2と、このコア基板2の上下面に夫々形成されたビルドアップ層3とを備えている。コア基板4は、単層又は多層であり、図示例では多層であり、絶縁膜15間に配線パターン11が形成されている。また、コア基板2にはその厚さ方向に基板を貫通する複数個のスルーホールが形成され、これらのスルーホールの内壁に金属膜を形成することにより複数個の貫通ヴィア4が形成されている。そして、貫通ヴィア4を介して、コア基板2の上下面間の導通がなされている。更に、これらの複数個の貫通ヴィア4は、コア基板2の面に対して、第1の方向及びこの第1の方向に交差する第2の方向に沿って配列されており、例えば、千鳥状に配列されていることが好ましい。なお、ビルドアップ層3は、上面又は下面の一方のみに形成されていてもよい。
As shown in FIG. 1, the buildup printed
ビルドアップ層3は、絶縁膜14と導電膜10とが交互に複数個積層されて形成されており、各絶縁膜には上下の導電膜10を相互に電気的に接続するビルドヴィア5が形成されている。また、ビルドアップ層3の最上層には、LSI等の電子部品6を搭載するための接続パッド13が形成されており、例えばはんだバンプ12を介して電子部品6が接続されている。この接続パッド13はビルドヴィア5を介して導電膜10に接続され、一方、貫通ヴィア4の上端は、ビルドアップ層3の最下層における導電膜10と接続されており、コア基板2を貫通する貫通ヴィア4とビルドアップ層3に形成されたビルドヴィア3を通して、電子部品6の各ピンに電源が供給される。
The build-up
次に、ビルドアップ層3における導電膜の構成について図2乃至6を参照して詳細に説明する。先ず、図2乃至4を参照して、ビルドアップ層3の下層側から順次説明する。図2は、複数個の貫通ヴィアに、グランド(G)及び電源(V)電位が交互に割り当てられた様子を示す斜視図である。図2においては、コア基板2に形成された複数個の貫通ヴィア4の上端部を示しており、これら複数個の貫通ヴィア4は、コア基板2の面において第1の方向及びこの第1の方向に交差する第2の方向に沿って配列され、特に2次元的に周期配列されている。そして、貫通ヴィア4は、夫々グランド(G)及び電源(V)に交互に接続されている。
Next, the configuration of the conductive film in the
次に、図3においては、図2に示す各貫通ヴィア4に導電膜が接続されており、この導電膜は、電源(V)電位が割り当てられた貫通ヴィア4に接続された電源膜8と、グランド(G)電位が割り当てられた貫通ヴィア4に接続されたグランド膜7とからなる。これらのグランド膜7及び電源膜8からなる導電膜の形状は、例えば、長方形が好ましい。図3に示すように、グランド膜7と電源膜8とは、その長手方向が相互に直交するように配置されている。更に、グランド膜7の短縁部に沿って、夫々複数個のすり鉢状のビルドヴィア5が形成されている。図示例では、一方の端部に沿って形成されたビルドヴィア5の個数は3個としている。同様に、電源膜8の短縁部に沿って、夫々複数個のすり鉢状のビルドヴィア5が形成されており、図示例では、一方の端部に沿って形成されたビルドヴィア5の個数は3個としている。このように、グランド膜7上に形成されたビルドヴィア5の配列方向と、電源膜8上に形成されたビルドヴィア5の配列方向とは、相互に直交している。
Next, in FIG. 3, a conductive film is connected to each through via 4 shown in FIG. 2, and this conductive film is connected to the power supply film 8 connected to the through via 4 to which the power (V) potential is assigned. And a
図4においては、図3に示す配線パターン上に、絶縁膜(図示せず)を介して、グランド膜7及び電源膜8が配置され、下層におけるグランド膜7及び電源膜8は、夫々上層における電源膜8及びグランド膜7に対向するように配置されている。つまり、電源(V)が割り当てられた貫通ヴィア4に接続された電源膜8の上方には、絶縁膜を介してグランド膜7が対向配置され、電源膜8とグランド膜7とが平面視で一部が重なっており、同様に、グランド(G)が割り当てられた貫通ヴィア4に接続されたグランド膜7の上方には、絶縁膜を介して電源膜8が対向配置され、グランド膜7と電源膜8とが平面視で一部が重なっている。
In FIG. 4, a
そして、電源(V)が割り当てられた貫通ヴィア4に接続された電源膜8の長手方向と、その上方に配置されたグランド膜7の長手方向とは、相互に直交している。更に、電源膜8の短手方向に隣接し、電源膜8と同層上に形成された1対のグランド膜7における夫々電源膜8側の端部上に形成されたビルドヴィア5には、電源膜8の上方に対向配置されたグランド膜7の両端部が夫々接続されている。
The longitudinal direction of the power supply film 8 connected to the through via 4 to which the power supply (V) is assigned is perpendicular to the longitudinal direction of the
同様に、グランド(G)が割り当てられた貫通ヴィア4に接続されたグランド膜7の長手方向と、その上方に配置される電源膜8の長手方向とは、相互に直交している。更に、グランド膜7の短手方向に隣接し、グランド膜7と同層上に形成された1対の電源膜8における夫々グランド膜7側の端部上に形成されたビルドヴィア5には、前記グランド膜7の上方に対向配置された電源膜8の両端部が夫々接続されている。
Similarly, the longitudinal direction of the
そして、図4に示す積層構造を繰り返すことにより、図1に示すような所定層数のビルドアップ層3が形成される。このように、本実施形態においては、同絶縁膜上においてグランド膜7と電源膜8とを交互に配線すると共に、上下方向には絶縁膜を介してグランド膜7と電源膜8とを対向させることで、電子部品6直下のビルドアップ層3にコンデンサを効率的に形成している。
Then, by repeating the laminated structure shown in FIG. 4, a predetermined number of
また、図6は、図1のビルドアップ層における電源(V)が割り当てられた貫通ヴィアを含む詳細断面図である。図6に示すように、電源(V)が割り当てられた貫通ヴィア4の上端部には電源膜8aが接続されており、貫通ビア4及び電源膜8a上には絶縁膜14を介してグランド膜7aが形成されている。また、電源膜8aの両端部には、夫々ビルドヴィア5が形成され、これらのビルドヴィア5は、グランド層膜7aに隣接する1対の電源膜8b及び8cの端部に夫々接続されている。更に、グランド膜7a上には絶縁膜14を介して電源膜8dが形成されている。そして、電源膜8dは、電源膜8dとグランド膜7aとの間の絶縁膜14に設けられたビルドヴィア5を介して、電源膜8b及び8cと電気的に接続されている。更にまた、電源膜8d上には絶縁膜14を介してグランド膜7bが形成されている。このように、絶縁膜14を介して、電源膜とグランド膜とが交互に対向配置され、コンデンサ構造が形成されている。なお、図6においては、電源膜8a、8dに対しては、その長手方向の断面形状が示されており、グランド膜7a、7bに対しては、その短手方向の断面形状が示されている。
FIG. 6 is a detailed cross-sectional view including through vias to which the power supply (V) is assigned in the buildup layer of FIG. As shown in FIG. 6, a
また、導電膜を上下方向に接続するビルドヴィア5は、図6においては直列に形成されているが、図5に示すように、スパイラル状に形成することもできる。
In addition, the
また、電源膜8及びグランド膜7のいずれか一方を各絶縁膜上で相互に電気的に接続することで、電源供給量を強化してもよい。
Further, the power supply amount may be strengthened by electrically connecting one of the power supply film 8 and the
次に、本実施形態の動作について説明する。上述のように、コア基板2の貫通ヴィア4は、夫々グランド(G)及び電源(V)に交互に接続され、このコア基板2における電源(V)に接続された貫通ヴィア4から、ビルドアップ層3のビルドヴィア5を通して電子部品6の各ピンに電源が供給される。一般に、電子部品6を高速に動作させると、高周波の電源ノイズが発生する。しかしながら、本実施形態においては、電子部品6の直下におけるビルドアップ層3に、電源膜8とグランド膜7とを絶縁膜14を介して平面視で一部が重なるようにしてコンデンサを形成しており、このため、電子部品7のピンと電源膜8との間の距離が短い。従って、電子部品7のピンと電源膜8との間の配線パターンのインダクタンスが小さくなり、電源膜8のインピーダンスZ0は低く、ビルドアップ層3に形成されたコンデンサはデカップリング・コンデンサとして効果的に機能する。また、電子部品6のピンから出た高周波ノイズがビルドアップ層3に形成されたコンデンサに到達する時間が短い。
Next, the operation of this embodiment will be described. As described above, the through
従って、本実施形態によれば、LSI等の電子部品6が搭載されるビルドアップ層3において、電源膜8とグランド膜7とを対向させてコンデンサが形成することにより、電源膜8のインピーダンスZ0を低くすることができる。このため、コンデンサはデカップリング・コンデンサとして効果的に機能する。更に、電子部品6の直下にコンデンサが形成されるので、電子部品6のピンから発生した高周波ノイズがビルドアップ層3に形成されたコンデンサに到達する時間が短くて済み、配線経路の増大による放射電磁ノイズが抑制される。このように、ビルドアッププリント配線板1に実装されたLSI等の電子部品6の高速動作に起因して引き起こされる高周波電源ノイズを抑制することができる。また、一般的に、ビルドアップ層3における絶縁膜の厚さは30μm程度しかなく、一般基板の絶縁膜の厚さである50μm以上と比較して導電膜間が薄いため、コンデンサの容量が大きくなり、コンデンサの形成には有利である。
Therefore, according to the present embodiment, the capacitor Z is formed with the power supply film 8 and the
なお、本実施形態においては、電源膜8及びグランド膜7の形状を長方形としたが、各絶縁膜上で電源膜8及びグランド膜7を交互に配線することができれば、他の形状を使用することができる。
In the present embodiment, the shapes of the power supply film 8 and the
次に、本発明の第2の実施形態について説明する。図7は、本発明の第2の実施形態に係るビルドアッププリント配線板の構成を示す断面図である。図7に示すように、本実施形態においては、コンデンサが形成されたビルドアップ層3の層間絶縁材料として、誘電率の高い材料である高誘電材料9が使用されている。このような高誘電材料として、例えば、特許文献3においては、1MHz以上における比誘電率が100以上の誘電材料を使用している。このような高誘電材料9を使用することにより、コンデンサの効果を更に高めることができる。なお、図7においては、その他の構成は図1に示す第1の実施形態の構成と同様であり、そのため、同一の構成物には同一の符号を付してその説明を省略する。
Next, a second embodiment of the present invention will be described. FIG. 7 is a cross-sectional view showing a configuration of a build-up printed wiring board according to the second embodiment of the present invention. As shown in FIG. 7, in this embodiment, a high dielectric material 9 which is a material having a high dielectric constant is used as an interlayer insulating material of the
なお、従来のビルドアッププリント配線板においても、ビルドアップ層にコンデンサを形成した例が存在する(例えば、特許文献3参照)。しかしながら、従来技術においては、グランド膜7と電源膜8とを効率よく対向させ、デカップリング・コンデンサを形成するために、コア基板2における貫通ヴィア4を千鳥状に配置し、各絶縁膜間でグランド膜7と電源膜8とを対向させる構造は開示されていない。
Note that there is an example in which a capacitor is formed in a buildup layer even in a conventional buildup printed wiring board (see, for example, Patent Document 3). However, in the prior art, in order to efficiently make the
また、ビルドアッププリント配線板のような微細配線では、搭載される電子部品であるLSI等のピン配置に合わせて、グランド膜7及び電源膜8をうまく配置する必要があり、単純に広い面積を確保してグランド膜7及び電源膜8を対向させてコンデンサを形成することは困難である。本発明は、コンデンサをLSI等のピン配置に対して効率よく配置するものであって、特に、グランド膜7及び電源膜8の3次元的な配置構造にも従来技術には見られない特徴を有するものである。
In addition, in fine wiring such as a build-up printed wiring board, it is necessary to arrange the
1;ビルドアッププリント配線板
2;コア基板
3;ビルドアップ層
4;貫通ヴィア
5;ビルドヴィア
6;電子部品
7、7a、7b;グランド膜
8、8a、8b、8c、8d;電源膜
9;高誘電材料
10;導電膜
11;配線パターン
12;はんだバンプ
13;接続パッド
14、15;絶縁膜
101;ビルドアッププリント配線板
102;コア基板
103;ビルドアップ層
104;貫通ヴィア
105;ビルドヴィア
106;電子部品
DESCRIPTION OF
Claims (7)
7. The build-up printed wiring board according to claim 1, wherein any one of the power supply film and the ground film is electrically connected to each other on each insulating film. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209139A JP4793156B2 (en) | 2006-07-31 | 2006-07-31 | Build-up printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209139A JP4793156B2 (en) | 2006-07-31 | 2006-07-31 | Build-up printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034755A JP2008034755A (en) | 2008-02-14 |
JP4793156B2 true JP4793156B2 (en) | 2011-10-12 |
Family
ID=39123845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006209139A Expired - Fee Related JP4793156B2 (en) | 2006-07-31 | 2006-07-31 | Build-up printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4793156B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5284155B2 (en) * | 2008-03-24 | 2013-09-11 | 日本特殊陶業株式会社 | Component built-in wiring board |
JP5761664B2 (en) * | 2011-01-31 | 2015-08-12 | 京セラサーキットソリューションズ株式会社 | Wiring board |
JP6818534B2 (en) * | 2016-12-13 | 2021-01-20 | キヤノン株式会社 | Printed wiring board, printed circuit board and electronic equipment |
-
2006
- 2006-07-31 JP JP2006209139A patent/JP4793156B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008034755A (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5715009B2 (en) | Component built-in wiring board and manufacturing method thereof | |
EP1761119B1 (en) | Ceramic capacitor | |
US9155196B2 (en) | Wiring board | |
JP4912992B2 (en) | Capacitor-embedded substrate and manufacturing method thereof | |
JP5756958B2 (en) | Multilayer circuit board | |
US20170256497A1 (en) | Electronic component built-in substrate and method for manufacturing the same | |
JP5056080B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR20030088357A (en) | Metal core substrate and process for manufacturing same | |
JP2008198999A (en) | Printed circuit board with built-in electronic device and method of manufacturing the same | |
US8076588B2 (en) | Multilayer wiring board | |
JP6614246B2 (en) | Capacitor built-in multilayer wiring board and manufacturing method thereof | |
KR20150046615A (en) | Muli Layer Printed Circuit Board | |
JP4854345B2 (en) | Capacitor sheet and electronic circuit board | |
JP4965237B2 (en) | Wiring board built-in capacitor and wiring board | |
JP4793156B2 (en) | Build-up printed wiring board | |
JP2007520888A (en) | Method for increasing routing density for circuit boards and such circuit boards | |
US10134693B2 (en) | Printed wiring board | |
TWI479963B (en) | Passive device embedded in substrate and substrate with passive device embedded therein | |
JP4305088B2 (en) | Capacitor and manufacturing method thereof, interposer or printed wiring board and manufacturing method thereof | |
JP2007081166A (en) | Capacitor for built-in wiring board and wiring board | |
JP6105517B2 (en) | Wiring board | |
JP2013073951A (en) | Multilayer circuit board with built-in through capacitor and mounting structure of multilayer circuit board with built-in through capacitor | |
JP2010062180A (en) | Multilayer printed wiring board | |
JP3796104B2 (en) | Multilayer wiring board | |
JP3912248B2 (en) | Electromagnetic induction spiral inductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |