JP3912248B2 - Electromagnetic induction spiral inductor - Google Patents
Electromagnetic induction spiral inductor Download PDFInfo
- Publication number
- JP3912248B2 JP3912248B2 JP2002285289A JP2002285289A JP3912248B2 JP 3912248 B2 JP3912248 B2 JP 3912248B2 JP 2002285289 A JP2002285289 A JP 2002285289A JP 2002285289 A JP2002285289 A JP 2002285289A JP 3912248 B2 JP3912248 B2 JP 3912248B2
- Authority
- JP
- Japan
- Prior art keywords
- spiral inductor
- wiring layer
- conductor wiring
- electromagnetic induction
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置用基板に内蔵されるインダクタの構造に関する。
【0002】
【従来の技術】
高周波回路の応用分野が広がるとともに、回路の小型化の要求が強まっている。半導体では受動素子まで集積されたMMIC(Monolithic Microwave Integrated Circuits)や部品をプリント配線板に内蔵した部品内蔵の半導体装置用基板の研究・開発が進められている。
これらの小型化を進めるためには、配線の高密度化だけでなく、内部回路に使用するL(インダクタ)、C(キャパシタ)、R(レジスター)も高密度化する必要がある。
【0003】
LRCの中でも、インダクタLは高密度にすることが難しく、図4(a)〜(c)に示すような大面積を使用するスパイラルインダクタが使用され、2次元的な構成では、インダクタのインダクタンスを確保するには、ある限界にきている。
【0004】
【発明が解決しようとする課題】
スパイラルインダクタを使用した場合、必要なインダクタンスを得るにはある程度の面積が必要となる。今後、半導体装置用基板が多層化されるにつれ、平面的なインダクタだけではなく、面積(体積)を削減した3次元的なインダクタ構成の必要性が高まっている。
本発明は、上記問題点に鑑み考案されたもので、電流の変化によって生じる電磁誘導を一方向だけでなく、多方向に生じさせることで、単位体積当たりのインダクタンス効率を上げることが可能な電磁誘導スパイラルインダクタを提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明に於いて上記課題を達成するために、本発明は、少なくとも基板に垂直に磁界を発生させるインダクタが内蔵された半導体装置用基板において、分割点が直線状となるよう分割されたスパイラルインダクタ導体配線層が、絶縁層を介して少なくとも2層形成されており、前記分割されたスパイラルインダクタ導体配線層が直線状に配置されたビアにて接続されてスパイラルインダクタを形成することで基板に平行に磁界を発生可能であることを特徴とする電磁誘導スパイラルインダクタとしたものである。
【0006】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
本発明の電磁誘導スパイラルインダクタは、スパイラルインダクタ導体配線層の電流の変化に対して基板に垂直に生じる磁界を作ることで、インダクタ成分を高めるだけでなく、基板に水平な成分への磁界も利用して電磁誘導(コイル状の配線に電流の変化に対してそれを妨げる向きに磁界が発生する現象)による妨げる力を高めることでインダクタ成分を効率よく得るようにしたものである。
このように、本発明の電磁誘導スパイラルインダクタはスパイラルインダクタの電磁誘導作用を強めることで、スパイラルインダクタ導体配線層が持つインダクタンス成分を増加させる。よって、スパイラルインダクタの使用面積を削減することができる。
【0007】
図1(a)は、本発明の電磁誘導スパイラルインダクタの一実施例を示す模式平面図である。この電磁誘導スパイラルインダクタは、スパイラルインダクタ導体配線層を2分割して、分割されたスパイラルインダクタ導体配線層21及び分割されたスパイラルインダクタ導体配線層22が絶縁層12を介して絶縁基材11上に形成されており、分割されたスパイラルインダクタ導体配線層21及び分割されたスパイラルインダクタ導体配線層22はビア41にて電気的に接続され、絶縁層12を介して分割されたスパイラルインダクタ導体配線層21及び分割されたスパイラルインダクタ導体配線層22が行き来する2層構成のスパイラルインダクタを形成したものである。
【0008】
図1(b)は、図1(a)をA−A’線で切断した模式構成断面図で、図1(c)は、図1(a)をB−B’線で切断した模式構成断面図である。
図1(d)は、図1(a)をD方向から見た時の電流の方向を示す説明図で、垂直方向にも電流の向きが発生し、電磁誘導によって発生する磁界の方向が2方向のスパイラルインダクタを形成している。よって、導体配線層に流れる交流電流(特に高周波成分)を妨げる働きをする磁界成分を2方向から得ることで、インダクタ成分を効率よく得るようにし、インダクタンスの値を大きくしている。
【0009】
図2(a)は、本発明の電磁誘導スパイラルインダクタの他の実施例を示す模式平面図である。この電磁誘導スパイラルインダクタは、スパイラルインダクタ導体配線層を8分割して、分割されたスパイラルインダクタ導体配線層21及び分割されたスパイラルインダクタ導体配線層22が絶縁層12を介して絶縁基材11上に形成されており、分割されたスパイラルインダクタ導体配線層21及び分割されたスパイラルインダクタ導体配線層22はビア41にて電気的に接続され、絶縁層12を介して分割されたスパイラルインダクタ導体配線層21及び分割されたスパイラルインダクタ導体配線層22が行き来する2層構成のスパイラルインダクタを形成したもので、スパイラルインダクタ導体配線層の分割数が多い分だけ行き来の回数を増やしている。
【0010】
図2(b)は、図2(a)をA−A’線で切断した模式構成断面図で、図2(c)は、図2(a)をB−B’線で切断した模式構成断面図である。
図2(d)は、図1(a)をD方向から見た時の電流の方向を示す説明図で、垂直方向にも電流の向きが発生し、電磁誘導によって発生する磁界の方向が2方向のスパイラルインダクタを形成している。よって、導体配線層に流れる交流電流(特に高周波成分)を妨げる働きをする磁界成分を2方向から得ることで、インダクタ成分を効率よく得るようにし、インダクタンスの値を大きくしている。この事例では、スパイラルインダクタ導体配線層をアミンダ状に配置することで、インダクタ成分をさらに効率よく得るようにしている。
【0011】
図3(a)は、本発明の電磁誘導スパイラルインダクタの他の実施例を示す模式平面図である。この電磁誘導スパイラルインダクタは、スパイラルインダクタ導体配線層を3分割して、分割されたスパイラルインダクタ導体配線層21、分割されたスパイラルインダクタ導体配線層22及び分割されたスパイラルインダクタ導体配線層23が絶縁層12及び絶縁層13を介して絶縁基材11上に形成されており、分割されたスパイラルインダクタ導体配線層21及び分割されたスパイラルインダクタ導体配線層22及び分割されたスパイラルインダクタ導体配線層23はビア41及びビア42にて電気的に接続され、絶縁層12及び絶縁層13を介して分割されたスパイラルインダクタ導体配線層21、分割されたスパイラルインダクタ導体配線層22及び分割されたスパイラルインダクタ導体配線層22が行き来する3層構成のスパイラルインダクタを形成したもので、スパイラルインダクタ導体配線層の層構成が多い分だけ行き来の回数を増やしている。
【0012】
図3(b)は、図3(a)をA−A’線で切断した模式構成断面図で、図3(c)は、図3(a)をB−B’線で切断した模式構成断面図である。
図3(d)は、図3(a)をD方向から見た時の電流の方向を示す説明図で、垂直方向にも電流の向きが発生し、電磁誘導によって発生する磁界の方向が2方向のスパイラルインダクタを形成している。よって、導体配線層に流れる交流電流(特に高周波成分)を妨げる働きをする磁界成分を2方向から得ることで、インダクタ成分を効率よく得るようにし、インダクタンスの値を大きくしている。
さらに、導体配線の最上層と最下層の間に厚みを持たせることで、基板の垂直方向に流れる電流を増やし、インダクタ成分を効率よく得るようにしたものである。
【0013】
【発明の効果】
上記したように、本発明の電磁誘導スパイラルインダクタは、スパイラルインダクタを構成するスパイラルインダクタ導体配線層を分割して、絶縁層を介して配置することにより、電磁誘導によって発生する磁界の方向を2方向発生させ、インダクタ成分を効率よく得ているため、MMICや部品内蔵基板等の集積化を求める半導体において、スパイラルインダクタの面積を削減でき、部品(インダクタ)内蔵の高密度半導体装置用基板を提供することができる。
【図面の簡単な説明】
【図1】(a)は、本発明の電磁誘導スパイラルインダクタの一実施例を示す模式平面図である。
(b)は、(a)をA−A’線で切断した模式構成断面図である。
(c)は、(a)をB−B’線で切断した模式構成断面図である。
(d)は、(a)をD方向から見た時の電流の方向を示す説明図である。
【図2】(a)は、本発明の電磁誘導スパイラルインダクタの他の実施例を示す模式平面図である。
(b)は、(a)をA−A’線で切断した模式構成断面図である。
(c)は、(a)をB−B’線で切断した模式構成断面図である。
(d)は、(a)をD方向から見た時の電流の方向を示す説明図である。
【図3】(a)は、本発明の電磁誘導スパイラルインダクタの他の実施例を示す模式平面図である。
(b)は、(a)をA−A’線で切断した模式構成断面図である。
(c)は、(a)をB−B’線で切断した模式構成断面図である。
(d)は、(a)をD方向から見た時の電流の方向を示す説明図である。
【図4】(a)は、従来のスパイラルインダクタの一例を示す模式平面図である。
(b)は、(a)をA−A’線で切断した模式構成断面図である。
(c)は、(a)をB−B’線で切断した模式構成断面図である。
【符号の説明】
11……絶縁基材
12、13……絶縁層
21、22、23、31、32……分割されたスパイラルインダクタ導体配線層
41、42、43……ビア[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure of an inductor built in a substrate for a semiconductor device.
[0002]
[Prior art]
As the application field of high-frequency circuits expands, there is an increasing demand for circuit miniaturization. In semiconductors, research and development of MMICs (Monolithic Microwave Integrated Circuits) in which even passive elements are integrated and components-embedded semiconductor device substrates in which components are embedded in a printed wiring board are in progress.
In order to advance these miniaturizations, it is necessary to increase not only the wiring density but also the L (inductor), C (capacitor), and R (resistor) used in the internal circuit.
[0003]
Among LRCs, it is difficult to increase the density of the inductor L, and a spiral inductor using a large area as shown in FIGS. 4A to 4C is used. In a two-dimensional configuration, the inductance of the inductor is reduced. To secure, we are at a certain limit.
[0004]
[Problems to be solved by the invention]
When a spiral inductor is used, a certain area is required to obtain a required inductance. In the future, as the substrate for semiconductor devices becomes multilayered, the need for not only a planar inductor but also a three-dimensional inductor configuration with a reduced area (volume) is increasing.
The present invention has been devised in view of the above-described problems. An electromagnetic induction that can increase inductance efficiency per unit volume by generating electromagnetic induction caused by a change in current not only in one direction but also in multiple directions. An object is to provide an inductive spiral inductor.
[0005]
[Means for Solving the Problems]
In order to achieve the above object in the present invention, the present invention provides a spiral inductor in which a dividing point is divided so as to be linear in a semiconductor device substrate having a built-in inductor that generates a magnetic field perpendicular to the substrate. At least two conductor wiring layers are formed with an insulating layer interposed therebetween, and the divided spiral inductor conductor wiring layers are connected by vias arranged in a straight line to form a spiral inductor, which is parallel to the substrate. it is obtained by the electromagnetic induction spiral inductor, wherein generatable der Rukoto a magnetic field.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described.
The electromagnetic induction spiral inductor of the present invention not only enhances the inductor component by creating a magnetic field generated perpendicular to the substrate with respect to changes in the current of the spiral inductor conductor wiring layer, but also utilizes a magnetic field to a component horizontal to the substrate. Thus, the inductor component can be efficiently obtained by increasing the hindering force caused by electromagnetic induction (a phenomenon in which a magnetic field is generated in a direction that hinders a change in current in the coiled wiring).
As described above, the electromagnetic induction spiral inductor of the present invention increases the inductance component of the spiral inductor conductor wiring layer by enhancing the electromagnetic induction action of the spiral inductor. Therefore, the usage area of the spiral inductor can be reduced.
[0007]
FIG. 1A is a schematic plan view showing an embodiment of the electromagnetic induction spiral inductor of the present invention. In this electromagnetic induction spiral inductor, the spiral inductor conductor wiring layer is divided into two, and the divided spiral inductor
[0008]
1B is a schematic cross-sectional view of FIG. 1A cut along the line AA ′, and FIG. 1C is a schematic configuration of FIG. 1A cut along the line BB ′. It is sectional drawing.
FIG. 1 (d) is an explanatory diagram showing the direction of current when FIG. 1 (a) is viewed from the D direction. The direction of the current is also generated in the vertical direction, and the direction of the magnetic field generated by electromagnetic induction is 2. The direction spiral inductor is formed. Therefore, by obtaining a magnetic field component that functions to prevent an alternating current (especially a high frequency component) flowing in the conductor wiring layer from two directions, an inductor component can be obtained efficiently and an inductance value is increased.
[0009]
FIG. 2A is a schematic plan view showing another embodiment of the electromagnetic induction spiral inductor of the present invention. In this electromagnetic induction spiral inductor, the spiral inductor conductor wiring layer is divided into eight, and the divided spiral inductor
[0010]
2B is a schematic cross-sectional view of FIG. 2A cut along the line AA ′, and FIG. 2C is a schematic configuration of FIG. 2A cut along the line BB ′. It is sectional drawing.
FIG. 2D is an explanatory diagram showing the direction of current when FIG. 1A is viewed from the D direction. The direction of the current is also generated in the vertical direction, and the direction of the magnetic field generated by electromagnetic induction is 2. The direction spiral inductor is formed. Therefore, by obtaining a magnetic field component that functions to prevent an alternating current (especially a high frequency component) flowing in the conductor wiring layer from two directions, an inductor component can be obtained efficiently and an inductance value is increased. In this case, the inductor component is more efficiently obtained by arranging the spiral inductor conductor wiring layer in an aminar shape.
[0011]
FIG. 3A is a schematic plan view showing another embodiment of the electromagnetic induction spiral inductor of the present invention. In this electromagnetic induction spiral inductor, the spiral inductor conductor wiring layer is divided into three, and the divided spiral inductor
[0012]
3B is a schematic cross-sectional view of FIG. 3A cut along the line AA ′, and FIG. 3C is a schematic configuration of FIG. 3A cut along the line BB ′. It is sectional drawing.
FIG. 3D is an explanatory diagram showing the direction of current when FIG. 3A is viewed from the D direction. The direction of the current is also generated in the vertical direction, and the direction of the magnetic field generated by electromagnetic induction is 2. The direction spiral inductor is formed. Therefore, by obtaining a magnetic field component that acts to hinder an alternating current (especially a high frequency component) flowing in the conductor wiring layer from two directions, an inductor component can be obtained efficiently and an inductance value is increased.
Further, by providing a thickness between the uppermost layer and the lowermost layer of the conductor wiring, the current flowing in the vertical direction of the substrate is increased, so that the inductor component can be obtained efficiently.
[0013]
【The invention's effect】
As described above, the electromagnetic induction spiral inductor according to the present invention divides the spiral inductor conductor wiring layer constituting the spiral inductor and arranges it through the insulating layer, so that the direction of the magnetic field generated by the electromagnetic induction is divided into two directions. Since the inductor component is generated efficiently, the area of the spiral inductor can be reduced in a semiconductor that requires integration of an MMIC, a component-embedded substrate, etc., and a high-density semiconductor device substrate with a built-in component (inductor) is provided. be able to.
[Brief description of the drawings]
FIG. 1A is a schematic plan view showing an embodiment of an electromagnetic induction spiral inductor of the present invention.
(B) is a schematic cross-sectional view of (a) cut along line AA ′.
(C) is a schematic cross-sectional view of (a) cut along the line BB ′.
(D) is explanatory drawing which shows the direction of an electric current when (a) is seen from D direction.
FIG. 2A is a schematic plan view showing another embodiment of the electromagnetic induction spiral inductor of the present invention.
(B) is a schematic cross-sectional view of (a) cut along line AA ′.
(C) is a schematic cross-sectional view of (a) cut along the line BB ′.
(D) is explanatory drawing which shows the direction of an electric current when (a) is seen from D direction.
FIG. 3A is a schematic plan view showing another embodiment of the electromagnetic induction spiral inductor of the present invention.
(B) is a schematic cross-sectional view of (a) cut along line AA ′.
(C) is a schematic cross-sectional view of (a) cut along the line BB ′.
(D) is explanatory drawing which shows the direction of an electric current when (a) is seen from D direction.
FIG. 4A is a schematic plan view showing an example of a conventional spiral inductor.
(B) is a schematic cross-sectional view of (a) cut along line AA ′.
(C) is a schematic cross-sectional view of (a) cut along the line BB ′.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285289A JP3912248B2 (en) | 2002-09-30 | 2002-09-30 | Electromagnetic induction spiral inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002285289A JP3912248B2 (en) | 2002-09-30 | 2002-09-30 | Electromagnetic induction spiral inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004119948A JP2004119948A (en) | 2004-04-15 |
JP3912248B2 true JP3912248B2 (en) | 2007-05-09 |
Family
ID=32278632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002285289A Expired - Fee Related JP3912248B2 (en) | 2002-09-30 | 2002-09-30 | Electromagnetic induction spiral inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3912248B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4790311B2 (en) * | 2005-02-28 | 2011-10-12 | 株式会社鷺宮製作所 | Metering pump |
JP4745183B2 (en) | 2006-09-29 | 2011-08-10 | 株式会社東芝 | Thermoelectric conversion material and thermoelectric conversion module using the same |
JP6879477B2 (en) * | 2017-03-23 | 2021-06-02 | 住友電工プリントサーキット株式会社 | Flat coil substrate |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267745A (en) * | 1993-03-11 | 1994-09-22 | Mitsubishi Electric Corp | High-frequency semiconductor integrated circuit device |
JPH0917634A (en) * | 1995-06-28 | 1997-01-17 | Murata Mfg Co Ltd | Multilayer type inductor |
JP4411682B2 (en) * | 1999-04-15 | 2010-02-10 | パナソニック株式会社 | Manufacturing method of multilayer ceramic electronic component |
DE10002377A1 (en) * | 2000-01-20 | 2001-08-02 | Infineon Technologies Ag | Coil and coil system for integration into a microelectronic circuit and microelectronic circuit |
JP2001274273A (en) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | Semiconductor enclosure and semiconductor device |
-
2002
- 2002-09-30 JP JP2002285289A patent/JP3912248B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004119948A (en) | 2004-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3920294B2 (en) | Printed circuit board incorporating three-dimensional spiral inductor and manufacturing method thereof | |
TWI260075B (en) | Embedded inductor element and chip package applying the same | |
CN107452694B (en) | Embedded packaging structure | |
US7407883B2 (en) | Electronic package with improved current carrying capability and method of forming the same | |
US9155196B2 (en) | Wiring board | |
CN105376936A (en) | Module with Integrated Power Electronic Circuitry and Logic Circuitry | |
JP2008060342A5 (en) | ||
CN105448864B (en) | Electronic building brick | |
TW201340136A (en) | Integrated inductor for integrated circuit devices | |
WO2003032389A1 (en) | Voltage conversion module | |
JP2009070969A (en) | Substrate with built-in capacitor and its manufacturing method | |
JP2008171965A (en) | Microminiature power converter | |
JP3912248B2 (en) | Electromagnetic induction spiral inductor | |
TWI245592B (en) | Circuit substrate | |
JP3878795B2 (en) | Multilayer wiring board | |
TWI331387B (en) | Embedded passive device and methods for manufacturing the same | |
JP4793156B2 (en) | Build-up printed wiring board | |
JP2005191100A (en) | Semiconductor board and its manufacturing method | |
JP3909799B2 (en) | Semiconductor integrated circuit device | |
JP3796104B2 (en) | Multilayer wiring board | |
TWI338549B (en) | Via hole structure and manufacturing method thereof | |
JP3792483B2 (en) | Multilayer wiring board | |
US6969912B2 (en) | Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication | |
JP2002204077A (en) | Wiring substrate, wiring substrate main body, and chip capacitor | |
JP3670515B2 (en) | Multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070122 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |