JP5761664B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP5761664B2 JP5761664B2 JP2011018876A JP2011018876A JP5761664B2 JP 5761664 B2 JP5761664 B2 JP 5761664B2 JP 2011018876 A JP2011018876 A JP 2011018876A JP 2011018876 A JP2011018876 A JP 2011018876A JP 5761664 B2 JP5761664 B2 JP 5761664B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- grounding
- hole
- external connection
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、半導体集積回路素子を搭載するための配線基板に関するものである。 The present invention relates to a wiring board for mounting a semiconductor integrated circuit element.
従来、半導体集積回路素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図3はビルドアップ法により形成された従来の配線基板の一例を示す概略断面図であり、図4は図3に示した配線基板における要部概略斜視図である。なお、図3においては、ハッチングを省略してある。 Conventionally, a wiring board formed by a build-up method is known as a wiring board for mounting a semiconductor integrated circuit element. FIG. 3 is a schematic cross-sectional view showing an example of a conventional wiring board formed by a build-up method, and FIG. 4 is a schematic perspective view of a main part of the wiring board shown in FIG. In FIG. 3, hatching is omitted.
図3に示すように、従来の配線基板は、コア基板21の上下面に複数のビルドアップ絶縁層22が積層された絶縁基板30を有している。そして絶縁基板30の上面中央部には半導体集積回路素子Sを搭載するための搭載部30aが形成されており、絶縁基板30の下面は外部の電気回路基板と接続するための接続面となっている。
As shown in FIG. 3, the conventional wiring board has an
コア基板21の上下面には銅箔や銅めっき層から成るコア導体層24が被着されている。また、コア基板21には、その上面から下面にかけて貫通する複数のスルーホール導体25が形成されている。
A
各ビルドアップ絶縁層22の表面には、銅めっき層から成るビルドアップ導体層23が被着形成されている。さらに各絶縁層22にはそれぞれを貫通する複数のビア導体26が形成されている。そして、ビルドアップ導体層23は、ビア導体26を介して上下のものが互い接続されているとともにスルーホール導体25に電気的に接続している。さらに、このビルドアップ導体層23のうち、上面側における最外層のビルドアップ絶縁層22上に被着された一部は、搭載部30aにおいて半導体集積回路素子Sの電極端子Tに電気的に接続される円形の半導体素子接続パッド27を形成しており、これらの半導体素子接続パッド27は、半導体集積回路素子Sの電極端子Tに対応した格子状の並びに形成されている。また、下面側における最外層のビルドアップ絶縁層22上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド28であり、この外部接続パッド28は格子状の並びに複数並んで形成されている。
A build-
さらに、最外層のビルドアップ絶縁層22およびその上のビルドアップ導体層23上には、半導体素子接続パッド27および外部接続パッド28を露出させるソルダーレジスト層29が被着されている。そして、半導体素子接続パッド27の露出部に半導体集積回路素子Sの電極端子Tが電気的に接続されるとともに外部接続パッド28の露出部に図示しない外部電気回路基板の配線導体が半田ボールを介して電気的に接続される。
Further, a
ところで、半導体素子接続パッド27や外部接続パッド28には、半導体素子Sに接地電位を供給するためのものと、半導体素子Sに電源電位を供給するためのものと、半導体素子Sと外部との間で信号を授受するためのものとがあり、それぞれが対応するスルーホール導体25およびビア導体26を介して互いに電気的に接続されている。
By the way, the semiconductor
なお、半導体素子Sを安定して作動させるためには、半導体素子Sに十分な接地電位および電源電位を安定して与えることが重要である。そのためには、接地用や電源用の外部接続パッド28から接地用や電源用の半導体素子接続パッド27までの間で過渡的に電流が流れた時に、これらの間における電位の低下が小さくなるように設計する必要がある。
In order to stably operate the semiconductor element S, it is important to stably give a sufficient ground potential and power supply potential to the semiconductor element S. For this purpose, when a current flows transiently from the grounding / power supply
そこで、例えば1つの接地用や電源用の外部接続パッド28とこれに接続されるスルーホール導体25にそれぞれ複数のビア導体26を接続させることより、外部接続パッド28とスルーホール導体25との間をそれぞれ複数個所で接続するビア接続経路を設ける方法が採用されている。この場合、外部接続パッド28とこれに接続されるスルーホール導体25とがそれぞれ複数のビア接続経路で接続されるので、これらの間に過渡的な電流が流れた時に、その間の電位の低下を小さく抑えることができる。
Therefore, for example, by connecting a plurality of via
ここで、1つの接地用や電源用の外部接続パッド28とこれに接続されるスルーホール導体25とを接続するビア接続経路を2つずつ設けた場合の従来例を図4に要部斜視図で示す。なお、図4では、ビア接続経路の理解を容易とするために必要な部分のみを示し、また一部は破線で示している。図4に示す従来例では、接地用のスルーホール導体25Gおよびこれに接続される接地用の外部接続パッド28Gと電源用のスルーホール導体25Pおよびこれに接続される電源用の外部接続パッド28Pは互いに隣接して配置されている。
Here, FIG. 4 is a perspective view of an essential part of the conventional example in which two via connection paths are provided to connect one grounding or power supply
接地用のスルーホール導体25Gには、接地用の半導体素子接続パッド27Gが上面側のビア26aおよび上面側のビアランド23Laおよび上面側のスルーホールランド24Laから成る1つのビア接続経路26Gaを介して電気的に接続されている。また、電源用のスルーホール導体25Pには、電源用の半導体素子接続パッド27Pが上面側のビア26aおよびビアランド23Laおよびスルーホールランド24Laから成る1つのビア接続経路26Paを介して電気的に接続されている。なお、ビアランド23Laは上面側のビルドアップ導体層23から形成されており、スルーホールランド24Laは上面側のコア導体層24から形成されている。
The grounding through-
他方、接地用の外部接続パッド28Gは、接地用のスルーホール導体25Gの下方に位置し、下面側のビア26bおよび下面側のビアランド23Lbおよび下面側のスルーホールランド24Lbから成る2つのビア接続経路26Gbを介して接地用のスルーホール導体25Gに電気的に接続されている。また、電源用の外部接続パッド28Pは、電源用のスルーホール導体25Pの下方に位置し、下面側のビア26bおよび下面側のビアランド23Lbおよび下面側のスルーホールランド24Lbから成る2つのビア接続経路26Pbを介して電源用のスルーホール導体25Pに電気的に接続されている。なお、ビアランド23Lbは下面側のビルドアップ導体層23から形成されており、スルーホールランド24Lbは下面側のコア導体層24から形成されている。
On the other hand, the grounding
この従来の配線基板では、1つの接地用や電源用の外部接続パッド28G,28Pとこれに接続されるスルーホール導体25G,25Pとを接続する2つのビア接続経路26Gb,26Pbは、それぞれスルーホール導体25G,25Pを挟んで互いに180゜の位置で向き合うように設けられており、さらに隣接する外部接続パッド28G,28Pおよびスルーホール導体25G,25Pの間では、これらの2つのビア接続経路26Gb,26Pb同士が互いに平行に並ぶように配置されていた。
In this conventional wiring board, the two via connection paths 26Gb and 26Pb that connect one grounding or power supply
このように、1つの接地用や電源用の外部接続パッド28G,28Pとこれに接続されるスルーホール導体25G,25Pとをそれぞれ2つのビア接続経路26Gb,26Pbで接続することにより、接地用や電源用の外部接続パッド28G,28Pとこれに接続されるスルーホール導体25G,25Pとの間で発生する電位の低下をある程度小さく抑えることができる。なお、一般的には、例えば1つの接地用や電源用の外部接続パッド28G,28Pとこれに接続されるスルーホール導体25G,25Pとを接続するビア接続経路26Gb,26Pbを増やせば増やす程、その間の電位の低下をより小さく抑えることができる。しかしながら、これらのビア接続経路を増やせば増やす程、その経路を設けるためのスペースが必要となり配線基板が大型化するとともに、より多くのビア導体26を形成するために配線基板の製造コストも高いものとなってしまう。
In this way, by connecting one grounding / power supply
本発明は、接地用のスルーホール導体およびこれに接続される接地用の外部接続パッドと電源用のスルーホール導体およびこれに接続される電源用の外部接続パッドとが互いに隣接して配置されており、1つの接地用や電源用の外部接続パッドとこれに接続されるスルーホール導体とを接続するビア接続経路を2つ設ける場合において、これらの外部接続パッドとそれに接続されるスルーホール導体における電位の低下を極めて小さく抑えることができ、それにより半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な小型の配線基板を提供することにある。 According to the present invention, a grounding through-hole conductor and a grounding external connection pad connected thereto, a power supply through-hole conductor and a power supply external connecting pad connected thereto are arranged adjacent to each other. In the case of providing two via connection paths for connecting one grounding or power supply external connection pad and the through-hole conductor connected thereto, in the external connection pad and the through-hole conductor connected to the via-connection path An object of the present invention is to provide a small-sized wiring board that can suppress a decrease in potential to a very low level, and that can sufficiently operate a semiconductor integrated circuit element by sufficiently supplying power to the semiconductor integrated circuit element. .
本発明の配線基板は、コア基板の上下面に複数の絶縁層が積層されて成る絶縁基板と、前記コア基板を貫通するように互いに隣接して設けられており、接地用電位に接続される接地用のスルーホール導体および電源電位に接続される電源用のスルーホール導体と、前記絶縁基板の下面に互いに隣接して設けられており、前記接地用のスルーホール導体の下方で該接地用のスルーホール導体に接続された接地用の外部接続パッドおよび前記電源用のスルーホール導体の下方で該電源用のスルーホール導体に接続された電源用の外部接続パッドと、1つの前記電源用のスルーホールおよび1つの前記接地用のスルーホールに対して2つずつが下面側の前記絶縁層をそれぞれ貫通するように設けられており、前記接地用のスルーホール導体と前記接地用の外部接続パッドとを1対1で接続する接地用のビア接続経路および前記電源用のスルーホール導体と前記電源用の外部接続パッドとを1対1で接続する電源用のビア接続経路と、を有する配線基板であって、2つずつ設けられた前記接地用のビア接続経路と前記電源用のビア接続経路とは、互いに向き合う方向に片寄って配置されていることを特徴とするものである。
The wiring board of the present invention is provided adjacent to each other so as to penetrate through the core substrate and an insulating substrate formed by laminating a plurality of insulating layers on the upper and lower surfaces of the core substrate, and is connected to a ground potential. A grounding through-hole conductor and a power-supply through-hole conductor connected to a power supply potential are provided adjacent to each other on the lower surface of the insulating substrate, and the grounding through-hole conductor is provided below the grounding through-hole conductor. and external connection pads for power supply connected to the through-hole conductors for the power supply below the external connection pads and through-hole conductors for the power supply for grounding connected to the through-hole conductor, through for one of the power supply Two holes and one grounding through-hole are provided so as to penetrate the insulating layer on the lower surface side, and the grounding through-hole conductor and the contact are formed. Grounding via connection path for connecting ground external connection pads on a one-to-one basis, and power supply via connection path for connecting the power supply through-hole conductor and the power supply external connection pads on a one-to-one basis The grounding via connection path and the power supply via connection path, which are provided two by two , are arranged so as to be offset from each other in a direction facing each other. It is.
本発明の配線基板によれば、接地電位に接続される接地用のスルーホール導体とこれに接続される接地用の外部接続パッドとを1対1で接続する接地用の2つのビア接続経路と、電源電位に接続される電源用のスルーホール導体とこれに接続される電源用の外部接続パッドとを1対1で接続する2つの電源用のビア接続経路とを、互いに隣接するもの同士で互いに向き合う方向に片寄って配置したことから、2つずつ設けられた接地用のビア接続経路と電源用のビア接続経路とが近接して対向することになり、その結果、両者間の電磁的な結合が強くなり、これらの接地用および電源用のスルーホール導体とこれに接続される接地用および電源用の外部接続パッドとの間に過渡的な電流が流れたとしても、両者の間の電磁結合によるリターンパスが良好に形成され、これらの間における電位の低下を極めて小さく抑えることが可能となる。したがって、本発明の配線基板によれば、搭載される半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な小型の配線基板を提供することができる。 According to the wiring board of the present invention, the two via connection paths for grounding that connect the grounding through-hole conductors connected to the grounding potential and the grounding external connection pads connected to the grounding one-to-one relationship on a one-to-one basis. and two via connection paths for power supply connecting the external connection pads for power supply connected to the through-hole conductors for power supply connected to the power source potential one-to-one, with adjacent ones to each other Since they are arranged so as to be offset in the directions facing each other, the ground via connection path and the power supply via connection path that are provided two by two are in close proximity to each other. Even if transient coupling current flows between these grounding and power supply through-hole conductors and the grounding and power supply external connection pads connected to them, the electromagnetic force between them is increased. Return by join The path is formed well, and the potential drop between them can be suppressed to a very small level. Therefore, according to the wiring board of the present invention, it is possible to provide a small-sized wiring board capable of satisfactorily operating the semiconductor integrated circuit element by supplying sufficient power to the mounted semiconductor integrated circuit element. it can.
次に本発明の配線基板における実施形態の一例を添付の図1および図2を基にして説明する。図1はビルドアップ法により形成された本例の配線基板を示す概略断面図であり、図2は図1示した配線基板における要部斜視図である。なお、図1においてはハッチングを省略してある。また、図2においては本例の配線基板におけるビア接続経路の理解を容易とするために必要な部分のみを示し、一部は破線で示している。 Next, an example of an embodiment of the wiring board according to the present invention will be described with reference to FIGS. FIG. 1 is a schematic cross-sectional view showing a wiring board of this example formed by a build-up method, and FIG. In FIG. 1, hatching is omitted. Further, in FIG. 2, only a part necessary for facilitating understanding of the via connection path in the wiring board of this example is shown, and a part is shown by a broken line.
図1に示すように、本例の配線基板は、コア基板1の上下面にビルドアップ絶縁層2が積層された絶縁基板10を有している。そして絶縁基板10の上面中央部には半導体集積回路素子Sを搭載するための搭載部10aが形成されており、絶縁基板10の下面は外部の電気回路基板と接続するための接続面となっている。
As shown in FIG. 1, the wiring board of this example includes an insulating
コア基板1は、厚みが50〜800μm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る絶縁基板1の上下面に銅箔や銅めっき層から成るコア導体層4が被着されているとともに絶縁基板1の上面から下面にかけて貫通する複数のスルーホール導体5が形成されている。なお、スルーホール導体5の直径は100〜300μm程度であり、その内部は樹脂により充填されている。
The
ビルドアップ絶縁層2は、エポキシ樹脂等の熱硬化性樹脂を含む絶縁材料から成り、その表面には銅めっき層から成るビルドアップ導体層3が被着形成されている。さらに各絶縁層2にはそれぞれを貫通する複数のビアホール導体6が形成されている。そしてビルドアップ導体層3は、ビアホール導体6を介して上下のものが互い接続されているとともにスルーホール導体5に電気的に接続している。さらに、このビルドアップ導体層3のうち、上面側における最外層のビルドアップ絶縁層2上に被着された一部は、搭載部10aにおいて半導体集積回路素子Sの電極端子Tに電気的に接続される円形の半導体素子接続パッド7を形成しており、これらの半導体素子接続パッド7は半導体集積回路素子Sの電極端子Tに対応した格子状の並びに形成されている。また、下面側における最外層のビルドアップ絶縁層2上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド8であり、この外部接続パッド8は格子状の並びに複数並んで形成されている。
The
さらに、最外層のビルドアップ絶縁層2およびその上のビルドアップ導体層3上には、半導体素子接続パッド7および外部接続パッド8を露出させるソルダーレジスト層9が被着されている。そして、半導体素子接続パッド9の露出部に半導体集積回路素子Sの電極端子Tが電気的に接続されるとともに外部接続パッド8の露出部に図示しない外部電気回路基板の配線導体が半田ボールを介して電気的に接続される。
Further, a solder resist
なお、半導体素子接続パッド7や外部接続パッド8には、半導体素子Sに接地電位を供給するためのものと、半導体素子Sに電源電位を供するするためのものと、半導体素子Sと外部との間で信号を授受するためのものとがあり、それぞれが対応するスルーホール導体5およびビア導体6を介して互いに電気的に接続されている。
The semiconductor
そして、本例の配線基板においては図2に示すように、接地地用のスルーホール導体5Gおよびこれに接続される接地用の外部接続パッド8Gと電源用のスルーホール導体5Pおよびこれに接続される電源用の外部接続パッド8Pは互いに隣接して配置されている。
In the wiring board of this example, as shown in FIG. 2, the grounding through-
接地用のスルーホール導体5Gには、接地用の半導体素子接続パッド7Gが上面側のビア6aおよび上面側のビアランド3Laおよび上面側のスルーホールランド4Laから成る1つのビア接続経路6Gaを介して電気的に接続されている。また、電源用のスルーホール導体5Pには、電源用の半導体素子接続パッド7Pが上面側のビア6aおよびビアランド3Laおよびスルーホールランド4Laから成る1つのビア接続経路6Paを介して電気的に接続されている。なお、ビアランド3Laは上面側のビルドアップ導体層3から形成されており、スルーホールランド4Laは上面側のコア導体層4から形成されている。
The grounding through-
他方、接地用の外部接続パッド8Gは、接地用のスルーホール導体5Gの下方に位置し、下面側のビア6bおよび下面側のビアランド3Lbおよび下面側のスルーホールランド4Lbから成る2つのビア接続経路6Gbを介して接地用のスルーホール導体5Gに電気的に接続されている。また、電源用の外部接続パッド8Pは、電源用のスルーホール導体5Pの下方に位置し、下面側のビア6bおよび下面側のビアランド3Lbおよび下面側のスルーホールランド4Lbから成る2つのビア接続経路6Pbを介して電源用のスルーホール導体5Pに電気的に接続されている。なお、ビアランド3Lbは下面側のビルドアップ導体層3から形成されており、スルーホールランド4Lbは下面側のコア導体層4から形成されている。
On the other hand, the grounding
そして本例の配線基板においては、1つの接地用や電源用の外部接続パッド8G,8Pとこれに接続されるスルーホール導体5G,5Pとを接続する2つずつのビア接続経路6Gbおよび6Pbは、それぞれがスルーホール導体5G,5Pを中心にして互いに90゜の位置に片寄って設けられており、さらに隣接する外部接続パッド8G,8Pおよびスルーホール導体5G,5Pの間では、これらの2つずつのビア接続経路6Gbと6Pbとが互いに対向する側に配置されている。すなわち、接地電位に接続されるスルーホール導体5Gとこれに接続される接地用の外部接続パッド8Gとをそれぞれ2箇所ずつで接続する接地用のビア接続経路6Gbおよび電源電位に接続されるスルーホール導体5Pとこれに接続される電源用の外部接続パッド8Pとをそれぞれ2箇所ずつで接続する電源用のビア接続経路6Pbとが、互いに隣接するもの同士の間で互いに向き合う方向に片寄って配置されており、そのことが重要である。
In the wiring board of this example, two via connection paths 6Gb and 6Pb for connecting one grounding or power supply
本例の配線基板によれば、接地電位に接続されるスルーホール導体5Gとこれに接続される接地用の外部接続パッド8Gとをそれぞれ2箇所ずつで接続する接地用のビア接続経路6Gb,6Gbおよび電源電位に接続されるスルーホール導体5Pとこれに接続される電源用の外部接続パッド8Pとをそれぞれ2箇所ずつで接続する電源用のビア接続経路6Pbとを、互いに隣接するもの同士で互いに向き合う方向に片寄って配置したことから、接地用のビア接続経路6Gbと電源用のビア接続経路6Pbとが近接して対向することになり、その結果、両者間の電磁的な結合が強くなり、これらの接地用および電源用のスルーホール導体5G,5Pとこれに接続される接地用および電源用の外部接続パッド8G,8Pとの間に過渡的な電流が流れたとしても、接地用のビア接続経路6Gbと電源用のビア接続経路6Pbとの間の電磁結合によるリターンパスが良好に形成され、接地用および電源用のスルーホール導体5G,5Pとこれに接続される接地用および電源用の外部接続パッド8G,8Pとの間における電位の低下を極めて小さく抑えることが可能となる。したがって、本例の配線基板によれば、搭載される半導体集積回路素子Sに対して十分な電源供給を行なって半導体集積回路素子Sを良好に作動させることが可能な小型の配線基板を提供することができる。なお、本発明者が図2に示した本例の配線基板をモデル化した本発明のシミュレーションモデルと図4に示した従来の配線基板をモデル化した従来のシミュレーションモデルとを作成し、直流電流密度シミュレータを用いて行なったシミュレーションによると、導体集積回路素子Sに対する電源供給において過渡電流が流れた際の電圧降下は図2に示した本発明のビア接続経路では、図4に示した従来のビア接続経路よりも1Vあたり0.2〜0.3mV改善される結果が確認できた。
According to the wiring board of this example, the via connection paths 6Gb and 6Gb for grounding that connect the through-
1 コア基板
2 絶縁層
5G 接地用のスルーホール導体
5P 電源用のスルーホール導体
6Gb 接地用のビア接続経路
6Pb 電源用のビア接続経路
8G 接地用の外部接続パッド
8P 電源用の外部接続パッド
10絶縁基板
DESCRIPTION OF
Claims (1)
An insulating substrate formed by laminating a plurality of insulating layers on the upper and lower surfaces of the core substrate, and a grounding through-hole conductor provided adjacent to each other so as to penetrate the core substrate, and connected to a grounding potential, and A through-hole conductor for power supply connected to a power supply potential is provided adjacent to each other on the lower surface of the insulating substrate, and is connected to the through-hole conductor for grounding below the through-hole conductor for grounding and external connection pads for below the external connection pads and through-hole conductors for the power supply for the ground connected to the through-hole conductors for the power supply, through-holes and one for the ground for one of said power supply The through -hole conductor for grounding and the external connection pad for grounding are provided so that two through-holes pass through the insulating layer on the lower surface side. Wiring board having a via connection paths for power supply connecting the external connection pads on a one-to-one for the the via connection path and the through-hole conductors for the supply of ground power supply connected in a one-to-one bets The grounding via connection path and the power supply via connection path, which are provided two by two , are arranged so as to be offset in directions facing each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011018876A JP5761664B2 (en) | 2011-01-31 | 2011-01-31 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011018876A JP5761664B2 (en) | 2011-01-31 | 2011-01-31 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012160560A JP2012160560A (en) | 2012-08-23 |
JP5761664B2 true JP5761664B2 (en) | 2015-08-12 |
Family
ID=46840856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011018876A Expired - Fee Related JP5761664B2 (en) | 2011-01-31 | 2011-01-31 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5761664B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6818534B2 (en) * | 2016-12-13 | 2021-01-20 | キヤノン株式会社 | Printed wiring board, printed circuit board and electronic equipment |
WO2023210526A1 (en) * | 2022-04-28 | 2023-11-02 | 京セラ株式会社 | Wiring board and mounting structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1168319A (en) * | 1997-08-11 | 1999-03-09 | Shinko Electric Ind Co Ltd | Multi-layer circuit board and manufacture therefor |
JP4793156B2 (en) * | 2006-07-31 | 2011-10-12 | 日本電気株式会社 | Build-up printed wiring board |
-
2011
- 2011-01-31 JP JP2011018876A patent/JP5761664B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012160560A (en) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6013960B2 (en) | Wiring board | |
JP5280309B2 (en) | Semiconductor device and manufacturing method thereof | |
US20180130761A1 (en) | Semiconductor package, manufacturing method thereof, and electronic element module using the same | |
JP2015207677A (en) | wiring board | |
TWI618199B (en) | Wiring substrate | |
JP5761664B2 (en) | Wiring board | |
JP2017084886A (en) | Wiring board and mounting structure of semiconductor element using the same | |
JP5322061B2 (en) | Wiring board | |
JP5797534B2 (en) | Wiring board | |
JP2012033786A (en) | Wiring board | |
JP5959395B2 (en) | Wiring board | |
JP5322062B2 (en) | Wiring board | |
JP6215784B2 (en) | Wiring board | |
JP5565951B2 (en) | Wiring board and manufacturing method thereof | |
JP5106351B2 (en) | Wiring board and manufacturing method thereof | |
JP6236841B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2013115060A (en) | Wiring board | |
JP5835732B2 (en) | Wiring board | |
JP2009290044A (en) | Wiring substrate | |
JP2013115061A (en) | Wiring board | |
JP2017191845A (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2014110265A (en) | Wiring board | |
US9412688B2 (en) | Wiring board | |
JP2015126153A (en) | Wiring board | |
JP2012119361A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5761664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |