JP4792638B2 - 半導体装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に絶縁層で絶縁分離されたＳＯＩ（Silicon On Insulator）基板にＭＩＳトランジスタを形成した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化、高密度化及び低消費電力化の要望に伴い、絶縁層上に設けたシリコンからなる半導体層に素子を形成する、いわゆるＳＯＩ基板にＭＩＳトランジスタ（以下、「ＳＯＩ型ＭＩＳトランジスタ」と称す）を形成した半導体装置の開発が進められている。このＳＯＩ型ＭＩＳトランジスタは、素子間を絶縁分離することによって、トランジスタ底面となる基板側をも含めた完全絶縁分離が可能となるため、リーク電流の低減、電流駆動能力の向上及び短チャネル効果の抑制などを図ることができる。このため、今後クォータミクロンオーダの微細なメモリデバイスやロジック回路の基本トランジスタ構造として期待されている。
【０００３】
しかしながら、一般的なＳＯＩ型ＭＩＳトランジスタでは、ソース・ドレイン拡散層及び素子分離絶縁膜で囲まれたチャネル領域（以下、「ボディ領域」とも称す）は外部から電位を与えずフローティングな状態となるため、ホットキャリア効果により発生した多数キャリアがボディに蓄積することによる基板浮遊効果により、トランジスタ特性が変動してしまうという課題がある。例えば、工業調査会刊行の「半導体研究４０」において、Ｐ１６６〜Ｐ１６７に記載されているように、Ｉ_D−Ｖ_G特性に見られる急峻な電流の立上がり、Ｉ_D−Ｖ_D特性に見られるキンク現象、ソース／ドレイン耐圧の低下、Ｉ_D−Ｖ_G特性に見られるラッチ現象等が生じ、ＳＯＩ型ＭＩＳトランジスタの特性が劣化する。このような特性の劣化は、基板が浮遊状態になっていることによるものであり、寄生バイポーラ効果と呼ばれる。
【０００４】
この基板浮遊状態による寄生バイポーラ効果を防止する方法として、ボディコンタクト領域に電極を形成しボディの電位を固定することができるＳＯＩ型ＭＩＳトランジスタ（以下、「ボディコンタクト付きＳＯＩ型ＭＩＳトランジスタ」と称す）が提案されている。
【０００５】
以下、従来のボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置について説明する。図９は、従来のボディコンタクト付きＳＯＩ型ＭＩＳトランジスタの一例であり、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ断面図である。
【０００６】
図９に示すように、ボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、半導体基板からなる支持基板５１と、支持基板５１上に形成されたシリコン酸化膜からなる絶縁層５２と、絶縁層５２上に形成されたシリコンからなる半導体層５３とで構成されたＳＯＩ基板５０を用いて形成されており、支持基板５１と半導体層５３とが絶縁層５２により互いに電気的に絶縁分離されている。
【０００７】
そして、素子分離絶縁膜５４に取り囲まれた半導体層５３領域には、ｎ型の高濃度ソース・ドレイン拡散層５５と、高濃度ソース・ドレイン拡散層５５に挟まれたｐ型のチャネル領域５６と、チャネル領域５６に接続されたｐ型のボディ引き出し領域５７と、ボディ引き出し領域５７に接続されたｐ型の高濃度ボディコンタクト領域５８とが形成されている。
【０００８】
また、ゲート電極５９は、ボディ引き出し領域５７、チャネル領域５６および素子分離絶縁膜５４の上部に跨ってゲート絶縁膜６０を介して形成されており、ボディ引き出し領域５７の上部に位置する第１ゲート電極部５９ａと、チャネル領域５６の上部に位置する第２ゲート電極部５９ｂと、素子分離絶縁膜５４の上部に位置する第３ゲート電極５９ｃとで構成されている。そして、ゲート電極５９の側壁には側壁絶縁膜６１が形成されており、ゲート電極５９が形成された基板上には層間絶縁膜６２が形成されている。
【０００９】
また、素子分離絶縁膜５４上に位置するゲート電極５９の第３ゲート電極部５９ｃには、層間絶縁膜６２に設けられたコンタクト６３ａを介して配線６４ａに接続されており、高濃度ボディコンタクト領域５８には、コンタクト６３ｂを介して配線６４ｂに接続されている。さらに、高濃度ソース・ドレイン拡散層５５上にもコンタクト６３ｃが設けられており、それぞれ配線に接続されている。なお、図９（ａ）では、配線６４ａ、６４ｂは図示しておらず省略している。
【００１０】
図１０（ａ）〜図１０（ｄ）は、従来のボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図である。
【００１１】
まず、図１０（ａ）に示す工程で、ＳＯＩ基板５０は、半導体基板からなる支持基板５１と、支持基板５１上に形成された厚み１００ｎｍのシリコン酸化膜からなる絶縁層５２と、絶縁層５２上に形成された厚み１５０ｎｍのシリコンからなる半導体層５３とで構成されており、支持基板５１とシリコン半導体層５３とが絶縁層５２により互いに電気的に絶縁分離されたＳＯＩ構造を有している。このＳＯＩ基板５０の半導体層５３の素子分離領域に絶縁層５２に到達する素子分離絶縁膜５４を形成する。その後、シリコン酸化膜からなるゲート用絶縁膜６０ｘを形成した後、ゲート用絶縁膜６０ｘ上にゲート電極となる多結晶シリコン膜５９ｘを形成する。
【００１２】
次に、図１０（ｂ）に示す工程で、多結晶シリコン膜５９ｘ上にゲート電極形成用のレジスト７０を形成した後、レジスト７０をマスクにして多結晶シリコン膜５９ｘ及びゲート用絶縁膜６０ｘをエッチングして、ゲート電極５９及びゲート絶縁膜６０を形成する。このとき、ゲート電極５９は、ボディ引き出し用領域５７ａ、チャネル用領域５６ａおよび素子分離絶縁膜５４の上部に跨って形成されており、ボディコンタクト用領域５８ａ上の多結晶シリコン膜５９ｘは除去される。その後、レジスト７０を除去する。次に、エクステンション注入用レジスト（図示せず）を形成し、エクステンション注入用レジスト及びゲート電極５９をマスクにイオン注入を行い、ソース・ドレイン領域に選択的に高濃度エクステンション拡散層（図示せず）を形成する。その後、エクステンション注入用レジストを除去する。
【００１３】
次に、図１０（ｃ）に示す工程で、全面に絶縁膜を堆積した後、異方性エッチングにより絶縁膜をエッチングすることによりゲート電極５９の側壁に側壁絶縁膜６１を形成する。その後、ソース・ドレイン注入用レジスト（図示せず）を形成し、ソース・ドレイン注入用レジスト、ゲート電極５９及び側壁絶縁膜６１をマスクにイオン注入を行い、ソース・ドレイン領域に選択的に高濃度ソース・ドレイン拡散層５５を形成する。なお、高濃度ソース・ドレイン拡散層５５は図９（ａ）のみに図示してある。その後、ソース・ドレイン注入用レジストを除去する。次に、ボディコンタクト用領域５８ａ上に開口７２が設けられたレジスト７１を形成した後、レジスト７１をマスクにしてｐ型不純物をイオン注入して、高濃度ボディコンタクト領域５８を形成する。これによって、高濃度ソース・ドレイン拡散層５５に挟まれたｐ型のチャネル領域５６が、ｐ型のボディ引き出し領域５７を介してｐ型の高濃度ボディコンタクト領域５８に接続された構造になる。
【００１４】
次に、図１０（ｄ）に示す工程で、レジスト７１を除去し、全面に層間絶縁膜６２を形成した後、ゲート電極５９、高濃度ソース・ドレイン拡散層５５及び高濃度ボディコンタクト領域５８上にコンタクト窓を形成する。その後、コンタクト窓内に金属膜を埋め込みコンタクト６３ａ、６３ｂ、６３ｃをそれぞれ形成する。なお、コンタクト６３ｃは図９（ａ）のみに図示してある。その後、コンタクト６３ａ、６３ｂに接続される配線６４ａ，６４ｂを形成する。このとき、コンタクト６３ｃに接続される配線も同時に形成される。これによって、図９に示すようなボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置を形成することができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上述した従来のボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置及びその製造方法では、図９（ｂ）及び図１０（ｄ）に示すように、チャネル領域５６とボディ引き出し領域５７の不純物濃度及び不純物プロファイルは同程度であり、且つ、チャネル領域５６及びボディ引き出し領域５７上のゲート絶縁膜６０及びゲート電極５９も同様に形成される。したがって、素子の微細化に伴い、全ゲート容量におけるボディ引き出し領域５７とゲート電極５９（第１ゲート電極部５９ａ）との間に形成される不要なゲート容量の占める割合が増大するため、トランジスタの処理速度の高速化が図れないという課題がある。
【００１６】
本発明は、基板浮遊効果による寄生バイポーラ効果を防止し、且つ、ゲート容量及びコンタクト抵抗の低減を行い、トランジスタ特性の向上を図ることができるボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置及びその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、本発明が講じた解決手段は、ボディ引き出し領域におけるしきい値がチャネル領域におけるしきい値に比べて深くなる手段を設けることにある。
【００１８】
本発明に係る半導体装置の基本的な構成は、支持基板と、支持基板上に形成された絶縁層と、絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に形成されたＭＩＳトランジスタを有する半導体装置において、ＭＩＳトランジスタは、半導体層の素子分離領域に設けられた前記絶縁層に達する素子分離絶縁膜と、素子分離絶縁膜に取り囲まれており、第１導電型のソース・ドレイン領域と、ソース・ドレイン領域に挟まれた第２導電型のチャネル領域と、チャネル領域に接続された第２導電型のボディ引き出し領域と、ボディ引き出し領域に接続された第２導電型のボディコンタクト領域とからなる半導体層領域と、ボディ引き出し領域の上部に形成された第１ゲート電極部と、チャネル領域の上部に形成された第２ゲート電極部と、素子分離絶縁膜の上部に形成された第３ゲート電極とからなるゲート電極とを備え、第１ゲート電極部と下地のボディ引き出し領域との間に形成された絶縁膜の膜厚は、第２ゲート電極部と下地のチャネル領域との間に形成されたゲート絶縁膜の膜厚と同等であり、ゲート電極の導電型は第１導電型であり、第１ゲート電極部の全体に亘って、第１ゲート電極部と下地のボディ引き出し領域との仕事関数差が、第２ゲート電極部と下地のチャネル領域との仕事関数差に比べて大きく、第１ゲート電極部下のボディ引き出し領域におけるしきい値が、実効チャネル領域となる第２ゲート電極部下の前記チャネル領域におけるしきい値に比べて深くなっている。
【００１９】
この本発明の構成では、第１ゲート電極部下のボディ引き出し領域におけるしきい値が、実効チャネル領域となる第２ゲート電極部下のチャネル領域におけるしきい値に比べて深くなる（しきい値の絶対値が高くなる）ので、ボディ引き出し領域部におけるゲート容量が低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００２２】
また、上記半導体装置において、第１ゲート電極部には、第２のゲート電極部よりも仕事関数が大きくなる材料が含まれている。
【００２３】
また、上記半導体装置において、第１ゲート電極部の第１導電型の不純物濃度が、第２ゲート電極部の第１導電型の不純物濃度に比べて低濃度である。
【００２４】
また、半導体装置において、ボディ引き出し領域の第２導電型の不純物濃度が、チャネル領域の第２導電型の不純物濃度に比べて高濃度である。
【００２７】
本発明に係る第１の半導体装置の製造方法は、支持基板と、支持基板上に形成された絶縁層と、絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に、第２導電型のチャネル領域が第２導電型のボディ引き出し領域を介して第２導電型のボディコンタクト領域に接続されたＭＩＳトランジスタを有する半導体装置の製造方法において、半導体層における素子分離領域に絶縁層に達する素子分離絶縁膜を形成する工程（ａ）と、工程（ａ）の後に半導体層上にゲート絶縁膜を形成する工程（ｂ）と、ボディ引き出し領域上にゲート絶縁膜を介して形成された第１ゲート電極部と、チャネル領域上にゲート絶縁膜を介して形成された第２ゲート電極部と、素子分離絶縁膜上に形成された第３ゲート電極部からなるゲート電極を形成する工程（ｃ）と、少なくとも第２ゲート電極部に第１の不純物を導入する工程（ｄ）と、第１ゲート電極部に第２のゲート電極部よりも仕事関数が大きくなる第２の不純物を導入する工程（ｅ）と、半導体層に第１導電型の不純物を導入してソース・ドレイン領域を形成する工程（ｆ）とを備えている。
【００２８】
この製造方法によれば、ボディ引き出し領域上の第１ゲート電極部は、チャネル領域上の第２ゲート電極部に比べて仕事関数が大きくなる不純物を含むため、第１ゲート電極部と下地のボディ引き出し領域との仕事関数差が、第２ゲート電極部と下地のチャネル領域との仕事関数差に比べて大きくなる。従って、第１ゲート電極部下のボディ引き出し領域におけるしきい値を、実効チャネル領域となる第２ゲート電極部下のチャネル領域におけるしきい値に比べて深くすることができる。これによって、ボディ引き出し領域部におけるゲート容量が低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００２９】
上記第１の半導体装置の製造方法において、第１の不純物が、ヒ素及びリンのうち少なくとも１つの不純物からなり、第２の不純物が、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，Ｐｔ、Ｐｄ及びＲｈのうち少なくとも１つの不純物からなる。
【００３０】
本発明に係る第２の半導体装置の製造方法は、支持基板と、支持基板上に形成された絶縁層と、絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に、第２導電型のチャネル領域が第２導電型のボディ引き出し領域を介して第２導電型のボディコンタクト領域に接続されたＭＩＳトランジスタを有する半導体装置の製造方法において、半導体層における素子分離領域に絶縁層に達する素子分離絶縁膜を形成する工程（ａ）と、工程（ａ）の後に、半導体層上にゲート絶縁膜を形成する工程（ｂ）と、ボディ引き出し領域上にゲート絶縁膜を介して形成された第１ゲート電極部と前記チャネル領域上にゲート絶縁膜を介して形成された第２ゲート電極部と素子分離絶縁膜上に形成された第３ゲート電極部とからなるゲート電極を形成する工程（ｃ）と、半導体層に第１導電型の不純物を導入してソース・ドレイン領域を形成する工程（ｄ）と、第２ゲート電極部に比べて第１ゲート電極部の第１導電型の不純物濃度が低濃度になるように形成する工程（ｅ）とを備え、工程（ｄ）では、第１ゲート電極部及び第２ゲート電極部に第１導電型の第１の不純物を導入した後、第１ゲート電極部に第２導電型の第２の不純物を導入して、第１ゲート電極部に含まれる第１導電型の不純物濃度を、第２ゲート電極部に含まれる第１導電型の不純物濃度よりも低濃度にする。
【００３１】
この製造方法によれば、ボディ引き出し領域上の第１ゲート電極部は、チャネル領域上の第２ゲート電極部に比べて第１導電型の不純物濃度が低いため、第１ゲート電極部と下地のボディ引き出し領域との仕事関数差が、第２ゲート電極部と下地のチャネル領域との仕事関数差に比べて大きくなる。従って、第１ゲート電極部下のボディ引き出し領域におけるしきい値が、実効チャネル領域となる第２ゲート電極部下のチャネル領域におけるしきい値に比べて深くすることができる。これによって、ボディ引き出し領域部におけるゲート容量が低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００３３】
また、上記第２の半導体装置の製造方法において、第１ゲート電極部及び前記第２ゲート電極部に第１導電型の第１の不純物を導入する工程は、工程（ｄ）のソース・ドレイン領域を形成するための第１導電型の不純物導入と同時に行い、第１ゲート電極部に第２導電型の第２の不純物を導入する工程は、ボディコンタクト領域を形成するための第２導電型の不純物導入と同時に行う。これによって、ボディ引き出し領域上の第１ゲート電極部には、ボディコンタクト領域形成用の第２導電型の第２の不純物が導入されるため、第１ゲート電極部中の第１導電型の第１の不純物が相殺され、チャネル領域上に形成される第２ゲート電極部に比べて、第１導電型の第１の不純物の不純物濃度が低くなる。
【００３４】
本発明に係る第３の半導体装置の製造方法は、支持基板と、支持基板上に形成された絶縁層と、絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に、第２導電型のチャネル領域が第２導電型のボディ引き出し領域を介して第２導電型のボディコンタクト領域に接続されたＭＩＳトランジスタを有する半導体装置の製造方法において、半導体層における素子分離領域に絶縁層に達する素子分離絶縁膜を形成する工程（ａ）と、工程（ａ）の後に、ボディ引き出し領域の全体にチャネル領域の第２導電型の不純物濃度よりも高濃度になるように第２導電型の不純物を導入する工程（ｂ）と、工程（ｂ）の後に、半導体層上にゲート絶縁膜を形成する工程（ｃ）と、ボディ引き出し領域上にゲート絶縁膜を介して形成された第１ゲート電極部とチャネル領域上にゲート絶縁膜を介して形成された第２ゲート電極部と素子分離絶縁膜上に形成された第３ゲート電極部とからなるゲート電極を形成する工程（ｄ）と、半導体層に第１導電型の不純物を導入してソース・ドレイン領域を形成する工程（ｅ）とを備えている。
【００３５】
この製造方法によれば、ボディ引き出し領域の第２導電型の不純物濃度をチャネル領域のｐ型不純物濃度よりも高濃度にするため、ボディ引き出し領域の仕事関数がチャネル領域の仕事関数に比べて小さくなる。そのため、第１ゲート電極部と下地のボディ引き出し領域との仕事関数差が、第２ゲート電極部と下地のチャネル領域との仕事関数差に比べて大きくなる。従って、第１ゲート電極部下のボディ引き出し領域におけるしきい値が、実効チャネル領域となる第２ゲート電極部下のチャネル領域におけるしきい値に比べて深くすることができる。これによって、ボディ引き出し領域部におけるゲート容量が低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００３６】
【発明の実施の形態】
（第１の実施形態）
まず、本発明の第１の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置及びその製造方法について説明する。図１は、本発明の第１の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の一例であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。
【００３７】
図１に示すように、第１の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、半導体基板からなる支持基板１と、支持基板１上に形成されたシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成されたシリコンからなる半導体層３とで構成されたＳＯＩ基板１００を用いて形成されており、支持基板１と半導体層３とが絶縁層２により互いに電気的に絶縁分離されている。
【００３８】
そして、素子分離絶縁膜４に取り囲まれた半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡散層５と、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域６と、チャネル領域６に接続されたｐ型のボディ引き出し領域７と、ボディ引き出し領域７に接続されたｐ型の高濃度ボディコンタクト領域８とが形成されている。
【００３９】
また、ゲート電極９は、ボディ引き出し領域７の上部に位置する第１ゲート電極部９ａと、チャネル領域６の上部に位置する第２ゲート電極部９ｂと、素子分離絶縁膜４の上部に位置する第３ゲート電極９ｃとで構成されている。そして、チャネル領域６上には、第２ゲート電極部９ｂとの間に、所定の膜厚を有するシリコン酸化膜あるいはシリコン酸窒化膜などからなるゲート絶縁膜１０が形成されている。また、ボディ引き出し領域７上には、第１ゲート電極部９ａとの間に、ゲート絶縁膜１０よりも膜厚の厚いシリコン酸化膜あるいはシリコン酸窒化膜からなる絶縁膜２０が形成されている。そして、ゲート電極９の側壁には側壁絶縁膜１１が形成されており、ゲート電極９が形成された基板上には層間絶縁膜１２が形成されている。
【００４０】
また、素子分離絶縁膜４上に位置するゲート電極９の第３ゲート電極部９ｃには、層間絶縁膜１２に設けられたコンタクト１３ａを介して配線１４ａに接続されており、高濃度ボディコンタクト領域８には、コンタクト１３ｂを介して配線１４ｂに接続されている。さらに、高濃度ソース・ドレイン拡散層５上にもコンタクト１３ｃが設けられており、それぞれ配線（図示せず）に接続されている。
なお、図１（ａ）には、配線１４ａ、１４ｂの図示を省略している。
【００４１】
図２（ａ）〜図２（ｄ）は、本発明の第１の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図である。
【００４２】
まず、図２（ａ）に示す工程で、ＳＯＩ基板１００は、半導体基板からなる支持基板１と、支持基板１上に形成された厚み１００ｎｍのシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成された厚み１５０ｎｍのシリコンからなる半導体層３とで構成されており、支持基板１とシリコン半導体層３とが絶縁層２により互いに電気的に絶縁分離されたＳＯＩ構造を有している。このＳＯＩ基板１００の半導体層３の素子分離領域に絶縁層２に到達する素子分離絶縁膜４を形成する。その後、半導体層３上に厚み７．５ｎｍの絶縁膜を形成した後、少なくともボディ引き出し用領域７ａ上を覆うレジスト２１を形成した後、レジスト２１をマスクにチャネル用領域６ａ及びソース・ドレイン用領域（図示せず）上の絶縁膜をエッチング除去して絶縁膜２０ｘを形成する。なお、この絶縁膜２０ｘは、ゲート絶縁膜よりも膜厚が厚くなるように、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、あるいは、これらの積層膜で形成すれば良い。
【００４３】
次に、図２（ｂ）に示す工程で、レジスト２１を除去した後、絶縁膜２０ｘよりも膜厚を薄く厚み３．５ｎｍのゲート用絶縁膜１０ｘを形成した後、ゲート用絶縁膜１０ｘ上にゲート電極となる多結晶シリコン膜９ｘを形成する。
【００４４】
次に、図２（ｃ）に示す工程で、多結晶シリコン膜９ｘ上にゲート電極形成用のレジスト（図示せず）を形成した後、レジストをマスクにして多結晶シリコン膜９ｘ、ゲート用絶縁膜１０ｘ及び絶縁膜２０ｘをエッチングして、ゲート電極９、ゲート絶縁膜１０及び絶縁膜２０を形成する。このとき、ゲート電極９は、ボディ引き出し用領域７ａ、チャネル用領域６ａおよび素子分離絶縁膜４の上部に跨って形成されており、ボディコンタクト用領域８ａ上の多結晶シリコン膜９ｘは除去される。
【００４５】
その後、レジストを除去する。次に、エクステンション注入用レジスト（図示せず）を形成し、エクステンション注入用レジスト及びゲート電極９をマスクにヒ素のイオン注入をエネルギー１０ｋｅＶ，ドーズ量４×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に選択的にｎ型の高濃度エクステンション拡散層（図示せず）を形成する。その後、エクステンション注入用レジストを除去する。
【００４６】
その後、全面に絶縁膜を堆積した後、異方性エッチングにより絶縁膜をエッチングすることによりゲート電極９の側壁に側壁絶縁膜１１を形成する。その後、ソース・ドレイン注入用レジスト（図示せず）を形成し、ソース・ドレイン注入用レジスト、ゲート電極９及び側壁絶縁膜１１をマスクにヒ素のイオン注入をエネルギー２０ｋｅＶ，ドーズ量３×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に選択的にｎ型の高濃度ソース・ドレイン拡散層５を形成する。なお、高濃度ソース・ドレイン拡散層５は図１（ａ）のみに図示してある。その後、ソース・ドレイン注入用レジストを除去する。次に、ボディコンタクト用領域８ａ上に開口２３が設けられたボディコンタクト注入用レジスト２２を形成した後、レジスト２２をマスクにしてボロンのイオン注入をエネルギー５ｋｅＶ，ドーズ量２×１０¹⁵／ｃｍ²で行い、高濃度ボディコンタクト領域８を形成する。これによって、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域６が、ｐ型のボディ引き出し領域７を介してｐ型の高濃度ボディコンタクト領域８に接続された構造になる。
【００４７】
次に、図２（ｄ）に示す工程で、レジスト２２を除去し、全面に層間絶縁膜１２を形成した後、ゲート電極９、高濃度ソース・ドレイン拡散層５及び高濃度ボディコンタクト領域８上にコンタクト窓を形成する。その後、コンタクト窓内に金属膜を埋め込みコンタクト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。なお、コンタクト１３ｃは図１（ａ）のみに図示してある。その後、コンタクト１３ａ、１３ｂに接続される配線１４ａ，１４ｂを形成する。このとき、コンタクト１３ｃに接続される配線も同時に形成される。これによって、図１に示すようなボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置を形成することができる。
【００４８】
以上、本発明の第１の実施形態における半導体装置及びその製造方法によれば、ボディ引き出し領域７と第１ゲート電極部９ａとの間に形成される絶縁膜２０は、チャネル領域６と第２ゲート電極部９ｂとの間に形成されるゲート絶縁膜１０に比べて膜厚が厚く形成される。従って、第１ゲート電極部９ａ下のボディ引き出し領域７におけるしきい値が、実効チャネル領域となる第２ゲート電極部９ｂ下のチャネル領域６におけるしきい値に比べて深くなる（しきい値の絶対値が高くなる）ので、ボディ引き出し領域７部におけるゲート容量が従来の図９のような構造に比べて低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００４９】
（第２の実施形態）
まず、本発明の第２の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置及びその製造方法について説明する。図３は、本発明の第２の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタの一例であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【００５０】
図３に示すように、第２の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、半導体基板からなる支持基板１と、支持基板１上に形成されたシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成されたシリコンからなる半導体層３とで構成されたＳＯＩ基板１００を用いて形成されており、支持基板１と半導体層３とが絶縁層２により互いに電気的に絶縁分離されている。
【００５１】
そして、素子分離絶縁膜４に取り囲まれた半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡散層５と、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域６と、チャネル領域６に接続されたｐ型のボディ引き出し領域７と、ボディ引き出し領域７に接続されたｐ型の高濃度ボディコンタクト領域８とが形成されている。
【００５２】
また、ゲート電極２５は、ボディ引き出し領域７、チャネル領域６および素子分離絶縁膜４の上部に跨ってゲート絶縁膜２６を介して形成されており、ボディ引き出し領域７の上部に位置する第１ゲート電極部２５ａと、チャネル領域６の上部に位置する第２ゲート電極部２５ｂと、素子分離絶縁膜４の上部に位置する第３ゲート電極２５ｃとで構成されている。このゲート電極２５のうち、第２ゲート電極部２５ｂ及び第３ゲート電極部２５ｃには、ヒ素（Ａｓ）やリン（Ｐ）などのｎ型不純物が導入されている。一方、第１ゲート電極部２５ａには、第２ゲート電極部２５ｂや第３ゲート電極部２５ｃよりも仕事関数が大きくなる材料、例えばＴｉ、Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，Ｐｔ、Ｐｄ及びＲｈのうち少なくとも１つの不純物が導入されている。そして、ゲート電極２５の側壁には側壁絶縁膜１１が形成されており、ゲート電極２５が形成された基板上には層間絶縁膜１２が形成されている。
【００５３】
また、素子分離絶縁膜４上に位置するゲート電極２５の第３ゲート電極部２５ｃには、層間絶縁膜１２に設けられたコンタクト１３ａを介して配線１４ａに接続されており、高濃度ボディコンタクト領域８には、コンタクト１３ｂを介して配線１４ｂに接続されている。さらに、高濃度ソース・ドレイン拡散層５上にもコンタクト１３ｃが設けられており、それぞれ配線（図示せず）に接続されている。なお、図３（ａ）には、配線１４ａ、１４ｂの図示を省略している。
【００５４】
図４（ａ）〜図４（ｄ）は、本発明の第２の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図である。
【００５５】
まず、図４（ａ）に示す工程で、ＳＯＩ基板１００は、半導体基板からなる支持基板１と、支持基板１上に形成された厚み１００ｎｍのシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成された厚み１５０ｎｍのシリコンからなる半導体層３とで構成されており、支持基板１とシリコン半導体層３とが絶縁層２により互いに電気的に絶縁分離されたＳＯＩ構造を有している。このＳＯＩ基板１００の半導体層３の素子分離領域に絶縁層２に到達する素子分離絶縁膜４を形成する。次に、シリコン酸化膜からなるゲート用絶縁膜２６ｘを形成した後、ゲート用絶縁膜２６ｘ上にゲート電極となる多結晶シリコン膜２５ｘを形成する。その後、多結晶シリコン膜２５ｘ上に仕事関数の大きい材料膜、例えばＴｉ膜を３０ｎｍ程度の厚さで形成する。次に、少なくともボディ引き出し用領域７ａ上を覆うレジスト（図示せず）を形成した後、レジストをマスクにチャネル用領域６ａ及びソース・ドレイン用領域（図示せず）上のＴｉ膜をエッチング除去してＴｉ膜２７を形成する。その後、Ｔｉ膜２７上のレジストを除去してから熱処理を行うことによって、多結晶シリコン膜２５ｘとＴｉ膜２７とを反応させてチタン含有多結晶シリコン膜（チタンシリサイド膜）２５ｙを形成する。なお、仕事関数の大きい材料膜としては、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，Ｐｔ、Ｐｄ及びＲｈのうち少なくとも１つの不純物を含む材料膜を用いてもよい。
【００５６】
次に、図４（ｂ）に示す工程で、チタン含有多結晶シリコン膜２５ｙ上に残存するＴｉ膜２７を除去した後、多結晶シリコン膜２５ｘ及びチタン含有多結晶シリコン膜２５ｙ上にゲート電極形成用のレジスト２８を形成する。その後、レジスト２８をマスクにして多結晶シリコン膜２５ｘ、チタン含有多結晶シリコン膜２５ｙ及びゲート絶縁膜２６ｘをエッチングして、第１ゲート電極部２５ａと第２のゲート電極部２５ｂと第３ゲート電極部２５ｃからなるゲート電極２５およびゲート絶縁膜２６を形成する。このとき、ゲート電極２５は、ボディ引き出し用領域７ａ、チャネル用領域６ａおよび素子分離絶縁膜４の上部に跨って形成されており、ボディコンタクト用領域８ａ上のチタン含有多結晶シリコン膜２５ｙは除去される。なお、チタン含有多結晶シリコン膜２５ｙは、完全にチタンシリサイド膜にしてもよい。
【００５７】
その後、レジスト２８を除去する。次に、エクステンション注入用レジスト（図示せず）を形成し、エクステンション注入用レジスト及びゲート電極２５をマスクにしてヒ素イオンのイオン注入を行い、ソース・ドレイン領域に選択的にｎ型の高濃度エクステンション拡散層（図示せず）を形成する。その後、エクステンション注入用レジストを除去する。
【００５８】
次に、図４（ｃ）に示す工程で、全面に絶縁膜を堆積した後、異方性エッチングにより絶縁膜をエッチングすることによりゲート電極２５の側壁に側壁絶縁膜１１を形成する。その後、ソース・ドレイン注入用レジスト（図示せず）を形成し、ソース・ドレイン注入用レジスト、ゲート電極２５及び側壁絶縁膜１１をマスクにヒ素イオンのイオン注入を行い、ソース・ドレイン領域に選択的にｎ型の高濃度ソース・ドレイン拡散層５を形成する。なお、高濃度ソース・ドレイン拡散層５は図３（ａ）のみに図示してある。その後、ソース・ドレイン注入用レジストを除去する。次に、ボディコンタクト用領域８ａ上に開口２９が設けられたボディコンタクト注入用レジスト３０を形成した後、レジスト３０をマスクにしてｐ型不純物をイオン注入して、高濃度ボディコンタクト領域８を形成する。これによって、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域６が、ｐ型のボディ引き出し領域７を介してｐ型の高濃度ボディコンタクト領域８に接続された構造になる。
【００５９】
次に、図４（ｄ）に示す工程で、レジスト２２を除去し、全面に層間絶縁膜１２を形成した後、ゲート電極２５、高濃度ソース・ドレイン拡散層５及び高濃度ボディコンタクト領域８上にコンタクト窓を形成する。その後、コンタクト窓内に金属膜を埋め込みコンタクト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。なお、コンタクト１３ｃは図３（ａ）のみに図示してある。その後、コンタクト１３ａ、１３ｂに接続される配線１４ａ，１４ｂを形成する。このとき、コンタクト１３ｃに接続される配線も同時に形成される。これによって、図３に示すようなボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置を形成することができる。
【００６０】
以上、本発明の第２の実施形態における半導体装置及びその製造方法によれば、チャネル領域６及び素子分離絶縁膜４上に形成される第２ゲート電極部２５ｂ及び第３ゲート電極部２５ｃには、高濃度エクステンション拡散層及び高濃度ソース・ドレイン拡散層５を形成する時に、同時にヒ素イオンが注入され低抵抗化される。また、ボディ引き出し領域７上に形成される第１ゲート電極部２５ａには、ヒ素が導入された第２ゲート電極部２５ｂ及び第３ゲート電極部２５ｃよりも仕事関数が大きくなるチタンが含有されている。このように、ボディ引き出し領域７上の第１ゲート電極部２５ａは、チャネル領域６上の第２ゲート電極部２５ｂに比べて仕事関数が大きい不純物を含むため、第１ゲート電極部２５ａと下地のボディ引き出し領域７との仕事関数差が、第２ゲート電極部２５ｂと下地のチャネル領域６との仕事関数差に比べて大きくなる。つまり、第１ゲート電極部２５ａ下のボディ引き出し領域７におけるしきい値が、実効チャネル領域となる第２ゲート電極部２５ｂ下のチャネル領域６におけるしきい値に比べて深くなる（しきい値の絶対値が高くなる）ので、ボディ引き出し領域７部におけるゲート容量が従来の図９のような構造に比べて低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００６１】
（第３の実施形態）
まず、本発明の第３の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置及びその製造方法について説明する。図５は、本発明の第３の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタの一例であり、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ断面図である。
【００６２】
図５に示すように、第３の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、半導体基板からなる支持基板１と、支持基板１上に形成されたシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成されたシリコンからなる半導体層３とで構成されたＳＯＩ基板１００を用いて形成されており、支持基板１と半導体層３とが絶縁層２により互いに電気的に絶縁分離されている。
【００６３】
そして、素子分離絶縁膜４に取り囲まれた半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡散層５と、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域６と、チャネル領域６に接続されたｐ型のボディ引き出し領域７と、ボディ引き出し領域７に接続されたｐ型の高濃度ボディコンタクト領域８とが形成されている。
【００６４】
また、ゲート電極３１は、ボディ引き出し領域７、チャネル領域６および素子分離絶縁膜４の上部に跨ってゲート絶縁膜３２を介して形成されており、ボディ引き出し領域７の上部に位置する第１ゲート電極部３１ａと、チャネル領域６の上部に位置する第２ゲート電極部３１ｂと、素子分離絶縁膜４の上部に位置する第３ゲート電極３１ｃとで構成されている。このゲート電極３１のうち、第１ゲート電極部３１ａのｎ型の不純物濃度が、第２ゲート電極部３１ｂ及び第３ゲート電極部３１ｃのｎ型の不純物濃度に比べて低く形成されている。そして、ゲート電極３１の側壁には側壁絶縁膜１１が形成されており、ゲート電極３１が形成された基板上には層間絶縁膜１２が形成されている。
【００６５】
また、素子分離絶縁膜４上に位置するゲート電極３１の第３ゲート電極部３１ｃには、層間絶縁膜１２に設けられたコンタクト１３ａを介して配線１４ａに接続されており、高濃度ボディコンタクト領域８には、コンタクト１３ｂを介して配線１４ｂに接続されている。さらに、高濃度ソース・ドレイン拡散層５上にもコンタクト１３ｃが設けられており、それぞれ配線（図示せず）に接続されている。なお、図５（ａ）には、配線１４ａ、１４ｂの図示を省略している。
【００６６】
図６（ａ）〜図６（ｄ）は、本発明の第３の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図である。
【００６７】
まず、図６（ａ）に示す工程で、ＳＯＩ基板１００は、半導体基板からなる支持基板１と、支持基板１上に形成された厚み１００ｎｍのシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成された厚み１５０ｎｍのシリコンからなる半導体層３とで構成されており、支持基板１とシリコン半導体層３とが絶縁層２により互いに電気的に絶縁分離されたＳＯＩ構造を有している。このＳＯＩ基板１００の半導体層３の素子分離領域に絶縁層２に到達する素子分離絶縁膜４を形成する。次に、シリコン酸化膜からなるゲート用絶縁膜３２ｘを形成した後、ゲート用絶縁膜３２ｘ上にゲート電極となる多結晶シリコン膜３１ｘを形成する。
【００６８】
次に、図６（ｂ）に示す工程で、多結晶シリコン膜３１ｘ上にゲート電極形成用のレジスト３３を形成する。その後、レジスト３３をマスクにして多結晶シリコン膜３１ｘ及びゲート絶縁膜３２ｘをエッチングして、ゲート電極３１およびゲート絶縁膜３２を形成する。このとき、ゲート電極３１は、ボディ引き出し用領域７ａ、チャネル用領域６ａおよび素子分離絶縁膜４の上部に跨って形成されており、ボディコンタクト用領域８ａ上の多結晶シリコン膜３１ｘは除去される。
【００６９】
次に、レジスト３３を除去した後、エクステンション注入用レジスト（図示せず）を形成し、エクステンション注入用レジスト及びゲート電極３１をマスクにしてヒ素イオンのイオン注入をエネルギー１０ｋｅＶ，ドーズ量４×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に選択的にｎ型の高濃度エクステンション拡散層（図示せず）を形成する。その後、エクステンション注入用レジストを除去する。
【００７０】
次に、図６（ｃ）に示す工程で、全面に絶縁膜を堆積した後、異方性エッチングにより絶縁膜をエッチングすることによりゲート電極３１の側壁に側壁絶縁膜１１を形成する。その後、ソース・ドレイン注入用レジスト（図示せず）を形成し、ソース・ドレイン注入用レジスト、ゲート電極３１及び側壁絶縁膜１１をマスクにヒ素イオンのイオン注入をエネルギー２０ｋｅＶ，ドーズ量３×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に選択的にｎ型の高濃度ソース・ドレイン拡散層５を形成する。なお、高濃度ソース・ドレイン拡散層５は図５（ａ）のみに図示してある。
【００７１】
その後、ソース・ドレイン注入用レジストを除去する。次に、ボディコンタクト用領域８ａ上及びボディ引き出し用領域７ａ上に開口３４が設けられたボディコンタクト注入用レジスト３５を形成した後、レジスト３５をマスクにしてボロンのイオン注入をエネルギー５ｋｅＶ，ドーズ量２×１０¹⁵／ｃｍ²で行い、高濃度ボディコンタクト領域８を形成する。これによって、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域６が、ｐ型のボディ引き出し領域７を介してｐ型の高濃度ボディコンタクト領域８に接続された構造になる。
【００７２】
さらに、ボディ引き出し領域７上の第１ゲート電極部３１ａには、ボディコンタクト領域形成用のｐ型不純物が導入されるため、チャネル領域６上の第２ゲート電極部３１ｂ及び素子分離絶縁膜４上の第３ゲート電極部３１ｃに比べてｎ型不純物（Ａｓ）が相殺されるので不純物濃度が低くなる。
【００７３】
次に、図６（ｄ）に示す工程で、レジスト３５を除去し、全面に層間絶縁膜１２を形成した後、ゲート電極３１、高濃度ソース・ドレイン拡散層５及び高濃度ボディコンタクト領域８上にコンタクト窓を形成する。その後、コンタクト窓内に金属膜を埋め込みコンタクト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。なお、コンタクト１３ｃは図５（ａ）のみに図示してある。その後、コンタクト１３ａ、１３ｂに接続される配線１４ａ，１４ｂを形成する。このとき、コンタクト１３ｃに接続される配線も同時に形成される。これによって、図５に示すようなボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置を形成することができる。
【００７４】
以上、本発明の第３の実施形態における半導体装置及びその製造方法によれば、ボディ引き出し領域７上の第１ゲート電極部３１ａには、ボディコンタクト領域形成用のｐ型不純物が導入されるため、チャネル領域６及び素子分離絶縁膜４上に形成される第２ゲート電極部３１ｂ及び第３ゲート電極部３１ｃに比べて、ｎ型不純物の不純物濃度が低くなる。つまり、高濃度エクステンション拡散層及び高濃度ソース・ドレイン拡散層５を形成する時に、ゲート電極３１にイオン注入されたヒ素イオンのうち、第１ゲート電極部３１ａのヒ素イオンがボディコンタクト領域形成用のｐ型不純物が導入されることによって相殺されるので、ｎ型不純物濃度が低下する。このように、ボディ引き出し領域７上の第１ゲート電極部３１ａは、チャネル領域６上の第２ゲート電極部３１ｂに比べてｎ型不純物濃度が低いため、第１ゲート電極部３１ａと下地のボディ引き出し領域７との仕事関数差が、第２ゲート電極部３１ｂと下地のチャネル領域６との仕事関数差に比べて大きくなる。つまり、第１ゲート電極部３１ａ下のボディ引き出し領域７におけるしきい値が、実効チャネル領域となる第２ゲート電極部３１ｂ下のチャネル領域６におけるしきい値に比べて深くなる（しきい値の絶対値が高くなる）ので、ボディ引き出し領域７部におけるゲート容量が従来の図９のような構造に比べて低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００７５】
（第４の実施形態）
まず、本発明の第４の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置及びその製造方法について説明する。図７は、本発明の第４の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタの一例であり、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ断面図である。
【００７６】
図７に示すように、第４の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、半導体基板からなる支持基板１と、支持基板１上に形成されたシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成されたシリコンからなる半導体層３とで構成されたＳＯＩ基板１００を用いて形成されており、支持基板１と半導体層３とが絶縁層２により互いに電気的に絶縁分離されている。
【００７７】
そして、素子分離絶縁膜４に取り囲まれた半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡散層５と、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域１６と、チャネル領域１６に接続されたチャネル領域１６よりも高濃度のｐ型不純物濃度を有するボディ引き出し領域１７と、ボディ引き出し領域１７に接続されたｐ型の高濃度ボディコンタクト領域１８とが形成されている。
【００７８】
また、ゲート電極３６は、ボディ引き出し領域１７、チャネル領域１６および素子分離絶縁膜４の上部に跨ってゲート絶縁膜３７を介して形成されており、ボディ引き出し領域１７の上部に位置する第１ゲート電極部３６ａと、チャネル領域１６の上部に位置する第２ゲート電極部３６ｂと、素子分離絶縁膜４の上部に位置する第３ゲート電極３６ｃとで構成されている。そして、ゲート電極３６の側壁には側壁絶縁膜１１が形成されており、ゲート電極３６が形成された基板上には層間絶縁膜１２が形成されている。
【００７９】
また、素子分離絶縁膜４上に位置するゲート電極３６の第３ゲート電極部３６ｃには、層間絶縁膜１２に設けられたコンタクト１３ａを介して配線１４ａに接続されており、高濃度ボディコンタクト領域１８には、コンタクト１３ｂを介して配線１４ｂに接続されている。さらに、高濃度ソース・ドレイン拡散層５上にもコンタクト１３ｃが設けられており、それぞれ配線（図示せず）に接続されている。なお、図７（ａ）には、配線１４ａ、１４ｂの図示を省略している。
【００８０】
図８（ａ）〜図８（ｄ）は、本発明の第４の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図である。
【００８１】
まず、図８（ａ）に示す工程で、ＳＯＩ基板１００は、半導体基板からなる支持基板１と、支持基板１上に形成された厚み１００ｎｍのシリコン酸化膜からなる絶縁層２と、絶縁層２上に形成された厚み１５０ｎｍのシリコンからなる半導体層３とで構成されており、支持基板１とシリコン半導体層３とが絶縁層２により互いに電気的に絶縁分離されたＳＯＩ構造を有している。このＳＯＩ基板１００の半導体層３の素子分離領域に絶縁層２に到達する素子分離絶縁膜４を形成する。次に、ボディ引き出し用領域及びボディコンタクト用領域上が開口されたレジスト（図示せず）形成した後、レジストをマスクにしてボロンのイオン注入をエネルギー３０ｋｅＶ，ドーズ量１〜２×１０¹³／ｃｍ²で行い、ボディ引き出し用領域１７ａ及びボディコンタクト用領域１８ａを形成する。このとき、ボディ引き出し用領域１７ａのｐ型不純物濃度がチャネル用領域１６ａのｐ型不純物濃度が高濃度になるように形成する。なお、本実施の形態では、ボディ引き出し用領域１７ａ及びボディコンタクト用領域１８ａの両領域にボロンのイオン注入を行ったが、少なくてもボディ引き出し用領域１７ａにｐ型不純物が注入されれば良い。その後、レジストを除去し、シリコン酸化膜からなるゲート用絶縁膜３７ｘを形成した後、ゲート用絶縁膜３７ｘ上にゲート電極となる多結晶シリコン膜３６ｘを形成する。
【００８２】
次に、図８（ｂ）に示す工程で、多結晶シリコン膜３６ｘ上にゲート電極形成用のレジスト３８を形成する。その後、レジスト３８をマスクにして多結晶シリコン膜３６ｘ及びゲート絶縁膜３７ｘをエッチングして、ゲート電極３６およびゲート絶縁膜３７を形成する。このとき、ゲート電極３６は、ボディ引き出し用領域１７ａ、チャネル用領域１６ａおよび素子分離絶縁膜４の上部に跨って形成されており、ボディコンタクト用領域１８ａ上の多結晶シリコン膜３６ｘは除去される。
【００８３】
次に、レジスト３８を除去した後、エクステンション注入用レジスト（図示せず）を形成し、エクステンション注入用レジスト及びゲート電極３６をマスクにしてヒ素のイオン注入をエネルギー１０ｋｅＶ，ドーズ量４×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に選択的にｎ型の高濃度エクステンション拡散層（図示せず）を形成する。その後、エクステンション注入用レジストを除去する。
【００８４】
次に、図８（ｃ）に示す工程で、全面に絶縁膜を堆積した後、異方性エッチングにより絶縁膜をエッチングすることによりゲート電極３６の側壁に側壁絶縁膜１１を形成する。その後、ソース・ドレイン注入用レジスト（図示せず）を形成し、ソース・ドレイン注入用レジスト、ゲート電極３６及び側壁絶縁膜１１をマスクにヒ素のイオン注入をエネルギー２０ｋｅＶ，ドーズ量３×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に選択的にｎ型の高濃度ソース・ドレイン拡散層５を形成する。なお、高濃度ソース・ドレイン拡散層５は図７（ａ）のみに図示してある。
【００８５】
その後、ソース・ドレイン注入用レジストを除去する。次に、ボディコンタクト用領域１８ａ上に開口３９が設けられたボディコンタクト注入用レジスト４０を形成した後、このレジスト４０をマスクにボロンのイオン注入をエネルギー ５ｋｅＶ，ドーズ量２×１０¹⁵／ｃｍ²で行い、高濃度ボディコンタクト領域１８を形成する。これによって、高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャネル領域１６が、ｐ型のボディ引き出し領域１７を介してｐ型の高濃度ボディコンタクト領域１８に接続された構造になる。なお、各領域の不純物濃度は、例えばチャネル領域１６が１×１０¹⁸／ｃｍ³、ボディ引き出し領域１７が３×１０¹⁸／ｃｍ³、高濃度ボディコンタクト領域１８が３×１０²¹／ｃｍ³である。
【００８６】
次に、図８（ｄ）に示す工程で、レジスト４０を除去し、全面に層間絶縁膜１２を形成した後、ゲート電極３６、高濃度ソース・ドレイン拡散層５及び高濃度ボディコンタクト領域１８上にコンタクト窓を形成する。その後、コンタクト窓内に金属膜を埋め込みコンタクト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。なお、コンタクト１３ｃは図７（ａ）のみに図示してある。その後、コンタクト１３ａ、１３ｂに接続される配線１４ａ，１４ｂを形成する。このとき、コンタクト１３ｃに接続される配線も同時に形成される。これによって、図７に示すようなボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置を形成することができる。
【００８７】
以上、本発明の第４の実施形態における半導体装置及びその製造方法によれば、ボディ引き出し領域１７のｐ型不純物濃度をチャネル領域１６のｐ型不純物濃度よりも高濃度にするため、ボディ引き出し領域１７の仕事関数がチャネル領域１６の仕事関数に比べて大きくなる。従って、第１ゲート電極部３６ａと下地のボディ引き出し領域１７との仕事関数差が、第２ゲート電極部３１ｂと下地のチャネル領域１６との仕事関数差に比べて大きくなる。つまり、第１ゲート電極部３１ａ下のボディ引き出し領域１７におけるしきい値が、実効チャネル領域となる第２ゲート電極部３１ｂ下のチャネル領域１６におけるしきい値に比べて深くなる（しきい値の絶対値が高くなる）ので、ボディ引き出し領域１７部におけるゲート容量が従来の図９のような構造に比べて低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【００８８】
【発明の効果】
以上説明したように本発明によれば、第１ゲート電極部と下地のボディ引き出し領域との仕事関数差が、第２ゲート電極部と下地のチャネル領域との仕事関数差に比べて大きくなる。このため、第１ゲート電極部下のボディ引き出し領域におけるしきい値が、実効チャネル領域となる第２ゲート電極部下のチャネル領域におけるしきい値に比べて深くなるので、ボディ引き出し領域部におけるゲート容量が低減され、トランジスタの動作速度が向上して高性能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の一例であり、
（ａ）は平面図
（ｂ）は（ａ）のＡ−Ａ断面図
【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図
【図３】本発明の第２の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の一例であり、
（ａ）は平面図
（ｂ）は（ａ）のＢ−Ｂ断面図
【図４】（ａ）〜（ｄ）は、本発明の第２の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図
【図５】本発明の第３の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の一例であり、
（ａ）は平面図
（ｂ）は（ａ）のＣ−Ｃ断面図
【図６】（ａ）〜（ｄ）は、本発明の第３の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図
【図７】本発明の第４の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の一例であり、
（ａ）は平面図
（ｂ）は（ａ）のＤ−Ｄ断面図
【図８】（ａ）〜（ｄ）は、本発明の第４の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図
【図９】従来のボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の一例であり、
（ａ）は平面図
（ｂ）は（ａ）のＸ−Ｘ断面図
【図１０】（ａ）〜（ｄ）は、従来のボディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の製造工程を示す断面図
【符号の説明】
１ 支持基板
２ 絶縁層
３ 半導体層
４ 素子分離絶縁膜
５ 高濃度ソース・ドレイン拡散層
６ チャネル領域
７ ボディ引き出し領域
８ 高濃度ボディコンタクト領域
９ ゲート電極
１０ ゲート絶縁膜
１１ 側壁絶縁膜
１２ 層間絶縁膜
１３ａ、１３ｂ、１３ｃ コンタクト
１００ ＳＯＩ基板

Claims (9)

1. 支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に形成されたＭＩＳトランジスタを有する半導体装置において、
   前記ＭＩＳトランジスタは、
   前記半導体層の素子分離領域に設けられた前記絶縁層に達する素子分離絶縁膜と、
   前記素子分離絶縁膜に取り囲まれており、第１導電型のソース・ドレイン領域と、前記ソース・ドレイン領域に挟まれた第２導電型のチャネル領域と、前記チャネル領域に接続された第２導電型のボディ引き出し領域と、前記ボディ引き出し領域に接続された第２導電型のボディコンタクト領域とからなる前記半導体層領域と、
   前記ボディ引き出し領域の上部に形成された第１ゲート電極部と、前記チャネル領域の上部に形成された第２ゲート電極部と、前記素子分離絶縁膜の上部に形成された第３ゲート電極部とからなるゲート電極とを備え、
   前記第１ゲート電極部と下地の前記ボディ引き出し領域との間に形成された絶縁膜の膜厚は、前記第２ゲート電極部と下地の前記チャネル領域との間に形成されたゲート絶縁膜の膜厚と同等であり、
   前記ゲート電極の導電型は第１導電型であり、
   前記第１ゲート電極部の全体に亘って、前記第１ゲート電極部と下地の前記ボディ引き出し領域との仕事関数差が、前記第２ゲート電極部と下地の前記チャネル領域との仕事関数差に比べて大きく、
   前記第１ゲート電極部下の前記ボディ引き出し領域におけるしきい値が、実効チャネル領域となる前記第２ゲート電極部下の前記チャネル領域におけるしきい値に比べて深いことを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、
   前記第１ゲート電極部には、前記第２のゲート電極部よりも仕事関数が大きくなる材料が含まれていることを特徴とする半導体装置。
3. 請求項１記載の半導体装置において、
   前記第１ゲート電極部の第１導電型の不純物濃度が、前記第２ゲート電極部の第１導電型の不純物濃度に比べて低濃度であることを特徴とする半導体装置。
4. 請求項１記載の半導体装置において、
   前記ボディ引き出し領域の第２導電型の不純物濃度が、前記チャネル領域の第２導電型の不純物濃度に比べて高濃度であることを特徴とする半導体装置。
5. 支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に、第２導電型のチャネル領域が第２導電型のボディ引き出し領域を介して第２導電型のボディコンタクト領域に接続されたＭＩＳトランジスタを有する半導体装置の製造方法において、
   前記半導体層における素子分離領域に前記絶縁層に達する素子分離絶縁膜を形成する工程（ａ）と、
   前記工程（ａ）の後に、前記半導体層上にゲート絶縁膜を形成する工程（ｂ）と、
   前記ボディ引き出し領域上に前記ゲート絶縁膜を介して形成された第１ゲート電極部と、前記チャネル領域上に前記ゲート絶縁膜を介して形成された第２ゲート電極部と、前記素子分離絶縁膜上に形成された第３ゲート電極部からなるゲート電極を形成する工程（ｃ）と、
   少なくとも前記第２ゲート電極部に第１の不純物を導入する工程（ｄ）と、
   前記第１ゲート電極部に前記第２のゲート電極部よりも仕事関数が大きくなる第２の不純物を導入する工程（ｅ）と、
   前記半導体層に第１導電型の不純物を導入してソース・ドレイン領域を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法において、
   前記第１の不純物が、ヒ素及びリンのうち少なくとも１つの不純物からなり、
   前記第２の不純物が、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，Ｐｔ、Ｐｄ及びＲｈのうち少なくとも１つの不純物からなることを特徴とする半導体装置の製造方法。
7. 支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に、第２導電型のチャネル領域が第２導電型のボディ引き出し領域を介して第２導電型のボディコンタクト領域に接続されたＭＩＳトランジスタを有する半導体装置の製造方法において、
   前記半導体層における素子分離領域に前記絶縁層に達する素子分離絶縁膜を形成する工程（ａ）と、
   前記工程（ａ）の後に、前記半導体層上にゲート絶縁膜を形成する工程（ｂ）と、
   前記ボディ引き出し領域上に前記ゲート絶縁膜を介して形成された第１ゲート電極部と前記チャネル領域上に前記ゲート絶縁膜を介して形成された第２ゲート電極部と前記素子分離絶縁膜上に形成された第３ゲート電極部とからなるゲート電極を形成する工程（ｃ）と、
   前記半導体層に第１導電型の不純物を導入してソース・ドレイン領域を形成する工程（ｄ）と、
   前記第２ゲート電極部に比べて前記第１ゲート電極部の第１導電型の不純物濃度が低濃度になるように形成する工程（ｅ）とを備え、
   前記工程（ｄ）では、前記第１ゲート電極部及び前記第２ゲート電極部に第１導電型の第１の不純物を導入した後、前記第１ゲート電極部に第２導電型の第２の不純物を導入して、前記第１ゲート電極部に含まれる前記第１導電型の不純物濃度を、前記第２ゲート電極部に含まれる前記第１導電型の不純物濃度よりも低濃度にすることを特徴とする半導体装置の製造方法。
8. 請求項７記載の半導体装置の製造方法において、
   前記第１ゲート電極部及び前記第２ゲート電極部に第１導電型の第１の不純物を導入する工程は、前記工程（ｄ）のソース・ドレイン領域を形成するための第１導電型の不純物導入と同時に行い、
   前記第１ゲート電極部に第２導電型の第２の不純物を導入する工程は、前記ボディコンタクト領域を形成するための第２導電型の不純物導入と同時に行うことを特徴とする半導体装置の製造方法。
9. 支持基板と、前記支持基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層とで構成されたＳＯＩ基板に、第２導電型のチャネル領域が第２導電型のボディ引き出し領域を介して第２導電型のボディコンタクト領域に接続されたＭＩＳトランジスタを有する半導体装置の製造方法において、
   前記半導体層における素子分離領域に前記絶縁層に達する素子分離絶縁膜を形成する工程（ａ）と、
   前記工程（ａ）の後に、前記ボディ引き出し領域の全体に前記チャネル領域の第２導電型の不純物濃度よりも高濃度になるように第２導電型の不純物を導入する工程（ｂ）と、
   前記工程（ｂ）の後に、前記半導体層上にゲート絶縁膜を形成する工程（ｃ）と、
   前記ボディ引き出し領域上に前記ゲート絶縁膜を介して形成された第１ゲート電極部と前記チャネル領域上に前記ゲート絶縁膜を介して形成された第２ゲート電極部と前記素子分離絶縁膜上に形成された第３ゲート電極部とからなるゲート電極を形成する工程（ｄ）と、
   前記半導体層に第１導電型の不純物を導入してソース・ドレイン領域を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。

Images