JP4788017B2 - Film forming method and electrode or wiring forming method - Google Patents

Film forming method and electrode or wiring forming method Download PDF

Info

Publication number
JP4788017B2
JP4788017B2 JP2000143380A JP2000143380A JP4788017B2 JP 4788017 B2 JP4788017 B2 JP 4788017B2 JP 2000143380 A JP2000143380 A JP 2000143380A JP 2000143380 A JP2000143380 A JP 2000143380A JP 4788017 B2 JP4788017 B2 JP 4788017B2
Authority
JP
Japan
Prior art keywords
film
metal
electrode
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000143380A
Other languages
Japanese (ja)
Other versions
JP2001035854A (en
Inventor
市治 近藤
康生 石原
修一 永墓
健 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000143380A priority Critical patent/JP4788017B2/en
Publication of JP2001035854A publication Critical patent/JP2001035854A/en
Application granted granted Critical
Publication of JP4788017B2 publication Critical patent/JP4788017B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は膜の形成方法および電極あるいは配線の形成方法に係り、詳しくは、例えば、基板上での所望の領域（例えば、バンプ形成領域）に金属膜を配置する技術に関するものである。
【０００２】
【従来の技術】
半導体デバイスの金属電極形成方法として、ホトリソグラフィーを用いたパターン形成方法がよく知られており、これにより、所望の領域に電極を形成することができる。また、この他の手法として、フリップチップ工程での、Ｃｕバンプ用のアンダーバンプメタル膜（以下、ＵＢＭ膜という）の形成の際に、保護膜と下地電極との密着性の差を利用して粘着シートによりＵＢＭ膜を選択的に除去する手法も提案されている（特開平１０−６４９１２号公報）。
【０００３】
【発明が解決しようとする課題】
ところが、前述のホトリソグラフィーを用いた金属電極の形成方法においては、ホトリソおよびエッチング工程での設備やプロセスコストが非常に高いという問題がある。また、ＵＢＭ膜を選択的に粘着シートで除去する方法に関しては、更に安定して剥離を行いたいという要求がある。
【０００４】
そこで、この発明の目的は、低コストに、所望の膜や電極あるいは配線を配置することができる方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、第１の材質およびそれとは異なる第２の材質が露出された下地の表面上に膜を成膜し、上記第１の材質上に位置する該膜を除去して上記第２の材質上に位置する該膜を選択的に残すようにした膜の形成方法として、請求項１に記載の発明では、上記第１の材質として絶縁膜、上記第２の材質としてアルミニウムを主成分とする薄膜、上記膜としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該膜の上に応力調整膜としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜の膜厚により上記膜と下地との界面にかかる応力を調整して、上記アルミニウムを主成分とする薄膜上の上記膜を残し上記絶縁膜の上の上記膜を剥離するようにしている。
また、請求項２に記載の発明では、上記第１の材質として絶縁膜、上記第２の材質としてシリコン基板上のシリコン、上記膜としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用い、上記絶縁膜が、シリコン基板上に形成されてその開口部内に上記シリコンを露出させて上記下地を構成するとともに、上記膜の上に応力調整膜としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜の膜厚により上記膜と下地との界面にかかる応力を調整して、上記シリコン上の上記膜を残し上記絶縁膜の上の上記膜を剥離するようにしている。
また、請求項３に記載の発明では、上記第１の材質としてシリコン酸化膜、上記第２の材質としてシリコン窒化膜、上記膜としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該膜の上に応力調整膜としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜の膜厚により上記膜と下地との界面にかかる応力を調整して、上記シリコン窒化膜上の上記膜を残し上記シリコン酸化膜の上の上記膜を剥離するようにしている。
また、請求項１１に記載の発明では、上記第１の材質としてシリコン酸化膜、上記第２の材質としてアルミニウムを主成分とする薄膜、上記膜として膜厚が２２０ｎｍ以上の白金膜を用いることにより、該白金膜の全応力を調整し上記シリコン酸化膜と上記白金膜の間の密着力を剥離可能な範囲まで低下させて、上記アルミニウムを主成分とする薄膜上の上記白金膜を残し上記シリコン酸化膜の上の上記白金膜を剥離するようにしている。
これらの方法によれば、第１の材質およびそれとは異なる第２の材質が露出された下地の表面上に膜を成膜する際に、該膜の全応力が調整されて、膜と第１の材質との密着力と、膜と第２の材質との密着力の差が制御される。つまり、膜と第１の材質との密着力、および膜と第２の材質との密着力が強く、第１の材質から膜を、また、第２の材質から膜を剥離することができない状態に対し、膜の全応力（total stress）を制御することにより、第１の材質と膜との間の密着力が剥離可能な範囲まで低下する。なお、全応力とは、膜厚と内部応力との乗算値（全応力＝膜厚×内部応力）である。
【０００６】
そして、第１の材質上に位置する該膜が除去されて、第２の材質上に位置する該膜が選択的に残される。
その結果、従来のホトリソグラフィーを用いた方法のようなホトリソおよびエッチング工程での設備やプロセスコストが非常に高くなることが回避されるとともに、従来のＵＢＭ膜を選択的に粘着シートで除去する方法に比べ更に安定して剥離することができるようになる。このようにして、低コストに、所望の膜を配置することができる。
【００１０】
また、基板の上において電極部または配線部と絶縁膜が露出した状態から、当該基板の上に金属膜を成膜し、上記電極部または配線部の上の金属膜を残し上記絶縁膜の上の金属膜を剥離するようにした電極あるいは配線の形成方法として、請求項１２に記載の発明では、上記電極部または配線部としてアルミニウムを主成分とする薄膜、上記金属膜としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該金属膜の上に応力調整膜としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜の膜厚により上記金属膜と下地との界面にかかる応力を調整して、上記アルミニウムを主成分とする薄膜上の上記金属膜を残し上記絶縁膜の上の上記金属膜を剥離するようにしている。
また、請求項１３に記載の発明では、上記電極部または配線部としてシリコン基板での不純物拡散領域、上記金属膜としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該金属膜の上に応力調整膜としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜の膜厚により上記金属膜と下地との界面にかかる応力を調整して、上記不純物拡散領域上の上記金属膜を残し上記絶縁膜の上の上記金属膜を剥離するようにしている。
また、請求項２５に記載の発明では、上記絶縁膜としてシリコン酸化膜、上記電極部または配線部としてアルミニウムを主成分とする薄膜、上記金属膜として膜厚が２２０ｎｍ以上の白金膜を用いることにより、該白金膜の全応力を調整し上記シリコン酸化膜と上記白金膜の間の密着力を剥離可能な範囲まで低下させて、上記アルミニウムを主成分とする薄膜上の上記白金膜を残し上記シリコン酸化膜の上の上記白金膜を剥離するようにしている。
また、基板の上において絶縁膜と他の絶縁膜が露出した状態から、当該基板の上に金属膜を成膜し、上記他の絶縁膜の上の金属膜を残し上記絶縁膜の上の金属膜を剥離するようにした電極あるいは配線の形成方法として、請求項１４に記載の発明では、上記絶縁膜としてシリコン酸化膜、上記他の絶縁膜としてシリコン窒化膜、上記金属膜としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該金属膜の上に応力調整膜としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜の膜厚により上記金属膜と下地との界面にかかる応力を調整して、上記シリコン窒化膜上の上記金属膜を残し上記シリコン酸化膜の上の上記金属膜を剥離するようにしている。
これらの方法によれば、基板の上ににおいて絶縁膜と電極部または配線部、もしくは絶縁膜と他の絶縁膜が露出した状態から、当該基板の上に金属膜が成膜されるとき、電極部または配線部と金属膜、もしくは他の絶縁膜と金属膜との間の密着力、および絶縁膜と金属膜との間の密着力が強く、電極部または配線部、もしくは他の絶縁膜から金属膜を、また、絶縁膜から金属膜を剥離することができない従来の状態に対し、金属膜の全応力（total stress）を制御することにより、絶縁膜と金属膜との間の密着力が剥離可能な範囲まで低下する。そして、電極部または配線部、もしくは他の絶縁膜の上の金属膜を残し絶縁膜の上の金属膜が剥離される。
【００１１】
その結果、従来のホトリソグラフィーを用いた方法のようなホトリソおよびエッチング工程での設備やプロセスコストが非常に高くなることが回避されるとともに、従来のＵＢＭ膜を選択的に粘着シートで除去する方法に比べ更に安定して剥離することができるようになる。このようにして、剥離が容易で、かつ、低コストに、電極部または配線部の上に金属膜を配置することができる。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１６】
図１（ａ）〜（ｄ）には、本実施形態における半導体装置の製造工程を示す。本実施形態においては、一般にパワー素子と呼ばれる半導体デバイスに具体化している。その半導体デバイスの詳細については後ほど説明する。
【００１７】
まず、図１（ａ）に示すように、半導体基板であるシリコン基板１を用意する。そして、ウェハ状態のシリコン基板１に対し一般的な半導体デバイス製造技術を用いてトランジスタ等の素子（図示略）を形成する。さらに、シリコン基板１の上にＣＶＤ法などにより絶縁膜２を形成する。この絶縁膜２はＢＰＳＧ（Ｂoron- Ｐhosphorus Ｓilicate Ｇlass）膜やＰＳＧ（Ｐhosphorus Ｓilicate Ｇlass）膜などから成る。さらに、この絶縁膜２に対しシリコン基板内部（バルク部分）と導通を得るためにフォトリソグラフィー手法により開口部２ａを形成する。引き続き、開口部２ａを含めた絶縁膜２の上部に、スパッタリング法や蒸着法を用いてアルミ薄膜３を形成する。その後、フォトリソグラフィー手法により、このアルミ薄膜３の不要部分を除去する。このようにして残されたアルミ薄膜３はトランジスタ等の素子の電極部となる。
【００１８】
このようにして、シリコン基板１の上において、電極部（アルミ薄膜）３と絶縁膜２が露出した状態となる。
さらに、熱処理を行って、シリコン基板１とアルミ薄膜３とを良好な導通が得られるようにする。なお、シリコン基板１と電極部（アルミ薄膜）３との間に、基板１とアルミ薄膜３の相互拡散によるアロイスパイクの発生を防止する目的で、バリアメタルと呼ばれる金属を形成してもよい。
【００１９】
引き続き、図１（ｂ）に示すように、ウェハ状態のシリコン基板１の上に、更に金属膜４，５，６を順に成膜する。この金属膜４，５，６を拡大したものを図２に示す。
【００２０】
図２において、第１の層である金属膜４は、アルミ薄膜３と良好な接合を形成するための膜であり、具体的には、チタン薄膜を用いている。なお、チタン薄膜の代わりに、前述の目的を達成する他の金属膜、例えば、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、または、これらの金属の窒化物やこれらの金属を主成分とする合金などを用いてもよい。また、アルミ薄膜３上には、通常、酸化膜が形成されるため、一般的にアルミ薄膜３上に他の金属膜を成膜する場合、前述の酸化膜を取り除く工程が必要となる。しかし、本実施形態のように第１層目の金属膜としてチタン薄膜を用いた場合、チタンが前述の酸化膜を還元し、自らを酸化することで良好な界面が形成され、そのため、酸化膜除去工程は不要とすることができる。
【００２１】
図２において、第２の層である金属膜５は、下地の金属膜４と基板１（絶縁膜２）との界面にかかる応力を調整するための膜であり、具体的にはニッケル薄膜を用いている。なお、ニッケル薄膜の代わりに、前述の目的を達成する他の金属膜、例えば、銅、パラジウム、または、これらの金属を主成分とする合金などを用いてもよい。この金属膜５により、以降の工程において絶縁膜２と金属膜４との間の密着力を剥離可能な範囲まで低下させて金属膜４と絶縁膜２の剥離を容易に行わせることができるようになる。ここで、金属膜４と金属膜（応力調整膜）５の積層膜は全応力（total stress）、つまり、膜厚と内部応力を乗算したもの（全応力＝膜厚×内部応力）が１００Ｎ／ｍ以上である。
【００２２】
図２において、第３の層である金属膜６は、はんだ濡れ性の良好な膜であり、具体的には金（Ａｕ）を用いている。なお、金（Ａｕ）の代わりに、前述の目的を達成する他の金属膜、例えば、銅、銀、白金、鉄、錫、ニッケル−バナジウム合金などを用いてもよい。また、金属膜６は、金属膜５にニッケルなど、はんだ濡れ性の良い金属を用いた場合は省略することも可能である。しかし、ニッケル表面が酸化するとはんだ濡れ性が劣化するため、金属膜６を用いることが望ましい。
【００２３】
上述の３つの金属膜４，５，６は、図３に示したような、大気に暴露することなく、真空中で連続成膜可能なスパッタリング装置により成膜する。つまり、真空チャンバ１０にはその一端部にウェハ投入口１１が、また、他端部にウェハ取り出し口１２が設けられ、さらに、同チャンバ１０には第１金属膜用ターゲット１３と第２金属膜用ターゲット１４と第３金属膜用ターゲット１５が配置されている。そして、真空チャンバ１０内においてウェハを搬送しつつ膜４，５，６を順に成膜することができるようになっている。また、真空チャンバ１０の近傍にはコントロールパネル１６が配置されている。この図３の装置を使用することにより、金属膜間に酸化膜を形成することなく成膜でき、そのため、各金属膜間の密着性を高め、積層した膜４，５，６は１つの金属膜のような振る舞いをすることとなる。
【００２４】
なお、図３の形状の装置でなくても、真空を破ること無く搬送することが可能であれば、異なるスパッタリング装置または蒸着装置においても実現可能である。
【００２５】
そして、上述の金属膜４，５，６の成膜後、図３のスパッタリング装置からウェハ状シリコン基板１を取り出し、真空チャック等でウェハ状シリコン基板１を固定し、図１（ｃ）に示すように、粘着シート（粘着フィルム）７を金属膜６上に隙間が生じないように貼り付ける。
【００２６】
次に、粘着シート７を、図４に示すように、ウェハ状基板１上から静かに剥ぎ取ると、図１（ｄ）に示すように、金属膜４，５，６の不要部分が半導体デバイスから除去される。つまり、図５に示すように、絶縁膜２上の金属膜４，５，６は粘着シート７に付着し、ウェハ状基板１上から除去されるが、アルミ薄膜３上の金属膜４，５，６はウェハ状基板１に残存する。このようにして、金属膜４，５，６の不要部分が基板１側から（半導体デバイス）から簡単に取り除かれる。
【００２７】
図４では、粘着シート７は、ウェハ状のシリコン基板１と同一形状にカットされているが、これは、ウェハ状基板１の搬送や一時保管を容易にするためである。搬送や一時保管をする必要が無いときは、粘着シート７の形状は、ウェハ状基板１と同一形状である必要は無く、ウェハ状基板１より大きなサイズであって、かつ、円形でも、四角形でも問題は無い。特に、一時保管をする必要が無い場合には、ウェハ状基板１より大きなサイズである方が引き剥がし易く、むしろ好ましい。
【００２８】
引き剥がしの原理は、以下の通りである。
本実施形態の第１の金属膜４であるチタンはアルミニウムだけでなく絶縁膜２とも良好な接合を形成する。このため、通常、絶縁膜２とチタン薄膜４の間を剥がすことは困難である。しかし、図２に示すように、チタン薄膜４の上部にニッケル薄膜５を成膜すると、剛性率および成膜時の熱膨張率の差から、ニッケル薄膜５の内部に大きな膜応力（引張応力）が発生する（詳しくは、チタンは熱膨張率がアルミやシリコンに近く、ニッケルは熱膨張率がチタンに比べ大きく、また、ニッケル成膜時に１５０℃から室温に下がるときにおいて引張応力が残留する）。このとき、チタン薄膜４の膜厚を５００ｎｍ以下とし、上述のようにチタン薄膜４とニッケル薄膜５との間に酸化膜を形成することなく成膜すると、応力の影響はチタン薄膜４と絶縁膜２の界面まで及び、チタン薄膜４と絶縁膜２との間の密着力が剥離可能な範囲まで低下する。
【００２９】
このように、下地材料の付着性（密着力）の差と、金属電極薄膜（４，５，６）の内部応力を用いることにより、所望の電極材料を安定して絶縁膜２上のみ剥離することができる。尚、チタン薄膜４は、特開平１０−６４９１２号公報に示されるＣｕのように熱処理によりシリコン酸化物からは剥離しない金属である。即ち、このような金属膜をシリコン酸化物等から剥離する方法として、他の膜の応力を利用するのである。
【００３０】
図６に示したように、電極材料として多用されるチタン薄膜はシリコン酸化物（ＳｉＯ2 ）との密着性が高いため、粘着テープによる剥離試験を行っても剥離は発生しない。しかしながら、その上に１００Ｎ／ｍの全応力を付与すべくニッケル薄膜を積層してＮｉ／Ｔｉ／ＳｉＯ2 構造とすることにより粘着テープでの剥離が可能となる。その原理は、図７に示した有限要素法の計算結果から明確である（Ｉ．Ｋondo：Ｊ．Ｖac. Ｓci. Ｔechnol. Ａ１２（１），１６９，１９９４）。図７のＡで示す領域が最も応力の高い部分である。つまり、スパッタＮｉ膜には引張応力が存在し、その応力によってチタン薄膜と下地（図７ではシリコン基板）界面に高い引張応力が発生するので、Ｔｉ／Ｓｉ界面での剥離が可能になる。
【００３１】
なお、図７ではチタン薄膜の下地材料はシリコン基板であるが、これは、後記する第２の実施形態に対応するものであり、第２の実施形態ではシリコン基板の上にチタン薄膜／ニッケル薄膜を配置している。
【００３２】
図８に、チタン薄膜を用いた場合における、全応力を変えたときの粘着テープでの剥離率の測定結果を示す。つまり、チタン薄膜４と絶縁膜（ＳｉＯ2 ）２との間の付着力、および、チタン薄膜４とアルミ薄膜３との間の付着力を、それぞれ測定した結果を示す。なお、ここでのアルミ薄膜は、前処理無し、即ち、表面のアルミ酸化膜は除去していない。図８から、シリコン酸化膜上では１００Ｎ／ｍで剥離を生じさせることができることが分かる。これに対し、前処理無しのアルミ薄膜の表面では、３８０Ｎ／ｍでも剥離は発生しないことが分かる。従って、例えば、３００Ｎ／ｍの全応力を用いれば、成膜後において粘着テープを用いた剥離を行えば、前処理無しのアルミ薄膜の表面に選択的にチタン薄膜を残すことができる。
【００３３】
このように、金属膜４と絶縁膜２間の付着力は、金属膜４とアルミ薄膜３間の付着力より小さく、全応力が１００Ｎ／ｍ以上で金属膜４を粘着シート７を用いて引き剥がすと、絶縁膜２上からは剥がれるが、アルミ薄膜３上には残存することとなる。
【００３４】
ここで、膜４と膜５の積層膜の全応力は、主にニッケル膜５の膜厚により制御可能である。全応力値は高い方が絶縁膜２上で剥離する上で有利となる。しかし、１５００Ｎ／ｍ以上の応力となると、ウェハが反り、場合によっては（ウェハ厚が薄い場合など）、ウェハを破損するおそれがあるため、製造上では１００Ｎ／ｍ以上、１５００Ｎ／ｍ以下の範囲内で制御することが好ましい。このように、全応力を１５００Ｎ／ｍ以下に抑えることにより、成膜後のウェハのそりや破損などの不具合を未然に防止することができる。
【００３５】
また、図４を用いて説明した粘着シート７により金属膜４，５，６を剥ぎ取る方法として、図９，１０，１１に示すようにすると、剥ぎ取りをより容易に行うことができる。
【００３６】
つまり、図９のように、素子形成領域（半導体デバイスの形成領域）２０の周囲を金属膜の剥ぎ取り領域２１とする。この場合、剥ぎ取り領域２１が、素子形成領域２０の間およびウェハ状基板１の外周部となり、かつ、連続している。これにより、粘着シート７の剥ぎ取りの際に、ウェハ状基板１の最外周から剥離が始まり、以後、剥離が連続する。このように、剥離が断続することが無いため、バリの発生や剥ぎ取りムラを防止することができる。また、一旦、剥ぎ取りが開始されると、素子形成領域２０における連続していない剥ぎ取り部分も周りからの剥離時の力の作用を受けて、容易に剥離される。
【００３７】
また、図９のようにすることが困難な場合には、図１０のように、スクライブ部分に直線的に延びる剥ぎ取り領域２２を設け、Ｚ方向から剥ぎ取りを行う。すると、剥離の起点を明確にすることができ、剥離を容易に行うことができる。また、スクライブラインに直交する方向（図中のＸあるいはＹ方向）から剥ぎ取りを行うようにすることもできる。
【００３８】
この場合、図１１に示すように、剥ぎ取り領域２２に沿って粘着シート７に切れ目２３を入れる。つまり、粘着シート７を切れ目２３により半円部７ａと半円部７ｂに区画する。そして、切れ目２３から、剥ぎ取りを開始すると、更に剥ぎ取りが容易となる。
【００３９】
図１（ｄ）に示すように、粘着シート７を用いて金属膜４，５，６の不要部分を半導体デバイスから除去した後において、図１２に示すようにする。図１２（ａ）において、Ｎ- 型シリコン基板３０の裏面側にはＮ+ 型領域３１が形成され、Ｎ- 型シリコン基板３０の表層部にはＮ型領域３２とＰ型領域３３が形成されている。さらに、Ｎ- 型シリコン基板３０の上にはゲート酸化膜３４を介してゲート電極３５が形成されている。このようにして、トランジスタセルを構成している。なお、ゲート酸化膜３４とゲート電極３５は絶縁膜２に覆われている。Ｎ- 型シリコン基板３０の上面側にはアルミ薄膜３ａが配置され、アルミ薄膜３ａがＮ型領域３２とＰ型領域３３に接しており、ソース電極となっている。また、Ｎ- 型シリコン基板３０の上面側には、配線としてのアルミ薄膜３ｂが配置されている。さらに、Ｎ- 型シリコン基板３０の裏面側がドレインとなる。このように、図１に示したアルミ薄膜３は機能からアルミ電極３ａとアルミ配線３ｂに分けられる。
【００４０】
また、上記に記述した、拡散領域はＮ型、Ｐ型は逆でも素子としての機能に問題がなければかまわない。また、図には示さないが、Ｎ+ 型領域３１をＰ+ 型領域にすることでＩＧＢＴ（Insulated Gate Bipolar Transistor ）を作成することも可能である。
【００４１】
そして、図１２（ｂ）に示すように、基板の裏面にドレイン電極３６を形成するとともに、基板の上面に保護膜３７を形成し、フォトリソグラフィー法により電極部分３８を開口する。さらに、図１２（ｃ）に示すように、アルミ電極３ａ上の金属膜４，５，６に、はんだ３９を形成する。
【００４２】
このように、本実施の形態は下記の特徴を有する。
（イ）膜の形成方法として、図１（ｂ）に示すように、第１の材質（絶縁物）２およびそれとは異なる第２の材質（金属）３が露出された下地の表面上に膜（金属）４を成膜し、図１（ｄ）に示すように、第１の材質２上に位置する該膜４を除去して第２の材質３上に位置する該膜４を選択的に残すようにした膜の形成方法において、図１（ｂ）に示すように、膜４を成膜する際に該膜４の全応力を調整して、膜４と第１の材質２との密着力と、膜４と第２の材質３との密着力の差を制御するようにした。
【００４３】
つまり、膜４と第１の材質２との密着力、および膜４と第２の材質３との密着力が強く、第１の材質２から膜４を、また、第２の材質３から膜４を剥離することができない状態に対し、膜４の全応力（total stress）を制御することにより、第１の材質２と膜４との間の密着力が剥離可能な範囲まで低下する。その結果、従来のホトリソグラフィーを用いた方法のようなホトリソおよびエッチング工程での設備やプロセスコストが非常に高くなることが回避されるとともに、従来のＵＢＭ膜を選択的に粘着シートで除去する方法に比べ更に安定して剥離することができるようになる。このようにして、低コストに、所望の膜を配置することができる。
【００４４】
より詳しくは、膜４の成膜後に図１（ｃ）に示すように粘着シート７を貼着し、当該粘着シート７を剥がすことにより、第１の材質２上に位置する膜４は粘着シート７に被着させて下地表面から除去し、第２の材質３上に位置する膜４は粘着シート７の粘着力に抗して下地表面に残存させる。また、膜４の上に積層する膜５により膜４の全応力を調整することが可能である。さらに、膜４として、第１，第２の材質２，３に直接接触し、還元性を有する膜を用いると好ましい。
（ロ）電極の形成方法として、図１（ｂ）に示すように、その表面に金属３と絶縁膜２とが露出されたシリコンウェハ１の表面上に金属膜４を、当該金属膜４の全応力が金属３上、絶縁膜２上においてともに増大するように成膜して、当該全応力の増大により金属膜４と絶縁膜２との密着力を低下させる。このとき、金属３と金属膜４との間の密着力、および絶縁膜２と金属膜４との間の密着力が強く、金属３から金属膜４を、また、絶縁膜２から金属膜４を剥離することができない状態に対し、金属膜４の全応力（total stress）を制御することにより、絶縁膜２と金属膜３との間の密着力が剥離可能な範囲まで低下する。この状態で図１（ｃ）に示すように、シリコンウェハ１上に粘着シート７を貼着し、そして図５に示すように、当該粘着シート７を剥がすことにより絶縁膜２上に位置する金属膜４を粘着シート７に被着させてシリコンウェハ１上から剥離し、金属３上に位置する金属膜４をシリコンウェハ１上に残存させる。その結果、従来のホトリソグラフィーを用いた方法のようなホトリソおよびエッチング工程での設備やプロセスコストが非常に高くなることが回避されるとともに、従来のＵＢＭ膜を選択的に粘着シートで除去する方法に比べ更に安定して剥離することができるようになる。このようにして、剥離が容易で、かつ、低コストに、電極部の上に金属膜を配置することができる。
（ハ）電極の形成方法として、図１（ａ）に示すように、シリコン基板１の上において電極部３と絶縁膜２が露出した状態から、図１（ｂ）に示すように、シリコン基板１の上に金属膜４を成膜し、さらに、金属膜４の上に、当該金属膜４と下地との界面にかかる応力を調整するための応力調整膜５を形成して、図１（ｃ），（ｄ）に示すように、電極部３の上の金属膜４を残し絶縁膜２の上の金属膜４を剥離するようにした。よって、金属膜４を成膜した後においては、電極部３と金属膜４との間の密着力、および絶縁膜２と金属膜４との間の密着力が強く、電極部３から金属膜４を、また、絶縁膜２から金属膜４を剥離することができない状態となっているが、応力調整膜５により、絶縁膜２と金属膜４との間の密着力が剥離可能な範囲まで低下する。詳しくは、金属膜４には引張応力（あるいは圧縮応力）が存在し、その応力にて金属膜４と下地の界面に高い応力が発生して界面での剥離が可能になる。その結果、従来のホトリソグラフィーを用いた方法のようなホトリソおよびエッチング工程での設備やプロセスコストが非常に高くなることが回避されるとともに、従来のＵＢＭ膜を選択的に粘着シートで除去する方法に比べ更に安定して剥離することができるようになる。
【００４５】
このようにして、剥離が容易で、かつ、低コストに、電極部３の上に金属膜４，５，６が配置された構造の半導体装置、即ち、図１２の縦型パワートランジスタを製造することができる。
（ニ）応力調整膜（金属膜）５をニッケル薄膜としたので、実用上好ましい。
（ホ）金属膜４と金属膜５の積層膜は全応力が１００Ｎ／ｍ以上となるようにしたので、実用上好ましい。
（ヘ）電極部３はアルミ薄膜（広くは、アルミニウムを主成分とする薄膜）であるので、実用上好ましい。
（ト）図１２（ａ）に示すように、絶縁膜２の上の金属膜４を剥離した後において、図１２（ｂ）に示すように、シリコン基板１の上に保護膜３７を堆積するとともに、当該保護膜３７での電極部３ａを露出させ、図１２（ｃ）に示すように、露出させた電極部３ａ上に、はんだ付けを行うものとしたので、実用上好ましい。
（チ）この場合において、図１２（ａ）に示すように、応力調整膜５の上に、はんだ濡れ性の良好な金属膜６を形成したので、実用上好ましい。
（リ）図１（ｃ），（ｄ）に示すように、絶縁膜２の上の金属膜４を剥離する工程は、粘着シート７を用いて行うので、実用上好ましい。
【００４６】
なお、電極部３ａの代わりに配線部に適用してもよい。つまり、図１２では、トランジスタセル上において、はんだ３９を配置したが、これ以外の場所でもよい。図１３は、トランジスタセル以外のアルミ配線３ｂの上にはんだ４０を配置した例である。これを利用した場合、パワー素子以外でも、例えばフリップチップ実装を行う素子のバンプ用ＵＢＭとして利用可能である。
【００４７】
また、絶縁膜２の上の金属膜４を剥離した後において、応力調整膜５を除去するようにしてもよい。
また、金属膜４に例えば白金を用いた場合、金属膜５および金属膜６は不要となる場合がある。これは、白金はそれ自身高い真応力（intrinsic stress）を持ち、かつ、金属膜よりも絶縁膜との密着性が低い。図１４に示したデータは、白金単体の膜厚に対する白金とアルミの剥離率、および白金とＳｉ酸化膜の剥離率の関係である。図１４から、Ｐｔ膜厚が約２２０ｎｍ以上であればＳｉ酸化膜上で剥離を生じさせることができることが分かる（酸化シリコン／アルミ／白金系においてＰｔ膜厚を２２０ｎｍ以上とすることにより、酸化シリコン上のみに剥離を発生させることができる）。即ち、金属膜５が無くても、絶縁膜上を選択的に剥離可能である。特に、白金は、はんだ付け可能な金属であるため、金属膜５，６は不要である。このように、電極部（または配線部）と絶縁膜が露出した状態から、基板の上に、金属膜を成膜する際に、この金属膜の全応力（total stress）を制御し、その後、電極部（または配線部）の上の金属膜を残し絶縁膜の上の金属膜を剥離するようにしても、金属膜の全応力の制御にて、やはり、絶縁膜と金属膜との間の密着力が剥離可能な範囲まで低下でき、剥離が容易で、かつ、低コストに、電極部（または配線部）の上に金属膜を配置することができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４８】
図１５には、本実施形態におけるダイオードの製造工程を示す。
第１の実施形態では電極部（または配線部）を構成する金属膜３はアルミ薄膜であり、その上に金属膜４を形成する例を示したが、本実施形態においては半導体基板であるシリコン基板５０での不純物拡散領域５１の上に金属膜４を配置している。つまり、第１の材質２は絶縁物であり、第２の材質５１はシリコンであり、膜４は金属であり、絶縁物２は、シリコン基板５０上に形成されてその開口部５２内にシリコン５１を露出させ、下地を構成している。
【００４９】
図１５（ａ）に示すように、Ｐ型シリコン基板５０に一般的な半導体デバイス製造技術を用いてＮ型不純物拡散領域５１を形成する。これにより、ＰＮ接合を有するダイオードが構成される。そして、第１の実施形態に示したものと同様の絶縁膜２を形成し、フォトリソグラフィー法により開口部５２を形成する。さらに、フッ酸等により開口部５２に形成される自然酸化膜を除去する。
【００５０】
その後、図１５（ｂ）に示すように、アルミ薄膜を成膜しないで、金属膜４，５，６を順に成膜する（図２参照）。また、シリコン基板５０の裏面に電極５３を形成する。
【００５１】
続いて、図１５（ｃ）に示すように、粘着シート７を貼り付ける。そして、図４，５に示した方法と同様な方法で粘着シート７をウェハ状基板５０より引き剥がす。すると、図１５（ｄ）に示すように、絶縁膜２の開口部５２のみに金属膜４，５，６を残すことができる。そして、図１５（ｅ）に示すように、金属膜４，５，６の部分の全面にはんだ付けを行い、はんだ５４を実装する。
【００５２】
さらに、図８を用いて説明を加える。図８には、チタン薄膜と絶縁膜（ＳｉＯ2 ）との間の付着力、および、チタン薄膜とシリコン基板との間の付着力を、それぞれ測定した結果も示すが、シリコン酸化膜上では１００Ｎ／ｍで剥離を生じさせることができ、これに対し、シリコン基板の表面では、３８０Ｎ／ｍでも剥離は発生しないことが分かる。従って、チタン薄膜と絶縁膜間の付着力は、チタン薄膜とシリコン基板間の付着力より小さく、全応力が１００Ｎ／ｍ以上でチタン薄膜を粘着シート７を用いて引き剥がすと、絶縁膜上からは剥がれるが、シリコン基板上には残存することとなる。
（第３の実施の形態）
次に、第３の実施の形態を、第２の実施の形態との相違点を中心に説明する。
【００５３】
図１６には、本実施形態における半導体装置の製造工程を示す。図１６は、図１５（ｄ）に示す部位ではなく、その周辺でのシリコン基板１に複数の素子を形成した回路（ＬＳＩ等）の部分を示す。
【００５４】
本実施形態では、第１の材質２は酸化シリコンであり、第２の材質６０は窒化シリコンであり、膜４は金属である。
まず、図１６（ａ）に示すように、シリコン基板１上に絶縁膜であるシリコン酸化膜２を熱酸化またはＣＶＤ法等より形成する。図には示していないが、トランジスタ等の素子形成の後、絶縁膜であるシリコン窒化膜６０を形成し、シリコン窒化膜６０における不要部分を除去し、その上に金属膜４，５，６を順に成膜する。この金属膜４，５，６は図２に示すと同様な多層構造である。この時、下層のチタン薄膜４がシリコン窒化膜６０と密着性が良いことから、ニッケル薄膜５の膜厚を第１，第２の実施形態に比較して薄くすることができる。そして、図４，５に示す方法により金属膜４，５，６を剥がすと、チタン薄膜４とシリコン酸化膜２とは密着が良くないため、図１６（ｂ）に示すように、金属膜４，５，６はシリコン窒化膜６０上のみに残存する。当然、ＬＳＩ上にはシリコンと導通を得る部分も存在するためその部分の構造は図１５（ｄ）と同等の構造となる。
【００５５】
なお、図１６を用いて説明した技術を応用して図１７に示すように、絶縁基板（ガラス基板等）７０を用いることもできる。絶縁基板７０の上にシリコン薄膜等の半導体薄膜７１が形成され、この半導体薄膜７１に素子（薄膜トランジスタなど）が配置され、さらに、半導体薄膜７１の上の所定領域にシリコン窒化膜６０が配置され、その上にのみ金属膜４，５，６を残存させている。このように、半導体基板上以外でも使用が可能である。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５６】
図１８（ａ）に示すように、金属膜４，５，６の内部応力が極めて高い場合においては、図１８（ｂ）に示すように、金属膜４と絶縁膜２の付着性が極めて低くなるため、絶縁膜２上の金属膜４，５，６は自然剥離し、ウェハ状基板１から浮き上がる。そこで、ピンセット等により、その浮き上がった部分をつまみ、引き剥がす。このように、粘着シートを使用しなくても、金属膜３の上にのみ金属膜４，５，６を配置することができる。特に、金属膜４，５，６の下に、ＡｕやＰｔなど極めて酸化しにくい金属膜を配置する場合には、その効果は顕著となる。
【００５７】
このように、金属膜４，５，６の内部応力が極めて高い場合、粘着シートを用いなくても、自発的な剥離を利用して金属膜４，５，６を配置することができる。しかし、この場合でも、粘着シートを用いた方が、より容易で、確実に電極や配線をパターニングできる。
（第５の実施の形態）
次に、第５の実施の形態を、第４の実施の形態との相違点を中心に説明する。
【００５８】
図１９には、本実施形態における半導体装置の製造工程を示す。
本実施形態においては、第４の実施形態で自然剥離により剥離した金属膜８０を他の基板８２上に配置している。つまり、本実施形態では、自然剥離した金属膜８０を、粘着シート８１を用いて第２の基板８２に配置する工程を含んでいる。即ち、粘着シート８１に被着された膜８０を基板８２上に移設する工程を含んでいる。
【００５９】
図１９（ａ）に示すように、自然剥離した金属膜８０を、粘着力の弱い粘着シート８１に貼り付ける。また、ウェハ状の第２の基板８２に対し、先の粘着力の弱い粘着シート８１よりも粘着力の強い粘着剤８３を塗布する。このとき、導電性の材料であると望ましい。さらに、図１９（ｂ）に示すように、粘着剤８３の上部に先の粘着シート８１に張り付いた金属膜８０を貼り付ける。次に、図１９（ｃ）に示すように、粘着シート８１を剥がす。すると、金属膜８０が基板８２側に配置される。
【００６０】
このようにして、剥離した金属膜８０を他素子の電極や配線として利用することができる。このとき、膜８０が基板８２上に粘着剤８３を用いて固定される。
あるいは、図２０（ａ）に示すように、自然剥離した金属膜９０を粘着シート９１に貼り付ける。そして、図２０（ｂ）に示すように、ウェハ状の第２の基板９２に、粘着シート９１に張り付いた金属膜９０を貼り付ける。さらに、図２０（ｃ）に示すように、熱処理して、化合物層（シリサイド）９３を形成する。そして、図２０（ｄ）に示すように、粘着シート９１を剥がすと、金属膜９０を第２の基板９２に配置できる。このように、膜９０と基板９２との間の界面に両者の化合物９３を形成して、膜９０を基板９２上に固定することができる。
（第６の実施の形態）
次に、第６の実施の形態を、第５の実施の形態との相違点を中心に説明する。
【００６１】
図２１には、本実施形態における半導体装置の製造工程を示す。
本実施形態においては、第４の実施形態で自然剥離した金属膜のパターン１００を、粘着シート１０１を用いて第２の基板１０２に転写している。
【００６２】
詳しくは、図２１（ａ）に示すように、自然剥離した金属膜のパターン１００を粘着シート（透明）１０１に貼り付ける。一方、ウェハ状の第２の基板１０２に、金属膜１０３を形成するとともに、その上にフォトレジストなどの感光樹脂材料１０４を塗布する。そして、図２１（ｂ）に示すように、基板１０２の上に先の粘着シート１０１を貼り付ける。さらに、光を照射（露光）する。次に、図２１（ｃ）に示すように、粘着シート１０１を剥がすとともに、感光部分のレジスト１０４を剥離する。そして、図２１（ｄ）に示すように、残ったレジスト１０４をマスクとして所定領域の金属膜１０３をエッチング除去する。さらに、図２１（ｅ）に示すように、レジスト１０４を除去する。
【００６３】
このようにして、剥離パターンをマスクとして使用することができる。即ち、粘着シート１０１に被着された膜１００によるパターン形状を用いて、基板１０２上に配置された感光性樹脂１０４を露光し、該感光性樹脂１０４にパターン形状を転写する。
【００６４】
あるいは、図２１（ａ）に示すように、自然剥離した金属膜のパターン１００を粘着シート１０１に貼り付けるとともに、ウェハ状基板１０２に金属膜１０３と粘着材料１０４を塗布し、図２１（ｂ）に示すように、その上部に先の粘着シート１０１を貼り付ける。そして、図２１（ｅ）に示すように、粘着シート１０１ごとエッチングして金属膜のパターン１００を転写する。
【００６５】
なお、これまでの説明においては半導体基板（ウェハ）上に電極や配線のパターンを形成する場合について述べてきたが、配線用基板上に電極や配線のパターンを形成する場合に適用してもよい。
【図面の簡単な説明】
【図１】 第１の実施の形態における半導体装置の製造工程を示す図。
【図２】 要部の拡大図。
【図３】 成膜装置を説明するための斜視図。
【図４】 粘着シートの剥がし工程を説明するための斜視図。
【図５】 粘着シートの剥がし工程を説明するための断面図。
【図６】 テープ試験での剥離測定結果を示す図。
【図７】 有限要素法による応力測定結果を示す図。
【図８】 テープ試験での剥離測定結果を示す図。
【図９】 別例の剥き取り領域を示す図。
【図１０】 別例の剥き取り領域を示す図。
【図１１】 別例の粘着シートを説明するための図。
【図１２】 第１の実施の形態における半導体装置の製造工程を示す図。
【図１３】 第１の実施の形態における半導体装置を示す図。
【図１４】 テープ試験での剥離測定結果を示す図。
【図１５】 第２の実施の形態における半導体装置の製造工程を示す図。
【図１６】 第３の実施の形態における半導体装置の製造工程を示す図。
【図１７】 半導体装置を示す図。
【図１８】 第４の実施の形態における半導体装置の製造工程を示す図。
【図１９】 第５の実施の形態における半導体装置の製造工程を示す図。
【図２０】 半導体装置の製造工程を示す図。
【図２１】 第６の実施の形態における半導体装置の製造工程を示す図。
【符号の説明】
１…シリコン基板、２…絶縁膜、３…アルミ薄膜、４…金属膜、５…応力調整膜、６…金属膜、７…粘着シート、３７…保護膜、３９…はんだ、５０…Ｐ型シリコン基板、５１…Ｎ型不純物拡散領域、８０…金属膜、８１…粘着シート、８２…第２の基板、９０…金属膜、９１…粘着シート、９２…第２の基板、１００…金属膜のパターン、１０１…粘着シート、１０２…第２の基板。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a film forming method and an electrode or wiring forming method, and more particularly, for example, to a technique of disposing a metal film in a desired region (for example, a bump forming region) on a substrate.
[0002]
[Prior art]
As a method for forming a metal electrode of a semiconductor device, a pattern formation method using photolithography is well known, whereby an electrode can be formed in a desired region. As another method, the difference in adhesion between the protective film and the base electrode is used when forming an under bump metal film for Cu bump (hereinafter referred to as UBM film) in the flip chip process. A method of selectively removing the UBM film with an adhesive sheet has also been proposed (Japanese Patent Laid-Open No. 10-64912).
[0003]
[Problems to be solved by the invention]
However, the above-described method for forming a metal electrode using photolithography has a problem that equipment and process costs in the photolithography and etching processes are very high. In addition, regarding a method of selectively removing the UBM film with an adhesive sheet, there is a demand for further stable peeling.
[0004]
Accordingly, an object of the present invention is to provide a method capable of arranging a desired film, electrode or wiring at a low cost.
[0005]
[Means for Solving the Problems]
  In order to solve the above-described problem, a film is formed on the surface of the base on which the first material and the second material different from the first material are exposed, and the film located on the first material is removed. As a method of forming a film that selectively leaves the film positioned on the second material,Claim 1In the invention, the first material is an insulating film, the second material is a thin film mainly composed of aluminum, the film is titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, platinum, or these A metal nitride or an alloy film containing these metals as a main component is used, and a nickel, copper, palladium, or alloy film containing these metals as a main component is laminated on the film as a stress adjusting film. Then, the stress applied to the interface between the film and the base is adjusted by the film thickness of the stress adjusting film, and the film on the insulating film is peeled off while leaving the film on the thin film containing aluminum as a main component. I am doing so.
According to a second aspect of the invention, the first material is an insulating film, the second material is silicon on a silicon substrate, and the film is titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten. , Platinum, or a nitride of these metals or an alloy containing these metals as a main component, and the insulating film is formed on a silicon substrate, exposing the silicon in the opening thereof to form the base. And a film of nickel, copper, palladium, or an alloy containing these metals as a main component is laminated on the film as a stress adjusting film, and the interface between the film and the base is determined by the film thickness of the stress adjusting film. By adjusting the stress applied to the film, the film on the insulating film is peeled off while leaving the film on the silicon.
In the invention of claim 3, the first material is a silicon oxide film, the second material is a silicon nitride film, the film is titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, Platinum, nitrides of these metals, and alloys of these metals as main components are used, and nickel, copper, palladium, or alloys of these metals as main components are used as stress adjusting films on the films. Then, the stress applied to the interface between the film and the base is adjusted by the film thickness of the stress adjusting film, and the film on the silicon oxide film is peeled off while leaving the film on the silicon nitride film. Like to do.
Further, in the invention described in claim 11, by using a silicon oxide film as the first material, a thin film mainly composed of aluminum as the second material, and a platinum film having a film thickness of 220 nm or more as the film. Adjusting the total stress of the platinum film to reduce the adhesion between the silicon oxide film and the platinum film to a peelable range, leaving the platinum film on the thin film containing aluminum as a main component, The platinum film on the oxide film is peeled off.
According to these methods,When the film is formed on the surface of the base on which the first material and the second material different from the first material are exposed, the total stress of the film is adjusted so that the adhesion between the film and the first material The difference in adhesion between the film and the second material is controlled. That is, the adhesion between the film and the first material and the adhesion between the film and the second material are strong, and the film cannot be peeled off from the first material and from the second material. On the other hand, by controlling the total stress of the film, the adhesive force between the first material and the film is reduced to a range where peeling is possible. The total stress is a product of the film thickness and the internal stress (total stress = film thickness × internal stress).
[0006]
Then, the film located on the first material is removed, and the film located on the second material is selectively left.
As a result, it is avoided that the equipment and process costs in the photolithography and etching process are very high as in the conventional method using photolithography, and the conventional UBM film is selectively removed with an adhesive sheet. Compared to, it becomes possible to peel more stably. In this way, a desired film can be disposed at low cost.
[0010]
  In addition, a metal film is formed on the substrate from the state in which the electrode portion or the wiring portion and the insulating film are exposed on the substrate, and the metal film on the electrode portion or the wiring portion is left on the insulating film. As a method for forming an electrode or wiring in which the metal film is peeled off, in the invention according to claim 12, a thin film mainly composed of aluminum as the electrode part or wiring part, titanium, vanadium, chromium as the metal film , Cobalt, zirconium, aluminum, tantalum, tungsten, platinum, or a film of a nitride of these metals or an alloy containing these metals as a main component, and nickel, copper, A film of palladium or an alloy containing these metals as a main component is laminated, and the stress applied to the interface between the metal film and the base is adjusted by the thickness of the stress adjustment film. Te, so that peeling the metal film on the insulating film to leave the metal film on a thin film composed mainly of the aluminum.
  In the invention according to claim 13, as the electrode part or the wiring part,siliconImpurity diffusion regions in the substrate, and titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, platinum, or a nitride of these metals or an alloy mainly composed of these metals is used as the metal film. In addition, a film of nickel, copper, palladium, or an alloy containing these metals as a main component is laminated as a stress adjusting film on the metal film, and the interface between the metal film and the base is determined depending on the film thickness of the stress adjusting film. By adjusting the stress applied to the insulating film, the metal film on the impurity diffusion region is left, and the metal film on the insulating film is peeled off.
In the invention of claim 25, by using a silicon oxide film as the insulating film, a thin film mainly composed of aluminum as the electrode part or wiring part, and a platinum film having a film thickness of 220 nm or more as the metal film. Adjusting the total stress of the platinum film to reduce the adhesion between the silicon oxide film and the platinum film to a peelable range, leaving the platinum film on the thin film containing aluminum as a main component, The platinum film on the oxide film is peeled off.
  Further, from the state in which the insulating film and the other insulating film are exposed on the substrate, a metal film is formed on the substrate, the metal film on the other insulating film is left, and the metal on the insulating film is left. As a method of forming an electrode or wiring that peels off the film,In the invention described in claim 14, as the insulating film, a silicon oxide film,Other insulating films aboveAs a silicon nitride film, and as the metal film, titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, platinum, or a nitride of these metals or an alloy mainly composed of these metals, A film of nickel, copper, palladium, or an alloy containing these metals as a main component is laminated on the metal film as a stress adjusting film, and the film is applied to the interface between the metal film and the base depending on the film thickness of the stress adjusting film. The stress is adjusted to leave the metal film on the silicon nitride film, and to peel off the metal film on the silicon oxide film..
  According to these methods, on the substrateInsulating film and electrode part or wiring part, or insulating film and other insulating filmWhen a metal film is formed on the substrate from the exposed state, the electrode part or the wiring part and the metal filmOr other insulating film and metal filmAdhesive strength between the insulation film and the metal film is strong, and the electrode part or wiring partOr other insulating filmThe adhesion between the insulating film and the metal film is controlled by controlling the total stress of the metal film, compared to the conventional state where the metal film cannot be peeled off from the insulating film. Decreases to a range where peeling is possible. And electrode part or wiring partOr other insulating filmThe metal film on the insulating film is peeled off while leaving the metal film on the top.
[0011]
As a result, it is avoided that the equipment and process costs in the photolithography and etching process are very high as in the conventional method using photolithography, and the conventional UBM film is selectively removed with an adhesive sheet. Compared to, it becomes possible to peel more stably. In this manner, the metal film can be disposed on the electrode portion or the wiring portion at a low cost with easy peeling.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
[0016]
1A to 1D show a manufacturing process of a semiconductor device according to the present embodiment. In the present embodiment, a semiconductor device generally called a power element is embodied. Details of the semiconductor device will be described later.
[0017]
First, as shown in FIG. 1A, a silicon substrate 1 which is a semiconductor substrate is prepared. Then, an element (not shown) such as a transistor is formed on the silicon substrate 1 in a wafer state using a general semiconductor device manufacturing technique. Further, an insulating film 2 is formed on the silicon substrate 1 by a CVD method or the like. The insulating film 2 is made of a BPSG (Boron-Phosphorus Silicate Glass) film, a PSG (Phosphorus Silicate Glass) film, or the like. Further, an opening 2a is formed by photolithography in order to obtain electrical continuity with the insulating film 2 in the silicon substrate (bulk portion). Subsequently, an aluminum thin film 3 is formed on the insulating film 2 including the opening 2a by using a sputtering method or a vapor deposition method. Thereafter, unnecessary portions of the aluminum thin film 3 are removed by photolithography. The remaining aluminum thin film 3 becomes an electrode portion of an element such as a transistor.
[0018]
In this way, the electrode part (aluminum thin film) 3 and the insulating film 2 are exposed on the silicon substrate 1.
Further, heat treatment is performed so that good conduction can be obtained between the silicon substrate 1 and the aluminum thin film 3. Note that a metal called a barrier metal may be formed between the silicon substrate 1 and the electrode portion (aluminum thin film) 3 for the purpose of preventing the occurrence of alloy spikes due to mutual diffusion between the substrate 1 and the aluminum thin film 3.
[0019]
Subsequently, as shown in FIG. 1B, metal films 4, 5, and 6 are sequentially formed on the silicon substrate 1 in a wafer state. An enlarged view of the metal films 4, 5, 6 is shown in FIG.
[0020]
In FIG. 2, a metal film 4 as a first layer is a film for forming a good bond with the aluminum thin film 3, and specifically, a titanium thin film is used. In place of the titanium thin film, other metal films that achieve the above-mentioned purpose, such as vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, platinum, nitrides of these metals, or these metals are used. An alloy having a main component may be used. In addition, since an oxide film is usually formed on the aluminum thin film 3, generally, when another metal film is formed on the aluminum thin film 3, a step of removing the above-described oxide film is required. However, when a titanium thin film is used as the first-layer metal film as in the present embodiment, titanium reduces the above-described oxide film and oxidizes itself to form a good interface. The removal process can be dispensed with.
[0021]
In FIG. 2, a metal film 5 as a second layer is a film for adjusting the stress applied to the interface between the underlying metal film 4 and the substrate 1 (insulating film 2). Used. In place of the nickel thin film, another metal film that achieves the above-described object, such as copper, palladium, or an alloy containing these metals as a main component may be used. With this metal film 5, the adhesion between the insulating film 2 and the metal film 4 can be reduced to a peelable range in the subsequent steps so that the metal film 4 and the insulating film 2 can be easily peeled off. become. Here, the laminated film of the metal film 4 and the metal film (stress adjusting film) 5 has a total stress, that is, the product of the film thickness and the internal stress (total stress = film thickness × internal stress) is 100 N / m or more.
[0022]
In FIG. 2, the metal film 6 as the third layer is a film having good solder wettability, and specifically, gold (Au) is used. Instead of gold (Au), another metal film that achieves the above-described object, for example, copper, silver, platinum, iron, tin, nickel-vanadium alloy, or the like may be used. The metal film 6 may be omitted when a metal having good solder wettability such as nickel is used for the metal film 5. However, since the solder wettability deteriorates when the nickel surface is oxidized, it is desirable to use the metal film 6.
[0023]
The above-described three metal films 4, 5, and 6 are formed by a sputtering apparatus that can be continuously formed in vacuum without being exposed to the atmosphere as shown in FIG. That is, the vacuum chamber 10 is provided with a wafer insertion port 11 at one end and a wafer take-out port 12 at the other end, and the chamber 10 further includes a first metal film target 13 and a second metal film. Target 14 and third metal film target 15 are arranged. The films 4, 5, and 6 can be sequentially formed while the wafer is being transferred in the vacuum chamber 10. A control panel 16 is disposed in the vicinity of the vacuum chamber 10. By using the apparatus of FIG. 3, it is possible to form a film without forming an oxide film between the metal films. Therefore, the adhesion between the metal films is improved, and the laminated films 4, 5, 6 are formed of one metal. It will behave like a film.
[0024]
In addition, even if it is not the apparatus of the shape of FIG. 3, if it can convey without breaking a vacuum, it is realizable also in a different sputtering apparatus or vapor deposition apparatus.
[0025]
Then, after the metal films 4, 5, and 6 are formed, the wafer-like silicon substrate 1 is taken out from the sputtering apparatus shown in FIG. 3, and the wafer-like silicon substrate 1 is fixed with a vacuum chuck or the like, as shown in FIG. Thus, the adhesive sheet (adhesive film) 7 is stuck on the metal film 6 so that no gap is formed.
[0026]
Next, when the adhesive sheet 7 is gently peeled off from the wafer-like substrate 1 as shown in FIG. 4, unnecessary portions of the metal films 4, 5 and 6 are removed from the semiconductor device as shown in FIG. Removed from. That is, as shown in FIG. 5, the metal films 4, 5, 6 on the insulating film 2 adhere to the adhesive sheet 7 and are removed from the wafer-like substrate 1, but the metal films 4, 5 on the aluminum thin film 3. , 6 remain on the wafer-like substrate 1. In this way, unnecessary portions of the metal films 4, 5 and 6 can be easily removed from the substrate 1 (semiconductor device).
[0027]
In FIG. 4, the pressure-sensitive adhesive sheet 7 is cut into the same shape as the wafer-like silicon substrate 1, which is for facilitating the conveyance and temporary storage of the wafer-like substrate 1. When it is not necessary to carry or store temporarily, the shape of the pressure-sensitive adhesive sheet 7 does not have to be the same shape as the wafer-like substrate 1 and is larger than the wafer-like substrate 1 and may be round or square. There is no problem. In particular, when there is no need for temporary storage, a size larger than that of the wafer-like substrate 1 is more preferable because it is easier to peel off.
[0028]
The principle of peeling is as follows.
Titanium, which is the first metal film 4 of this embodiment, forms a good bond not only with aluminum but also with the insulating film 2. For this reason, it is usually difficult to peel off between the insulating film 2 and the titanium thin film 4. However, as shown in FIG. 2, when the nickel thin film 5 is formed on the titanium thin film 4, a large film stress (tensile stress) is generated inside the nickel thin film 5 due to a difference in rigidity and thermal expansion coefficient during film formation. (Specifically, titanium has a thermal expansion coefficient close to that of aluminum or silicon, nickel has a higher thermal expansion coefficient than titanium, and a tensile stress remains when the temperature is lowered from 150 ° C. to room temperature during nickel film formation) . At this time, when the film thickness of the titanium thin film 4 is set to 500 nm or less and the film is formed without forming an oxide film between the titanium thin film 4 and the nickel thin film 5 as described above, the influence of the stress affects the titanium thin film 4 and the insulating film. 2 and the adhesive strength between the titanium thin film 4 and the insulating film 2 is reduced to a range where peeling is possible.
[0029]
As described above, the desired electrode material is stably peeled only on the insulating film 2 by using the difference in adhesion (adhesion force) of the base material and the internal stress of the metal electrode thin film (4, 5, 6). be able to. The titanium thin film 4 is a metal that does not peel from the silicon oxide by heat treatment, such as Cu disclosed in JP-A-10-64912. That is, as a method for peeling such a metal film from silicon oxide or the like, the stress of another film is used.
[0030]
As shown in FIG. 6, a titanium thin film frequently used as an electrode material is silicon oxide (SiO 2).2)), The peeling does not occur even if a peeling test using an adhesive tape is performed. However, a nickel thin film is laminated thereon to give a total stress of 100 N / m, and Ni / Ti / SiO2By adopting a structure, peeling with an adhesive tape becomes possible. The principle is clear from the calculation result of the finite element method shown in FIG. 7 (I. Kondo: J. Vac. Sci. Technol. A12 (1), 169, 1994). The region indicated by A in FIG. 7 is the portion with the highest stress. That is, there is a tensile stress in the sputtered Ni film, and a high tensile stress is generated at the interface between the titanium thin film and the base (the silicon substrate in FIG. 7), so that peeling at the Ti / Si interface becomes possible.
[0031]
In FIG. 7, the underlying material of the titanium thin film is a silicon substrate, which corresponds to a second embodiment to be described later. In the second embodiment, a titanium thin film / nickel thin film is formed on the silicon substrate. Is arranged.
[0032]
FIG. 8 shows the measurement results of the peeling rate with the adhesive tape when the total stress was changed when the titanium thin film was used. That is, the titanium thin film 4 and the insulating film (SiO2) Shows the results of measuring the adhesion force between 2 and the adhesion force between the titanium thin film 4 and the aluminum thin film 3, respectively. The aluminum thin film here is not pretreated, that is, the aluminum oxide film on the surface is not removed. From FIG. 8, it can be seen that peeling can be caused at 100 N / m on the silicon oxide film. In contrast, it can be seen that peeling does not occur even at 380 N / m on the surface of the untreated aluminum thin film. Therefore, for example, when a total stress of 300 N / m is used, a titanium thin film can be selectively left on the surface of an aluminum thin film without pretreatment by performing peeling using an adhesive tape after film formation.
[0033]
As described above, the adhesion force between the metal film 4 and the insulating film 2 is smaller than the adhesion force between the metal film 4 and the aluminum thin film 3, and the metal film 4 is pulled using the adhesive sheet 7 when the total stress is 100 N / m or more. When peeled off, it peels off from the insulating film 2 but remains on the aluminum thin film 3.
[0034]
Here, the total stress of the laminated film of the film 4 and the film 5 can be controlled mainly by the thickness of the nickel film 5. A higher total stress value is advantageous in peeling off on the insulating film 2. However, when the stress is 1500 N / m or more, the wafer warps, and in some cases (such as when the wafer thickness is thin), there is a risk of damaging the wafer. Therefore, the manufacturing range is 100 N / m or more and 1500 N / m or less. It is preferable to control within. As described above, by suppressing the total stress to 1500 N / m or less, problems such as warpage or breakage of the wafer after film formation can be prevented in advance.
[0035]
Moreover, as shown in FIGS. 9, 10, and 11 as a method of stripping the metal films 4, 5, and 6 with the adhesive sheet 7 described with reference to FIG. 4, stripping can be performed more easily.
[0036]
That is, as shown in FIG. 9, the periphery of the element formation region (semiconductor device formation region) 20 is defined as a metal film peeling region 21. In this case, the stripping areas 21 are continuous between the element forming areas 20 and the outer peripheral portion of the wafer-like substrate 1. As a result, when the pressure-sensitive adhesive sheet 7 is peeled off, the peeling starts from the outermost periphery of the wafer-like substrate 1 and the peeling continues thereafter. Thus, since peeling does not continue, generation | occurrence | production of a burr | flash and peeling nonuniformity can be prevented. Once stripping is started, discontinuous stripped portions in the element forming region 20 are easily stripped by the action of the force at the time of stripping from the surroundings.
[0037]
Further, when it is difficult to perform the process as shown in FIG. 9, as shown in FIG. 10, a stripping region 22 extending linearly is provided in the scribe portion, and stripping is performed from the Z direction. Then, the starting point of peeling can be clarified and peeling can be performed easily. It is also possible to perform stripping from a direction orthogonal to the scribe line (X or Y direction in the figure).
[0038]
In this case, as shown in FIG. 11, a cut 23 is made in the adhesive sheet 7 along the stripping region 22. That is, the adhesive sheet 7 is divided into a semicircular portion 7a and a semicircular portion 7b by the cut 23. Then, when the stripping is started from the cut 23, the stripping is further facilitated.
[0039]
As shown in FIG. 1 (d), after removing unnecessary portions of the metal films 4, 5, and 6 from the semiconductor device using the adhesive sheet 7, it is as shown in FIG. In FIG. 12A, N-N on the back side of the mold silicon substrate 30+A mold region 31 is formed and N-An N-type region 32 and a P-type region 33 are formed in the surface layer portion of the silicon substrate 30. In addition, N-A gate electrode 35 is formed on the mold silicon substrate 30 via a gate oxide film 34. In this way, a transistor cell is configured. The gate oxide film 34 and the gate electrode 35 are covered with the insulating film 2. N-An aluminum thin film 3a is disposed on the upper surface side of the mold silicon substrate 30. The aluminum thin film 3a is in contact with the N-type region 32 and the P-type region 33, and serves as a source electrode. N-On the upper surface side of the mold silicon substrate 30, an aluminum thin film 3b is disposed as a wiring. In addition, N-The back side of the mold silicon substrate 30 is a drain. Thus, the aluminum thin film 3 shown in FIG. 1 is divided into the aluminum electrode 3a and the aluminum wiring 3b according to the function.
[0040]
In addition, the diffusion region described above may be N-type and P-type, but there is no problem in the function as an element. Although not shown in the figure, N+Mold region 31 is P+It is also possible to create an IGBT (Insulated Gate Bipolar Transistor) by making the mold region.
[0041]
Then, as shown in FIG. 12B, a drain electrode 36 is formed on the back surface of the substrate, a protective film 37 is formed on the top surface of the substrate, and an electrode portion 38 is opened by photolithography. Further, as shown in FIG. 12C, solder 39 is formed on the metal films 4, 5 and 6 on the aluminum electrode 3a.
[0042]
Thus, the present embodiment has the following features.
(A) As a method of forming a film, as shown in FIG. 1B, a film is formed on the surface of the base on which the first material (insulator) 2 and the second material (metal) 3 different from the first material (insulator) 2 are exposed. (Metal) 4 is formed, and as shown in FIG. 1 (d), the film 4 located on the first material 2 is removed and the film 4 located on the second material 3 is selectively removed. 1 (b), when the film 4 is formed, the total stress of the film 4 is adjusted so that the film 4 and the first material 2 The difference between the adhesion force and the adhesion force between the film 4 and the second material 3 was controlled.
[0043]
That is, the adhesion force between the film 4 and the first material 2 and the adhesion force between the film 4 and the second material 3 are strong, and the film 4 from the first material 2 and the film from the second material 3 By controlling the total stress of the film 4 with respect to the state in which the film 4 cannot be peeled, the adhesive force between the first material 2 and the film 4 is reduced to a peelable range. As a result, it is avoided that the equipment and process costs in the photolithography and etching process are very high as in the conventional method using photolithography, and the conventional UBM film is selectively removed with an adhesive sheet. Compared to, it becomes possible to peel more stably. In this way, a desired film can be disposed at low cost.
[0044]
More specifically, after the film 4 is formed, the adhesive sheet 7 is attached as shown in FIG. 1C, and the adhesive sheet 7 is peeled off, so that the film 4 positioned on the first material 2 becomes the adhesive sheet. The film 4 located on the second material 3 is left on the base surface against the adhesive force of the pressure-sensitive adhesive sheet 7. The total stress of the film 4 can be adjusted by the film 5 laminated on the film 4. Further, as the film 4, it is preferable to use a film that is in direct contact with the first and second materials 2 and 3 and has a reducing property.
(B) As a method of forming the electrode, as shown in FIG. 1B, the metal film 4 is formed on the surface of the silicon wafer 1 on which the metal 3 and the insulating film 2 are exposed. The film is formed so that the total stress increases on both the metal 3 and the insulating film 2, and the adhesion between the metal film 4 and the insulating film 2 is reduced by increasing the total stress. At this time, the adhesive force between the metal 3 and the metal film 4 and the adhesive force between the insulating film 2 and the metal film 4 are strong, and the metal 3 to the metal film 4 and the insulating film 2 to the metal film 4 are strong. By controlling the total stress of the metal film 4 in a state where the film cannot be peeled, the adhesion between the insulating film 2 and the metal film 3 is reduced to a peelable range. In this state, as shown in FIG. 1 (c), the adhesive sheet 7 is stuck on the silicon wafer 1, and the metal located on the insulating film 2 is peeled off as shown in FIG. The film 4 is attached to the adhesive sheet 7 and peeled off from the silicon wafer 1, and the metal film 4 located on the metal 3 is left on the silicon wafer 1. As a result, it is avoided that the equipment and process costs in the photolithography and etching process are very high as in the conventional method using photolithography, and the conventional UBM film is selectively removed with an adhesive sheet. Compared to, it becomes possible to peel more stably. In this way, it is possible to dispose the metal film on the electrode portion with ease and at low cost.
(C) As a method for forming an electrode, as shown in FIG. 1A, from the state in which the electrode portion 3 and the insulating film 2 are exposed on the silicon substrate 1, as shown in FIG. 1 is formed, and a stress adjustment film 5 is formed on the metal film 4 to adjust the stress applied to the interface between the metal film 4 and the base. As shown in c) and (d), the metal film 4 on the electrode part 3 is left and the metal film 4 on the insulating film 2 is peeled off. Therefore, after the metal film 4 is formed, the adhesion force between the electrode portion 3 and the metal film 4 and the adhesion force between the insulating film 2 and the metal film 4 are strong. 4 and the metal film 4 cannot be peeled from the insulating film 2, but the stress adjusting film 5 allows the adhesion between the insulating film 2 and the metal film 4 to be peeled off. descend. Specifically, tensile stress (or compressive stress) exists in the metal film 4, and high stress is generated at the interface between the metal film 4 and the base due to the stress, and peeling at the interface becomes possible. As a result, it is avoided that the equipment and process costs in the photolithography and etching process are very high as in the conventional method using photolithography, and the conventional UBM film is selectively removed with an adhesive sheet. Compared to, it becomes possible to peel more stably.
[0045]
In this manner, a semiconductor device having a structure in which the metal films 4, 5, and 6 are disposed on the electrode portion 3, that is, the vertical power transistor of FIG. be able to.
(D) Since the stress adjusting film (metal film) 5 is a nickel thin film, it is practically preferable.
(E) The laminated film of the metal film 4 and the metal film 5 is preferable in practical use because the total stress is 100 N / m or more.
(F) Since the electrode part 3 is an aluminum thin film (widely a thin film containing aluminum as a main component), it is practically preferable.
(G) After the metal film 4 on the insulating film 2 is peeled off as shown in FIG. 12A, a protective film 37 is deposited on the silicon substrate 1 as shown in FIG. 12B. At the same time, the electrode portion 3a in the protective film 37 is exposed, and soldering is performed on the exposed electrode portion 3a as shown in FIG.
(H) In this case, as shown in FIG. 12A, the metal film 6 having good solder wettability is formed on the stress adjustment film 5, which is preferable in practical use.
(I) As shown in FIGS. 1C and 1D, the step of peeling the metal film 4 on the insulating film 2 is performed using an adhesive sheet 7 and is therefore practically preferable.
[0046]
In addition, you may apply to a wiring part instead of the electrode part 3a. That is, in FIG. 12, the solder 39 is disposed on the transistor cell, but it may be located at other locations. FIG. 13 shows an example in which the solder 40 is disposed on the aluminum wiring 3b other than the transistor cell. When this is used, other than the power element, for example, it can be used as a bump UBM of an element for flip chip mounting.
[0047]
Further, the stress adjusting film 5 may be removed after the metal film 4 on the insulating film 2 is peeled off.
Further, when platinum is used for the metal film 4, the metal film 5 and the metal film 6 may be unnecessary. This is because platinum itself has a high intrinsic stress, and its adhesion to the insulating film is lower than that of the metal film. The data shown in FIG. 14 is the relationship between the peeling rate of platinum and aluminum and the peeling rate of platinum and Si oxide film with respect to the film thickness of platinum alone. From FIG. 14, it can be seen that if the Pt film thickness is about 220 nm or more, peeling can be caused on the Si oxide film (by making the Pt film thickness 220 nm or more in the silicon oxide / aluminum / platinum system) Exfoliation can only occur on top). That is, even without the metal film 5, the insulating film can be selectively peeled off. In particular, since platinum is a solderable metal, the metal films 5 and 6 are unnecessary. Thus, when the metal film is formed on the substrate from the state in which the electrode part (or the wiring part) and the insulating film are exposed, the total stress of the metal film is controlled, Even if the metal film on the insulating film is peeled off while leaving the metal film on the electrode part (or the wiring part), the control between the insulating film and the metal film is still performed by controlling the total stress of the metal film. The adhesion can be reduced to a range where peeling is possible, peeling is easy, and a metal film can be disposed on the electrode portion (or wiring portion) at low cost.
(Second Embodiment)
Next, the second embodiment will be described focusing on the differences from the first embodiment.
[0048]
FIG. 15 shows a manufacturing process of the diode in this embodiment.
In the first embodiment, the metal film 3 constituting the electrode part (or the wiring part) is an aluminum thin film, and the metal film 4 is formed thereon. In the present embodiment, silicon that is a semiconductor substrate is shown. The metal film 4 is disposed on the impurity diffusion region 51 in the substrate 50. That is, the first material 2 is an insulator, the second material 51 is silicon, the film 4 is a metal, and the insulator 2 is formed on the silicon substrate 50 and has silicon in the opening 52. 51 is exposed to form a base.
[0049]
As shown in FIG. 15A, an N-type impurity diffusion region 51 is formed on a P-type silicon substrate 50 using a general semiconductor device manufacturing technique. Thereby, a diode having a PN junction is formed. Then, an insulating film 2 similar to that shown in the first embodiment is formed, and an opening 52 is formed by photolithography. Further, the natural oxide film formed in the opening 52 is removed by hydrofluoric acid or the like.
[0050]
Thereafter, as shown in FIG. 15B, the metal films 4, 5, and 6 are sequentially formed without forming the aluminum thin film (see FIG. 2). An electrode 53 is formed on the back surface of the silicon substrate 50.
[0051]
Then, as shown in FIG.15 (c), the adhesive sheet 7 is affixed. Then, the adhesive sheet 7 is peeled off from the wafer-like substrate 50 by a method similar to the method shown in FIGS. Then, as shown in FIG. 15 (d), the metal films 4, 5 and 6 can be left only in the opening 52 of the insulating film 2. And as shown in FIG.15 (e), soldering is performed to the whole surface of the part of the metal films 4, 5, and 6, and the solder 54 is mounted.
[0052]
Further description will be given with reference to FIG. FIG. 8 shows a titanium thin film and an insulating film (SiO 22) And the adhesion force between the titanium thin film and the silicon substrate are also shown, but the separation can be caused at 100 N / m on the silicon oxide film. On the other hand, it can be seen that no peeling occurs on the surface of the silicon substrate even at 380 N / m. Therefore, the adhesive force between the titanium thin film and the insulating film is smaller than the adhesive force between the titanium thin film and the silicon substrate, and when the total stress is 100 N / m or more and the titanium thin film is peeled off using the adhesive sheet 7, Will peel off, but will remain on the silicon substrate.
(Third embodiment)
Next, the third embodiment will be described with a focus on differences from the second embodiment.
[0053]
FIG. 16 shows a manufacturing process of the semiconductor device according to this embodiment. FIG. 16 shows not a part shown in FIG. 15D but a part of a circuit (LSI or the like) in which a plurality of elements are formed on the silicon substrate 1 around the part.
[0054]
In the present embodiment, the first material 2 is silicon oxide, the second material 60 is silicon nitride, and the film 4 is metal.
First, as shown in FIG. 16A, a silicon oxide film 2 which is an insulating film is formed on a silicon substrate 1 by thermal oxidation, a CVD method or the like. Although not shown in the figure, after forming an element such as a transistor, a silicon nitride film 60 which is an insulating film is formed, unnecessary portions in the silicon nitride film 60 are removed, and metal films 4, 5 and 6 are formed thereon. Films are formed in order. The metal films 4, 5, and 6 have a multilayer structure similar to that shown in FIG. At this time, since the lower titanium thin film 4 has good adhesion to the silicon nitride film 60, the thickness of the nickel thin film 5 can be reduced compared to the first and second embodiments. When the metal films 4, 5 and 6 are peeled off by the method shown in FIGS. 4 and 5, the titanium thin film 4 and the silicon oxide film 2 do not adhere well, so that the metal film 4 as shown in FIG. , 5 and 6 remain only on the silicon nitride film 60. Of course, there is a part that is electrically connected to silicon on the LSI, so the structure of that part is the same as that shown in FIG.
[0055]
Note that an insulating substrate (glass substrate or the like) 70 can be used as shown in FIG. 17 by applying the technique described with reference to FIG. A semiconductor thin film 71 such as a silicon thin film is formed on the insulating substrate 70, an element (such as a thin film transistor) is disposed on the semiconductor thin film 71, and a silicon nitride film 60 is disposed in a predetermined region on the semiconductor thin film 71, Only on that, the metal films 4, 5, and 6 are left. Thus, it can be used other than on a semiconductor substrate.
(Fourth embodiment)
Next, the fourth embodiment will be described with a focus on differences from the first embodiment.
[0056]
As shown in FIG. 18 (a), when the internal stress of the metal films 4, 5, and 6 is extremely high, the adhesion between the metal film 4 and the insulating film 2 is extremely low as shown in FIG. 18 (b). Therefore, the metal films 4, 5, 6 on the insulating film 2 are naturally peeled off and lifted from the wafer-like substrate 1. Therefore, pinch the pinched parts with tweezers and peel them off. Thus, the metal films 4, 5, 6 can be disposed only on the metal film 3 without using an adhesive sheet. In particular, when a metal film that is extremely difficult to oxidize, such as Au or Pt, is disposed under the metal films 4, 5, 6, the effect becomes remarkable.
[0057]
Thus, when the internal stress of the metal films 4, 5, and 6 is extremely high, the metal films 4, 5, and 6 can be disposed using spontaneous peeling without using an adhesive sheet. However, even in this case, it is easier and more reliable to use the pressure-sensitive adhesive sheet to pattern the electrodes and wiring.
(Fifth embodiment)
Next, the fifth embodiment will be described with a focus on differences from the fourth embodiment.
[0058]
FIG. 19 shows a manufacturing process of the semiconductor device according to this embodiment.
In the present embodiment, the metal film 80 peeled off by natural peeling in the fourth embodiment is arranged on another substrate 82. In other words, the present embodiment includes a step of disposing the naturally separated metal film 80 on the second substrate 82 using the adhesive sheet 81. That is, it includes a step of transferring the film 80 attached to the adhesive sheet 81 onto the substrate 82.
[0059]
As shown in FIG. 19A, the naturally peeled metal film 80 is attached to an adhesive sheet 81 having a weak adhesive force. In addition, an adhesive 83 having a higher adhesive strength than the adhesive sheet 81 having a lower adhesive strength is applied to the wafer-like second substrate 82. At this time, a conductive material is desirable. Further, as shown in FIG. 19 (b), a metal film 80 attached to the previous adhesive sheet 81 is attached to the upper part of the adhesive 83. Next, as shown in FIG. 19C, the adhesive sheet 81 is peeled off. Then, the metal film 80 is disposed on the substrate 82 side.
[0060]
In this way, the peeled metal film 80 can be used as an electrode or wiring of another element. At this time, the film 80 is fixed on the substrate 82 using the adhesive 83.
Alternatively, as shown in FIG. 20A, the naturally peeled metal film 90 is attached to the adhesive sheet 91. Then, as illustrated in FIG. 20B, a metal film 90 attached to the adhesive sheet 91 is attached to the wafer-like second substrate 92. Further, as shown in FIG. 20C, heat treatment is performed to form a compound layer (silicide) 93. And as shown in FIG.20 (d), if the adhesive sheet 91 is peeled, the metal film 90 can be arrange | positioned to the 2nd board | substrate 92. FIG. As described above, the compound 90 can be formed on the interface between the film 90 and the substrate 92 to fix the film 90 on the substrate 92.
(Sixth embodiment)
Next, the sixth embodiment will be described with a focus on differences from the fifth embodiment.
[0061]
FIG. 21 shows a manufacturing process of the semiconductor device according to this embodiment.
In the present embodiment, the metal film pattern 100 that has been naturally peeled off in the fourth embodiment is transferred to the second substrate 102 using an adhesive sheet 101.
[0062]
Specifically, as shown in FIG. 21A, the naturally peeled metal film pattern 100 is attached to an adhesive sheet (transparent) 101. On the other hand, a metal film 103 is formed on a wafer-like second substrate 102, and a photosensitive resin material 104 such as a photoresist is applied thereon. And as shown in FIG.21 (b), the previous adhesive sheet 101 is affixed on the board | substrate 102. As shown in FIG. Furthermore, light is irradiated (exposure). Next, as shown in FIG. 21C, the pressure-sensitive adhesive sheet 101 is peeled off, and the resist 104 in the photosensitive portion is peeled off. Then, as shown in FIG. 21D, the metal film 103 in a predetermined region is removed by etching using the remaining resist 104 as a mask. Further, as shown in FIG. 21E, the resist 104 is removed.
[0063]
In this way, the release pattern can be used as a mask. That is, the photosensitive resin 104 disposed on the substrate 102 is exposed using the pattern shape of the film 100 attached to the adhesive sheet 101, and the pattern shape is transferred to the photosensitive resin 104.
[0064]
Alternatively, as shown in FIG. 21A, the naturally peeled metal film pattern 100 is attached to the adhesive sheet 101, and the metal film 103 and the adhesive material 104 are applied to the wafer-like substrate 102. As shown in FIG. 2, the previous adhesive sheet 101 is attached to the upper part. Then, as shown in FIG. 21E, the entire adhesive sheet 101 is etched to transfer the metal film pattern 100.
[0065]
In the above description, the case where the electrode or wiring pattern is formed on the semiconductor substrate (wafer) has been described. However, the present invention may be applied to the case where the electrode or wiring pattern is formed on the wiring substrate. .
[Brief description of the drawings]
FIG. 1 is a diagram showing a manufacturing process of a semiconductor device in a first embodiment.
FIG. 2 is an enlarged view of a main part.
FIG. 3 is a perspective view for explaining a film formation apparatus.
FIG. 4 is a perspective view for explaining an adhesive sheet peeling process.
FIG. 5 is a cross-sectional view for explaining an adhesive sheet peeling process.
FIG. 6 is a diagram showing a peel measurement result in a tape test.
FIG. 7 is a diagram showing a result of stress measurement by a finite element method.
FIG. 8 is a diagram showing a peel measurement result in a tape test.
FIG. 9 is a diagram showing another example of a stripping area.
FIG. 10 is a diagram showing another example of a stripping area.
FIG. 11 is a view for explaining another example of the pressure-sensitive adhesive sheet.
FIG. 12 is a diagram showing a manufacturing process of the semiconductor device in the first embodiment;
FIG. 13 illustrates a semiconductor device in a first embodiment.
FIG. 14 is a diagram showing a peel measurement result in a tape test.
FIG. 15 is a view showing a manufacturing process of the semiconductor device in the second embodiment;
FIG. 16 is a view showing a manufacturing process of the semiconductor device in the third embodiment;
FIG 17 illustrates a semiconductor device.
FIG. 18 is a diagram showing a manufacturing process of the semiconductor device in the fourth embodiment.
FIG. 19 is a diagram showing a manufacturing process of the semiconductor device in the fifth embodiment.
20 is a view showing a manufacturing process of a semiconductor device; FIG.
FIG. 21 is a diagram showing manufacturing steps of the semiconductor device in the sixth embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Insulating film, 3 ... Aluminum thin film, 4 ... Metal film, 5 ... Stress adjustment film, 6 ... Metal film, 7 ... Adhesive sheet, 37 ... Protective film, 39 ... Solder, 50 ... P-type silicon Substrate, 51 ... N-type impurity diffusion region, 80 ... metal film, 81 ... adhesive sheet, 82 ... second substrate, 90 ... metal film, 91 ... adhesive sheet, 92 ... second substrate, 100 ... pattern of metal film 101 ... Adhesive sheet, 102 ... Second substrate.

Claims (25)

第１の材質（２）およびそれとは異なる第２の材質（３）が露出された下地の表面上に膜（４）を成膜し、前記第１の材質（２）上に位置する該膜（４）を除去して前記第２の材質（３）上に位置する該膜（４）を選択的に残すようにした膜の形成方法において、
前記第１の材質として絶縁膜（２）、前記第２の材質としてアルミニウムを主成分とする薄膜（３）、前記膜（４）としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該膜（４）の上に応力調整膜（５）としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜（５）の膜厚により前記膜（４）と下地との界面にかかる応力を調整して、前記アルミニウムを主成分とする薄膜（３）上の前記膜（４）を残し前記絶縁膜（２）の上の前記膜（４）を剥離することを特徴とする膜の形成方法。A film (4) is formed on the surface of the base on which the first material (2) and the second material ( 3) different from the first material (2) are exposed, and the film located on the first material (2) In the method of forming a film in which (4) is removed and the film (4) located on the second material ( 3 ) is selectively left.
The first material is an insulating film (2), the second material is a thin film (3) mainly composed of aluminum, and the film (4) is titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten. , Platinum, or nitrides of these metals or alloys of these metals as main components, and nickel, copper, palladium, or these as a stress adjusting film (5) on the film (4) A thin film containing aluminum as a main component by laminating an alloy film containing a metal as a main component and adjusting the stress applied to the interface between the film (4) and the base by the thickness of the stress adjusting film (5) (3) A method of forming a film, wherein the film (4) on the insulating film (2) is peeled off while leaving the film (4) on the top . 第１の材質（２）およびそれとは異なる第２の材質（５１）が露出された下地の表面上に膜（４）を成膜し、前記第１の材質（２）上に位置する該膜（４）を除去して前記第２の材質（５１）上に位置する該膜（４）を選択的に残すようにした膜の形成方法において、  A film (4) is formed on the surface of the base on which the first material (2) and the second material (51) different from the first material (2) are exposed, and the film located on the first material (2) In the method of forming a film in which (4) is removed and the film (4) located on the second material (51) is selectively left.
前記第１の材質として絶縁膜（２）、前記第２の材質としてシリコン基板（５０）上のシリコン（５１）、前記膜（４）としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用い、前記絶縁膜（２）が、シリコン基板（５０）上に形成されてその開口部（５２）内に前記シリコン（５１）を露出させて前記下地を構成するとともに、前記膜（４）の上に応力調整膜（５）としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜（５）の膜厚により前記膜（４）と下地との界面にかかる応力を調整して、前記シリコン（５１）上の前記膜（４）を残し前記絶縁膜（２）の上の前記膜（４）を剥離することを特徴とする膜の形成方法。  Insulating film (2) as the first material, silicon (51) on the silicon substrate (50) as the second material, titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum as the film (4), The insulating film (2) is formed on the silicon substrate (50) using tungsten, platinum, or a nitride of these metals or an alloy containing these metals as a main component, and the opening (52). The silicon (51) is exposed to form the base, and the stress adjusting film (5) on the film (4) is made of nickel, copper, palladium, or an alloy mainly composed of these metals. The film is laminated, and the stress applied to the interface between the film (4) and the base is adjusted by the film thickness of the stress adjustment film (5), leaving the film (4) on the silicon (51) and the insulation. film( Film formation method, which comprises peeling the film (4) on the). 第１の材質（２）およびそれとは異なる第２の材質（６０）が露出された下地の表面上に膜（４）を成膜し、前記第１の材質（２）上に位置する該膜（４）を除去して前記第２の材質（６０）上に位置する該膜（４）を選択的に残すようにした膜の形成方法において、  A film (4) is formed on the surface of the base on which the first material (2) and the second material (60) different from the first material (2) are exposed, and the film located on the first material (2) In the method of forming a film in which (4) is removed and the film (4) located on the second material (60) is selectively left.
前記第１の材質としてシリコン酸化膜（２）、前記第２の材質としてシリコン窒化膜（６０）、前記膜（４）としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該膜（４）の上に応力調整膜（５）としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜（５）の膜厚により前記膜（４）と下地との界面にかかる応力を調整して、前記シリコン窒化膜（６０）上の前記膜（４）を残し前記シリコン酸化膜（２）の上の前記膜（４）を剥離することを特徴とする膜の形成方法。  Silicon oxide film (2) as the first material, silicon nitride film (60) as the second material, titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, platinum as the film (4), Alternatively, a nitride of these metals or a film of an alloy containing these metals as a main component is used, and nickel, copper, palladium, or these metals are mainly used as a stress adjusting film (5) on the film (4). An alloy film as a component is laminated, and the stress applied to the interface between the film (4) and the base is adjusted by the film thickness of the stress adjusting film (5), and the film on the silicon nitride film (60) is adjusted. (4) leaving the film (4) on the silicon oxide film (2), leaving a film forming method. 前記応力調整膜（５）の成膜後に粘着シート（７）を貼着し、当該粘着シート（７）を剥がすことにより、前記第１の材質（２）上に位置する前記膜（４）は前記粘着シート（７）に被着させて前記下地表面から除去し、前記第２の材質（３，５１，６０）上に位置する前記膜（４）は前記粘着シート（７）の粘着力に抗して前記下地表面に残存させるようにすることを特徴とする請求項１〜３のいずれか１項に記載の膜の形成方法。The film (4) located on the first material (2) is adhered by sticking the adhesive sheet (7) after the stress adjusting film (5) is formed and peeling the adhesive sheet (7). The film (4) positioned on the second material (3 , 51, 60 ) is adhered to the pressure-sensitive adhesive sheet (7) and removed from the base surface, and the pressure-sensitive adhesive force of the pressure-sensitive adhesive sheet (7) is increased. film formation method according to any one of claims 1 to 3, anti to, characterized in that so as to remain in the underlying surface. 前記粘着シート（８１）に被着された膜（８０）を基板（８２）上に移設することを特徴とする請求項４に記載の膜の形成方法。The film forming method according to claim 4 , wherein the film (80) attached to the pressure-sensitive adhesive sheet (81) is transferred onto the substrate (82). 前記粘着シート（８１）に被着された膜（８０）を前記基板（８２）上に粘着剤（８３）を用いて固定することを特徴とする請求項５に記載の膜の形成方法。6. The film forming method according to claim 5 , wherein the film (80) attached to the pressure-sensitive adhesive sheet (81) is fixed on the substrate (82) using a pressure-sensitive adhesive (83). 前記粘着シートに被着された膜（９０）と前記基板（９２）との間の界面に両者の化合物（９３）を形成して、前記粘着シートに被着された膜（９０）を前記基板（９２）上に固定することを特徴とする請求項５に記載の膜の形成方法。The compound (93) of both is formed in the interface between the film | membrane (90) adhere | attached on the said adhesive sheet and the said board | substrate (92), and the film | membrane (90) adhere | attached on the said adhesive sheet is said board | substrate. (92) The method for forming a film according to ( 5 ), wherein the film is fixed on. 前記粘着シート（１０１）に被着された膜（１００）によるパターン形状を用いて、基板（１０２）上に配置された感光性樹脂（１０４）を露光し、該感光性樹脂（１０４）に前記パターン形状を転写することを特徴とする請求項４に記載の膜の形成方法。The photosensitive resin (104) disposed on the substrate (102) is exposed using the pattern shape of the film (100) attached to the pressure-sensitive adhesive sheet (101), and the photosensitive resin (104) is exposed to the above-described photosensitive resin (104). The film forming method according to claim 4 , wherein the pattern shape is transferred. 前記膜（４）としてチタン薄膜を用いるとともに、前記応力調整膜（５）としてニッケル薄膜を用い、それらチタン薄膜とニッケル薄膜の積層膜は全応力が１００Ｎ／ｍ以上であることを特徴とする請求項１〜８のいずれか１項に記載の膜の形成方法。 With a titanium thin film by said film (4), said stress using nickel thin as an adjustment film (5), the laminated films thereof titanium thin nickel thin film and wherein the total stress is 100 N / m or more method for forming a film according to any one of claims 1 to 8. 前記チタン薄膜と前記ニッケル薄膜の積層膜は全応力が１５００Ｎ／ｍ以下であることを特徴とする請求項９に記載の膜の形成方法。The film forming method according to claim 9 , wherein the laminated film of the titanium thin film and the nickel thin film has a total stress of 1500 N / m or less. 第１の材質（２）およびそれとは異なる第２の材質（３）が露出された下地の表面上に膜（４）を成膜し、前記第１の材質（２）上に位置する該膜（４）を除去して前記第２の材質（３）上に位置する該膜（４）を選択的に残すようにした膜の形成方法において、A film (4) is formed on the surface of the base on which the first material (2) and the second material (3) different from the first material (2) are exposed, and the film located on the first material (2) In the method of forming a film in which (4) is removed and the film (4) located on the second material (3) is selectively left.
前記第１の材質としてシリコン酸化膜（２）、前記第２の材質としてアルミニウムを主成分とする薄膜（３）、前記膜（４）として膜厚が２２０ｎｍ以上の白金膜を用いることにより、該白金膜の全応力を調整し前記シリコン酸化膜（２）と前記白金膜の間の密着力を剥離可能な範囲まで低下させて、前記アルミニウムを主成分とする薄膜（３）上の前記白金膜を残し前記シリコン酸化膜（２）の上の前記白金膜を剥離することを特徴とする膜の形成方法。  By using a silicon oxide film (2) as the first material, a thin film (3) containing aluminum as a main component as the second material, and a platinum film having a thickness of 220 nm or more as the film (4), The platinum film on the thin film (3) containing aluminum as a main component by adjusting the total stress of the platinum film and reducing the adhesion between the silicon oxide film (2) and the platinum film to a peelable range. And forming the film on the silicon oxide film (2) by removing the platinum film. 基板（１）の上において電極部（３）または配線部と絶縁膜（２）が露出した状態から、当該基板（１）の上に金属膜（４）を成膜し、前記電極部（３）または配線部の上の金属膜（４）を残し前記絶縁膜（２）の上の金属膜（４）を剥離するようにした電極あるいは配線の形成方法において、
前記電極部または配線部としてアルミニウムを主成分とする薄膜（３）、前記金属膜（４）としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該金属膜（４）の上に応力調整膜（５）としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜（５）の膜厚により前記金属膜（４）と下地との界面にかかる応力を調整して、前記アルミニウムを主成分とする薄膜（３）上の前記金属膜（４）を残し前記絶縁膜（２）の上の前記金属膜（４）を剥離することを特徴とする電極あるいは配線の形成方法。From a state in which the electrode portions (3) or the wiring part and the insulating film (2) is exposed in the top of the substrate (1), a metal film (4) on the said substrate (1), wherein the electrode portions (3 ) Or a method of forming an electrode or wiring in which the metal film (4) on the wiring portion is left and the metal film (4) on the insulating film (2) is peeled off .
A thin film (3) containing aluminum as a main component as the electrode part or wiring part, and titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, platinum, or a nitride of these metals as the metal film (4) Or an alloy film containing these metals as a main component, and nickel, copper, palladium, or an alloy film containing these metals as a main component as a stress adjusting film (5) on the metal film (4). And the stress applied to the interface between the metal film (4) and the base is adjusted by the film thickness of the stress adjustment film (5), and the metal film on the thin film (3) containing aluminum as a main component (4) leaving the metal film (4) on the insulating film (2), leaving an electrode or wiring formation method. 基板（５０）の上において電極部（５１）または配線部と絶縁膜（２）が露出した状態から、当該基板（５０）の上に金属膜（４）を成膜し、前記電極部（５１）または配線部の上の金属膜（４）を残し前記絶縁膜（２）の上の金属膜（４）を剥離するようにした電極あるいは配線の形成方法において、
前記電極部または配線部としてシリコン基板（５０）での不純物拡散領域（５１）、前記金属膜（４）としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該金属膜（４）の上に応力調整膜（５）としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜（５）の膜厚により前記金属膜（４）と下地との界面にかかる応力を調整して、前記不純物拡散領域（５１）上の前記金属膜（４）を残し前記絶縁膜（２）の上の前記金属膜（４）を剥離することを特徴とする電極あるいは配線の形成方法。A metal film (4) is formed on the substrate (50) from the state in which the electrode portion (51) or the wiring portion and the insulating film (2) are exposed on the substrate (50), and the electrode portion (51 ) Or a method of forming an electrode or wiring in which the metal film (4) on the wiring portion is left and the metal film (4) on the insulating film (2) is peeled off.
Impurity diffusion region (51) in a silicon substrate (50) as the electrode portion or wiring portion, titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten, platinum, or these metals as the metal film (4) And an alloy film containing these metals as a main component, and nickel, copper, palladium, or these metals as a main component as a stress adjusting film (5) on the metal film (4). An alloy film is laminated, the stress applied to the interface between the metal film (4) and the base is adjusted by the film thickness of the stress adjustment film (5), and the metal film on the impurity diffusion region (51) ( 4) leaving the metal film (4) on the insulating film (2), leaving an electrode or wiring formation method. 基板（１）の上において絶縁膜（２）と他の絶縁膜（６０）が露出した状態から、当該基板（１）の上に金属膜（４）を成膜し、前記他の絶縁膜（６０）の上の金属膜（４）を残し前記絶縁膜（２）の上の金属膜（４）を剥離するようにした電極あるいは配線の形成方法において、
前記絶縁膜としてシリコン酸化膜（２）、前記他の絶縁膜（６０）としてシリコン窒化膜（６０）、前記金属膜（４）としてチタン、バナジウム、クロム、コバルト、ジルコニウム、アルミニウム、タンタル、タングステン、白金、またはこれらの金属の窒化物やこれらの金属を主成分とする合金の膜を用いるとともに、該金属膜（４）の上に応力調整膜（５）としてニッケル、銅、パラジウム、またはこれらの金属を主成分とする合金の膜を積層し、該応力調整膜（５）の膜厚により前記金属膜（４）と下地との界面にかかる応力を調整して、前記シリコン窒化膜（６０）上の前記金属膜（４）を残し前記シリコン酸化膜（２）の上の前記金属膜（４）を剥離することを特徴とする電極あるいは配線の形成方法。 Absolute Te smell on the substrate (1) Enmaku and (2) from another state where the insulating film (60) is exposed, a metal film (4) on the said substrate (1), said other insulating In the method of forming an electrode or wiring in which the metal film (4) on the film (60) is left and the metal film (4) on the insulating film (2) is peeled off,
Silicon oxide film (2) as the insulating film , silicon nitride film (60) as the other insulating film (60 ), titanium, vanadium, chromium, cobalt, zirconium, aluminum, tantalum, tungsten as the metal film (4), A film of platinum or a nitride of these metals or an alloy containing these metals as a main component is used, and nickel, copper, palladium, or these as a stress adjusting film (5) on the metal film (4) An alloy film containing a metal as a main component is laminated, and the stress applied to the interface between the metal film (4) and the base is adjusted by the film thickness of the stress adjusting film (5), and the silicon nitride film (60) A method for forming an electrode or wiring, wherein the metal film (4) on the silicon oxide film (2) is peeled off while leaving the metal film (4) on the top. 前記金属膜（４）としてチタン薄膜を用いるとともに、前記応力調整膜（５）としてニッケル薄膜を用い、それらチタン薄膜とニッケル薄膜の積層膜は全応力が１００Ｎ／ｍ以上であることを特徴とする請求項１２〜１４のいずれか１項に記載の電極あるいは配線の形成方法。Wherein the metal film (4) and to together use a titanium film, a nickel thin film as the stress adjusting film (5), the laminated films thereof titanium thin and nickel films is the total stress is 100 N / m or more The method of forming an electrode or wiring according to any one of claims 12 to 14 . 前記チタン薄膜と前記ニッケル薄膜の積層膜は全応力が１５００Ｎ／ｍ以下であることを特徴とする請求項１５に記載の電極あるいは配線の形成方法。The method for forming an electrode or wiring according to claim 15 , wherein the laminated film of the titanium thin film and the nickel thin film has a total stress of 1500 N / m or less. 前記絶縁膜（２）の上の金属膜（４）を剥離した後において、基板（１，５０）の上に保護膜（３７）を堆積するとともに、当該保護膜（３７）での前記電極部（３ａ）または配線部を露出させる工程を含むことを特徴とする請求項１２または１３に記載の電極あるいは配線の形成方法。After peeling off the metal film (4) on the insulating film (2), a protective film (37) is deposited on the substrate (1, 50), and the electrode portion on the protective film (37) is deposited. 14. The method of forming an electrode or wiring according to claim 12 or 13 , further comprising the step of exposing the wiring part (3a). 前記露出させた電極部（３ａ）または配線部上に、はんだ付けを行う工程を含むことを特徴とする請求項１７に記載の電極あるいは配線の形成方法。18. The method of forming an electrode or wiring according to claim 17 , further comprising a step of soldering on the exposed electrode part (3a) or wiring part. 前記応力調整膜（５）の上に、はんだ濡れ性の良好な金属膜（６）を形成する工程を含むことを特徴とする請求項１８に記載の電極あるいは配線の形成方法。19. The method of forming an electrode or wiring according to claim 18 , further comprising a step of forming a metal film (6) having good solder wettability on the stress adjusting film (5). 前記絶縁膜（２）の上の金属膜（４）を剥離する工程は、粘着シート（７）を用いて行うものであることを特徴とする請求項１２〜１６のいずれか１項に記載の電極あるいは配線の形成方法。The process of peeling the metal film (4) on the said insulating film (2) is performed using an adhesive sheet (7), The one of Claims 12-16 characterized by the above-mentioned. A method of forming an electrode or wiring. 前記絶縁膜（２）の上の金属膜（４）を剥離する工程は、自然剥離により行うものであることを特徴とする請求項１２〜１６のいずれか１項に記載の電極あるいは配線の形成方法。 17. The electrode or wiring formation according to claim 12, wherein the step of peeling the metal film (4) on the insulating film (2) is performed by natural peeling. Method. 前記自然剥離した金属膜（８０）を、粘着シート（８１）を用いて第２の基板（８２）に配置する工程を含むことを特徴とする請求項２１に記載の電極あるいは配線の形成方法。The method for forming an electrode or wiring according to claim 21 , further comprising a step of disposing the naturally separated metal film (80) on the second substrate (82) using an adhesive sheet (81). 前記自然剥離した金属膜（８０）のパターンを、粘着シート（８１）を用いて第２の基板（８２）に転写する工程を含むことを特徴とする請求項２１に記載の電極あるいは配線の形成方法。The electrode or wiring formation according to claim 21 , further comprising a step of transferring the pattern of the naturally separated metal film (80) to the second substrate (82) using an adhesive sheet (81). Method. 前記絶縁膜（２）の上の金属膜（４）を剥離した後において、基板（１，５０）上の前記応力調整膜（５）を除去する工程を含むことを特徴とする請求項１２〜１６のいずれか１項に記載の電極あるいは配線の形成方法。The step of removing the stress adjusting film (5) on the substrate (1, 50) after the metal film (4) on the insulating film (2) is peeled off is included. 17. The method for forming an electrode or wiring according to any one of 16 above. 基板（１）の上において電極部（３）または配線部と絶縁膜（２）が露出した状態から、当該基板（１）の上に金属膜（４）を成膜し、前記電極部（３）または配線部の上の金属膜（４）を残し前記絶縁膜（２）の上の金属膜（４）を剥離するようにした電極あるいは配線の形成方法において、A metal film (4) is formed on the substrate (1) from the state in which the electrode portion (3) or the wiring portion and the insulating film (2) are exposed on the substrate (1), and the electrode portion (3 ) Or a method of forming an electrode or wiring in which the metal film (4) on the wiring portion is left and the metal film (4) on the insulating film (2) is peeled off.
前記絶縁膜としてシリコン酸化膜（２）、前記電極部または配線部としてアルミニウムを主成分とする薄膜（３）、前記金属膜（４）として膜厚が２２０ｎｍ以上の白金膜を用いることにより、該白金膜の全応力を調整し前記シリコン酸化膜（２）と前記白金膜の間の密着力を剥離可能な範囲まで低下させて、前記アルミニウムを主成分とする薄膜（３）上の前記白金膜を残し前記シリコン酸化膜（２）の上の前記白金膜を剥離することを特徴とする電極あるいは配線の形成方法。  By using a silicon oxide film (2) as the insulating film, a thin film (3) mainly composed of aluminum as the electrode part or wiring part, and a platinum film having a thickness of 220 nm or more as the metal film (4), The platinum film on the thin film (3) containing aluminum as a main component by adjusting the total stress of the platinum film and reducing the adhesion between the silicon oxide film (2) and the platinum film to a peelable range. A method of forming an electrode or a wiring, wherein the platinum film on the silicon oxide film (2) is peeled off, leaving behind.
JP2000143380A 1999-05-17 2000-05-16 Film forming method and electrode or wiring forming method Expired - Fee Related JP4788017B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000143380A JP4788017B2 (en) 1999-05-17 2000-05-16 Film forming method and electrode or wiring forming method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-136190 1999-05-17
JP1999136190 1999-05-17
JP13619099 1999-05-17
JP2000143380A JP4788017B2 (en) 1999-05-17 2000-05-16 Film forming method and electrode or wiring forming method

Publications (2)

Publication Number Publication Date
JP2001035854A JP2001035854A (en) 2001-02-09
JP4788017B2 true JP4788017B2 (en) 2011-10-05

Family

ID=26469832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000143380A Expired - Fee Related JP4788017B2 (en) 1999-05-17 2000-05-16 Film forming method and electrode or wiring forming method

Country Status (1)

Country Link
JP (1) JP4788017B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578698B2 (en) * 2001-02-22 2010-11-10 日東電工株式会社 Metal electrode pattern forming method
JP4704633B2 (en) * 2001-09-27 2011-06-15 株式会社デンソー Pattern forming method and pressure-sensitive adhesive sheet for metal film patterning
JP4800529B2 (en) * 2001-09-27 2011-10-26 株式会社デンソー Pattern formation method
JP7140143B2 (en) * 2018-01-30 2022-09-21 昭和電工マテリアルズ株式会社 Semiconductor device manufacturing method and film adhesive

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52126167A (en) * 1976-04-15 1977-10-22 Hitachi Ltd Formation of electrode for semiconductor device
JPS56169325A (en) * 1980-05-29 1981-12-26 Nec Home Electronics Ltd Manufacture of semiconductor device
JP3524221B2 (en) * 1995-07-05 2004-05-10 富士通株式会社 Method for manufacturing semiconductor device
JPH1064912A (en) * 1996-08-20 1998-03-06 Matsushita Electric Ind Co Ltd Production method of semiconductor device
JPH11145173A (en) * 1997-11-07 1999-05-28 Sony Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JP2001035854A (en) 2001-02-09

Similar Documents

Publication Publication Date Title
JP4788017B2 (en) Film forming method and electrode or wiring forming method
US6548386B1 (en) Method for forming and patterning film
JP2000357699A (en) Semiconductor device
US4310569A (en) Method of adhesion of passivation layer to gold metalization regions in a semiconductor device
JP7283053B2 (en) Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method for manufacturing silicon carbide semiconductor device
JP4774575B2 (en) Pattern formation method
EP1061570B1 (en) Semiconductor device with bumped contacts and manufacturing method thereof
JP3194793B2 (en) Method for manufacturing semiconductor device
JP3544340B2 (en) Method for manufacturing semiconductor device
JP4800529B2 (en) Pattern formation method
JPH06196526A (en) Manufacture of semiconductor device
JP3168400B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2936680B2 (en) Method for manufacturing semiconductor device
JP2020009823A (en) Semiconductor device and manufacturing method thereof
JPS60176231A (en) Electrode forming process of compound semiconductor element
JPH05299418A (en) Manufacture of semiconductor device
KR100236713B1 (en) Method for forming bump of semiconductor device
KR100876286B1 (en) Semiconductor device and manufacturing method thereof
JPH08293521A (en) Semiconductor device
JP3718261B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2000232156A (en) Manufacture of semiconductor device
JPS6246561A (en) Manufacture of schottky barrier type semiconductor device
JPS5810836A (en) Semiconductor device
JP2002075998A (en) Method of manufacturing semiconductor device
JP3329148B2 (en) Wiring formation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees