JP4763897B2 - スパッタリング用電源装置 - Google Patents
スパッタリング用電源装置 Download PDFInfo
- Publication number
- JP4763897B2 JP4763897B2 JP2001028505A JP2001028505A JP4763897B2 JP 4763897 B2 JP4763897 B2 JP 4763897B2 JP 2001028505 A JP2001028505 A JP 2001028505A JP 2001028505 A JP2001028505 A JP 2001028505A JP 4763897 B2 JP4763897 B2 JP 4763897B2
- Authority
- JP
- Japan
- Prior art keywords
- arc
- voltage
- output terminal
- power supply
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Manufacturing Optical Record Carriers (AREA)
Description
【発明の属する技術分野】
本発明は、コンパクトディスク(CD)やディジタル・ビデオ・ディスク(DVD)製造用のスパッタリング装置に用いられるスパッタリング用電源装置に関する。
【0002】
【従来の技術】
コンパクトディスク(CD)やディジタル・ビデオ・ディスク(DVD)製造用のスパッタリング装置に用いられるスパッタリング用電源装置が特許第2835322号、特許第2835323号、USP5,576,939で知られている。
【0003】
コンパクトディスクやディジタル・ビデオ・ディスクへの膜の形成は、マグネトロンスパッタ技術により成膜している。このスパッタリング中にアーク放電の抑制を失敗すると、ターゲット材料が飛散してディスクに付着するため、製品の歩留まりを下げる。
【0004】
また、より短い時間でディスク上への成膜を完了させるためには、スパッタリング装置用電源装置から出力される平均電力を上げる必要がある。
【0005】
【発明が解決しようとする課題】
しかし、平均電力を上げると、スパッタリング中にアーク放電が発生し易くなり、アーク放電の抑制を失敗する頻度も上がってしまう。さらに、スパッタリング中にアーク放電抑制を失敗する原因として他にも種々挙げられる。第1に、電源装置の出力フィルターに用いているコンデンサに蓄積したエネルギーがアーク抑制の失敗により起因してアーク放電に大きなエネルギーが入ってしまう、第2に、電源装置のフィルターに用いているチョークコイルのインダクタンスが小さいため、制御のフィードバックより電流が増加する速度が速くて、アークが消弧しないと通常のスパッタ電流に比べて1桁以上大きなアーク電流が流れてしまう場合、第3に、アーク放電を消弧するために逆電圧を印加する方式は、USP5,576,939のようにタップ付きインダクタ(オートトランス)のため、1発の逆電圧パルスの印加でアーク放電が消弧できて、消える場合は問題無いが、消えない場合はパルス毎にアーク電流は増加して行ってしまう、
第4に、アーク放電によって電流が増加すると、スイッチング素子の飽和電圧が高くなって逆電圧を発生させることができなくなる場合、第5に、前述したタップ付きチョークコイルが磁気飽和してしまうため、逆電圧を発生させることができなくなってアーク放電を消弧させることができなくなる場合などが挙げられる。
【0006】
本発明は上記の点に鑑みてなされたもので、その目的は、スパッタリング中におけるアーク放電を確実に抑制することができるスパッタリング用電源装置を提供することにある。
【0007】
【課題を解決するための手段】
請求項1に係る発明のスパッタリング用電源装置は、負極出力端子および正極出力端子を有するものであって、スパッタリング用直流電源と、このスパッタリング用直流電源の負極と前記負極出力端子との間に接続されたチョークコイルと、前記スパッタリング用直流電源の負極と前記チョークコイルとの接続間に設けられた第1のスイッチング手段と、前記チョークコイルおよび前記負極出力端子の接続間に正極が接続され、負極が前記正極出力端子に接続された逆電圧発生用直流電源と、前記チョークコイルおよび前記負極出力端子の接続間と、前記逆電圧発生用直流電源の正極との間、に接続された第2のスイッチング手段と、前記負極出力端子と前記正極出力端子との間に発生する電圧を検出する電圧検出部と、前記各スイッチング手段のオン・オフを制御する制御手段と、を備える。そして、前記チョークコイルが、互いに独立の直列接続された複数のチョークコイルである。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の第1の実施の形態について説明する。図1において、PS1は例えば、800Vのスパッタリング用直流電源である。この直流電源PS1の両極間には、コンデンサC1が接続される。
【0016】
この直流電源PS1の陰極は定電流制御を行うためのスイッチング用トランジスタ(以下、スイッチSW1と称する)、ダイオードD1を介して直流電源PS1の陽極に接続される。
【0017】
このダイオードD1のアノードは、4つ直列接続される互いに独立のチョークコイルL1〜L4を介し、更に、逆方向アーク防止回路13を介して本装置の(−)出力端子O1に接続される。この逆方向アーク防止回路13はダイオードD2に抵抗R0が並列に接続されている。
【0018】
さらに、直流電源PS1の陽極は、本装置の(+)出力端子O2に接続される。さらに、最終列のチョークコイルL4と逆方向アーク防止回路13との接続点はスイッチング用トランジスタ(以下、スイッチSW2と呼称する)を介して逆電圧発生用直流電源PS2の陽極に接続される。
【0019】
なお、本装置の(−)出力端子O1と(+)出力端子O2との間には、分圧抵抗R1、R2との直列接続体が接続される。この分圧抵抗R1とR2との接続点の電位は、制御部21に入力される。この分圧抵抗R1及びR2により電圧検出部が構成される。この制御部21は、例えばマイクロコンピュータを中心に構成されている。制御部21は分圧抵抗R1とR2との接続点の電位を検出することにより、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vを検出している。
【0020】
前述したスイッチSW1及びSW2のオン・オフ制御は制御部21により制御される。
【0021】
また、4つ直列接続される互いに独立のチョークコイルL1〜L4に流れる電流Iは電流検出器22により検出される。この電流検出器22で検出された電流Iは制御部21に出力される。
【0022】
ところで、本装置の(−)出力端子O1は、スパッタ源31に接続され、(+)出力端子O2は真空槽32に接続される。通常、本装置の(+)出力端子O2は接地される。
【0023】
制御部21は、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vを検出することにより、真空槽32内でスパッタ放電が発生しているかアーク放電が発生しているかを判定している。スパッタ電圧は通常300V以上であり、アーク放電電圧は150V以下であるため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下に下がると、真空槽32内でアーク放電が発生していると判定される。
【0024】
制御部21は、アーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする。つまり、逆電圧パルスをスパッタ源31に印加する。この間において、スイッチSW1は制御部21によりオン、オフ制御され、4つ直列接続される互いに独立のチョークコイルL1〜L4に定電流が流れるように制御される。つまり、4つ直列接続される互いに独立のチョークコイルL1〜L4に流れる電流Iは電流検出器22により検出されるので、制御部21はこの電流Iが定電流となるように、スイッチSW1をオン・オフ制御している。前述した逆電圧パルスを印加直後のアーク判定時間T3は、10μs(0.01〜10μs)以下としている(図12)。そして、このアーク判定時間T3経過後に再度アークと判定された場合には、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする処理が行われる。以下、アークが検出される間は、アークが検出されなくなるまで、逆電圧パルスが印加され続ける。以上の処理が遮断モードである。ここで、アークを判定してから設定時間T1後にスイッチSW2をオンさせるのは、設定時間T1が経過する前にアークが自己消滅する場合があるからである。
【0025】
次に、スイッチSW2のオン制御を制御部21の制御により定期的に行っても良い。この場合には、定期的(10から10000μs)にスイッチSW2を設定時間T2だけオンする。ここで、定期的にスイッチSW2をオン制御する最中でも、アーク放電の発生が検出されると、前述したように設定時間T1後にスイッチSW2をオンさせて逆電圧パルスを発生させる処理が行われる。また、このように定期的にスイッチSW2をオンすると共に、前述したアーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンするようにしても良い。
【0026】
さらに、制御部21は、アーク放電の発生を検出すると、スイッチSW2はオンさせないで、スイッチSW1をオフ制御するようにしても良い。スイッチSW1をオフすると、スパッタ源31には電源が供給されなくなるため、アークは消弧する。このように、アークが消弧するまでに、電圧/電流特性を計測する(アーク放電特性測定モード)。そして、アークが消弧したら、スイッチSW1をオン・オフ制御して再度、定電流制御を行う。このように、スイッチSW1をオフしたときの電圧・電流特性を知ることができる。例えば、図11の直線Aに示すような電圧・電流特性が得られる。通常アーク電流が増加しても電圧はあまり変化しないため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下であると判定されると、アーク放電が発生していると判定することができる。しかし、図11の直線Aに示すような電圧・電流特性を持つアーク放電が存在するということは、アーク放電の判定レベルを150Vという値ではなく、Varc=Va0+Rt*Ioというように電流の一次関数で表わす必要がある。
【0027】
最近は、スパッタの適用範囲が広がって、図11に示すように放電特性が従来と違って、150Vのような固定値では判断できないものがある。これは、ターゲット材料による違いに起因する。
【0028】
そして、Varc=Va0+Rt*Ioのように電源の出力電流に対応したスパッタ特性と、アーク特性の中間に電圧判断レベルを設けることにより、逆電圧パルスを加えた直後でも正しくアーク判定することができる。
【0029】
また、この値に対して10〜20%程度のヒステリシス特性をもちせることにより、より確実にアーク判定を行うことができる。
【0030】
ここで、Varc:判定レベル
Va0:負荷特性から求めるIo=0付近の判定レベル
Rt:負荷特性から求めるIoに比例する成分の係数
Io:その時の電源出力電流≒L1を流れている電流
Vth:ヒステリシス電圧幅
このようにすることにより、逆電圧パルス印加後の電圧上昇時間が余分なコンデンサが無いため速くなっているので、負荷によっては0.1μs以下でもアーク判定可能である。
【0031】
次に、アーク放電特性測定モードについて詳細に説明する。アーク放電特性測定モードとは、アーク発生時にアーク電圧及び電流特性を測定するモードである。この場合には、スイッチSW2を動作させない制御を行い、アーク電圧及び電流特性を収集する。アーク放電とスパッタ放電の特性は、ターゲット機構の磁場構造やターゲット材料とプロセス条件によって相違するので、負荷によって設定を変化させる必要がある。
【0032】
例えば、ターゲット材料として一般的な金属材料の場合には、Vaoが150V、Rtが0Ω、Vhが20Vであるが、コンポジット材料の場合には、Vaoが200V、Rtが0〜200Ω、Vhが30Vという値をとる。アーク放電とスパッタ電流を0付近から使用値を少し超えるところまで変化させて電圧・電流特性を求める。このように求める方法の一つとして、本装置の出力電圧電流を測定して図11に示すような特性図を求めて、Vao、Rt、Vhを設定する方法がある。
【0033】
また、他の方法として、電源の機能として、出力電圧と電流をA/D変換してメモリに取り込み、電流値に対する電圧のヒストグラムを求めて判定レベルを決定する方法である。取り込むメモリ量を節約するためには、0,10,20,30,40,50,…,…,1480,1490Vのように10V刻みに対応するメモリを設け、電流値を1,2,4,8,16Aのように決めた記憶用メモリブロックとする。2バイト単位とすると、150*5*2=1500バイトのメモリが必要となる。電流値が±10%範囲でその時の電圧に対応するメモリをカウントアップするようにすれば、組み込み用マイコンの小さいメモリでもヒストグラムを簡単に収集することができる。このようにして求めた電圧電流のヒストグラムからVao、Rt、Vhを決定する。また、データをとる時、電流設定を5%から100%まで急速に変えて10ms程度の時間放電させてヒストグラムデータをとる。同じ電流値に対して複数の山が得られた場合、1番高い電圧値の山がスパッタで、200V以下の山は確実にアークである。各電流値に対してヒストグラムの山頂を結んでやれば、スパッタの電圧電流特性とアークの電圧電流特性が得られる。アーク判定レベルはその中間レベルに設定する。
【0034】
ところで、複数直列接続される互いに独立のチョークコイルL1〜L4を用いた理由について説明する。チョークコイルL1〜L4全体の自己共振周波数はスイッチSW1のスイッチング周波数の5倍以上に設定している。チョークコイルの値は、負荷電圧とスイッチSW1のスイッチング周波数と出力電流と許容リップルで最低値が決定される。例えば、負荷電圧が500V、最大出力電流が10A、出力電流が1A、スイッチング周波数が50kHz、許容リップルを0.1Aとすると、1A出力しているときのパルス間隔は出力を絞った状態であるので、20μs近くになる。
【0035】
V=L*di/dtであるので、
L=V*dt/di=500*20e-6/0.1=0.1=100[mH]
となる。従って、直流電源PS1の電圧が負荷電圧に近ければオフ時間は短くなるので、この半分から1/3の50〜30mHという大きなインダクタンスが必要とされる。スイッチング周波数を上げて、電流の変動幅(リップル)を大きく許容しても、10〜20mH程度が現実的な値である。
【0036】
例えば、10mHのチョークコイルを1個のチョークコイルで作ると、自己共振周波数が150kHz程度になり、50kHzのドライブでチョークコイルの電圧・電流が振動する。自己共振周波数をスイッチング周波数の5倍以上にすると、その振動を充分に小さくすることができる。
【0037】
自己共振周波数は、インダクタンスを小さくすれば高くなる。磁気結合させないで直列接続すると、インダクタンスは足し算で増加するが、自己共振周波数はほとんど変化しない。磁気結合が和になるように結合させると、自己共振周波数は下がる。
【0038】
このように本発明の第1の実施の形態によれば、従来フィルターに用いていたコンデンサは使用しないでチョークコイルだけでフィルターするようにし、チョークコイルのインダクタンス値を従来の十倍以上にすることにより、アークが発生してもチョークコイルを流れる電流の振動を充分小さい値にすることができる。さらに、アーク放電とスパッタ放電を出力電流に応じた出力電圧の絶対値で判断しているので、負荷によって判断基準が変化するが、測定して判断値を設定するので、放電して電流が流れればアーク放電かスパッタ放電か瞬時に判断することができる。さらに、アーク放電と判断すると、アーク放電が消弧するまで何度でも逆電圧パルスを繰り返し印加するので確実にアーク放電を消弧させることができる。この際に、逆電圧パルスを連続して印加しても、チョークコイルの電流は一定となるように制御されているので、チョークコイルの磁気飽和が発生することを防止することができる。
【0039】
次に、本発明の第2の実施の形態について図2を参照して説明する。この第2の実施の形態は、逆電圧パルス印加時に直流電源PS2の電圧によるチョークコイルL1,L2に流れる電流の増加を防止するための実施の形態である。図2において、図1と同一部分には同一番号を付し、その詳細な説明についてはその詳細な説明を省略する。この第2の実施の形態においては、チョークコイルはL1、L2の2個であるが、図1に示した第1の実施の形態のように4つ設けても良い。
【0040】
図2において、スイッチSW1と電流検出器22との間には、FETよりなるスイッチSW3が設けられている。このスイッチSW3のオン・オフは制御部21により制御される。
【0041】
このスイッチSW3と電流検出器22との接続点とスイッチSW2と直流電源22との接続点との間には還流路32が設けられている。この還流路32には、ダイオードD3が図の極性で接続されている。
【0042】
そして、逆電圧パルスを印加する場合には、スイッチSW2がオンされ、スイッチSW1及びSW3がオフされる。
【0043】
このため、逆電圧パルス印加時には、スイッチSW2、チョークコイルL1、L2、ダイオードD3のルートで電流が流れる。このルートには電源は含まれていないため、チョークコイルL1、L2を流れる電流が増加することを防止することができる。
【0044】
ところで、アーク放電が発生すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする処理が行われる(図12)。以下、アークが検出される間は、アークが検出されなくなるまで、逆電圧パルスが印加され続ける。ここで、スイッチSW2がオンされる場合には、スイッチSW1及びSW3がオフされる。
【0045】
本発明においては、アークが検出されるとアークが検出されなくなるまで、逆電圧パルスが印加され続ける。仮に、本実施の形態の特徴であるスイッチSW3及び還流路32を設けないで、アークが検出されなくなるまで、逆電圧パルスを印加し続けると、チョークコイルL1、L2を流れる電流は増加してしまう。例えば、チョークコイルL1とL2の合計したインダクタンスを20mH、直流電源PS2の電圧を50V、パルス幅を10μsとすると、
V=Ldi/dtであるので、
di=V*dt/L=500*10e−6/20e−3=0.025[A]
と小さい値であるが、10パルス以上のマルチパルスとなった場合には、電流はパルス数に比例して増加する。図2に示すように、逆電圧パルスを印加する場合には、スイッチSW2をオンし、スイッチSW1及びSW3をオフするので、チョークコイルL1及びL2を流れる電流は、ダイオードD3が設けられた還流路32を介して流れる。つまり、逆電圧パルスを印加する場合には、スイッチSW3をオフしておくようにしたので、直流電源PS2の電圧は負荷、つまりスパッタ源31だけに印加されるようにしている。このように、スイッチSW3をオフすることにより、ダイオードD1を切り離すようにしたので、逆電圧パルスを連続して印加した場合でも、チョークコイルL1及びL2に流れる電流を増加させないように制御することができる。
【0046】
このように、本発明の第2の実施の形態は第1の実施の形態と同様な効果を奏する。
【0047】
次に、図3は図2を参照して説明した第2の実施の形態の変形例について説明する。図3において、図2と同一部分には同一番号を付し、その詳細な説明については省略する。図3の構成は、図2のダイオードD2と抵抗R0との並列回路のうち、抵抗R0のみを直流電源PS2の陽極の直ぐ上流で、しかも還流路32の接続点32pよりも直流電源PS2の陽極よりに接続している。
【0048】
つまり、図2の回路において、ダイオードD2を不要することができる。図3において、直流電源PS2の負荷は抵抗R0とスパッタ源31であるため、抵抗R0を直流電源PS2の陽極の直上流に移動させることにより、図2の回路図と同様な動作を行わせることができる。
【0049】
次に、本発明の第3の実施の形態について図4を参照して説明する。図4において、3相交流電圧(AC200V3φ)は3相整流回路D0で全波整流された後、フィルタL0を通過した後、一対のスイッチング回路S10,S20によりパルス出力にされた後、トランスT1,T2の一次側にそれぞれ接続される。
【0050】
スイッチング回路S10はスイッチング素子S11〜S14、スイッチング回路S20はスイッチング素子S21〜S24を有する。これらスイッチング素子S11〜S14、S21〜S24のオン・オフ制御は、制御部21からの制御信号により行われる。
【0051】
さらに、スイッチング回路S10には並列に平滑用コンデンサC11が接続され、スイッチング回路S20には並列に平滑用コンデンサC12が接続されている。
【0052】
トランスT1の2次側は4つのダイオードからなるブリッジ回路B1に接続され、トランスT2の2次側は4つのダイオードからなるブリッジ回路B2に接続される。
【0053】
ブリッジ回路B1の一端は、4つ直列接続される互いに独立のチョークコイルL1〜L4を介し、更に、逆方向アーク防止回路13を介して本装置の(−)出力端子O1に接続される。この逆方向アーク防止回路13はダイオードD2に抵抗R0が並列に接続されている。
【0054】
さらに、ブリッジ回路B1の他端は、本装置の(+)出力端子O2に接続される。さらに、最終列のチョークコイルL4と逆方向アーク防止回路13との接続点はスイッチング用トランジスタ(以下、スイッチSW2と呼称する)を介して逆電圧保持用コンデンサC31の陽極に接続される。
【0055】
ところで、ブリッジ回路B1の他端は、ブリッジ回路B2の一端に接続されている。ブリッジ回路B1とB2との接続点は、コンデンサC31の陰極に接続されると共に本装置の(+)出力端子O2に接続される。
【0056】
なお、本装置の(−)出力端子O1と(+)出力端子O2との間には、分圧抵抗R1、R2との直列接続体が接続される。この分圧抵抗R1とR2との接続点の電位は、制御部21に入力される。この分圧抵抗R1及びR2により電圧検出部が構成される。この制御部21は、例えばマイクロコンピュータを中心に構成されている。制御部21は分圧抵抗R1とR2との接続点の電位を検出することにより、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vを検出している。
【0057】
前述したスイッチング素子S11〜S14、S21〜S24及びスイッチSW2のオン・オフ制御は制御部21により制御される。
【0058】
また、4つ直列接続される互いに独立のチョークコイルL1〜L4に流れる電流Iは電流検出器22により検出される。この電流検出器22で検出された電流Iは制御部21に出力される。
【0059】
ところで、本装置の(−)出力端子O1は、スパッタ源31に接続され、(+)出力端子O2は真空槽32に接続される。通常、本装置の(+)出力端子O2は接地される。
【0060】
制御部21は、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vを検出することにより、真空槽32内でスパッタ放電が発生しているかアーク放電が発生しているかを判定している。スパッタ電圧は通常300V以上であり、アーク放電電圧は150V以下であるため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下に下がると、真空槽32内でアーク放電が発生していると判定される。
【0061】
制御部21は、アーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする(図12)。つまり、逆電圧パルスをスパッタ源31に印加する。この間において、スイッチング素子S11〜S14は制御部21によりオン、オフ制御され、4つ直列接続される互いに独立のチョークコイルL1〜L4に定電流が流れるように制御される。つまり、4つ直列接続される互いに独立のチョークコイルL1〜L4に流れる電流Iは電流検出器22により検出されるので、制御部21はこの電流Iが定電流となるように、スイッチング素子S11〜S14をオン・オフ制御している。前述した逆電圧パルスを印加直後のアーク判定時間T3は、10μs(0.01〜10μs)以下としている。そして、このアーク判定時間T3経過後に再度アークと判定された場合には、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする処理が行われる。以下、アークが検出される間は、アークが検出されなくなるまで、逆電圧パルスが印加され続ける。以上の処理が遮断モードである。ここで、アークを判定してから設定時間T1後にスイッチSW2をオンさせるのは、設定時間T1が経過する前にアークが自己消滅する場合があるからである。
【0062】
次に、スイッチSW2のオン制御を制御部21の制御により定期的に行っても良い。この場合には、定期的(10から10000μs)にスイッチSW2を設定時間T2だけオンする。ここで、定期的にスイッチSW2をオン制御する最中でも、アーク放電の発生が検出されると、前述したように設定時間T1後にスイッチSW2をオンさせて逆電圧パルスを発生させる処理が行われる。また、このように定期的にスイッチSW2をオンすると共に、前述したアーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンするようにしても良い。
【0063】
さらに、制御部21は、アーク放電の発生を検出すると、スイッチSW2はオンさせないで、スイッチング素子S11〜S14をすべてオフ制御するようにしても良い。スイッチング素子S11〜S14をすべてオフすると、スパッタ源31には電源が供給されなくなるため、アークは消弧する。このように、アークが消弧するまでに、電圧/電流特性を計測する(アーク放電特性測定モード)。そして、アークが消弧したら、スイッチング素子S11〜S14をオン・オフ制御して再度、定電流制御を行う。このように、スイッチング素子S11〜S14をオフしたときの電圧・電流特性を知ることができる。例えば、図11の直線Aに示すような電圧・電流特性が得られる。通常アーク電流が増加しても電圧はあまり変化しないため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下であると判定されると、アーク放電が発生していると判定することができる。
【0064】
しかし、図11の直線Aに示すような電圧・電流特性を持つアーク放電が存在するということは、アーク放電の判定レベルを150Vという値ではなく、Varc=Va0+Rt*Ioというように電流の一次関数で表わす必要がある。
【0065】
最近は、スパッタの適用範囲が広がって、図11に示すように放電特性が従来と違って、150Vのような固定値では判断できないものがある。これは、ターゲット材料による違いに起因します。
【0066】
そして、Varc=Va0+Rt*Ioのように電源の出力電流に対応したスパッタ特性と、アーク特性の中間に電圧判断レベルを設けることにより、逆電圧パルスを加えた直後でも正しくアーク判定することができる。
【0067】
また、この値に対して10〜20%程度のヒステリシス特性をもちせることにより、より確実にアーク判定を行うことができる。
【0068】
ここで、Varc:判定レベル
Va0:負荷特性から求めるIo=0付近の判定レベル
Rt:負荷特性から求めるIoに比例する成分の係数
Io:その時の電源出力電流≒L1を流れている電流
Vth:ヒステリシス電圧幅
このようにすることにより、逆電圧パルス印加後の電圧上昇時間が余分なコンデンサが無いため速くなっているので、負荷によっては0.1μs以下でもアーク判定可能である。
【0069】
次に、アーク放電特性測定モードについて詳細に説明する。アーク放電特性測定モードとは、アーク発生時にアーク電圧及び電流特性を測定するモードである。この場合には、スイッチSW2を動作させない制御を行い、アーク電圧及び電流特性を収集する。アーク放電とスパッタ放電の特性は、ターゲット機構の磁場構造やターゲット材料とプロセス条件によって相違するので、負荷によって設定を変化させる必要がある。
【0070】
例えば、ターゲット材料として一般的な金属材料の場合には、Vaoが150V、Rtが0Ω、Vhが20Vであるが、コンポジット材料の場合には、Vaoが200V、Rtが0〜200Ω、Vhが30Vという値をとる。アーク放電とスパッタ電流を0付近から使用値を少し超えるところまで変化させて電圧・電流特性を求める。このように求める方法の一つとして、本装置の出力電圧電流を測定して図11に示すような特性図を求めて、Vao、Rt、Vhを設定する方法がある。また、他の方法として、電源の機能として、出力電圧と電流をA/D変換してメモリに取り込み、電流値に対する電圧のヒストグラムを求めて判定レベルを決定する方法である。取り込むメモリ量を節約するためには、0,10,20,30,40,50,…,…,1480,1490Vのように10V刻みに対応するメモリを設け、電流値を1,2,4,8,16Aのように決めた記憶用メモリブロックとする。2バイト単位とすると、150*5*2=1500バイトのメモリが必要とつれる。電流値が±10%範囲でその時の電圧に対応するメモリをカウントアップするようにすれば、組み込み用マイコンの小さいメモリでもヒストグラムを簡単に収集することができる。このようにして求めた電圧電流のヒストグラムからVao、Rt、Vhを決定する。また、データをとる時、電流設定を5%から100%まで急速に変えて10ms程度の時間放電させてヒストグラムデータをとる。同じ電流値に対して複数の山が得られた場合、1番高い電圧値の山がスパッタで、200V以下の山は確実にアークである。各電流値に対してヒストグラムの山頂を結んでやれば、スパッタの電圧電流特性とアークの電圧電流特性が得られる。アーク判定レベルはその中間レベルに設定する。
【0071】
ところで、複数直列接続される互いに独立のチョークコイルL1〜L4を用いた理由について説明する。チョークコイルL1〜L4全体の自己共振周波数はスイッチSW1のスイッチング周波数の5倍以上に設定している。チョークコイルの値は、負荷電圧とスイッチSW1のスイッチング周波数と出力電流と許容リップルで最低値が決定される。例えば、負荷電圧が500V、最大出力電流が10A、出力電流が1A、スイッチング周波数が50kHz、許容リップルを0.1Aとすると、1A出力しているときのパルス間隔は出力を絞った状態であるので、20μs近くになる。
【0072】
V=L*di/dtであるので、
L=V*dt/di=500*20e-6/0.1=0.1=100[mH]
となる。従って、直流電源PS1の電圧が負荷電圧に近ければオフ時間は短くなるので、この半分から1/3の50〜30mHという大きなインダクタンスが必要とされる。スイッチング周波数を上げて、電流の変動幅(リップル)を大きく許容しても、10〜20mH程度が現実的な値である。
【0073】
例えば、10mHのチョークコイルを1個のチョークコイルで作ると、自己共振周波数が150kHz程度になり、50kHzのドライブでチョークコイルの電圧・電流が振動する。自己共振周波数をスイッチング周波数の5倍以上にすると、その振動を充分に小さくすることができる。
【0074】
自己共振周波数は、インダクタンスを小さくすれば高くなる。磁気結合させないで直列接続すると、インダクタンスは足し算で増加するが、自己共振周波数はほとんど変化しない。磁気結合が和になるように結合させると、自己共振周波数は下がる。
【0075】
ところで、コンデンサC31の充電電圧により直流電源PS2を発生させている。つまり、制御部21は、スイッチング素子S21〜S24をオン・オフ制御することにより、コンデンサC31に充電される電圧をPS2一定に保っている。また、連続して直流電源PS2から逆電圧パルスを発生させるときに、つまり連続アーク遮断時にチョークコイルL1〜L4に流れる電流の増加を抑制するために、スイッチング素子S21〜S24をオフ制御される。
【0076】
このように、本発明の第3の実施の形態によれば、第1の実施の形態と同様な効果を奏すると共に、定電流制御を一次側で行うようにしたので、スイッチSW1を省略することができる。さらに、トランスの二次側にはコンデンサは存在しないので、チョークコイルL1〜L4とコンデンサにより振動するのを抑制することができる。
【0077】
次に、本発明の第4の実施の形態について図5を参照して説明する。図5において、図4と同じ部分には同一番号を付し、その詳細な説明について省略する。図5の回路においては、コンデンサC31に充電される電圧は、トランスT2の2次側からとっていたが、図4の回路においては、コンデンサC31に充電される電圧をトランスT1の2次側からとっている。このため、図4のスイッチング回路S20をなくすことができる。
【0078】
制御部21は、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vを検出することにより、真空槽32内でスパッタ放電が発生しているかアーク放電が発生しているかを判定している。スパッタ電圧は通常300V以上であり、アーク放電電圧は150V以下であるため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下に下がると、真空槽32内でアーク放電が発生していると判定される。
【0079】
制御部21は、アーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする(図12)。つまり、逆電圧パルスをスパッタ源31に印加する。この間において、スイッチング素子S11〜S14は制御部21によりオン、オフ制御され、4つ直列接続される互いに独立のチョークコイルL1〜L4に定電流が流れるように制御される。つまり、4つ直列接続される互いに独立のチョークコイルL1〜L4に流れる電流Iは電流検出器22により検出されるので、制御部21はこの電流Iが定電流となるように、スイッチング素子S11〜S14をオン・オフ制御している。前述した逆電圧パルスを印加直後のアーク判定時間T3は、10μs(0.01〜10μs)以下としている。そして、このアーク判定時間T3経過後に再度アークと判定された場合には、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする処理が行われる。以下、アークが検出される間は、アークが検出されなくなるまで、逆電圧パルスが印加され続ける。以上の処理が遮断モードである。ここで、アークを判定してから設定時間T1後にスイッチSW2をオンさせるのは、設定時間T1が経過する前にアークが自己消滅する場合があるからである。
【0080】
次に、スイッチSW2のオン制御を制御部21の制御により定期的に行っても良い。この場合には、定期的(10から10000μs)にスイッチSW2を設定時間T2だけオンする。ここで、定期的にスイッチSW2をオン制御する最中でも、アーク放電の発生が検出されると、前述したように設定時間T1後にスイッチSW2をオンさせて逆電圧パルスを発生させる処理が行われる。また、このように定期的にスイッチSW2をオンすると共に、前述したアーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンするようにしても良い。
【0081】
さらに、制御部21は、アーク放電の発生を検出すると、スイッチSW2はオンさせないで、スイッチング素子S11〜S14をすべてオフ制御するようにしても良い。スイッチング素子S11〜S14をすべてオフすると、スパッタ源31には電源が供給されなくなるため、アークは消弧する。このように、アークが消弧するまでに、電圧/電流特性を計測する(アーク放電特性測定モード)。そして、アークが消弧したら、スイッチング素子S11〜S14をオン・オフ制御して再度、定電流制御を行う。このように、スイッチング素子S11〜S14をオフしたときの電圧・電流特性を知ることができる。例えば、図11の直線Aに示すような電圧・電流特性が得られる。通常アーク電流が増加しても電圧はあまり変化しないため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下であると判定されると、アーク放電が発生していると判定することができる。
【0082】
ここで、アーク発生時にスイッチング素子S11〜S14をすべてオフし、スイッチSW2をオン制御して、逆電圧パルスを連続して印加されると、コンデンサC31への充電は行われなくなる。従って、連続したアーク遮断に入ると、コンデンサC31の電位が下がるので、逆電圧パルス印加によるチョークコイルL1〜L4に流れる電流の増加を抑えることができる。
【0083】
このように第4の実施の形態によれば、前述した第3の実施の形態と同様な効果を奏すると共に、トランスT1の二次側から直流電源PS2の電源も得るようにしたので、回路部品点数を削減することができる。
【0084】
次に、本発明の第5の実施の形態について図6を参照して説明する。図6において図5と同一部分には同一番号を付し、その詳細な説明については省略する。図6において、図5の抵抗R0とダイオードD2との並列回路をなくし、ブリッジ回路B2の中点間に抵抗R0を接続するようにしている。
【0085】
このように本発明の第5の実施の形態によれば、第4の実施の形態と同様な効果を奏すると共に、ダイオードD2を省略することにより、通常のスパッタリング動作時にダイオードD2の順方向に流れる電流によるロスを無くすことができる。
【0086】
次に、本発明の第6の実施の形態について図7を参照して説明する。図7において、3相交流電圧(AC200V3φ)は3相整流回路D0で全波整流された後、フィルタL0を通過した後、一対のスイッチング回路S10,S20によりパルス出力にされた後、トランスT11,T12の一次側にそれぞれ接続される。
【0087】
スイッチング回路S10はスイッチング素子S11〜S14、スイッチング回路S20はスイッチング素子S21〜S24を有する。これらスイッチング素子S11〜S14、S21〜S24のオン・オフ制御は、制御部21からの制御信号により行われる。
【0088】
さらに、スイッチング回路S10には並列に平滑用コンデンサC11が接続され、スイッチング回路S20には並列に平滑用コンデンサC12が接続されている。
【0089】
トランスT11の2次側は4つのダイオードからなるブリッジ回路B11に接続され、トランスT2の2次側は4つのダイオードからなるブリッジ回路B12に接続される。
【0090】
さらに、トランスT12の2次側にはもう1つのブリッジ回路B13が接続されている。
【0091】
ブリッジ回路B11の一端は、4つ直列接続される互いに独立のチョークコイルL1〜L4を介し、更に、逆方向アーク防止回路13を介して本装置の(−)出力端子O1に接続される。この逆方向アーク防止回路13はダイオードD2に抵抗R0が並列に接続されている。
【0092】
さらに、ブリッジ回路B12の他端は、本装置の(+)出力端子O2に接続される。さらに、最終列のチョークコイルL4と逆方向アーク防止回路13との接続点はスイッチング用トランジスタSW21、22を介して逆電圧保持用コンデンサC31の陽極に接続される。このトランジスタSW21、SW22はドライバ41により制御される。このドライバ41は制御部21からの制御信号により制御される。
【0093】
トランジスタSW21の両端及びトランジスタSW22の両端には、それぞれ保護バリスタD31、D32が接続されている。
【0094】
ところで、ブリッジ回路B11にはブリッジ回路12が直列に接続されている。さらに、ブリッジ回路12にはブリッジ回路13が直列に接続されている。
【0095】
ブリッジ回路B12とB13との接続点は、コンデンサC31の陰極に接続されると共に本装置の(+)出力端子O2に接続される。さらに、ブリッジ回路B13の他端はコンデンサC31の陽極に接続される。
【0096】
なお、本装置の(−)出力端子O1と(+)出力端子O2との間には、分圧抵抗R1、R2との直列接続体が接続される。この分圧抵抗R1とR2との接続点の電位は、制御部21に入力される。この分圧抵抗R1及びR2により電圧検出部が構成される。この制御部21は、例えばマイクロコンピュータを中心に構成されている。制御部21は分圧抵抗R1とR2との接続点の電位を検出することにより、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vを検出している。
【0097】
前述したスイッチング素子S11〜S14、S21〜S24及びドライバ41の制御は制御部21により制御される。
【0098】
また、4つ直列接続される互いに独立のチョークコイルL1〜L4に流れる電流Iは電流検出器22により検出される。この電流検出器22で検出された電流Iは制御部21に出力される。
【0099】
ところで、本装置の(−)出力端子O1は、スパッタ源31に接続され、(+)出力端子O2は真空槽32に接続される。通常、本装置の(+)出力端子O2は接地される。
【0100】
制御部21は、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vを検出することにより、真空槽32内でスパッタ放電が発生しているかアーク放電が発生しているかを判定している。スパッタ電圧は通常300V以上であり、アーク放電電圧は150V以下であるため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下に下がると、真空槽32内でアーク放電が発生していると判定される。
【0101】
制御部21は、アーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする。つまり、逆電圧パルスをスパッタ源31に印加する。この間において、スイッチング素子S11〜S14は制御部21によりオン、オフ制御され、4つ直列接続される互いに独立のチョークコイルL1〜L4に定電流が流れるように制御される。つまり、4つ直列接続される互いに独立のチョークコイルL1〜L4に流れる電流Iは電流検出器22により検出されるので、制御部21はこの電流Iが定電流となるように、スイッチング素子S11〜S14をオン・オフ制御している。前述した逆電圧パルスを印加直後のアーク判定時間T3は、10μs(0.01〜10μs)以下としている。そして、このアーク判定時間T3経過後に再度アークと判定された場合には、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンする処理が行われる(図12)。以下、アークが検出される間は、アークが検出されなくなるまで、逆電圧パルスが印加され続ける。以上の処理が遮断モードである。ここで、アークを判定してから設定時間T1後にスイッチSW2をオンさせるのは、設定時間T1が経過する前にアークが自己消滅する場合があるからである。
【0102】
次に、スイッチSW2のオン制御を制御部21の制御により定期的に行っても良い。この場合には、定期的(10から10000μs)にスイッチSW2を設定時間T2だけオンする。ここで、定期的にスイッチSW2をオン制御する最中でも、アーク放電の発生が検出されると、前述したように設定時間T1後にスイッチSW2をオンさせて逆電圧パルスを発生させる処理が行われる。また、このように定期的にスイッチSW2をオンすると共に、前述したアーク放電の発生を検出すると、設定時間T1(0.01〜100μs)後にスイッチSW2を設定時間T2(0.3〜10μs)オンするようにしても良い。
【0103】
さらに、制御部21は、アーク放電の発生を検出すると、スイッチSW2はオンさせないで、スイッチング素子S11〜S14をすべてオフ制御するようにしても良い。スイッチング素子S11〜S14をすべてオフすると、スパッタ源31には電源が供給されなくなるため、アークは消弧する。このように、アークが消弧するまでに、電圧/電流特性を計測する(アーク放電特性測定モード)。そして、アークが消弧したら、スイッチング素子S11〜S14をオン・オフ制御して再度、定電流制御を行う。このように、スイッチング素子S11〜S14をオフしたときの電圧・電流特性を知ることができる。例えば、図11の直線Aに示すような電圧・電流特性が得られる。通常アーク電流が増加しても電圧はあまり変化しないため、本装置の(−)出力端子O1と(+)出力端子O2の電位差Vが150V以下であると判定されると、アーク放電が発生していると判定することができる。
【0104】
しかし、図11の直線Aに示すような電圧・電流特性を持つアーク放電が存在するということは、アーク放電の判定レベルを150Vという値ではなく、Varc=Va0+Rt*Ioというように電流の一次関数で表わす必要がある。
【0105】
最近は、スパッタの適用範囲が広がって、図11に示すように放電特性が従来と違って、150Vのような固定値では判断できないものがある。これは、ターゲット材料による違いに起因します。
【0106】
そして、Varc=Va0+Rt*Ioのように電源の出力電流に対応したスパッタ特性と、アーク特性の中間に電圧判断レベルを設けることにより、逆電圧パルスを加えた直後でも正しくアーク判定することができる。
【0107】
また、この値に対して10〜20%程度のヒステリシス特性をもちせることにより、より確実にアーク判定を行うことができる。
【0108】
ここで、Varc:判定レベル
Va0:負荷特性から求めるIo=0付近の判定レベル
Rt:負荷特性から求めるIoに比例する成分の係数
Io:その時の電源出力電流≒L1を流れている電流
Vth:ヒステリシス電圧幅
このようにすることにより、逆電圧パルス印加後の電圧上昇時間が余分なコンデンサが無いため速くなっているので、負荷によっては0.1μs以下でもアーク判定可能である。
【0109】
この第6の実施の形態では、このチョークコイルの小型化のため、位相をずらした複数のスイッチング回路の2次側を整流後に直列接続して、広い範囲の負荷インピーダンスに対してチョークコイルにかかる電圧変動を小さく制御をしている。
【0110】
本実施の形態では、位相をずらした複数のスイッチング回路の2次側を整流したのち直列接続し、複数のスイッチング回路を制御することによりリップルを減少させることができる。
【0111】
例えば、チョークコイルを10mH、負荷電圧を500V、トランスの2次側で整流した後の800Vの電圧をPWM制御する。トランスの一次側のスイッチング周波数を50kHzとすると、整流後のパルス周期は10μsでパルス幅が可変する。
【0112】
パルスがオンしている間は、チョークコイルL1には、800−500Vの電流を増加させる方向の電圧がかかる。パルスがオフしている間はチョークコイルL1は、500Vを負荷に供給しなければならないので、電流は減少する。オン時間toとオフ時間tfにおいて同じ電流上昇と下降になれば平均電流は安定する。
【0113】
V*di/dtでdi=dt*V/Lであるので、to*300/L=tf*500/L
となる。従って、to/tf=500/300となる。
【0114】
パルス幅は、to/(10−to)=500/300=5/3
to=5/3*(10−to) to=50/8=6.25[μs]
電流の変化量diは、
di=6.25e−6*300/10e−3=(10−6.25)*te−6*500/10e−3
=0.1875[A]となる(図9参照)。
【0115】
それに対して400V出力のスイッチング回路を90度位相をずらして2個使用した場合には、パルスがオーバラップしないと負荷電圧より高くならないので、電流が増加するのはオーバラップ時間trで減少する場合、パルスがオーバラップしていない時間tsとなる。
【0116】
上昇は(400+400−500)=300Vで下降は500−400=100Vとなる。
【0117】
tr*300/L=ts*100/tr/ts=100/300 となる。
【0118】
オーバラップすると周期は半分になるので、
tr/(5−tr)=1/3 tr=5/3−tr/3 tr(1+1/3)=5/3
tr=5/3*3/4=1.25[μs]
電流の変化量は
di=1.25e−6*300/10e−3=(5−1.25)*te*−6*100/10e−3
=0.0375[A]となり、電流変動は1/5に小さくなる(図10)。逆に言うと、チョークコイルの値を小さくすることができる。チョークコイルの値を小さくすることができれば、単独のチョークコイルでL1を構成することも可能である。しかし、自己共振周波数を充分大きくしておく必要があるために、複数の独立したチョークコイルを用いている。
【0119】
このように本発明の第6の実施の形態によれば、位相をずらした複数のスイッチング回路の2次側を整流した後で直列接続し実質上コンデンサを省いてチョークコイルだけのフィルタ回路とすることができる。パルスが重ならなければ、並列接続したのと等価であり、オーバラップすると直列接続により電圧が加算されるため、電流の変動を小さくすることができる。
【0120】
次に、本発明の第7の実施の形態について図8を参照して説明する。図8において、図7と同一部分には同一番号を付し、その詳細な説明については省略する。
【0121】
この第7の実施の形態においては、トランジスタSW22とコンデンサC31の陽極との間に、切換えスイッチSW3が設けられている。このSW3は手動あるいは制御部21からの制御信号により切り換えられる。切換えスイッチSW3が図示のa位置にある場合には、アークが検出されると逆電圧パルスが印加され(バイポーラ動作)、b位置にある場合には逆電圧パルスは印加されない(モノポーラ動作)。
【0122】
このように本発明の第7の実施の形態によれば、第6の実施の形態の効果の他にアーク検出した時に逆電圧パルスを印加するか否かを選択することができる。
【0123】
なお、前述した第1ないし第6の実施の形態では、制御部21は複数直列接続された複数の互いに独立のチョークコイルL1〜L4に定電流を流すように制御したが、(−)出力端子O1と(+)出力端子から出力される電力が一定となるように複数の複数の互いに独立のチョークコイルL1〜L4を流れる電流を制御するようにしても良い。このように定電力制御することによりスパッタ成膜レートを一定にすることができる。
【0124】
【発明の効果】
以上詳述したように本発明によれば、スパッタリング中におけるアーク放電抑制の失敗を無くすことができるスパッタリング用電源装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わるスパッタリング用電源装置の回路図。
【図2】本発明の第2の実施の形態に係わるスパッタリング用電源装置の回路図。
【図3】本発明の第2の実施の形態の変形例を示すスパッタリング用電源装置の回路図。
【図4】本発明の第3の実施の形態を示すスパッタリング用電源装置の回路図。
【図5】本発明の第4の実施の形態を示すスパッタリング用電源装置の回路図。
【図6】本発明の第5の実施の形態を示すスパッタリング用電源装置の回路図。
【図7】本発明の第6の実施の形態を示すスパッタリング用電源装置の回路図。
【図8】本発明の第7の実施の形態を示すスパッタリング用電源装置の回路図。
【図9】本発明の第6の実施の形態の動作を説明するためのドライブ電圧パルスと電流リップルの波形図。
【図10】本発明の第6の実施の形態の動作を説明するためのドライブ電圧パルスと電流リップルの波形図。
【図11】本発明に係わるスパッタリング放電とアーク放電の電圧−電流特性を示す特性図。
【図12】本発明に係わる逆電圧パルスとスパッタ電流、アーク電流との関係を示す図。
【符号の説明】
13…逆方向アーク防止回路、
21…制御部、
22…電流検出器、
31…スパッタ源、
32…真空槽、
PS1…スパッタリング用直流電源。
Claims (9)
- 負極出力端子および正極出力端子を有するスパッタリング用電源装置において、
スパッタリング用直流電源と、
このスパッタリング用直流電源の負極と前記負極出力端子との間に接続されたチョークコイルと、
前記スパッタリング用直流電源の負極と前記チョークコイルとの接続間に設けられた第1のスイッチング手段と、
前記チョークコイルおよび前記負極出力端子の接続間に正極が接続され、負極が前記正極出力端子に接続された逆電圧発生用直流電源と、
前記チョークコイルおよび前記負極出力端子の接続間と、前記逆電圧発生用直流電源の正極との間、に接続された第2のスイッチング手段と、
前記負極出力端子と前記正極出力端子との間に発生する電圧を検出する電圧検出部と、
前記各スイッチング手段のオン・オフを制御する制御手段と、
を具備し、
前記チョークコイルは、互いに独立の直列接続された複数のチョークコイルである、
ことを特徴とするスパッタリング用電源装置。 - 前記チョークコイルは、互いに直列接続された複数のチョークコイルであり、
前記複数のチョークコイル全体の自己共振周波数は、前記第1のスイッチング手段のスイッチング周波数の5倍以上である、
こと特徴とする請求項1記載のスパッタリング用電源装置。 - 前記複数のチョークコイルおよび前記負極出力端子の接続間における前記第2のスイッチング手段の接続点とその負極出力端子との間に設けられた逆方向アーク防止回路、
をさらに備えることを特徴とする請求項1または請求項2記載のスパッタリング用電源装置。 - 前記制御手段は、前記第1のスイッチング手段をオン・オフ制御して前記チョークコイルに一定電流を流す制御を行う
ことを特徴とする請求項1記載のスパッタリング用電源装置。 - 前記制御手段は、前記第1のスイッチング手段をオン・オフ制御して前記負極出力端子および前記正極出力端子から定電力が出力されるように前記チョークコイルに流す電流値を制御する
ことを特徴とする請求項1記載のスパッタリング用電源装置。 - 前記制御手段は、さらに前記電圧検出部で検出された電圧によりアーク判定を行ない、アーク判定されるとT1後に前記第2のスイッチング手段を設定時間T2だけオンして逆電圧パルスを発生させ、この逆電圧パルス出力が終了してから設定時間T3以後に再度前記アーク判定を行い同様の処理を繰り返す制御を行う
ことを特徴とする請求項1記載のスパッタリング用電源装置。 - 前記制御手段は、周期的に前記第2のスイッチング手段を設定時間T2だけオンして逆電圧パルスを発生させる
ことを特徴とする請求項1記載のスパッタリング用電源装置。 - 前記制御手段は、前記電圧検出部により検出された電圧によりアーク判定を行い、アーク判定を行なうと、前記第1のスイッチング手段をオフして、アーク放電の電圧−電流特性を計測するアーク放電特性測定モードを備えている
ことを特徴とする請求項1記載のスパッタリング用電源装置。 - 前記制御手段は、前記アーク放電特性測定モードで計測されたアーク放電の電圧−電流特性に基づいてアーク判定を行う
ことを特徴とする請求項8記載のスパッタリング用電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001028505A JP4763897B2 (ja) | 2001-02-05 | 2001-02-05 | スパッタリング用電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001028505A JP4763897B2 (ja) | 2001-02-05 | 2001-02-05 | スパッタリング用電源装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011053780A Division JP5284396B2 (ja) | 2011-03-11 | 2011-03-11 | スパッタリング用電源装置 |
JP2011053781A Division JP5284397B2 (ja) | 2011-03-11 | 2011-03-11 | スパッタリング用電源装置 |
JP2011053782A Division JP5301594B2 (ja) | 2011-03-11 | 2011-03-11 | スパッタリング用電源装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002235170A JP2002235170A (ja) | 2002-08-23 |
JP2002235170A5 JP2002235170A5 (ja) | 2008-03-21 |
JP4763897B2 true JP4763897B2 (ja) | 2011-08-31 |
Family
ID=18892995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001028505A Expired - Lifetime JP4763897B2 (ja) | 2001-02-05 | 2001-02-05 | スパッタリング用電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4763897B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4673653B2 (ja) * | 2005-03-30 | 2011-04-20 | オリジン電気株式会社 | 真空装置における異常放電発生予防方法及び真空装置 |
US20060283702A1 (en) * | 2005-06-21 | 2006-12-21 | Applied Materials, Inc. | Random pulsed DC power supply |
EP1928009B1 (de) * | 2006-11-28 | 2013-04-10 | HÜTTINGER Elektronik GmbH + Co. KG | Bogenentladungs-Erkennungseinrichtung, Plasma-Leistungsversorgung und Verfahren zum Erkennen von Bogenentladungen |
EP2075823B1 (en) | 2007-12-24 | 2012-02-29 | Huettinger Electronic Sp. z o. o | Current change limiting device |
JP4492974B2 (ja) * | 2008-11-14 | 2010-06-30 | 芝浦メカトロニクス株式会社 | 電源、スパッタ用電源及びスパッタ装置 |
JP4492975B2 (ja) * | 2008-11-14 | 2010-06-30 | 芝浦メカトロニクス株式会社 | 電源、スパッタ用電源及びスパッタ装置 |
DE102010031568B4 (de) | 2010-07-20 | 2014-12-11 | TRUMPF Hüttinger GmbH + Co. KG | Arclöschanordnung und Verfahren zum Löschen von Arcs |
WO2012023276A1 (ja) * | 2010-08-18 | 2012-02-23 | 株式会社アルバック | 直流電源装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3047277B2 (ja) * | 1993-08-23 | 2000-05-29 | 日本電子工業株式会社 | グロー放電処理装置におけるアーク放電後の復帰方法 |
JP2835322B2 (ja) * | 1997-02-20 | 1998-12-14 | 芝浦メカトロニクス株式会社 | スパッタリング用電源装置および該装置を用いたスパッタリング装置 |
JP4034008B2 (ja) * | 1998-07-03 | 2008-01-16 | キヤノンアネルバ株式会社 | インバータ式dc電源 |
-
2001
- 2001-02-05 JP JP2001028505A patent/JP4763897B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002235170A (ja) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10608543B2 (en) | Resonant converter and driving method thereof | |
JP4272522B2 (ja) | スパッタリング用電源装置 | |
US5815388A (en) | Polarity reversing circuit having energy compensation | |
JP4763897B2 (ja) | スパッタリング用電源装置 | |
JP4253341B2 (ja) | 放電ランプ点灯制御装置 | |
JPH08222386A (ja) | 零電圧スイッチング回路 | |
US6631079B2 (en) | Switching power supply apparatus having plural outputs and plural output voltage detection | |
US20110303534A1 (en) | Ac power supply for sputtering apparatus | |
WO2019222965A1 (en) | Totem pole bridgeless pfc power converters | |
US6205036B1 (en) | Energy transfer unit, charge unit, and power supply unit | |
JP2002175893A (ja) | 放電灯点灯装置 | |
JP5284396B2 (ja) | スパッタリング用電源装置 | |
JP5284397B2 (ja) | スパッタリング用電源装置 | |
JP5301594B2 (ja) | スパッタリング用電源装置 | |
JP2007531231A (ja) | 回路装置 | |
JP4079561B2 (ja) | スパッタ用電源 | |
CN107614179A (zh) | 电弧焊装置 | |
JP3505514B2 (ja) | 電源回路 | |
JP4673653B2 (ja) | 真空装置における異常放電発生予防方法及び真空装置 | |
JP2004050298A (ja) | 放電加工方法及び放電加工装置 | |
JP5788669B2 (ja) | イオンビーム源及び非導電材料をスパッタリングする装置 | |
JP4949285B2 (ja) | プラズマ放電装置 | |
JP2000340383A (ja) | 放電灯点灯装置 | |
JP2000005874A (ja) | アーク加工用電源装置 | |
KR100462275B1 (ko) | 전기집진기용 인버터의 스위칭 타임 설정 회로와 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4763897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |