JP4752612B2 - Manufacturing method of circuit board with protruding electrode - Google Patents
Manufacturing method of circuit board with protruding electrode Download PDFInfo
- Publication number
- JP4752612B2 JP4752612B2 JP2006139815A JP2006139815A JP4752612B2 JP 4752612 B2 JP4752612 B2 JP 4752612B2 JP 2006139815 A JP2006139815 A JP 2006139815A JP 2006139815 A JP2006139815 A JP 2006139815A JP 4752612 B2 JP4752612 B2 JP 4752612B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- protruding
- protruding electrodes
- electrode
- unfired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、突起電極付き回路基板の製造方法に関し、更に詳しくは、マザーボード等の実装基板との接続信頼性を高めることができる突起電極付き回路基板の製造方法に関する。 The present invention relates to a method of manufacturing a protruding electrode with the circuit board, more particularly relates to the production how the bump electrode with the circuit board can increase the reliability of connection between the mounting board such as a motherboard.
従来の突起電極付き回路基板としては、例えば特許文献1に記載された回路基板がある。この回路基板は対向する実装基板との接続構造に特徴がある。この接続構造は、互いに対向する実装基板、回路基板それぞれの表面電極を電気的に接続する構造で、柱状の接続部材とその周囲の半田とから構成されている。柱状の接続部材の周囲に形成された半田は、リフロー加熱時に表面張力によって断面形状が鼓状に形成されている。このような接続構造により、熱応力に起因する接続構造におけるクラックを抑制し、接続信頼性を高めている。
As a conventional circuit board with protruding electrodes, for example, there is a circuit board described in
回路基板には複数の接続部材が形成され、それぞれの内側にはワイヤーボンド等の手法により半導体素子等の表面実装部品が搭載されている。そして、この回路基板はマザーボード等の実装基板と上述の接続構造によって接続されて、半導体モジュール基板を構成している。
この半導体モジュール基板では表面実装部品が露出した構造であるが、表面実装部品を外部環境から保護するために表面実装部品は例えば図8の(a)に示すように樹脂によって封止されていることが好ましい。この場合、半導体モジュール基板は、同図に示すように、回路基板1と、回路基板1の表面の周縁部に配列された複数の接続部材(突起電極)2と、これらの突起電極2の内側に搭載され、ボンディングワイヤー3Aによって回路基板1と電気的に接続された表面実装部品3と、表面実装部品3を封止する樹脂部4と、を備えている。ここで、樹脂部4は、液状樹脂を回路基板1に塗布し、熱硬化することによって形成される。
In this semiconductor module substrate, the surface mount component is exposed, but in order to protect the surface mount component from the external environment, the surface mount component must be sealed with resin as shown in FIG. 8A, for example. Is preferred. In this case, the semiconductor module substrate includes a
しかしながら、液状樹脂を回路基板1に塗布して表面実装部品3を封止する際に、図8の(b)に拡大して示すように、液状樹脂が表面張力によって突起電極2の外周面に沿って這い上がり、尚かつ、突起電極2の先端面の外周から盛り上がって外周縁部を覆うように濡れ広がる、いわゆるブリードが生じる。この結果、突起電極2の先端面の盛り上がり部4Aが突起電極2の先端面における半田濡れ性を悪化させ、最悪の場合には突起電極2とマザーボード(図示せず)の表面電極とを十分に半田接合することができず、接続不良を起こす可能性がある。
However, when the liquid resin is applied to the
また、半導体モジュール基板をマザーボードに接続できたとしても、突起電極2の先端面の外周縁部が盛り上がり部4Aによって覆われているため、有効な電極面積が縮小し、半田との接合面積が小さくなって、接合強度が弱く、落下等の衝撃が受けた場合に半導体モジュール基板がマザーボードから落下する可能性が高くなる。そこで、突起電極2を樹脂部4の最小限の高さよりも十分に高くすれば、このような弊害を防止することができるが、この場合には製品としての低背化の妨げになる。また、樹脂部4の盛り上がり部4Aを研磨することも考えられるが、完全に盛り上がり部4Aを除去できるとは限らない。
Even if the semiconductor module substrate can be connected to the motherboard, the outer peripheral edge portion of the tip surface of the protruding electrode 2 is covered with the raised
本発明は、上記課題を解決するためになされたもので、複数の突起電極の先端面における樹脂部の盛り上がりをなくし、突起電極の先端面全面を半田等との接合材料との接合に利用して実装基板との接合強度を高めることができる突起電極付き回路基板の製造方法を提供することを目的としている。 The present invention has been made to solve the above problems, eliminates the swelling of the resin portion on the tip surfaces of the plurality of protruding electrodes, and uses the entire tip surface of the protruding electrodes for bonding with a bonding material such as solder. and its object is to provide a manufacturing how the bump electrode with the circuit board bonding strength can be enhanced with the mounting substrate Te.
本発明の請求項1に記載の突起電極付き回路基板の製造方法は、所定の回路パターンを有する回路基板と、上記回路基板の第1主面に設けられ、上記第1主面から垂直方向に延びた突起電極と、を有する突起電極付き回路基板を作製する第1工程と、上記突起電極の先端面に撥液性皮膜を形成する第2工程と、上記回路基板の上記第1主面に、上記撥液性皮膜に対して濡れ性の低い液状樹脂を塗布する第3工程と、を有し、上記第1工程では、未焼成セラミック素体の第1主面に、上記未焼成セラミック素体の焼成温度では実質的に焼結しない基材に上記未焼成セラミック素体の焼成温度で焼結する金属材料によって形成された未焼成突起電極用パターンを有する拘束層を付与して、未焼成複合積層体を作製し、然る後、上記拘束層の上記基材は、実質的に焼結せず、上記未焼成セラミック素体及び上記未焼成突起電極用パターンの上記金属材料が焼結し得る温度下で、上記未焼成複合積層体を焼成することによって、上記突起電極付き回路基板を作製することを特徴とするものである。 According to a first aspect of the present invention, there is provided a method of manufacturing a circuit board with protruding electrodes, comprising: a circuit board having a predetermined circuit pattern; a first main surface of the circuit board; and a vertical direction from the first main surface. A first step of producing a circuit board with a protruding electrode having an extended protruding electrode; a second step of forming a liquid-repellent film on a tip surface of the protruding electrode; and a first step of forming the circuit board on the first main surface of the circuit board. a third step of applying a low liquid resin wettability against the liquid-repellent film, was closed, in the first step, the first main surface of the unfired ceramic body, the unfired ceramic element A constraining layer having a pattern for an unfired protruding electrode formed by a metal material sintered at the firing temperature of the unfired ceramic body is applied to a substrate that is not substantially sintered at the body firing temperature, and unfired A composite laminate is prepared and then the base of the constraining layer is prepared. Is obtained by firing the unfired composite laminate at a temperature at which the unfired ceramic body and the metal material of the unfired bump electrode pattern can be sintered without substantially sintering. A circuit board with protruding electrodes is produced .
また、本発明の請求項2に記載の突起電極付き回路基板の製造方法は、請求項1に記載の発明において、上記回路基板の上記第1主面の周縁部に複数の上記突起電極が配列されていることを特徴とするものである。 According to a second aspect of the present invention, there is provided the method for manufacturing a circuit board with protruding electrodes according to the first aspect, wherein the plurality of protruding electrodes are arranged on the peripheral edge of the first main surface of the circuit board. It is characterized by being.
また、本発明の請求項3に記載の突起電極付き回路基板の製造方法は、請求項1または請求項2に記載の発明において、上記突起電極の高さをt0とした時、上記突起電極の先端面からの高さt1(但し、t1<t0)までの範囲において、上記突起電極の側面周面にも撥液性皮膜を形成することを特徴とするものである。 According to a third aspect of the present invention, there is provided a method of manufacturing a circuit board with a protruding electrode according to the first or second aspect of the invention, wherein the height of the protruding electrode is t0. A liquid-repellent film is also formed on the side surface of the protruding electrode in a range up to a height t1 (however, t1 <t0) from the tip surface.
また、本発明の請求項4に記載の突起電極付き回路基板の製造方法は、請求項1〜請求項3のいずれか1項に記載の発明において、上記突起電極の外側の側面にも上記撥液性皮膜を形成することを特徴とするものである。 According to a fourth aspect of the present invention, there is provided a method of manufacturing a circuit board with a protruding electrode according to the invention described in any one of the first to third aspects. It is characterized by forming a liquid film.
また、本発明の請求項5に記載の突起電極付き回路基板の製造方法は、請求項2〜請求項4のいずれか1項に記載の発明において、上記複数の突起電極のうち、隣接する突起電極間で互いに対向する側面にも撥液性皮膜を形成することを特徴とするものである。 According to a fifth aspect of the present invention, there is provided a method for manufacturing a circuit board with a protruding electrode, wherein, in the invention according to any one of the second to fourth aspects, an adjacent protrusion among the plurality of protruding electrodes. A liquid-repellent film is also formed on the side surfaces facing each other between the electrodes.
また、本発明の請求項6に記載の突起電極付き回路基板の製造方法は、請求項2〜請求項5のいずれか1項に記載の発明において、上記第2工程の後段で上記第3工程の前段において、上記複数の突起電極に囲まれた領域に表面実装部品を搭載する工程を有することを特徴とするものである。 According to a sixth aspect of the present invention, there is provided a method for manufacturing a circuit board with a protruding electrode according to any one of the second to fifth aspects, wherein the third step is performed after the second step. In the preceding stage, the method includes a step of mounting a surface-mounted component in a region surrounded by the plurality of protruding electrodes.
また、本発明の請求項7に記載の突起電極付き回路基板の製造方法は、請求項1〜請求項6のいずれか1項に記載の発明において、上記未焼成セラミック素体は、複数の未焼成セラミック層を積層してなる未焼成セラミック多層素体であり、その表層及び内層に上記未焼成セラミック素体の焼成温度で焼結する金属材料によって上記回路パターンとなる未焼成の回路パターンが形成されていることを特徴とするものである。 According to a seventh aspect of the present invention, there is provided a method for manufacturing a circuit board with protruding electrodes according to any one of the first to sixth aspects. An unsintered ceramic multilayer body formed by laminating fired ceramic layers, and an unsintered circuit pattern to be the above circuit pattern is formed on the surface layer and inner layer by a metal material sintered at the firing temperature of the unsintered ceramic body. It is characterized by being.
本発明によれば、複数の突起電極の先端面における樹脂部の盛り上がりをなくし、突起電極の先端面全面を半田等との接合材料との接合に利用して実装基板との接合強度を高めることができる突起電極付き回路基板の製造方法を提供することができる。 According to the present invention, it is possible to eliminate the swelling of the resin portion on the front end surfaces of the plurality of protruding electrodes, and to increase the bonding strength with the mounting substrate by utilizing the entire front end surface of the protruding electrodes for bonding with a bonding material such as solder. it is possible to provide a manufacturing how the bump electrode with the circuit board can.
以下、図1〜図8に示す実施形態に基づいて本発明を説明する。 Hereinafter, the present invention will be described based on the embodiment shown in FIGS.
第1の実施形態
まず、図1及び図2を参照しながら本実施形態の突起電極付き回路基板について説明する。
First Embodiment First, a circuit board with protruding electrodes according to this embodiment will be described with reference to FIGS. 1 and 2.
本実施形態の突起電極付き回路基板10は、図1の(a)の断面図に示すように、回路基板11と、回路基板11の第1主面(下面)の周縁部に沿って配列され、下面から垂直方向に延びた複数の突起電極12と、を備えている。回路基板11の下面には第1表面実装部品13が複数の突起電極12の内側に配置して搭載され、第1表面実装部品13は樹脂部14によって封止されている。そして、同図の(a)及び(b)の斜視図に示すように、樹脂部14の表面では複数の突起電極12それぞれの先端面全面が露出し、マザーボード20の表面電極20Aとの半田接合に供される。また、回路基板11の第2主面(上面)には第2、第3表面実装部品15、16が搭載されている。この突起電極付き回路基板10は、同図の(a)に示すように複数の突起電極12が半田Sを介してマザーボード20の表面電極20Aに電気的に接続され、第1、第2、第3表面実装部品13、15、16がそれぞれの機能を発現するように構成されている。
As shown in the cross-sectional view of FIG. 1A, the
また、回路基板11は、図1の(a)に示すように、複数のセラミック層11Aが積層して形成されたセラミック積層体と、積層体に所定のパターンで形成された回路パターン11Bと、を備えている。回路パターン11Bは、同図に示すように、セラミック積層体内で上下のセラミック層11Aの界面に形成された面内導体11Cと、上下の面内導体11C、11Cを電気的に接続するように所定のパターンでセラミック層11Aを貫通するビアホール導体11Dと、セラミック積層体の上下両面にそれぞれ所定のパターンで形成された第1、第2表面電極11E、11Fと、を有している。
Further, as shown in FIG. 1A, the
第1表面実装部品13は、例えばシリコン半導体素子、ガリウム砒素半導体素子等の能動素子によって構成され、図1の(a)に示すようにAu、Al、Cu等のボンディングワイヤー13Aを介して第1表面電極11Eに接続されている。第1表面実装部品13は、目的に応じて、コンデンサ、インダクタ、抵抗等の受動素子によって構成されたものでも良く、また、能動素子と受動素子の双方を混在させて構成されたものであっても良い。また、第2表面実装部品15は、第1表面実装部品13と同様に能動素子によって構成され、半田ボールを介して第2表面電極11Fに電気的に接続されている。第3表面実装部品16は、受動素子によって構成され、半田や導電性樹脂を介して第2表面電極11Fに接続されている。第2、第3表面実装部品15、16は、目的に即して双方とも能動素子で構成されたものであっても良く、双方とも受動素子で構成されたものであっても良い。
The first
樹脂部14は、例えば耐熱性、耐湿性に優れたエポキシ樹脂、フェノール樹脂、シアネート樹脂等の液状の熱硬化性樹脂を塗布して形成されている。この樹脂部14は、図1の(a)、(b)に示すように実質的に突起電極12の高さと同一の高さに形成され、しかも突起電極12の先端面の周縁部まで濡れ広がることがなく、突起電極12の先端面全面を露出させている。従って、突起電極付き回路基板10は、同図に示すように突起電極12の先端面全面がマザーボード20の表面電極20Aとの半田接合に利用されている。
The
樹脂部4が突起電極12の先端面の外周縁部まで盛り上がることがないのは、回路基板11に液状樹脂を塗布する前の段階で、図2の(a)の要部断面図に示すように突起電極12の先端面全面に液状樹脂との濡れ性が低く液状樹脂をはじく薬剤、例えばフッ素系燐酸エステルのアンモニウム塩等の撥液性薬剤を含有する水溶液が塗布、乾燥されて撥液性皮膜18が形成されているからである。そのため、液状樹脂を突起電極12の先端面と実質的に同一の高さまで回路基板11に塗布しても、液状樹脂が撥液性皮膜18によってはじかれて、図2の(a)に示すように突起電極12の先端面の撥液性皮膜18まで這い上がることがなく、突起電極12の先端面全面が露出した状態になる。この撥液性皮膜18は、そのまま残しても、半田との導電性に劣るわけではないので、突起電極12とマザーボード20の表面電極20Aとの半田接合性を損なうことがない。
The
また、撥液性皮膜18は、図2の(b)に示すように突起電極12の先端面から高さt1まで形成されていても良い。これにより、樹脂部14の下面とマザーボード20の表面との間に高さt1の隙間を形成することができ、マザーボード20が熱変形しても、マザーボード20と樹脂部14との接触を防止し、突起電極12と表面電極20Aとの半田接合部におけるクラックを防止し、接続信頼性を更に高めることができる。
Further, the
而して、回路基板11は、例えばセラミック材料によって形成することができる。セラミック材料としては、例えば低温焼結セラミック(LTCC:Low Temperature Co-fired Ceramic)材料を使用することができる。低温焼結セラミック材料とは、1050℃以下の温度で焼結可能であって、比抵抗の小さなAgやCu等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系LTCC材料、ZnO−MgO−Al2O3−SiO2系の結晶化ガラスを用いた結晶化ガラス系LTCC材料、BaO−Al2O3−SiO2系セラミック粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミック粉末等を用いた非ガラス系LTCC材料等が挙げられる。
Thus, the
回路パターン11B及び突起電極12は、それぞれ導電性金属によって形成することができる。導電性金属としては、Ag、Ag−Pt合金、Cu、Pt、Pd、W、Mo及びAuの少なくとも一種を主成分とする金属を用いることができる。これらの導電性金属のうち、Ag、Ag−Pt合金、Ag−Pd合金及びCuは、比抵抗が小さいため、好ましく用いることができる。また、回路基板11の材料として低温焼結セラミック材料を用いる場合には、NiまたはAu等の低抵抗で1000℃以下の低融点をもつ金属を用いることができる。回路基板11は、配線パターン11B及び突起電極12と1000℃以下の低温で共焼成することができる。尚、回路基板11の金属材料と突起電極12の金属材料は、同じものであることが好ましいが、回路パターン11BをCu、突起電極12をAgのように異なる金属材料を使用しても良い。
The
次いで、本発明の突起電極付き回路基板の製造方法の一実施形態について図3、図4の各断面図を参照しながら説明する。本実施形態では無収縮工法を用いて突起電極付き回路基板10を作製する。無収縮工法とは、セラミック基板の焼成前後でセラミック基板の平面方向の寸法が実質的に変化しない工法のことを云う。この無収縮工法では後述する収縮抑制用セラミックグリーンシートを用いる。
Next, an embodiment of a method for producing a circuit board with protruding electrodes according to the present invention will be described with reference to the cross-sectional views of FIGS. In the present embodiment, the
1.突起電極付き回路基板の作製
1)未焼成セラミック素体(回路基板用グリーンシート)の作製
まず、低温焼結セラミック粉末として例えばアルミナ粉末及びホウ珪酸ガラスからなる混合粉末を調製する。この混合粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって、図3の(a)に示す回路基板用セラミックグリーンシート111Aを、例えば20μmの厚みで所定枚数を作製する。次いで、例えばレーザー光や金型を用いて回路基板用セラミックグリーンシート111Aに所定のパターンでビアホールを形成した後、このビアホールに導電性ペーストを充填して未焼成ビアホール導体111Dを形成する。導電性ペーストとしては、例えばAgを主成分とするものを用いる。その後、例えばスクリーン印刷法によってビアホール導体で使用したものと同一の導電性ペーストを回路基板用セラミックグリーンシート111A上に所定のパターンで印刷して未焼成面内導体111Cを形成する。また、同様にして他の一枚の回路基板用セラミックグリーンシート111Aに未焼成ビアホール導体111E及び未焼成表面電極111Eを形成し、更に他の一枚の回路基板用セラミックグリーンシート111Aに未焼成ビアホール導体111E及び未焼成表面電極111Fを形成する。
1. Production of circuit board with protruding electrodes 1) Production of unsintered ceramic body (green sheet for circuit board) First, a mixed powder made of, for example, alumina powder and borosilicate glass is prepared as a low-temperature sintered ceramic powder. The mixed powder is dispersed in an organic vehicle to prepare a slurry, and this is formed into a sheet by a casting method, whereby a ceramic
2)収縮抑制用セラミックグリーンシート(拘束層)の作製
収縮抑制用セラミックグリーンシートは、基材として低温焼結セラミックの焼成温度では焼結しない難焼結性セラミックを主成分として含んでいる。難焼結性セラミック粉末として例えばアルミナ粉末を準備し、このアルミナ粉末を有機ビヒクル中に分散させてスラリーを調製し、これをキャスティング法によってシート状に成形することによって、図3の(a)に示す収縮抑制用セラミックグリーンシート100を所定枚数作製する。この収縮抑制用セラミックグリーンシート100の焼結温度は1500〜1600℃で、低温焼結セラミックからなる回路基板用セラミックグリーンシート111Aの焼結温度(例えば、900℃)より格段に高い焼結温度を有するため、回路基板用セラミックグリーンシート111Aの焼成温度では実質的には焼結しない。この収縮抑制用セラミックグリーンシート100にレーザー光や金型を用いて所定のパターンで突起電極用の孔(例えば、0.5mm×0.5mm)を形成した後、この孔内にAgを主成分とする導電性ペーストを充填して未焼成突起電極112を形成する。この収縮抑制用セラミックグリーンシート100を例えば図3に示すように3枚作製する。また、未焼成突起電極112を含まない、抑制収縮用セラミックグリーンシート100Aも例えば同図に示すように3枚作製する。難焼結性セラミック粉末としては、例えば、アルミナの他、ジルコニア、マグネシア等のセラミック粉末を用いることもできる。収縮抑制用セラミックグリーンシート100としては、回路基板用セラミックグリーンシート111Aに含まれるセラミック成分と共通のものを含むことが好ましい。
2) Production of Shrinkage Suppressing Ceramic Green Sheet (Constrained Layer) The shrinkage suppressing ceramic green sheet contains, as a main component, a hardly sinterable ceramic that does not sinter at the firing temperature of the low temperature sintered ceramic as a base material. For example, alumina powder is prepared as the hardly sinterable ceramic powder, and the alumina powder is dispersed in an organic vehicle to prepare a slurry, which is formed into a sheet by a casting method. A predetermined number of shrinkage-suppressing ceramic
3)未焼成セラミック素体の作製
図3の(b)に示すように、未焼成突起電極112を含まない収縮抑制用セラミックグリーンシート100Aを3枚積層し、この上に未焼成表面電極111Eを有する回路基板用セラミックグリーンシート111Aをその未焼成表面電極111Eを下向きにして積層し、更にこの上に未焼成面内導体111C及び未焼成ビアホール導体111Dを有する回路基板用セラミックグリーンシート111Aを積層し、更にその上に未焼成表面電極111Fを有する回路基板用セラミックグリーンシート111Aをその未焼成表面電極111Fを上向きにして積層する。次いで、これらの上に未焼成突起電極112を有する収縮抑制用セラミックグリーンシート100を3枚積層した後、積層方向(上下方向)から200〜1500kg/cm2の圧力で各層をプレスして圧着しこれらの層が一体化された、図3の(b)に示す、回路パターン111Bを有する未焼成複合積層体200を得ることができる。
3) Production of Unfired Ceramic Element Body As shown in FIG. 3B, three ceramic
4)未焼成セラミック素体の焼成
未焼成複合積層体200を例えば900℃以下の所定温度で焼成すると、収縮抑制用セラミックグリーンシート100、100Aは実質的に焼結せず、実質的に面方向に収縮することがないため、回路基板用セラミックグリーンシート111A、未焼成面内導体111C等の未焼成回路パターン111Bが焼結して一体化しても、収縮抑制用セラミックグリーンシート100、100Aの働きで、実質的に面方向に収縮することなく、高さ方向にのみ収縮して高精度な回路パターン11B及び突起電極12を有する、図3の(c)に示す突起電極付き回路基板10を作製することができる。この焼成で、収縮抑制用セラミックグリーンシート100、100Aは、有機ビヒクルが焼失してアルミナ粉末の集合体になる。アルミナ粉末の集合体はブラスト処理等により簡単に除去することができ、アルミナ粉末を除去することにより複数の突起電極(0.5mm×0.5mm×0.5mm)が周縁部に形成された回路基板11を得ることができる。尚、図3では複数の突起電極付き回路基板10を同時に作製された集合基板として示してある。
4) Firing of the unfired ceramic body When the unfired
5)メッキ処理
突起電極付き回路基板10を作製した後、第1、第2表面電極11E、11F及び突起電極12に例えば金メッキ等のメッキ処理を施し、半田等の接合部材との濡れ性を高める。
5) Plating treatment After the
2.第1表面実装部品の搭載
回路基板11上に第1表面実装部品13を実装する場合には、図4の断面図の(a)に示すように突起電極12及び第1表面電極11Eを上向きにし、同図の(b)に示すように第1表面電極11Eが形成されていな部分にディスペンサー30によって熱硬化性接着剤119を塗布した後、同図の(c)に示すようにマウンターを用いて第1表面実装部品13としてベアチップを搭載して熱硬化性接着剤119を介して固定し、熱処理する。次いで、同図の(d)に示すようにワイヤーボンダー40を用いて第1表面実装部品13の端子電極(図示せず)と第1表面電極11Eとをボンディングワイヤー13Aによって電気的に接続する。この際、突起電極付き回路基板10の低背化を図るために、例えば突起電極12の先端面より0.05mm低くなるようにボンディングワイヤー13Aを設ける。
2. Mounting of First Surface Mount Component When mounting the first
3.突起電極への撥液性皮膜及び樹脂部の形成
第1表面実装部品13を実装した後、図4の(e)に示すように撥液性薬剤118を含有する水溶液をスタンパー50に塗布し、スタンパー50の撥液性薬剤118を突起電極12の先端面に転写した後、オーブン(図示せず)中で例えば60℃の温度で10分間乾燥させて突起電極12の先端面に撥液性皮膜18(図2の(b)参照)を形成する。その後、同図の(f)に示すようにディスペンサー60を用いて、図中の矢印方向に移動させながら液状樹脂114として例えばエポキシ樹脂を塗布して第1表面実装部品13を封止する。
3. Formation of Liquid Repellent Film and Resin Portion on Projection Electrode After mounting the first
この際、突起電極12の先端面に撥液性皮膜18が形成されているため、液状樹脂114を実質的に突起電極12と同一高さだけ塗布して液状樹脂114が突起電極12の先端面に達しても撥液性皮膜18において液状樹脂114の表面張力が大きくなって撥液性皮膜18に濡れ広がるブリード現象を生じることがない。そして、液状樹脂114を熱処理等によって硬化させると、突起電極12の先端面全面が樹脂部14の表面から露出したままで突起電極12と実質的に同一の高さでボンディングワイヤー13Aの高さより0.05mm高い、最小限の高さの樹脂部14が形成され、然る後、この集合基板を分割することによって、図1の(a)、(b)に示す突起電極付き回路基板10を得ることができる。
At this time, since the
以上説明したように本実施形態によれば、所定の回路パターン11Bを有する回路基板11と、回路基板11の下面の周縁部に配列され、下面から垂直方向に延びた複数の突起電極12と、を有する突起電極付き回路基板10を作製する第1工程と、突起電極12の先端面に撥液性皮膜18を形成する第2工程と、回路基板11の下面に、撥液性皮膜18に対して濡れ性の低い液状樹脂を塗布する第3工程と、を有するため、突起電極付き回路基板10の下面の樹脂部14を複数の突起電極12と実質的に同じ高さに形成しても、複数の突起電極12の先端面まで樹脂部14が盛り上がることがなく、突起電極12の先端面全面を半田接合面として無駄なく利用してマザーボード20の表面電極20Aに対する接続信頼性を従来よりも格段に高めることができる。
As described above, according to the present embodiment, the
また、本実施形態では、突起電極12の高さをt0とした時、突起電極12の先端面から高さt1(但し、t1<t0)までの範囲において、突起電極12の側面周面にも撥液性皮膜18を形成することにより、樹脂部14とマザーボード20との間に高さt1だけ隙間を余分に形成することができ、高温環境下でマザーボード20が湾曲してもマザーボード20と樹脂部14との接触を防止し、もって突起電極12と表面電極20Aとの半田接合部にクラックを生じることがなく、接続信頼性を更に高めることができる。
Further, in the present embodiment, when the height of the protruding
第2の実施形態
本実施形態の突起電極付き回路基板10Aについて図5及び図6の(a)〜(c)を参照しながら第1の実施形態と同一または相当部分には同一符号を附して説明する。本実施形態の突起電極付き回路基板10Aは、例えば図5の断面図に示すように、回路基板11、複数の突起電極12、第1、第2、第3表面実装部品13、15、16及び樹脂部14を備え、突起電極12の回路基板11の四辺に沿う側面が側面電極として形成されて、半田接合により半田フィレットFが形成されている以外は、実質的に第1の実施形態と同様に構成されている。
Second Embodiment
本実施形態の突起電極付き回路基板の製造方法は、突起電極12の撥液性皮膜の形成領域を第1の実施形態の場合より拡張した以外は、第1の実施形態に準じて実施される。そこで、撥液性皮膜を形成する段階から説明する。即ち、図6の(a)の斜視図に示すように突起電極付き回路基板10Aの集合基板の突起電極12を上向きにし、各突起電極12の先端面に第1の実施形態と同一の撥液性薬剤を含有する水溶液をそれぞれ塗布し、更に本実施形態では各突起電極12の回路基板11の四辺に沿う側面にも撥液性薬剤を含有する水溶液をそれぞれ塗布する。その後、この集合基板に熱処理を施すことにより、各突起電極12の該当部位に撥液性皮膜18、18Aを形成することができる。
The manufacturing method of the circuit board with protruding electrodes according to the present embodiment is carried out in accordance with the first embodiment except that the liquid-repellent film forming region of the protruding
次いで、図6の(b)の平面図、(c)の要部斜視図に示すように、複数の突起電極12の内側に液状樹脂114を塗布すると、各突起電極12の先端面及び該当側面に撥液性皮膜18、18Aが形成されているため、突起状電極12の該当側面において液状樹脂が撥液性皮膜18Aではじかれる。これにより、液状樹脂が複数の突起電極12内に堰き止められ、液状樹脂がその表面張力によって隣接する突起電極12、12の隙間で外方へ膨らむ側面を形成する。また、複数の突起状電極12の先端部では第1の実施形態と同様に各突起電極12の先端面へ濡れ広がることがなく、それぞれの先端面を露出した状態で複数の突起電極12の内側に液状樹脂が満たされる。このまま熱処理すると複数の突起電極12で囲まれた領域内に樹脂部14が形成され、隣接する突起電極付き回路基板10Aの間に樹脂部のない溝が形成される。尚、図6の(b)、(c)では、集合基板のうち、一つの突起電極付き回路基板10Aのみを示してある。
Next, as shown in the plan view of FIG. 6B and the perspective view of the main part of FIG. 6C, when the
その後、集合基板を所定の切断線(図6の(a)における破線)に従って切断することにより、本実施形態の突起電極付き回路基板10Aを得ることができる。この際、個々の回路基板11の間には溝が形成されているため、集合基板を切断線に沿って簡単に切断することができる。尚、液状樹脂114が熱硬化してもその形態は変わらないため、図6の(b)、(c)では硬化前後の液状樹脂114及び樹脂部14を一緒に示してある。
Thereafter, the collective substrate is cut according to a predetermined cutting line (broken line in FIG. 6A), whereby the
上述のようにして得られた突起電極付き回路基板10Aは、各突起電極12の回路基板11の四辺に沿う側面が樹脂部14の湾曲側面の間で露出しているため、それぞれの突起電極12の該当側面を先端面と同様に半田接合面として利用することができる。従って、この突起電極付き回路基板10Aをマザーボード20に実装すると、図5に示すように各突起電極12の該当側面に半田が這い上がって半田フィレットFが形成されて、半田との接合面積が大きくなってマザーボード20との接続信頼性が更に向上する。また、各突起電極12の先端面から高さt1だけ残余の側面において撥液性皮膜18Aの形成領域を拡張すると、突起電極12の残余の側面でも半田フィレットF1が形成され、更に接続信頼性を向上させることができる。しかも、半田フィレットFが形成されているため、接合部の外観検査を行うことができる。
In the
以上説明したように本実施形態によれば、複数の突起電極12の外側の側面(該当側面)にも撥液性皮膜18Aを形成したため、その後に形成される樹脂部14の側面は、隣接する突起電極12、12それぞれの外側の垂直辺、つまり隣接する突起電極12の外面間を結ぶ仮想面から外方へ湾曲して形成され、各突起電極12の撥液性皮膜18Aが施された側面が露出したままであり、これらの側面を側面電極として利用して半田接合することができ、接合強度が高くなって接続信頼性が第1の実施形態の場合よりも更に高くなる。更に、半田接合部が半田フィレットFとして形成されるため、半田接合部の外観検査を行うことができる。
As described above, according to the present embodiment, since the
第3の実施形態
本実施形態の突起電極付き回路基板10Bについて図7の(a)〜(c)を参照しながら第1の実施形態と同一または相当部分には同一符号を附して説明する。本実施形態の突起電極付き回路基板10Bは、第1、第2の実施形態と樹脂部14の形態が異なる以外は、実質的に第1、第2の実施形態と同様に構成されている。そこで、第1、第2の相違点を中心に説明する。
Third Embodiment
本実施形態の突起電極付き回路基板の製造方法は、突起電極12の撥液性皮膜の形成領域を第2の実施形態の場合より更に拡張した以外は、第2の実施形態に準じて実施される。そこで、撥液性皮膜を形成する段階から説明する。即ち、本実施形態では、図7の(a)の斜視図に示すように突起電極付き回路基板10Bの突起電極12を上向きにし、各突起電極12の先端面に第1の実施形態と同一の撥液性薬剤を含有する水溶液を塗布し、更に各突起電極12の回路基板11の四辺に沿う側面、及び隣接する突起電極12の対向する側面にも撥液性薬剤を含有する水溶液をそれぞれ塗布する。その後、熱処理してこれらの突起電極12の先端面及び該当側面それぞれに撥液性皮膜18、18Aを形成する。この結果、同図からも明らかなように、四隅にある突起電極12にはその全側面に撥液性皮膜18Aが形成される。
The manufacturing method of the circuit board with protruding electrodes of the present embodiment is performed according to the second embodiment, except that the liquid repellent film forming region of the protruding
次いで、図7の(b)の平面図、(c)の要部斜視図に示すように複数の突起電極12の内側に液状樹脂114を塗布すると、液状樹脂114は各突起電極12の内側の側面のみを濡らし、その他の側面(該当側面)では撥液性皮膜18Aによってはじかれて表面張力が大きくなる。この結果、液状樹脂114は複数の突起電極12の内側の側面内に堰き止められて隣接する突起電極12、12の隙間に流れ出すことなく、隣接する突起電極12それぞれの内側の垂直辺、つまり隣接する突起電極12の内面を結ぶ仮想面から外方へ膨らむ側面を形成すると共に、第1の実施形態と同様に各突起電極12の先端面へ濡れ広がることなく、複数の突起電極12の内側に液状樹脂が満たされる。この状態で熱処理を施すと複数の突起電極12で囲まれた領域に樹脂部14が形成され、隣接する突起電極付き回路基板10Bの間に樹脂部のない溝が形成される。その後、集合基板を切断することにより個々の突起電極付き回路基板10Bを得ることができる。
Next, as shown in the plan view of FIG. 7B and the perspective view of the main part of FIG. 7C, when the
上述のようにして得られた突起電極付き回路基板10Bは、四隅の突起電極12の4つの側面が樹脂部14から露出すると共にその他の突起電極12の3つの側面が樹脂部14から露出しているため、露出した側面が全て側面電極となり、これらの側面で半田フィレットが形成されて、半田との接合強度が第2の実施形態の場合より更に大きくなってマザーボード20との接続信頼性を更に高めることができる。
In the
以上説明したように本実施形態によれば、複数の突起電極12それぞれの先端面に撥液性皮膜18を形成すると共に複数の突起電極12のうち、互いに隣接する突起電極12、12の対向する側面にも撥液性皮膜18Aを形成したため、その後に形成される樹脂部14の側面は、隣り合う突起電極12、12の内側の垂直辺から外方へ膨らむように湾曲して形成されて、各突起電極12の該当側面が露出したままであり、これらの該当側面を側面電極として半田との接合に利用することができ、接続信頼性を第2の実施形態の場合よりも更に向上させることができる。
As described above, according to the present embodiment, the liquid-
尚、本発明は、上記各実施形態に何等制限されるものではなく、必要に応じて各構成要素を適宜設計変更することができる。例えば、突起電極付き回路基板の第2主面(突起電極とは反対側に面)に少なくとも一つの表面実装部品を搭載した場合、回路基板の第2主面上の表面実装部品を樹脂によって封止しても良く、また、樹脂に代えて金属ケースを被せて表面実装部品を保護しても良い。要は、複数の突起電極の少なくとも先端面に撥液性皮膜を形成した後、複数の突起電極の先端面以外を樹脂部で封止した構造の突起電極付き回路基板であれば、本発明に包含される。 The present invention is not limited to the above-described embodiments, and the design of each component can be appropriately changed as necessary. For example, when at least one surface-mounted component is mounted on the second main surface (surface opposite to the protruding electrode) of the circuit board with protruding electrodes, the surface-mounted component on the second main surface of the circuit board is sealed with resin. Alternatively, the surface mount component may be protected by covering with a metal case instead of resin. In short, any circuit board with protruding electrodes having a structure in which a liquid-repellent film is formed on at least the tip surfaces of the plurality of protruding electrodes and then the portions other than the tip surfaces of the plurality of protruding electrodes are sealed with a resin portion. Is included.
本発明は、種々の電子機器等に使用される突起電極付き回路基板に対して好適に利用することができる。 The present invention can be suitably used for circuit boards with protruding electrodes used in various electronic devices and the like.
10、10A、109B 突起電極付き回路基板
11 回路基板
11B 回路パターン
12 突起電極
13 第1表面実装部品(表面実装部品)
14 樹脂部
18、18A 撥液性皮膜
100、100A 収縮抑制用セラミックグリーンシート(拘束層)
111 未焼成セラミック素体
111A 回路基板用セラミックグリーンシート(未焼成セラミック層)
114 液状樹脂
111B 未焼成回路パターン
200 未焼成複合積層体
10, 10A, 109B Circuit board with
14
111 Unfired
114
Claims (7)
上記突起電極の先端面に撥液性皮膜を形成する第2工程と、
上記回路基板の上記第1主面に、上記撥液性皮膜に対して濡れ性の低い液状樹脂を塗布する第3工程と、
を有し、
上記第1工程では、未焼成セラミック素体の第1主面に、上記未焼成セラミック素体の焼成温度では実質的に焼結しない基材に上記未焼成セラミック素体の焼成温度で焼結する金属材料によって形成された未焼成突起電極用パターンを有する拘束層を付与して、未焼成複合積層体を作製し、然る後、上記拘束層の上記基材は、実質的に焼結せず、上記未焼成セラミック素体及び上記未焼成突起電極用パターンの上記金属材料が焼結し得る温度下で、上記未焼成複合積層体を焼成することによって、上記突起電極付き回路基板を作製する
ことを特徴とする突起電極付き回路基板の製造方法。 A first step of producing a circuit board with protruding electrodes, comprising: a circuit board having a predetermined circuit pattern; and a protruding electrode provided on the first main surface of the circuit board and extending vertically from the first main surface. When,
A second step of forming a liquid repellent film on the tip surface of the protruding electrode;
A third step of applying a liquid resin having low wettability to the liquid repellent coating on the first main surface of the circuit board;
I have a,
In the first step, sintering is performed on the first main surface of the unfired ceramic body at a firing temperature of the unfired ceramic body on a base material that is not substantially sintered at the firing temperature of the unfired ceramic body. A constraining layer having a pattern for an unfired protruding electrode formed of a metal material is applied to produce an unfired composite laminate, and then the base material of the constraining layer is not substantially sintered. And firing the unfired composite laminate at a temperature at which the metal material of the unfired ceramic body and the unfired bump electrode pattern can be sintered to produce the circuit board with the projecting electrodes. A method of manufacturing a circuit board with protruding electrodes, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139815A JP4752612B2 (en) | 2006-05-19 | 2006-05-19 | Manufacturing method of circuit board with protruding electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139815A JP4752612B2 (en) | 2006-05-19 | 2006-05-19 | Manufacturing method of circuit board with protruding electrode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311596A JP2007311596A (en) | 2007-11-29 |
JP4752612B2 true JP4752612B2 (en) | 2011-08-17 |
Family
ID=38844171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006139815A Expired - Fee Related JP4752612B2 (en) | 2006-05-19 | 2006-05-19 | Manufacturing method of circuit board with protruding electrode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4752612B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2012056883A1 (en) * | 2010-10-26 | 2014-03-20 | 株式会社村田製作所 | Composite substrate, module, and method for manufacturing composite substrate |
JP2013058515A (en) * | 2011-09-07 | 2013-03-28 | Murata Mfg Co Ltd | Manufacturing method of module |
JP6037545B2 (en) * | 2012-06-19 | 2016-12-07 | 富士機械製造株式会社 | LED package and manufacturing method thereof |
EP2922056A1 (en) | 2014-03-19 | 2015-09-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Apparatus, method and corresponding computer program for generating an error concealment signal using power compensation |
EP2922055A1 (en) | 2014-03-19 | 2015-09-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Apparatus, method and corresponding computer program for generating an error concealment signal using individual replacement LPC representations for individual codebook information |
WO2023281838A1 (en) * | 2021-07-05 | 2023-01-12 | 株式会社村田製作所 | Circuit board |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3094948B2 (en) * | 1997-05-26 | 2000-10-03 | 日本電気株式会社 | Method of connecting circuit board for mounting semiconductor element and semiconductor element |
JP3940047B2 (en) * | 2002-07-23 | 2007-07-04 | 京セラ株式会社 | Method for manufacturing photoelectric conversion device |
-
2006
- 2006-05-19 JP JP2006139815A patent/JP4752612B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007311596A (en) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4677991B2 (en) | Electronic component and manufacturing method thereof | |
JP5104932B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4310467B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
JP4111239B2 (en) | Composite ceramic substrate | |
JP3982563B2 (en) | Ceramic electronic component and method for manufacturing the same | |
JP4265607B2 (en) | Laminated electronic component and mounting structure of laminated electronic component | |
JP5614566B2 (en) | Multilayer substrate manufacturing method and multilayer substrate | |
JP4752612B2 (en) | Manufacturing method of circuit board with protruding electrode | |
JP4111222B2 (en) | Surface mount parts | |
JP4725817B2 (en) | Manufacturing method of composite substrate | |
JP4432517B2 (en) | Composite multilayer board | |
JP4899645B2 (en) | Module parts and manufacturing method thereof | |
JP4158798B2 (en) | Composite ceramic substrate | |
JP2006128229A (en) | Composite multilayer substrate | |
JP2006196857A (en) | Composite circuit substrate with case and manufacturing method thereof | |
US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
JP4403820B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP2007173862A (en) | Structure comprising relay substrate, relay substrate with semiconductor element, substrate with relay substrate, and structure composed of semiconductor element, relay substrate, and substrate | |
JP2007067364A (en) | Ceramic substrate with chip-type electronic part mounted thereon and method for manufacturing the same | |
JP2006173389A (en) | Method of manufacturing circuit board mounted with surface-mounting component | |
JP2007305631A (en) | Resin multilayer board, compound electronic component, and manufacturing methods of resin multilayer substrate and compound electronic component | |
WO2017179326A1 (en) | Module | |
JP2009147115A (en) | Module board | |
JP2006310498A (en) | Ceramic multilayer substrate with cavity | |
JP2005039226A (en) | Interposer substrate, interposer substrate with semiconductor element, substrate with interposer substrate, and structure consisting of semiconductor element, interposer substrate and substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4752612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |